JPH10154694A - 半導体集積回路装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 レジストの再生工程を経た後の半導体集積回
路装置の配線のショート不良を低減し、歩留まりと信頼
性を向上する。 【解決手段】 半導体基板１上に、下層窒化チタン膜３
ａ、シリコンおよび銅が添加されたアルミニウム膜３
ｂ、上層窒化チタン膜３ｃからなる配線３が形成された
半導体集積回路装置の、配線３をパターニングするため
のレジストに欠陥が存在する場合、これを全面的に除去
して再度レジストを形成するレジスト再生工程におい
て、先の欠陥を有するレジストの全面的な除去を、シン
ナーを用いたレジストの溶解除去工程、枚葉式プラズマ
アッシング装置による２００℃、４分以下のプラズマ処
理工程、さらに第四級アンモニア塩・フッ素化合物・水
溶性有機溶剤・酸・界面活性剤・水の６液からなる洗浄
液による洗浄工程により行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、窒化チタン膜をその表面層
に有し、少なくともシリコンまたは銅が添加されたアル
ミニウム薄膜をパターニングするフォトリソグラフィ工
程におけるレジストの再生工程に適用して有効な技術に
関するものである。

【０００２】

【従来の技術】半導体集積回路装置の製造工程において
ゲート電極加工あるいは配線加工等にフォトリソグラフ
ィ技術が用いられることは周知のとおりである。このフ
ォトリソグラフィ工程で重要な部材であるフォトレジス
トは、露光と現像によりパターニングされ、その下地に
形成された薄膜のエッチングマスクとして使用された後
には除去されることとなる。

【０００３】フォトレジストの除去方法としては、たと
えば、昭和５９年１１月３０日、株式会社オーム社発
行、「ＬＳＩハンドブック」、ｐ２５７に記載されたい
るようにＯ2 プラズマで灰化（アッシング）する方法、
あるいは強い酸化溶剤中で酸化除去する方法が知られて
いる。後者の酸化除去法は、危険な薬品を用いるため、
Ｏ2 プラズマによるアッシング法が一般的である。

【０００４】アッシング装置としては、平成７年９月８
日、プレスジャーナル発行、「月刊Semiconductor Worl
d増刊号 ‘９６最新半導体プロセス技術」、ｐ６５〜
ｐ６９に記載されているように、バッチ式であり、一度
に２５〜５０枚のウェハを処理することができるため処
理能力に優れ、装置の構成も比較的単純なバレル型が広
く用いられている。

【０００５】ところで、フォトリソグラフィ工程の途中
で、パターニングされたフォトレジストを全面的に除去
する必要が生じる場合がある。すなわち、レジストパタ
ーンのずれが設計許容範囲以上であることを、その下層
を加工する前に検出された場合等には、ずれの生じたレ
ジストを全面的に除去し、再度レジストパターンを形成
するレジスト再生工程を経る必要がある。レジスト再生
工程を経ることにより、工程数は増加するものの、パタ
ーニングのずれによるウェハ単位での不良発生を防止す
ることができるためである。このようなレジスト再生工
程でのレジストの除去方法は、前記同様に、バレル型の
アッシング装置を用いてアッシングを行い、必要に応じ
て水洗を行うというものである。

【０００６】

【発明が解決しようとする課題】ところが、本発明者ら
は、上記のレジスト再生工程において、レジスト再生後
の配線パターンにショート不良が発生するという問題が
あることを認識し、さらに本発明者らは、その原因究明
のための実験検討を行った結果、以下のような要因によ
り配線パターンのショート不良が発生することが判明し
た。本発明は、そのような不良発生要因に関する知見に
基づいて為されたものである。

【０００７】すなわち、配線を構成する材料は、一般的
にアルミニウムを主成分とする金属からなり、これにシ
リコンまたは銅あるいはその双方が添加されたものであ
る。これらの添加物は、アルミニウムを半導体集積回路
装置用の配線として用いる場合にエレクトロマイグレー
ション等の不良を抑制し、半導体集積回路装置の信頼性
を向上する為には不可欠な材料である。

【０００８】ところが、配線材料である不純物が添加さ
れたアルミニウム薄膜上にレジストパターンを形成し、
このレジストパターンに許容限度以上の合わせずれ、あ
るいは欠陥が存在する場合には、レジストパターンの全
部を一旦除去し、再度レジストパターンを形成する。こ
のレジストパターンの除去は、先に説明したバレル型の
アッシング装置により為されるが、バレル型のアッシン
グ装置では、処理温度が１４０℃〜１８０℃であり、処
理時間は４０〜６０分を要していたため、基板が加熱さ
れ、アルミニウム薄膜中のシリコンまたは銅等の不純物
が偏析することが判明した。このようなシリコンまたは
銅が偏析した領域は、アルミニウムに比べてエッチレー
トが低いため、その後に行われる再生後のレジストパタ
ーンによる配線加工時にエッチマスクとして作用してし
まい、局所的にエッチングされない領域が形成されてし
まう。

【０００９】この間の状況を図８〜図１１を用いて説明
する。図８〜図１１は、発明者らが検討したレジスト再
生の際に生ずる問題点を説明するためのものであり、第
１回目のレジストの形成から配線のパターニングまでを
工程順に示した要部断面図である。

【００１０】図８に示すように、シリコン酸化膜１０１
上に形成され配線１０２をパターニングするためにレジ
ストパターン１０３を形成する。シリコン酸化膜１０１
は、たとえば半導体集積回路装置の配線下層間絶縁膜で
あり、通常はその下に半導体基板上に形成された半導体
集積回路素子があるが、ここでは省略している。配線１
０２は、シリコン酸化膜１０１と接する窒化チタン膜１
０２ａと、アルミニウム膜１０２ｂと、最表面の窒化チ
タン膜１０２ｃとの３層構造となっている。アルミニウ
ム膜１０２ｂには、シリコンおよび銅が添加されてい
る。

【００１１】通常はこの後に配線１０２をパターニング
して次工程に進むが、レジストパターン１０３にずれが
存在する場合や欠陥が確認された場合には、レジストパ
ターン１０３を全部除去し、再度レジストパターンが形
成される。

【００１２】そこで、図９に示すように、Ｏ₂ プラズマ
１０４によってレジストパターン１０３を灰化（アッシ
ング）し除去する。この際、 Ｏ₂ プラズマ１０４はバ
レル型のアッシング装置により発生され、処理時間が４
０〜６０分と長く、また、処理温度は１４０℃〜１８０
℃であるため、アルミニウム膜１０２ｂ内にシリコンま
たは銅の析出物１０５が発生する。析出物１０５は大き
いものでは約１μｍに達するものもある。

【００１３】このような析出物１０５を有する配線１０
２に、図１０に示すように再度レジストを塗布してレジ
ストパターン１０６を形成し、レジストパターン１０６
をマスクとして配線１０２のエッチングを実施する。

【００１４】すると、析出物１０５のエッチレートは配
線１０２よりも遅いため、図１１に示すように、本来エ
ッチングされるべき領域で析出物１０５がマスクとな
り、配線１０２の一部がエッチング残り１０７として残
存する。このような、エッチング残り１０７が配線ショ
ートの原因となっているものである。

【００１５】さらに図９において、レジストパターン１
０３を除去するためのＯ₂ プラズマ１０４に窒化チタン
膜１０２ｃが暴露される結果、窒化チタン膜１０２ｃの
表面が酸化され、酸化膜１０８が形成されることとな
る。このような酸化膜１０８の存在によりエッチングが
不均一となり、図１１に示すようにエッチング残り１０
９が形成される。このようなエッチング残り１０９も配
線ショートの原因となる。

【００１６】本発明の目的は、レジスト再生工程を経た
後の配線パターニングにおいても、エッチング残りを発
生せず、半導体集積回路装置の歩留まりおよび信頼性を
向上することにある。

【００１７】本発明の他の目的は、レジスト再生の工程
において、配線の主構成材料であるアルミニウムにシリ
コンや銅の偏析を生じない半導体集積回路装置の製造技
術を提供することにある。

【００１８】本発明のさらに他の目的は、レジスト再生
の工程において、配線の最表面である窒化チタン膜の表
面に酸化膜を残存させない半導体集積回路装置の製造技
術を提供することにある。

【００１９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００２０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００２１】（１）本発明の半導体集積回路装置の製造
方法は、少なくともシリコンまたは銅を含有するアルミ
ニウム薄膜のパターニングに使用する第１のフォトレジ
ストを全面的に除去し、前記アルミニウム薄膜上に再度
第２のフォトレジストを塗布するレジスト再生工程を含
む半導体集積回路装置の製造方法であって、第１のフォ
トレジストを除去する工程は、（ａ）シンナーによる第
１のフォトレジストの溶解工程と、（ｂ）プラズマ処理
による第１のフォトレジストの灰化工程とを含むもので
ある。

【００２２】このような半導体集積回路装置の製造方法
によれば、除去すべき第１のフォトレジストをシンナー
により溶解するため、ほとんどのレジストは基板の温度
を上昇させることなく除去することができる。このシン
ナーによっても除去できないレジストとして、電子線が
照射されたレジストが存在するが、このような残存レジ
ストは、続いて行われるプラズマ処理による灰化により
完全に除去することができる。この際のプラズマ処理
は、残存したわずかのレジストを除去するのみであるか
ら、基板の温度を上げることなく、十分にレジストを除
去することができる。つまり本発明の製造方法では、基
板の温度を上昇させることなく、電子線照射されたレジ
ストを含めて完全に除去することができる。そのため、
配線として使用されるアルミニウム薄膜中にシリコンま
たは銅の偏析による析出物が生じず、レジスト再生工程
を経た後であってもアルミニウム薄膜をエッチング残り
なくパターニングすることができる。結果として、半導
体集積回路装置の配線間のショート不良を防止して、半
導体集積回路装置の歩留まりと信頼性を向上することが
できる。

【００２３】なお、シンナーでの処理温度は２５℃〜３
０℃を例示することができる。また、シンナーとして
は、プロピレングリコールモノエチルエーテルアセテー
ト（ＰＧＭＥＡ）または乳酸エチルを例示することがで
きる。

【００２４】また、本発明の製造方法では、プラズマ処
理による灰化工程が短時間で済むため、アルミニウムま
たはアルミニウム薄膜上に形成される酸化膜の膜厚を薄
くすることができる。その結果、その後に行われる配線
のパターニング工程において、エッチングの均一性を向
上し、エッチング残り等のエッチングむらを防止するこ
とができる。

【００２５】なお、灰化工程の処理温度を２００℃以
下、処理時間を２４０秒以下とすることができる。ま
た、プラズマはマイクロ波プラズマを例示することがで
きる。マイクロ波プラズマはプラズマ密度が高いため、
処理速度を向上すると共に、プラズマ電位が比較的低い
ため、イオンの衝撃を低減し、半導体集積回路装置の信
頼性を向上することができる。

【００２６】（２）本発明の半導体集積回路装置の製造
方法は、前記（１）記載の半導体集積回路装置の製造方
法であって、アルミニウム薄膜は、その最上層に窒化チ
タン層を有し、第１のフォトレジストを除去する工程
は、前記（ａ）および（ｂ）工程に加えて、洗浄溶液を
用いて窒化チタン層上に形成された酸化層を除去する洗
浄工程を含むものである。

【００２７】このような半導体集積回路装置の製造方法
によれば、アルミニウム薄膜の最上層に窒化チタン膜を
有し、その窒化チタン膜上に形成された酸化層を洗浄溶
液により除去するため、後に行われるアルミニウム薄膜
のパターニング工程において、エッチングが均一に行わ
れ、エッチング残りの発生を防止することができる。そ
の結果、半導体集積回路装置の配線間のショート不良を
防止して、半導体集積回路装置の歩留まりと信頼性を向
上することができる。

【００２８】なお、洗浄溶液は、少なくとも第四級アン
モニア塩、フッ素化合物および水溶性有機溶剤を含むも
のとすることができる。

【００２９】さらに、洗浄溶液には、酸、界面活性材お
よび水を含めることができる。

【００３０】（３）本発明の半導体集積回路装置は、少
なくともシリコンもしくは銅の一方またはその両方が添
加されたアルミニウムを材料とする配線層を有する半導
体集積回路装置であって、アルミニウム層には、熱工程
を経ることによって形成されるシリコンまたは銅の偏析
による析出物が存在しないことを特徴とするものであ
る。

【００３１】このような半導体集積回路装置によれば、
配線層にシリコンまたは銅の偏析による析出物が存在し
ないため、配線層のパターニングの際に、エッチング残
りが生じず、そのようなエッチング残りに起因する配線
間のショート不良を防止して、半導体集積回路装置の歩
留まりと信頼性を向上することができる。

【００３２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００３３】（実施の形態）図１は、本発明の一実施の
形態である半導体集積回路装置の一例を示した要部断面
図である。

【００３４】本実施の形態の半導体集積回路装置は、半
導体基板１上に半導体集積回路素子が形成され、その半
導体集積回路素子を覆う配線下層間絶縁膜２と、その配
線下層間絶縁膜２上に形成された配線３とを有するもの
である。半導体集積回路素子については、公知のＭＯＳ
ＦＥＴ、バイポーラトランジスタ等の集積回路素子とす
ることができるので詳細は省略する。

【００３５】配線下層間絶縁膜２は、公知のシリコン酸
化膜とすることができ、配線３は、下層窒化チタン膜３
ａ、アルミニウム膜３ｂ、上層窒化チタン膜３ｃの３層
構成となっている。

【００３６】アルミニウム膜３ｂには、シリコンおよび
銅が不純物として添加され、アルミニウムに対する組成
は、シリコンが３〜0.１重量％、銅が５〜0.１重量％の
範囲とすることができる。好適には、シリコンを１重量
％、銅を0.５重量％とすることができる。また、アルミ
ニウム膜３ｂの抵抗率は、たとえば3.２〜3.３μΩ・ｃ
ｍを例示することができる。

【００３７】また、本実施の形態の半導体集積回路装置
は、レジスト再生工程を経て形成されたものである。そ
のため、一般的なレジスト再生のためのレジスト除去プ
ロセスでは、温度が高く処理時間が長くなるため、アル
ミニウム膜３ｂにはシリコンまたは銅が偏析し、析出物
を形成するが、本実施の形態の半導体集積回路装置で
は、析出物が形成されていない。そのため、配線３のパ
ターニング工程において、析出物に起因するエッチング
残りが発生せず、配線３間のショート不良を防止し、半
導体集積回路装置の歩留まりと信頼性の向上を図ること
ができる。

【００３８】次に、本実施の形態の半導体集積回路装置
の製造方法を図２〜図６を用いて説明する。

【００３９】図２〜図６は、本実施の形態の半導体集積
回路装置の製造方法の一例を工程順に示した要部断面図
である。

【００４０】まず、半導体基板１上に、公知の製造方法
を用いて半導体集積回路素子を形成する。半導体集積回
路素子としてはＭＯＳＦＥＴ、バイポーラトランジスタ
等を例示することができる。

【００４１】次に、半導体集積回路素子を覆う配線下層
間絶縁膜２を形成し接続孔を開口して、その上層に配線
３となる窒化チタン膜４ａ、アルミニウム膜４ｂ、窒化
チタン膜４ｃを順次積層する。さらに、窒化チタン膜４
ｃ上に、公知のフォトリソグラフィ技術を用いてレジス
トパターン５を形成する（図２）。

【００４２】窒化チタン膜４ａ，４ｃおよびアルミニウ
ム膜４ｂは公知のスパッタ法を用いて堆積することがで
きる。また、アルミニウム膜４ｂには前記の不純物であ
るシリコンおよび銅が添加されている。このシリコンお
よび銅は、シリコン基板上での配線として用いるアルミ
ニウムには不可欠の添加物であり、エレクトロマイグレ
ーションを抑制する有効な方策であることは周知であ
る。

【００４３】次に、レジストパターン５に不良、たとえ
ばパターンずれ、あるいはパターン欠陥が存在する場
合、そのまま工程を続けて、配線３を形成しても、マス
クであるレジストパターン５に不良が存在する以上良品
を作ることができない。

【００４４】そこで、レジストパターン５を除去する必
要が生じる。除去の方法は、以下のとおりである。

【００４５】まず、シンナーによりレジストパターン５
を除去する（図３）。シンナーによるレジスト除去の方
法は、シンナーをウェハに滴下し、レジストを塗布する
ような要領で行うことができる。また、シンナーによる
化学的な処理は、２５〜３０℃というほぼ室温で行われ
るため、アルミニウム膜４ｂに含有されるシリコンまた
は銅が偏析して析出されることはない。

【００４６】ここで、大多数のレジストパターン５は除
去されるが、除去されないで残るレジストパターン６も
存在する。これは、検査用等で使用された走査型反射電
子顕微鏡等の電子線が照射された部分で、レジストが電
子線で変質し、シンナーでは溶解しなくなったものであ
る。なお、シンナーとしては、ペグミアまたは乳酸エチ
ルを例示することができる。

【００４７】次に、枚葉式のマイクロ波プラズマ装置を
用いて１７０℃で２００秒のＯ₂ アッシングを行ない電
子線が照射されたレジストパターン６を除去する（図
４）。この工程で、レジストの全てが除去される。ただ
し、先のシンナーによる除去工程で、大多数のレジスト
が除去されているため、本工程で除去すべきレジストパ
ターン６は非常に量の少ないものであり、わずかのプラ
ズマ処理で、十分にレジスト除去ができるものである。
したがって、半導体基板１の温度はほとんど上昇せず、
アルミニウム膜４ｂに含有されるシリコンまたは銅が偏
析して析出されることはない。また、窒化チタン膜４ｃ
上に形成される窒化チタンの酸化膜７も薄い膜厚のもの
となる。なお、マイクロ波プラズマ装置は、枚葉式のア
ッシング装置であり、処理圧力は1.０Ｔｏｒｒ、酸素ガ
ス流量は４００ｓｃｃｍ、マイクロ波電流は３００ｍＡ
を例示することができる。

【００４８】次に、第四級アンモニア塩・フッ素化合物
・水溶性有機溶剤・酸・界面活性剤・水の６液からなる
混合液により、窒化チタン膜４ｃの酸化膜７と灰化され
たレジストのカスを洗浄除去する（図５）。これによ
り、後に説明する配線３のパターニングの際のエッチン
グを均一に行うことができる。なお、混合液の混合比
は、フッ素化合物：酸：第四級アンモニア塩：水溶性有
機溶剤：界面活性剤：水＝８：１：５：４０：0.１：４
5.９を例示することができる。また、洗浄処理温度は２
０〜２５℃、処理時間は３０〜１８０秒とすることがで
きるが、好適には処理温度を２３℃、処理時間を６０秒
とすることができる。

【００４９】次に、公知のフォトリソグラフィ技術を用
いて、２回目の配線のレジストパターン８を形成し（図
６）、さらに、レジストパターン８をマスクにして、窒
化チタン膜４ｃ、シリコンおよび銅が添加されたアルミ
ニウム膜４ｂ、窒化チタン膜４ａをエッチングし、下層
窒化チタン膜３ａ、アルミニウム膜３ｂ、上層窒化チタ
ン膜３ｃからなる配線３を形成して、図１に示す半導体
集積回路装置がほぼ完成する。

【００５０】このような半導体集積回路装置およびその
製造方法によれば、レジスト再生の工程を経ても、除去
すべきレジストを、まずシンナーにより溶解し、さらに
枚葉式のアッシング装置で灰化するため、半導体基板１
を加熱することなくレジストパターン５を完全に除去す
ることができる。その結果、アルミニウム膜４ｂに、シ
リコンまたは銅の析出物が形成されることなく、後に行
われる２度目のレジストパターン８による配線３のパタ
ーニングにおいて、析出物に起因するエッチング残りが
発生せず、配線３のショート不良を防止して、半導体集
積回路装置の歩留まりおよび信頼性の向上を図ることが
できる。

【００５１】また、アッシング処理の前に、シンナーに
よる溶解処理を施しているため、アッシング処理のため
の時間が短くすることができ、そのため、窒化チタン膜
４ｃの酸化膜７の膜厚を薄くすることができる。その結
果、その後に施される洗浄工程のプロセスマージンを増
加して、確実に酸化膜７を除去することができ、後に行
われる２度目のレジストパターン８による配線３のパタ
ーニングにおいて、酸化膜７に起因するエッチング残り
が発生せず、配線３のショート不良を防止して、半導体
集積回路装置の歩留まりおよび信頼性の向上を図ること
ができる。

【００５２】なお、上記の効果を図７を用いて説明す
る。図７は、レジストパターン８により配線３を形成し
た後の残渣状況を示した相関図であり、アッシング時間
およびアッシング温度を変数として示したものである。
×は残渣が見られた条件を、○は残渣が見られなかった
条件を示す。

【００５３】図７に示すとおり、残渣なしの場合は枚葉
式の処理装置の場合に限られ、アッシング温度が２００
℃以下、かつ、アッシング時間が４分以下の場合に限ら
れる。すなわち、本実施の形態におけるレジスト除去工
程、つまり、シンナーによる溶解除去工程により、アッ
シング時間を短縮した工程においてのみ残渣のない配線
３のパターニングが実現できる。

【００５４】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。

【００５５】たとえば、本実施の形態では、レジストの
再生を一回行った場合の例を示したが、２回以上のレジ
スト再生を行ってもよい。少なくとも４回のレジスト再
生を行っても、析出物が形成されないことは、本発明者
らによって確認されている。

【００５６】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。

【００５７】（１）レジスト再生工程を経た後の配線パ
ターニングにおいても、エッチング残りを発生せず、半
導体集積回路装置の歩留まりおよび信頼性を向上するこ
とができる。

【００５８】（２）レジスト再生の工程において、配線
の主構成材料であるアルミニウムにシリコンや銅の偏析
を生じない半導体集積回路装置の製造技術を提供するこ
とができる。

【００５９】（３）レジスト再生の工程において、配線
の最表面である窒化チタン膜の表面に酸化膜を残存させ
ない半導体集積回路装置の製造技術を提供することがで
きる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体集積回路装
置の一例を示した要部断面図である。

【図２】本発明の一実施の形態である半導体集積回路装
置の製造方法の一例を工程順に示した要部断面図であ
る。

【図３】本発明の一実施の形態である半導体集積回路装
置の製造方法の一例を工程順に示した要部断面図であ
る。

【図４】本発明の一実施の形態である半導体集積回路装
置の製造方法の一例を工程順に示した要部断面図であ
る。

【図５】本発明の一実施の形態である半導体集積回路装
置の製造方法の一例を工程順に示した要部断面図であ
る。

【図６】本発明の一実施の形態である半導体集積回路装
置の製造方法の一例を工程順に示した要部断面図であ
る。

【図７】レジストパターンにより配線を形成した後の残
渣状況を示した相関図であり、アッシング時間およびア
ッシング温度を変数として示したものである。

【図８】発明者らが検討したレジスト再生の際に生ずる
問題点を説明するためのものであり、第１回目のレジス
トの形成から配線のパターニングまでを工程順に示した
要部断面図である。

【図９】発明者らが検討したレジスト再生の際に生ずる
問題点を説明するためのものであり、第１回目のレジス
トの形成から配線のパターニングまでを工程順に示した
要部断面図である。

【図１０】発明者らが検討したレジスト再生の際に生ず
る問題点を説明するためのものであり、第１回目のレジ
ストの形成から配線のパターニングまでを工程順に示し
た要部断面図である。

【図１１】発明者らが検討したレジスト再生の際に生ず
る問題点を説明するためのものであり、第１回目のレジ
ストの形成から配線のパターニングまでを工程順に示し
た要部断面図である。

【符号の説明】

１ 半導体基板 ２ 配線下層間絶縁膜 ３ 配線 ３ａ 下層窒化チタン膜 ３ｂ アルミニウム膜 ３ｃ 上層窒化チタン膜 ４ａ 窒化チタン膜 ４ｂ アルミニウム膜 ４ｃ 窒化チタン膜 ５ レジストパターン ６ レジストパターン ７ 酸化膜 ８ レジストパターン １０１ シリコン酸化膜 １０２ 配線 １０２ａ 窒化チタン膜 １０２ｂ アルミニウム膜 １０２ｃ 窒化チタン膜 １０３ レジストパターン １０４ Ｏ₂ プラズマ １０５ 析出物 １０６ レジストパターン １０７ エッチング残り １０８ 酸化膜 １０９ エッチング残り

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大平 義和 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 関口 敏宏 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 川北 惠三 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 只木 ▲芳▼▲隆▼ 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 松井 剛 茨城県稲敷郡美浦村木原2350 日本テキサ ス・インスツルメンツ株式会社内 (72)発明者 大塚 実 茨城県稲敷郡美浦村木原2350 日本テキサ ス・インスツルメンツ株式会社内 (72)発明者 西村 美智夫 茨城県稲敷郡美浦村木原2350 日本テキサ ス・インスツルメンツ株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 少なくともシリコンまたは銅を含有する
   アルミニウム薄膜のパターニングに使用する第１のフォ
   トレジストを全面的に除去し、前記アルミニウム薄膜上
   に再度第２のフォトレジストを塗布するレジスト再生工
   程を含む半導体集積回路装置の製造方法であって、 前記第１のフォトレジストを除去する工程は、（ａ）シ
   ンナーによる前記第１のフォトレジストの溶解工程と、
   （ｂ）プラズマ処理による前記第１のフォトレジストの
   灰化工程とを含むことを特徴とする半導体集積回路装置
   の製造方法。
2. 【請求項２】 請求項１記載の半導体集積回路装置の製
   造方法であって、前記灰化工程は、２００℃以下の温度
   で、かつ、２４０秒以下の時間で行われることを特徴と
   する半導体集積回路装置の製造方法。
3. 【請求項３】 請求項１または２記載の半導体集積回路
   装置の製造方法であって、 前記アルミニウム薄膜は、その最上層に窒化チタン層を
   有し、 前記第１のフォトレジストを除去する工程は、前記
   （ａ）および（ｂ）工程に加えて、洗浄溶液を用いて前
   記窒化チタン層上に形成された酸化層を除去する洗浄工
   程を含むことを特徴とする半導体集積回路装置の製造方
   法。
4. 【請求項４】 請求項３記載の半導体集積回路装置の製
   造方法であって、 前記洗浄溶液には、少なくとも第四級アンモニア塩、フ
   ッ素化合物および水溶性有機溶剤が含まれていることを
   特徴とする半導体集積回路装置の製造方法。
5. 【請求項５】 請求項４記載の半導体集積回路装置の製
   造方法であって、 前記洗浄溶液には、第四級アンモニア塩、フッ素化合物
   および水溶性有機溶剤に加えて、さらに、酸、界面活性
   材および水が含まれていることを特徴とする半導体集積
   回路装置の製造方法。
6. 【請求項６】 少なくともシリコンもしくは銅の一方ま
   たはその両方が添加されたアルミニウムを材料とする配
   線層を有する半導体集積回路装置であって、 前記アルミニウム材料からなる配線層には、熱工程を経
   ることによって形成されるシリコンまたは銅の偏析によ
   る析出物が存在しないことを特徴とする半導体集積回路
   装置。