JPS594853B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS594853B2
JPS594853B2 JP56024306A JP2430681A JPS594853B2 JP S594853 B2 JPS594853 B2 JP S594853B2 JP 56024306 A JP56024306 A JP 56024306A JP 2430681 A JP2430681 A JP 2430681A JP S594853 B2 JPS594853 B2 JP S594853B2
Authority
JP
Japan
Prior art keywords
electrode
protective film
stage
conductor layer
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56024306A
Other languages
English (en)
Other versions
JPS56124247A (en
Inventor
信吉 奥津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56024306A priority Critical patent/JPS594853B2/ja
Publication of JPS56124247A publication Critical patent/JPS56124247A/ja
Publication of JPS594853B2 publication Critical patent/JPS594853B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置における電極の腐蝕を防止できる構
造に関する。
高周波用トランジスタにおいては、電極と半導体の電気
容量を小さくしてその特性を向上するために半導体との
コンタクト部分およびワイヤーとのコンタクト部分以外
の部分を極力小さくする必５ 要があるために前記両コ
ンタクト間の電極であるアルミニュウム層が細くなつて
いる。
また、半導体装置の電極部分は当然湿気が入らないよう
に密封されているわけであるが、長期間使用中には湿気
が浸入して、アルミニュウムで形成されている１０電極
部分を腐蝕することが多く、前記のようにコンタクト部
分以外の部分のアルミニュウム電極が細く形成されてい
ると、その部分が腐蝕によつて簡単に断線するに至るの
である。第１図は高周波トランジスタの電極部の１例を
１５示す平面図で、１、２は手形状のアルミニュウム電
極で、この電極にはそれぞれボンディングパッド部３、
４が設けられ、このボンディングパッド部にはボンディ
ングワイヤ５、６が接続されている。
前記のように、電極と半導体とのコンタクトｎ 部分お
よびボンディングワイヤとのコンタクト部分以外の部分
、すなわち、第１図におけるＡ、Ｂ部分はできるだけせ
まい幅になつている関係上その断面積は著しく小さくし
たがつてこの部分に湿気が侵入すると短期間のうちに腐
蝕して断線する２５のである。電極保護膜としては、Ｃ
ＶＤ法によつて前記電極上に５１０２膜が形成されるが
、周知のようにこの膜は硬くて脆いという特性を有して
いるために熱歪による割れ、はがれが生じ易く、保護膜
とし３０て十分な機能を有し、ていない。
そこで、本発明者は電気絶縁性が良好で割れ難く、かつ
熱的に安定しているポリイミド樹脂膜をＣＶＤ膜の代り
に設けることを試みたが次のような問題があつた。
すなわち、ポリイミド樹脂を用３５いても、ボンディン
グパッドの部分は樹脂膜を開口しなければならず、結局
この部分より湿気が侵入して電極部の腐蝕を発生した。
本発明は、前記従来技術の欠点を解消するために得られ
たものであつて、基体と導体層との間の浮遊容量を減少
させることならびにアルミニユウムを成分とした導体層
を充分保護し、腐食によりその導体層が断線して半導体
基体内に形成された半導体素子領域との電気的接続が絶
たれるのを防止することを目的としている。
かかる目的を達成するための本願発明の構成は、半導体
領域が形成された半導体基体と、一部がその半導体領域
に接続し、他部がその半導体基体上の絶縁膜に延在して
ほぼ平担なコンタクト部を成す第１の導体層と、その第
１の導体層を覆うポリイミド樹脂より成る保護膜と、そ
の保護膜に設けられた開口部を介して上記コンタクト部
に接続され、かつ上記開口部を覆うようにして上記保護
膜上に延在するワイヤ接続用のアルミニユウムを成分と
した第２の導体層と、上記ほぼ平担なコンタクト部上に
おける上記第２の導体層にボンデイングされたワイヤと
より成ることを特徴とする半導体装置にある。
以下図面を参照して本発明の実施例を説明する。
第２図は本発明によつて製造された半導体装置の要部を
例示する断面図で、１１は半導体基体で、１１ａはコレ
クタ部、１１ｂはベース部、１１ｃはエミツタ部である
。この半導体基体１１の上面には電極引出し部を除いて
保護膜（ＳｉＯ２膜）２１が形成されている。１２，１
３は第１段電極で、１端は前記半導体基体とのコンタク
ト部分が形成され、他端には第２段電極とのコンタクト
部１４，１５が形成されている。
１６はポリイミド樹脂からなる保護膜で、前記コンタク
ト部１４，１５が覗く開口部を除いて全面に設けられて
いる。
１７，１８は第２段電極で、中央部が若干くぼんだ形に
なつており、この中央部の下方と前記コンタクト部１４
，１５と接続される。
１９と２０はボンデイングワイヤで、前記第２段電極１
７，１８上に接合される。
第２図から明らかなように、コンタクト部１４，１５は
硬いＳｉＯ２膜上に位置し、平担な面をなしている。し
たがつて、ボンデイングバツド部１７ａ，１８ａはその
コンタクト部１４，１５に対して確実にコンタクトされ
、しかもその平担なコンタクト部面上のボンデイングバ
ツド部にワイヤがボンデイングされているためワイヤと
第１段電極との電気的接続は確実なものｚとなつている
。
前記構造はホトレジを使つたエツチング法、ＣＶＤ法、
金属蒸着法等の技術を利用して製造されるが本発明はこ
れらの製造技術にはなんら制限を与えるものではないが
、念のためにその製造工程を例示すれば次の通りである
。
（イ）第２図に示すように第１段電極１２，１３を構成
する。
このとき、ワイヤのボンデイングバツド部は上方に延長
されるので、コンタクト部１４，１５の面積は従来の装
置のものよりもはるかに小形にする。（半導体基体１１
を加工する工程および保護膜２１を設ける工程は従来と
同様である。
）（ロ）前記第１段電極１２，１３および保護膜２１の
表面に全面的にポリイミド樹脂からなる保護膜１Ｓを形
成する。この時、電極の浮遊容量を低減するために必要
に応じて保護膜１６の厚みを調節する。（ハ）前記保護
膜１６の１部を開口してコンタクト部１４，１５が覗く
ようにスルーホール加工をする。
（前記口の工程で同時に行つてもよい） （ニ）前記保護膜１６の開口部に第２段電極１７，１８
を形成する。
このとき、ボンデイングワイヤ１９，２０のボンデイン
グ中心が前記開口部にくるように構成しておくのが好ま
しい。第３図は第１段電極１２，１３のコンタクト部１
４，１５と、これの上に設けられる第２段電極１７，１
８とボンデイングワイヤ１９，２０との関係を示すもの
で、これらは一体的に接続されるのである。
第３図から分るように、コンタクト部１４，１５より延
長された部分Ａは、薄い箔状であるが、このコンタクト
部１４，１５に接続される第２段電極１７，１８はかな
り大型のものにすることができる。前記のように構成さ
れた半導体装置において、第２電極１７，１８が腐蝕す
る際には、Ｃ，Ｄ部分より腐蝕され、続いてＥ部分へと
進行するが、このＥ部分への通常の状態では腐蝕が進ま
ず、途中で止まつてしまい、結局部分Ａまでは到底進ま
ないことは明らかである。
本発明は、前記のようにポリイミドのような樹脂からな
る保護膜１６を第１段電極１２，１３等の上面に設け、
この電極のコンタクト部１４，１５の上方の保護膜１６
を開口し、この開口部に第２段電極１７，１８を設け、
この電極上にボンデイングワイヤ１９，２０を接続する
ように構成した点に特徴があり、次のような効果を奏す
る。
（イ）第２段電極１７，１８は図示のようにあたかも保
護膜１６の開口部の栓となり、良好な防湿機能が得られ
、その下部の第１都のアルミニユウム電極が小さくても
断線を防止できる。（ロ）第２段電極１７，１８は、半
導体装置の機能を低下することなくかなり大型にできる
のでボンデイング作業が容易になると共に、開口部は第
２段電極ならびにボンデイングワイヤ１９，２０によつ
て覆われているため第１段電極への水分のパスもなくな
る。
また、第１段電極と第２段電極とは太く、柱状に連がつ
ているので、断線の機会は少ない。さらに、仮りに第２
段電極の露出部が腐蝕されてもワイヤ１９，２０によつ
て覆われた部分の第２段電極は腐蝕されずワイヤと第１
段電極との電気的接続は完全に保たれる。（ハ）従来の
半導体装置で断線を生じた部分（第１図における部分Ａ
，Ｂ）は樹脂からなる保護膜で完全にコートされている
ので、この部分が小さくても断線を生ずることはない。
（ニ）第２段電極を大型にしても、樹脂からなる保護膜
を厚くしておけば、浮遊容量の増大は避けられ、むしろ
第１段電極であるアルミニユウム電極を小さくすること
ができるので、この電極と半導体基体間の容量を小さく
することができる。
【図面の簡単な説明】
第１図は高周波トランジスタの電極の１例を示す平面図
、第２図は本発明の実施例を示す半導体装置の要部断面
図、第３図は電極とボンデイングワイヤとの関係を示す
説明図である。 １，２・・・・・・アルミニユウム電極、３，４・・・
・・・ボンデイングバツド部、５，６・・・・・・ボン
ディングワイヤ、１１・・・・・・半導体基体、１１ａ
・・・・・・コレクタ部、１１ｂ・・・・・・ベース部
、１１ｃ・・・・・・エミツタ部、１２，１３・・・・
・・第１段電極、１４，１５・・・・・・コンタクト部
、１６・・・・・・保護膜、１７，１８・・・・・・第
２段電極、１９，２０・・・・・・ボンデイングワイヤ
、２１・・・・・・保護膜。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体領域が形成された半導体基体と、一部がその
    半導体領域に接続し、他部がその半導体基体上の絶縁膜
    に延在してほぼ平担なコンタクト部を成す第１の導体層
    と、その第１の導体層を覆うポリイミド樹脂より成る保
    護膜と、その保護膜に設けられた開口部を介して上記コ
    ンタクト部に接続され、かつ上記開口部を覆うようにし
    て上記保護膜上に延在するワイヤ接続用のアルミニュウ
    ムを成分とした第２の導体層と、上記ほぼ平担なコンタ
    クト部上における上記第２の導体層にボンディングされ
    たワイヤとより成ることを特徴とする半導体装置。
JP56024306A 1981-02-23 1981-02-23 半導体装置 Expired JPS594853B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56024306A JPS594853B2 (ja) 1981-02-23 1981-02-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56024306A JPS594853B2 (ja) 1981-02-23 1981-02-23 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP48027070A Division JPS5748854B2 (ja) 1973-03-09 1973-03-09

Publications (2)

Publication Number Publication Date
JPS56124247A JPS56124247A (en) 1981-09-29
JPS594853B2 true JPS594853B2 (ja) 1984-02-01

Family

ID=12134483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56024306A Expired JPS594853B2 (ja) 1981-02-23 1981-02-23 半導体装置

Country Status (1)

Country Link
JP (1) JPS594853B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190129053A (ko) 2017-03-31 2019-11-19 린텍 가부시키가이샤 점착 시트
KR20190131033A (ko) 2017-03-31 2019-11-25 린텍 가부시키가이샤 점착 시트
KR20190132386A (ko) 2017-03-31 2019-11-27 린텍 가부시키가이샤 반도체 장치의 제조 방법 및 점착 시트
KR20190132385A (ko) 2017-03-31 2019-11-27 린텍 가부시키가이샤 반도체 장치의 제조 방법 및 양면 점착 시트
KR20190133167A (ko) 2017-03-31 2019-12-02 린텍 가부시키가이샤 점착 시트
KR20200035962A (ko) 2017-08-09 2020-04-06 린텍 가부시키가이샤 가공 검사 대상물의 가열 박리 방법
KR20210044836A (ko) 2018-10-02 2021-04-23 린텍 가부시키가이샤 적층체 및 경화 봉지체의 제조 방법
KR20220156522A (ko) 2020-03-31 2022-11-25 린텍 가부시키가이샤 양면 점착 시트 및 반도체 장치의 제조 방법
KR20230069910A (ko) 2020-09-14 2023-05-19 린텍 가부시키가이샤 점착 시트 및 반도체 장치의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2604029B1 (fr) * 1986-09-16 1994-08-05 Toshiba Kk Puce de circuit integre possedant des bornes de sortie ameliorees

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4870475A (ja) * 1971-12-23 1973-09-25
JPS49116961A (ja) * 1973-03-09 1974-11-08

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4870475A (ja) * 1971-12-23 1973-09-25
JPS49116961A (ja) * 1973-03-09 1974-11-08

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190129053A (ko) 2017-03-31 2019-11-19 린텍 가부시키가이샤 점착 시트
KR20190131033A (ko) 2017-03-31 2019-11-25 린텍 가부시키가이샤 점착 시트
KR20190132386A (ko) 2017-03-31 2019-11-27 린텍 가부시키가이샤 반도체 장치의 제조 방법 및 점착 시트
KR20190132385A (ko) 2017-03-31 2019-11-27 린텍 가부시키가이샤 반도체 장치의 제조 방법 및 양면 점착 시트
KR20190133167A (ko) 2017-03-31 2019-12-02 린텍 가부시키가이샤 점착 시트
KR20200035962A (ko) 2017-08-09 2020-04-06 린텍 가부시키가이샤 가공 검사 대상물의 가열 박리 방법
KR20210044836A (ko) 2018-10-02 2021-04-23 린텍 가부시키가이샤 적층체 및 경화 봉지체의 제조 방법
KR20220156522A (ko) 2020-03-31 2022-11-25 린텍 가부시키가이샤 양면 점착 시트 및 반도체 장치의 제조 방법
KR20230069910A (ko) 2020-09-14 2023-05-19 린텍 가부시키가이샤 점착 시트 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JPS56124247A (en) 1981-09-29

Similar Documents

Publication Publication Date Title
US4761386A (en) Method of fabricating conductive non-metallic self-passivating non-corrodable IC bonding pads
KR100365166B1 (ko) 금속화층을캐핑(capping)하는방법및장치
US4622576A (en) Conductive non-metallic self-passivating non-corrodable IC bonding pads
JPS594853B2 (ja) 半導体装置
JPH07114214B2 (ja) 半導体装置
EP0177251B1 (en) A semiconductor device having a reliable bonding pad structure
JPS6156608B2 (ja)
JPH0837289A (ja) 半導体装置及びその製造方法
JPH0456237A (ja) 半導体装置
JPH05251497A (ja) 半導体装置
JPH08167634A (ja) 半導体装置
JPS62219541A (ja) 半導体装置
JPS6057635A (ja) 半導体装置
JPH08306701A (ja) 半導体装置
JPS623981B2 (ja)
JPS6232636A (ja) 半導体装置
JPH0529375A (ja) 半導体装置
JPS59213165A (ja) 半導体装置
JPS59172756A (ja) 半導体装置
JPH0139215B2 (ja)
JPH02156640A (ja) 半導体装置
JPH06310559A (ja) 半導体装置
JPS5823451A (ja) 半導体装置
JPS6032335A (ja) 半導体装置
JPH03270029A (ja) 半導体装置