JPS59172756A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59172756A
JPS59172756A JP4743383A JP4743383A JPS59172756A JP S59172756 A JPS59172756 A JP S59172756A JP 4743383 A JP4743383 A JP 4743383A JP 4743383 A JP4743383 A JP 4743383A JP S59172756 A JPS59172756 A JP S59172756A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
covered
semiconductor element
thin metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4743383A
Other languages
English (en)
Inventor
Masanori Matsuo
松尾　政則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP4743383A priority Critical patent/JPS59172756A/ja
Publication of JPS59172756A publication Critical patent/JPS59172756A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はトランジスタ、集積回路などの半導体素子の結
線用電極部を有する半導体素子に関するものである。
一般に半導体回路素子は金属細線（ボンディング線）で
結線され電気的接続を行なうが、この雅の半導体素子の
結線用電極部は例えば８ｇ１図及び第２図に示すような
ものであった。
即ちＰＮ接合１の保護及び表面絶縁分離のための絶縁被
膜２が形成され、そしてエミッタ電極３及びベース電極
４が形成される。この場合、金属細線で接続される電極
部と絶縁被膜は平滑面で対抗しているため、両者の接着
強度は接着面積に依存している。特に高周波帯の素子は
寄生容量の減少を図るため、金属細線で接続される電極
部は小さい面積となっているため、次の様な欠点を有し
ている。
１　金属細線で結線を行なう場合、高温状態で圧着する
が、そのストレスによυ電極が絶縁被膜から剥れる。
２　金属細線で結線し、樹脂封止を行なった場合樹脂の
膨張歪によシミ極が絶縁被膜から剥れる。
剥れのモードとしては電極端からのめくれ現象が多く、
半導体素子の接続不良を誘発し、信頼度の優れた半導体
素子を供給することができない。
本発明の目的は上記の欠点を解決するために提案された
もので安定した信頼度を有する半導体素子を提供するこ
とにある。この目的の゛ために、本発明の半導体装置は
、結線用型！部表面の外周部を絶縁膜で被うことを特徴
とする特 以下、本発明の実施例を図面によって詳細に説明する。
第３図及び第４図は本発明の一実施例を示すトランジス
タの平面図及び断面図である。７結線用電極部の外周部
をＰ縁膜で被うことによシ、金属細線と電極端部の接着
をなくシ、電極側れ（Ｎ極端部よシ発生する）を々くす
ことができる。
熱論との方式はトランジスタに限らず、金属細線で接続
を行々う集積回路ガどの半導体素子全般にも適用できる
。
【図面の簡単な説明】
第１図は従来のトランジスタの平面図、第２図は従来の
トランジスタの断面図、第３図は本発明の一実施例を示
す平面図、第４図は本発明の一実施例を示す断面図であ
る。

Claims (1)

    【特許請求の範囲】
  1. 半導体素子の少なくとも結線用電極表面の外周部を絶縁
    膜によシ被っていることを特徴とする半導体装置。
JP4743383A 1983-03-22 1983-03-22 半導体装置 Pending JPS59172756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4743383A JPS59172756A (ja) 1983-03-22 1983-03-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4743383A JPS59172756A (ja) 1983-03-22 1983-03-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS59172756A true JPS59172756A (ja) 1984-09-29

Family

ID=12775014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4743383A Pending JPS59172756A (ja) 1983-03-22 1983-03-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS59172756A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997023904A1 (de) * 1995-12-21 1997-07-03 Siemens Matsushita Components Gmbh & Co. Kg Verfahren zur herstellung von für eine flip- chip-montage geeigneten kontakten von elektrischen bauelementen
JP4864696B2 (ja) * 2003-04-23 2012-02-01 ボルボ エアロ コーポレイション 工作物の汚染を抑える方法および装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028271A (ja) * 1973-07-13 1975-03-22
JPS5192172A (en) * 1975-02-10 1976-08-12 Denkyokuhyomen oo taishokuseihogomaku no keiseihoho

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028271A (ja) * 1973-07-13 1975-03-22
JPS5192172A (en) * 1975-02-10 1976-08-12 Denkyokuhyomen oo taishokuseihogomaku no keiseihoho

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997023904A1 (de) * 1995-12-21 1997-07-03 Siemens Matsushita Components Gmbh & Co. Kg Verfahren zur herstellung von für eine flip- chip-montage geeigneten kontakten von elektrischen bauelementen
JP4864696B2 (ja) * 2003-04-23 2012-02-01 ボルボ エアロ コーポレイション 工作物の汚染を抑える方法および装置

Similar Documents

Publication Publication Date Title
KR930024140A (ko) 반도체장치 및 그 제조방법
JPH1056093A (ja) 半導体装置およびその半導体装置を組み込んだ電子装置
JPS594853B2 (ja) 半導体装置
JPS59172756A (ja) 半導体装置
JPH0511660B2 (ja)
JPS62104058A (ja) 半導体装置
JP2001196505A (ja) 半導体チップ表面露出型の樹脂封止半導体パッケージ
KR940012583A (ko) 반도체 집적회로 장치 및 그 제조방법
JPS6022329A (ja) 半導体装置
JPH0456237A (ja) 半導体装置
JPH08204066A (ja) 半導体装置
JPH0778910A (ja) 半導体装置
JPH0511661B2 (ja)
JPS6046038A (ja) 集積回路装置
JPS58158934A (ja) 半導体装置
JP2928611B2 (ja) 樹脂封止半導体装置
JPH01135052A (ja) 半導体装置およびその製造方法
JPH06216188A (ja) 半導体装置およびその製造方法
JP3115432B2 (ja) 半導体装置
JPH01120886A (ja) セラミツク基板
JPS5823451A (ja) 半導体装置
JPH02129926A (ja) ボンディングパッド形成体
JPH04278548A (ja) 樹脂封止型半導体装置
JPH077817B2 (ja) 複合リードフレームの製造方法
JPS63164346A (ja) 混成集積回路