JPH08306701A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08306701A
JPH08306701A JP7104420A JP10442095A JPH08306701A JP H08306701 A JPH08306701 A JP H08306701A JP 7104420 A JP7104420 A JP 7104420A JP 10442095 A JP10442095 A JP 10442095A JP H08306701 A JPH08306701 A JP H08306701A
Authority
JP
Japan
Prior art keywords
electrode
base
emitter
layer
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7104420A
Other languages
English (en)
Other versions
JP3213507B2 (ja
Inventor
Takeshi Omukae
毅 大迎
Takashi Akiba
隆史 秋庭
Shigeru Yoshii
茂 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP10442095A priority Critical patent/JP3213507B2/ja
Publication of JPH08306701A publication Critical patent/JPH08306701A/ja
Application granted granted Critical
Publication of JP3213507B2 publication Critical patent/JP3213507B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 ボンディングパッド下部に選択的に第2の絶
縁膜を設けることにより絶縁は開を防止すると共にウェ
ハのそりを防止する。 【構成】 基板10表面ベース領域11とエミッタ領域
12を形成してNPNトランジスタとし、第1のベース
電極と第1のエミッタ電極を形成する。パッド予定部分
に選択的に第2のシリコン窒化膜20を形成する。全面
に第1のシリコン窒化膜16を形成し、その上に第2の
ベース電極と第2のエミッタ電極を形成する。第2のシ
リコン窒化膜20上にボンディングパッド19を形成す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層電極構造によりボ
ンディングパッドを単位セル上に配置した半導体装置
の、絶縁不良防止に関する。
【0002】
【従来の技術】エミッタ周辺長を長大化してトランジス
タの大電流化を図る為にエミッタ領域を格子状又は島状
に形成して複数の単位セルとし、該単位セルを電極で並
列接続したものが知られている。また、外部接続用のボ
ンディングパッドを1層目の電極で構成するとパッド面
積分のセルが無効になるので、多層電極構造を利用して
ボンディングパッドを2層目の電極で形成することによ
り、パッドの下部にもセルを配置して小面積大電流のト
ランジスタを構成したものが知られている。
【0003】図5を用いてこの構造を説明すると、N型
半導体層1をコレクタとして表面にP型ベース領域2を
形成し、ベース領域2の表面に格子型のN+エミッタ領
域3を具備する。酸化膜4に形成したコンタクトホール
を通して1層目電極層によるベース電極5とエミッタ電
極6とが各々の拡散領域にコンタクトし、電極5、6の
上をシリコン窒化膜からなる層間絶縁膜7が被覆する。
層間絶縁膜7に形成したスルーホールを介して、層間絶
縁膜7上を延在する図示せぬ2層目の櫛歯状のベース、
エミッタ電極が1層目の電極を各々共通接続し、そして
セル上の層間絶縁膜7の上に2層目電極を拡張してボン
ディングパッド8とするものである。(例えば、特開昭
64ー22062号公報)
【0004】
【発明が解決しようとする課題】トランジスタの大電流
化を押し進めると、ボンディングパッド8に接続するワ
イヤの電流容量も増大する必要があり、近年は数十Aも
のエミッタ電流を流すために、直径40μ以上の大径ワ
イヤが必要になることも珍しくなくなってきた。ワイヤ
の直径が大きくなれば、それをワイヤボンドするために
必要な超音波エネルギーも大となり、ワイヤボンディン
グ時に与える機械的応力によって層間絶縁膜7にクラッ
クが生じ、ボンディングパッド8とその下の1層目電極
とが短絡して、ベース・エミッタ間の短絡事故が多発す
る欠点があった。
【0005】この欠点を単純に解決するためには、層間
絶縁膜7の膜厚を増大すればよい。ところが、シリコン
窒化膜はボンディング時の超音波エネルギーに耐える為
の適度な硬度を有する一方、熱膨張係数の差が大である
ことからシリコン基板に与える機械的応力が大であり、
ウェハに大きなそりを発生させるという問題がある。例
えば、層間絶縁膜としてシリコン窒化膜を3.0μ以上
積層すると、ウェハのそりが500μ以上にもなり、後
の組立工程に大きな障害となる。
【0006】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、ボンディングパッドの下部に、
部分的に第2の層間絶縁膜を配置することにより、ウェ
ハのそりを防止しつつワイヤボンディングに伴う層間絶
縁破壊の発生を防止できる半導体装置を提供するもので
ある。
【0007】
【作用】本発明に依れば、ボンディングパッドの下部が
第2の層間絶縁膜によって膜圧が大になっているので、
ワイヤボンディングの超音波エネルギーに耐えることが
できる。一方第2の層間絶縁膜はチップ全表面を覆うも
のではないので、ウェハに与える応力が小で済む。
【0008】
【実施例】以下に本発明の1実施例を図面を参照しなが
ら詳細に説明する。図1は半導体装置を示す断面図、、
図2はベースのボンディングパッド部分を示す平面図
で、図2のAA線断面図が図1である。図1と図2を参
照して、裏面にN+型層を有するN型半導体基板10の
表面にP型のベース領域11を選択拡散により形成し、
その表面にN+型のエミッタ領域12を同じく選択拡散
により形成する。
【0009】エミッタ領域12の形状は大別して格子型
と島型とに分類されるが、ここでは格子型を例に取る。
格子型の場合は、格子の目の部分にベース領域11の表
面が島状に露出し(図2図示11a)、該島状のベース
領域11aが縦横に規則的に配置される。1個の島状ベ
ース領域11aを囲むエミッタ領域12を単位セルとす
る。
【0010】基板10の表面はシリコン酸化膜13が被
覆し、シリコン酸化膜13に形成したコンタクトホール
を介して1層目の電極からなる第1のベース電極14と
第1のエミッタ電極15が各々の拡散領域にオーミック
コンタクトする。第1のベース電極14は各々が点在す
るように島状ベース領域11aの表面にコンタクトし、
第1のエミッタ電極15は格子状のパターンに沿うよう
延在し且つ格子状に形成したコンタクトホールを介して
エミッタ領域12のほぼ全表面とコンタクトする。
【0011】前記第1層目の電極の上は膜厚2.0μの
第1のシリコン窒化膜16が被覆し、第1のシリコン窒
化膜16に形成したスルーホールを介して第2層目の電
極からなる第2のベース電極17と第2のエミッタ電極
18(図2に図示する)が各々第1のベース電極14と
第1のエミッタ電極15にコンタクトする。第2のベー
ス電極17と第2のエミッタ電極18は第1のシリコン
窒化膜16上を櫛歯状に延在し、互いの櫛歯が相対向す
るように平行に延在する。第2のベース電極17は点在
する第1のベース電極14の直上に設けたスルーホール
を介して第1のベース電極を14を共通接続する。第2
のエミッタ電極18は格子形状の網の交差部分に点在す
るように設けたスルーホールを会して第1のエミッタ電
極15とコンタクトする。
【0012】第2のベース電極17と第2のエミッタ電
極18は第1のシリコン窒化膜16上で拡張されて1辺
が100μ程度の矩形のボンディングパッド19を構成
し、櫛歯電極の櫛は全て各々のボンディングパッド19
に接続されている。図1はベースのボンディングパッド
を示しているので、その下部の第1のベース電極14に
もコンタクトしている。
【0013】そして、ボンディングパッド19を配置す
る領域に、ボンディングパッドよりやや大きい範囲で、
ボンディングパッド19と第1のエミッタ電極15との
間に膜厚1.5μの第2のシリコン窒化膜20を形成す
る。ベースボンディングパッドであれば第2のシリコン
窒化膜20は第1のエミッタ電極15の上を少なくとも
被覆する必要があり、エミッタボンディングパッドであ
れば、第1のベース電極14の上を少なくとも被覆する
必要がある。第2のシリコン窒化膜20が第1のシリコ
ン窒化膜16の上に位置しても良いが、第2のシリコン
窒化膜20をパターニングすると同時に下地になる第1
のシリコン窒化膜16がエッチングされると言う不具合
を避けるために、第2のシリコン窒化膜20が下に位置
する方が製造工程上優利である。下地の絶縁膜と選択性
のある絶縁膜を用いるならばこの限りでない。
【0014】第2層目の電極はファイナルパッシベーシ
ョン皮膜で被覆されるか、または第2層目の電極が最終
となり直接モールドされる。そして、基板10をリード
フレーム上にダイボンドし、パッド19とリードとをワ
イヤ21でワイヤボンディングすることにより接続し、
樹脂モールドされる。ワイヤは直径40μ以上の金線
で、超音波熱圧着法によりボンディングする。
【0015】図3はチップ全体の拡散層と第1層目の電
極層のみを示した平面図、図4は同じく拡散層と第2の
層間絶縁膜のみを示した平面図、図5は同じく拡散層と
第2層目の電極層のみを示した平面図である。図3にお
いて、各拡散領域の形成後、表面を被覆する酸化膜13
にコンタクトホールを形成し、全面にアルミ材料を堆積
しこれをパターニングすることで第1のベース電極14
と第1のエミッタ電極15を形成する。第1のベース電
極14は島状ベース領域11aの各々に配置すると共
に、エミッタ領域12を囲む環状ベース電極14bを具
備し、さらにエミッタパッド予定部分にはエミッタパッ
ド下部に潜り込ませるようなストライプ状ベース電極1
4bを具備する。第1のエミッタ電極15は格子状のエ
ミッタ領域12に沿って格子状に延在する。22はフィ
ールド電極である。
【0016】図4を参照して、全面にプラズマCVD法
によってシリコン窒化膜を堆積し、これをパターニング
することにより第2のシリコン窒化膜20を形成する。
ベースパッドの部分では、ベースパッドと第1のベース
電極14とがコンタクトするためのスルーホール23も
同時に形成する。エミッタパッドの部分では、環状及び
ストライプ状ベース電極14a、14bを被覆するよう
に形成する。その後、再度プラズマCVD法によって第
1のシリコン窒化膜16を堆積し、層間接続用のスルー
ホールを形成する(図示せず)。
【0017】図5を参照して、全面にアルミ材料を堆積
しパターニングすることで第2のベース電極17、第2
のエミッタ電極18、そしてベースボンディングパッド
19aとエミッタボンディングパッド19bを形成す
る。第2のベース電極17と第2のエミッタ電極18は
各々第1のベース電極と14と第1のエミッタ電極15
を共通接続して、前記単位セルを全て並列接続する。各
ボンディングパッド19a、19bはスルーホールを介
して下部の各々に対応する第1層目の電極と接続する。
エミッタボンディングパッド19bの下部では、第2の
ベース電極17に接続されたストライプ状ベース電極1
4bが単位セルにベースバイアスを供給する。
【0018】以上に説明した本発明の半導体装置は、ボ
ンディングパッド19a、19bの下部に第2のシリコ
ン窒化膜20を形成したので、層間絶縁膜の膜圧が増大
し、ワイヤボンディング時のエネルギーにも十分に耐え
ることができる。従ってクラック等による層間絶縁破壊
を未然に防止することができる。また、チップ全面に形
成しないので、ウェハのそりを小さく抑えることができ
る。さらに、部分的に形成すればウェハのそりの問題が
無くなるので、ボンディングパッド下部の絶縁膜として
硬度的に好適なシリコン窒化膜を用いることができるの
で、信頼性の高い半導体装置を提供できるものである。
【0019】尚、上記実施例は格子型エミッタについて
述べてきたが島状エミッタでも適用が可能である。この
場合は、ベース領域が格子型に露出することになる。
【0020】
【発明の効果】以上に説明した通り、本発明によればワ
イヤボンディング時のエネルギーによる絶縁は開を未然
に防止できるという利点を有する。従って直径の大きな
ワイヤを用いることができ、電流容量を増すためにワイ
ヤを複数本ボンディングする手法に比べ、ワイヤ本数を
少なくできるのでコスト的、信頼性の点で優利である利
点を有する。
【0021】また、部分的に形成することでウェハのそ
りを200μ以下程度に抑えることができ、組立工程に
おける障害を排除できる利点を有する。更にまた、ウェ
ハのそりがないので、ボンディングパッド下部をシリコ
ン窒化膜で構成することができる利点を有する。このこ
とは、シリコン酸化膜などを用いた場合に比べて、低温
形成できるからアルミ素材に余計な熱処理を与えること
なく、しかも硬度的に固い素材であるのでワイヤボンデ
ィングの衝撃に十分耐えられるものである。
【図面の簡単な説明】
【図1】本発明を説明するための断面図である。
【図2】本発明を説明するための平面図である。
【図3】拡散層と第1層目の電極を示す平面図である。
【図4】拡散層と第2のシリコン窒化膜を示す平面図で
ある。
【図5】拡散層と第2の電極を示す平面図である。
【図6】従来例を説明する為の断面図である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 一導電型の半導体層の表面に形成した逆
    導電型のベース領域と、 前記ベース領域の表面に格子型または島状に形成され、
    多数の単位セルを形成する一導電型のエミッタ領域と、 前記ベース領域の表面にコンタクトする第1層目のベー
    ス電極と、 前記エミッタ領域の表面にコンタクトする第1層目のエ
    ミッタ領域と、 前記第1層目のベース電極とエミッタ電極を被覆する層
    間絶縁膜と、 前記層間絶縁膜の上を櫛歯状に延在し、前記層間絶縁膜
    に形成したスルーホールを通して前記第1層目のベース
    電極と接続する、第2層目のベース電極と、 前記層間絶縁膜の上を櫛歯状に延在し、前記層間絶縁膜
    に形成したスルーホールを通して前記第1層目のエミッ
    タ電極と接続する、第2層目のエミッタ電極と、 前記第2層目のベース電極に連続し拡張された、その下
    の前記第1層目のエミッタ電極とは層間絶縁されるベー
    スボンディングパッドと、 前記第2層目のエミッタ電極に連続し拡張された、その
    下の前記第1層目のベース電極とは層間絶縁されるエミ
    ッタボンディングパッドと、 前記ベース及びエミッタボンディングパッドの下部に部
    分的に形成した、ボンディングパッド下部の層間絶縁膜
    の膜厚を増大する第2の層間絶縁膜を具備することを特
    徴とする半導体装置。
  2. 【請求項2】 前記第1と第2の層間絶縁膜がシリコン
    窒化膜であることを特徴とする請求項1記載の半導体装
    置。
  3. 【請求項3】 前記第2の層間絶縁膜が前記層間絶縁膜
    と前記第1層目のベースおよびエミッタ電極との間に位
    置することを特徴とする請求項1記載の半導体装置。
JP10442095A 1995-04-27 1995-04-27 半導体装置 Expired - Fee Related JP3213507B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10442095A JP3213507B2 (ja) 1995-04-27 1995-04-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10442095A JP3213507B2 (ja) 1995-04-27 1995-04-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH08306701A true JPH08306701A (ja) 1996-11-22
JP3213507B2 JP3213507B2 (ja) 2001-10-02

Family

ID=14380209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10442095A Expired - Fee Related JP3213507B2 (ja) 1995-04-27 1995-04-27 半導体装置

Country Status (1)

Country Link
JP (1) JP3213507B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133321A (ja) * 2001-10-19 2003-05-09 Mitsubishi Heavy Ind Ltd バイポーラトランジスタ
JP2006210786A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd トランジスタ
US8809695B2 (en) 2007-11-27 2014-08-19 Nxp B.V. Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103867A (ja) * 1987-10-16 1989-04-20 Sanyo Electric Co Ltd トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103867A (ja) * 1987-10-16 1989-04-20 Sanyo Electric Co Ltd トランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133321A (ja) * 2001-10-19 2003-05-09 Mitsubishi Heavy Ind Ltd バイポーラトランジスタ
JP2006210786A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd トランジスタ
US8809695B2 (en) 2007-11-27 2014-08-19 Nxp B.V. Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure

Also Published As

Publication number Publication date
JP3213507B2 (ja) 2001-10-02

Similar Documents

Publication Publication Date Title
US5707894A (en) Bonding pad structure and method thereof
EP0291014B1 (en) Semiconductor device in which wiring layer is formed below bonding pad
US5502337A (en) Semiconductor device structure including multiple interconnection layers with interlayer insulating films
JPH03131044A (ja) 半導体装置およびその製造方法
JP2002198374A (ja) 半導体装置およびその製造方法
US5291374A (en) Semiconductor device having an opening and method of manufacturing the same
JP2002319587A (ja) 半導体装置
JPS59121871A (ja) 半導体装置
US6992340B2 (en) Semiconductor device
JPH10199925A (ja) 半導体装置及びその製造方法
JPH05226339A (ja) 樹脂封止半導体装置
JP3213507B2 (ja) 半導体装置
JPH118264A (ja) 半導体装置及びその製造方法
JP2001044414A (ja) 半導体装置
JP3463014B2 (ja) 半導体装置および半導体装置の製造方法
JP2000223517A (ja) 半導体装置
JPH01103867A (ja) トランジスタ
JP2001176966A (ja) 半導体装置
EP0337482B1 (en) Semiconducteur protection device
KR20020001018A (ko) 반도체소자의 본딩패드 구조체 및 그 제조방법
JP2664911B2 (ja) 半導体装置
JP2002164381A (ja) 半導体装置及びその製造方法
JP2822996B2 (ja) 半導体装置
JPH07169877A (ja) 金属多層集積装置及びその製造方法
JPH0529375A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees