JP2013507777A - フレキシブル多層基板の金属層構造及びその製造方法 - Google Patents

フレキシブル多層基板の金属層構造及びその製造方法 Download PDF

Info

Publication number
JP2013507777A
JP2013507777A JP2012533460A JP2012533460A JP2013507777A JP 2013507777 A JP2013507777 A JP 2013507777A JP 2012533460 A JP2012533460 A JP 2012533460A JP 2012533460 A JP2012533460 A JP 2012533460A JP 2013507777 A JP2013507777 A JP 2013507777A
Authority
JP
Japan
Prior art keywords
metal layer
layer
metal
base
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012533460A
Other languages
English (en)
Other versions
JP5507697B2 (ja
Inventor
之光 楊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princo Corp
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Publication of JP2013507777A publication Critical patent/JP2013507777A/ja
Application granted granted Critical
Publication of JP5507697B2 publication Critical patent/JP5507697B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0588Second resist used as pattern over first resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0594Insulating resist or coating with special shaped edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

フレキシブル多層基板の金属層構造及びその製造方法を提供する。該金属層構造は、第1金属層(300)及び誘電層(308)を含み、該第1金属層(300)は本体(302)及び組み込みベース(304)から構成される。該本体(302)は、組み込みベースの上方に位置し、かつ組み込みベース(304)の底面積は本体(302)の底面積より大きい。誘電層(308)が第1金属層(300)の本体(302)及び組み込みベース(304)に被覆された後、第1金属層(300)の位置にビアホールを形成して、第1金属層(300)の本体(302)と誘電層(308)上の第2金属層(310)とが接合されるようにする。本体(302)及び組み込みベース(304)は一体成形され、かつ同時に形成することができる。該金属層構造をフレキシブル多層基板のパッド、又は金属回路として使用される場合、金属層と誘電層との間の分離現象を防止し、かつフレキシブル多層基板は高い信頼性を備える。

Description

本発明は、多層基板の金属層構造及びその製造方法に関し、特にフレキシブル多層パッケージ基板の金属層構造及びその製造方法に関する。
多層基板は、パッケージ基板、印刷回路基板、フレキシブルパッケージ基板及びフレキシブル回路基板等を製造する分野に使用され、高密度システムへの整合は現今電子製品の小型化の必然な傾向であり、特にフレキシブル多層基板を利用してフレキシブルパッケージ構造を製造すると、各種類製品にいっそう有効的に適用でき、小型化の需要と符合する。フレキシブル多層基板の厚さがいっそう薄く、多層基板の路線密度(routing density)が高いほど、フレキシブル多層基板の金属層構造のサイズに対する要求も精密になる。従来技術におけるフレキシブル多層基板は、普通2〜3層しか製造できなくなり、毎層の厚さは約50〜60μmであり、金属層の厚さは約30μm前後である。
図1は、従来技術におけるフレキシブル多層基板の金属層構造の側辺に気泡ができた時の概略図を示す。従来のフレキシブル多層基板は、金属層100と、金属層100に被覆される誘電層102を備える。従来のフレキシブル多層基板の金属層100の多くは、エッチング又は積層法によって金属層を形成し、金属層100を金属回路又はパッドにする場合は、図面に示したように、その断面の形は矩形又は長方形である。金属層を製造する時に、例えば金属層の辺縁に気泡が形成する等の問題がよく発生するため、図面に示したように、接着不良又は剥離現象を引き起こす。そのため、更には、フレキシブル多層基板の製造の良率低下を引き起こす可能性がある。特に、上記のフレキシブル多層基板の製造厚さがさらに薄くなると同時に金属層の厚さも薄くなると、上記の接着不良又は剥離現象による影響はもっと目に見える。
図2は、従来技術におけるフレキシブル多層基板の金属層構造が、外力の原因で半田ボールと共に多層基板から剥離される概略図を示す。金属層100を金属回路又はパッドとする時、図面に示したように、その断面の形は矩形又は長方形である。かつ、金属層100をICに対してパッケージ接続する金属層とする場合には、フレキシブル多層基板の金属層100に被覆される誘電層102に対して開孔して、金属材料106を埋め入れた後、半田ボール108と接合する。上述したように、フレキシブル多層基板をフレキシブルパッケージ基板及びフレキシブル回路基板とする時は、ねじりやすい製品に応用され、言い換えると、このフレキシブル基板が捩れられる場合、金属層100と半田ボール108との間の結合力が強いため、金属層100と半田ボール108とが共にねじり外力によって多層基板から剥離される問題が発生する可能性がある。上記の場合は図2に示したようになる。同様に、特に、上記のフレキシブル多層基板の製造厚さをさらに薄くなると同時に金属層厚さも薄くなる時は、上記の剥離現象の影響はもっと顕著になる。
本発明の目的は、フレキシブル多層基板の製造厚さがさらに薄くなると共に、金属層厚さもさらに薄くなった時にも、前記の問題を有効的に解決でき、金属層構造と接触している誘電層との間に層間分離又は分離が発生しにくく、もっと高い信頼性を持つフレキシブル多層基板の金属層構造及びその製造方法を提供することを課題とする。
上記目的を達成するために、本発明におけるフレキシブル多層基板の金属層構造は次の特徴を持つ。金属層構造は第1金属層及び誘電層を含む。第1金属層は本体及び組み込みベースを備え、本体は組み込みベースの上方に位置し、かつ組み込みベースの底面積は本体の底面積より大きい。誘電層は第1金属層の本体及び組み込みベースに被覆され、第1金属層の位置でビアホールを形成して、第1金属層の本体と誘電層の上の第2金属層が接合するようにする。本体及び組み込みベースは、一体に成形、かつ同時に形成することができる。又は、同じ又は異なる金属材料を使用して、異なる工程を通して、先ず組み込みベースを形成した後、また組み込みベースの上に本体を形成する。
上記目的を達成するために、本発明におけるフレキシブル多層基板の金属層構造の製造方法は、次のステップを含むことを特徴とする。第1誘電層に少なくとも一つのフォトレジスト層を塗布するステップと、第1金属層の予定の位置で、フォトレジスト層に対して現像するステップと、予定の位置に位置されるフォトレジスト層を除去するステップと、予定の位置に前記第1金属層を形成するが、前記第1金属層の底面積がピーク面積より大きくて、本体及び組み込みベースを備えた前記金属層構造を形成するステップ。
上記目的を達成するために、本発明におけるもう一つのフレキシブル多層基板の金属層構造の製造方法は、次のステップを含むことを特徴とする。第1誘電層に第1フォトレジスト層を塗布するステップと、第1金属層の予定の位置で、第1フォトレジスト層に対して現像するステップと、予定の位置に位置される第1フォトレジスト層を除去するステップと、予定の位置に第1金属層の組み込みベースを形成するステップと、第1フォトレジスト層を除去した後、第2フォトレジスト層を塗布するステップと、第1金属層の予定の位置で、第2フォトレジスト層に対して現像するステップと、予定の位置に位置される第2フォトレジスト層を除去し、第2フォトレジスト層の開口が第1フォトレジスト層の開口より小さくなるようにするステップと、予定の位置に第1金属層の本体を形成して,本体の下方に組み込みベースを形成し、かつ組み込みベースの底面積が本体の底面積より大きい金属層構造を形成するステップ。
本発明における前記フレキシブル多層基板の金属層構造は、パッケージ基板に用いられるだけでなく、更にはフレキシブル印刷回路基板又はフレキシブルパッケージ基板の製造の技術領域にも用いられる。本発明における金属層構造の製造方法の主旨は、本体及び組み込みベースを備える金属層構造を製造することであり,上方に第2誘電層を被覆した後、厚さの薄いフレキシブル多層基板の金属層構造と隣接して接触している誘電層との間に層間分離又は分離現象が発生しにくくなって、フレキシブル多層基板とするパッド又は金属回路がもっと高い信頼性を持つようになる。
図1は従来技術におけるフレキシブル多層基板の金属層構造の側辺に気泡ができた時の概略図を示す。 図2は従来技術におけるフレキシブル多層基板の金属層構造が、外力の原因で半田ボールと共に多層基板から剥離される概略図を示す。 図3は本発明におけるフレキシブル多層基板の金属層構造の第1実施例の断面概略図を示す。 図4は本発明におけるフレキシブル多層基板の金属層構造の第2実施例の断面概略図を示す。 図5は本発明におけるフレキシブル多層基板の金属層構造の第1実施例の製造方法の概略図を示す。 図6は本発明におけるフレキシブル多層基板の金属層構造の第2実施例の製造方法の概略図を示す。
次に、図面を参照しながら、フレキシブル多層基板の金属層構造及びその製造方法の具体的な実施方法に対して詳しく説明する。
図3を参照すると、本発明におけるフレキシブル多層基板の金属層構造の第1実施例の断面概略図を示す。本実施例で、フレキシブル多層基板の金属層構造はパッドとし,フレキシブル多層基板はIC(未図示)に対してパッケージ接続することに用いられる。フレキシブル多層基板の金属層構造は第1金属層300を含み、第1金属層300は本体302と組み込みベース304と第2誘電層308とを備える。フレキシブル多層基板は第1金属層300の下方に位置する第1誘電層200をさらに備え、図3に示したように、本体302は組み込みベース304の上方に位置し、かつ組み込みベース304の底面積は本体302の底面積より大きい。第2誘電層308は、第1金属層300の本体302及び組み込みベース304に被覆される。第2誘電層308を被覆した後、図面に示したように、組み込みベース304は第1誘電層200及び第2誘電層308によって締め付けられる。
本体302の上方の第2誘電層308にビアホールを形成して、本体302と半田ボール310とが接合され、IC(未図示)に対してパッケージ接続するようにする。第1金属層300の側辺に気泡ができる場合、組み込みベース304は、気泡によって引き起こす剥離と層間分離との影響を減らすことができる。また、第1金属層300と第1誘電層200との間の結合に一定の強度は備えるが、本具体的実施方法では、組み込みベース304が第1誘電層200と第2誘電層308とによって締め付けられる力を利用して、フレキシブル多層基板が捻れる場合に発生する第1金属層300と半田ボール310とが共に多層基板から剥離される問題を有効的に解決することができる。特に、本具体的実施方法におけるフレキシブル多層基板の層数は6〜7層さらには10層に達し、かつその毎層の実際の厚さは約10μmまで薄くなり、第1金属層300の厚さは更にたった5μm前後だけで、従来技術の厚さに比べてずっと薄いため、金属層構造の側辺に気泡ができるとか、金属層と相隣して接触している誘電層との間に接着不良又は剥離の現象が発生することを避けることが一層必要になる。本具体的実施方法で、フレキシブル多層基板の金属層構造をホール・パッドとする場合を例に挙げたが、同様に、フレキシブル多層基板の金属層構造を金属回路とすると、上方で接合されるのはもう一層の金属回路である。同様に、金属層構造と隣接して接触している誘電層との間の接着不良又は剥離の現象を避けることができる。従って、本具体的実施方法における多層基板の金属層構造は、従来技術における欠点が解決でき、フレキシブル多層基板の信頼性を効率的に高めることができる。
図4を参照すると、本発明におけるフレキシブル多層基板の金属層構造の第2実施例の断面概略図を示す。本実施例で、フレキシブル多層基板の金属層構造はホール・パッドとして用いられ、フレキシブル多層基板はIC(未図示)に対してパッケージ接続することに用いられる。フレキシブル多層基板の金属層構造は第1金属層400を含み、それは本体402と組み込みベース404と第2誘電層308とを備える。フレキシブル多層基板は、その下方に第1誘電層200をさらに備え、図面に示したように,本体402は組み込みベース404の上方に位置し、かつ組み込みベース404の底面積は本体402の底面積より大きい。第2誘電層308は、第1金属層400の本体402及び組み込みベース404に被覆される。第2誘電層308を被覆した後,図面に示したように、組み込みベース404は第1誘電層200及び第2誘電層308によって締め付けられる。本体402の上方に位置する第2誘電層308にビアホールを形成して、本体402と半田ボール310とが接合され、IC(未図示)に対してパッケージ接続するようにする。
図面に示したように、本発明の第1実施例との違うところは、第2実施例では、本体402と組み込みベース404とが同じ又は異なる金属材料によって形成される。そして、本体402と組み込みベース404は、同じ工程によって一体成形され、同時に形成されることができる。その他、二つの工程によって、先ず組み込みベース404を形成した後に、組み込みベース404の上に本体402を形成することもできる。同様に、フレキシブル多層基板の金属層構造を金属回路とすると、上方で接合されるのはもう一層の金属回路である。
本実施例も、第1金属層400の側辺にできた気泡によって引き起こす剥離と層間分離との影響、又は金属層構造と相隣して接触している誘電層との間に発生する接着不良又は剥離の現象を避けることができる。従って、本発明におけるフレキシブル多層基板の金属層構造は、従来技術の前記欠点を解決することができて、フレキシブル多層基板の信頼性を有効に高めることができる。その他に、本発明における第1実施例、第2実施例で、金属層の材料は銅であってもよく、誘電層の材料はポリイミドであってもよい。
図5は、本発明におけるフレキシブル多層基板の金属層構造の第1実施例の製造方法の概略図を示す。図3と一緒に参照すると、本実施例におけるフレキシブル多層基板の金属層構造の製造方法は次のステップを含む:第1誘電層200にネガティブフォトレジスト層306を塗布するステップ。第1金属層300の予定の位置で,ネガティブフォトレジスト層306に対して露光と現像するステップ。予定の位置に位置されるネガティブフォトレジスト層306を除去するステップ。しかし、ネガティブフォトレジスト層306の上方のフォトレジスト層の受光される程度が下方のネガティブフォトレジスト層306より広いため、予定の位置に隣接するネガティブフォトレジスト層306の辺縁は図面に示したように、上側が下側より張り出した構造を形成する。続いて、図面に示したように、予定の位置に,本体302と組み込みベース304との金属層構造を備えた第1金属層300を形成するステップ。そして、第1金属層300を形成する時、ネガティブフォトレジスト層306の辺縁の上側が下側より張り出しているため、組み込みベース304は本体302の外方へ延出し、又はネガティブフォトレジスト層306に達することができる。図3に示したように、第1金属層の底面積はピーク面積より大きく、すなわち、組み込みベース304の面積は本体302の面積より大きい。
図3に示したように、ネガティブフォトレジスト層306を除去した後、第1金属層300の本体302及び組み込みベース304に第2誘電層308を被覆する。組み込みベース304は第1誘電層200及び第2誘電層308によって締め付けられる。続いて、第1金属層300の位置にビアホールを形成した後、上方の第2金属層(半田ボール310又は、もう一つの金属回路)と接合することができ、第1金属層300をホール・パッドとすると、半田ボール310と接合して、パッケージし;第1金属層300を金属回路とすると、もう一つの金属回路と接合して、フレキシブル多層基板の相互接続(interconnection)を実現する。
図6は、本発明におけるフレキシブル多層基板の金属層構造の第2実施例の製造方法の概略図を示す。本発明における第2実施例の製造方法は二つの方式で製造することができる。その一つは、少なくとも二層の現像速度が異なる上下側の第1フォトレジスト層406と第2フォトレジスト層408とを直接に形成する方式である。第1フォトレジスト層406と第2フォトレジスト層408とはポジティヴフォトレジスト層又はネガティブフォトレジスト層であることができ、同時に第1フォトレジスト層406と第2フォトレジスト層408とに対して現像できる。しかし、第1フォトレジスト層406と第2フォトレジスト層408との現像速度が異なるため、図面に示したように、サイズの異なる開口が形成される。第1フォトレジスト層406の開口は第2フォトレジスト層408の開口より大きい。予定の位置に第1金属層400を形成する時、本体402及び組み込みベース404を備えた金属層構造が形成される。本発明における本製造方法は、同じ金属材料で、本体402及び組み込みベース404を同時に形成することができる。
図4と一緒に参照すると、本発明における第2実施例を第2の方式によって製造する場合、本発明におけるフレキシブル多層基板の金属層構造の製造方法は次のステップを含む:即ち、
第1誘電層200に第1フォトレジスト層406を塗布するステップ、第1金属層400の予定の位置で、第1フォトレジスト層406に対して現像するステップ、予定の位置に位置する第1フォトレジスト層406を除去するステップ、予定の位置に第1金属層400の組み込みベース404を形成するステップ、第1フォトレジスト層406を除去した後、第2フォトレジスト層408を塗布するステップ、第1金属層400の予定の位置で、第2フォトレジスト層408に対して現像するステップ、予定の位置に位置する第2フォトレジスト層408を除去して、第2フォトレジスト層408の開口が第1フォトレジスト層406の開口より小さくするステップ、予定の位置に第1金属層400の本体402を形成し、形成した本体402が組み込みベース404の上方に位置するようにして,組み込みベース404の底面積が本体402の底面積より大きい金属層構造を完成するステップ、を含む。
続いて、図4に示したように、第1金属層400の本体402及び組み込みベース404に第2誘電層308を被覆するステップ。組み込みベース404は第1誘電層200及び第2誘電層308によって締め付けられる。続いて、第1金属層400の位置にビアホールを形成した後、上方に位置する第2金属層(半田ボール310又は、もう一つの金属回路)と接合することができ、第1金属層400をホール・パッドとすると、半田ボール310と接合して、パッケージし;第1金属層400が金属回路とすると、もう一つの金属回路と接合して、フレキシブル多層基板の相互接続を実現する。本発明におけるこの製造方法は、同じ又は異なる金属材料を利用して、二つの工程によって、先ず組み込みベース404を形成した後に、組み込みベース404の上に本体402を形成する。
以上は、ただ本発明における好ましい実施方法に対して説明しただけで、本発明が属する技術分野の通常の知識を持っている技術者は、本発明の構想と範囲を逸脱しない範囲でさまざまな修正と改変ができ、このような修正と改変も本発明の保護の範囲と見なすべきである。

Claims (36)

  1. フレキシブル多層基板の金属層構造であって、
    本体と組み込みベース(embedded base)とを備え、前記本体は前記組み込みベースの上方に位置され、かつ前記組み込みベースの底面積が前記本体の底面積より大きい第1金属層と、
    前記第1金属層の前記本体及び前記組み込みベースに被覆され、前記第1金属層の前記本体と前記誘電層の上方の第2金属層とを接合するように、前記第1金属層の位置にビアホールが形成される誘電層と、を含むことを特徴とする金属層構造。
  2. 前記本体及び前記組み込みベースは一体成形され、かつ同時に形成されることを特徴とする請求項1に記載の金属層構造。
  3. 前記第1金属層の前記本体及び前記組み込みベースは同時に形成されることを特徴とする請求項2に記載の金属層構造。
  4. 前記本体及び前記組み込みベースは、同じ金属材料によって形成されることを特徴とする請求項1に記載の金属層構造。
  5. 前記本体及び前記組み込みベースは、二種類の金属材料によって形成されることを特徴とする請求項1に記載の金属層構造。
  6. 前記本体及び前記組み込みベースは、二つの工程によって形成され、先に前記組み込みベースが形成された後に、前記組み込みベースの上に前記本体が形成されることを特徴とする請求項5に記載の金属層構造。
  7. 前記第1金属層の材料が銅であることを特徴とする請求項1に記載の金属層構造。
  8. 前記第2金属層の材料が銅であることを特徴とする請求項1に記載の金属層構造。
  9. 前記第2金属層の材料がスズであることを特徴とする請求項1に記載の金属層構造。
  10. 前記誘電層の材料がポリイミドであることを特徴とする請求項1に記載の金属層構造。
  11. 前記第1金属層は、前記フレキシブル多層基板のパッドであることを特徴とする請求項1に記載の金属層構造。
  12. 前記第2金属層は、パッケージ用のスズボールであることを特徴とする請求項11に記載の金属層構造。
  13. 前記第1金属層は、前記フレキシブル多層基板の中の金属回路であることを特徴とする請求項1に記載の金属層構造。
  14. 前記第2金属層は、前記フレキシブル多層基板の中の金属回路であることを特徴とする請求項13に記載の金属層構造。
  15. フレキシブル多層基板の金属層構造の製造方法であって、
    第1誘電層に少なくとも一つのフォトレジスト層を塗布するステップと、
    第1金属層の予定の位置で、前記フォトレジスト層に対して現像するステップと、
    前記予定の位置に配置される前記フォトレジスト層を除去するステップと、
    予定の位置に前記第1金属層を形成するが、前記第1金属層の底面積がピーク面積より大きくて、本体及び組み込みベースを備えた前記金属層構造を形成するステップと、を含むことを特徴とする金属層構造の製造方法。
  16. 前記第1金属層を形成するステップの後に、前記第1金属層の前記本体及び前記組み込みベースに第2誘電層を被覆するステップをさらに含むことを特徴とする請求項15に記載の製造方法。
  17. 前記組み込みベースは、前記第1誘電層及び前記第2誘電層によって締め付けられることを特徴とする請求項16に記載の製造方法。
  18. 前記第2誘電層を被覆するステップの後に、前記本体と前記第2誘電層の上の第2金属層とが接合されるように、前記第1金属層の位置にビアホールを形成するステップをさらに含むことを特徴とする請求項16に記載の製造方法。
  19. 前記第2金属層の材料が銅であることを特徴とする請求項18に記載の製造方法。
  20. 前記第2金属層の材料がスズであることを特徴とする請求項18に記載の製造方法。
  21. 前記第2金属層がパッケージ用のスズボールであることを特徴とする請求項20に記載の製造方法。
  22. 前記第1誘電層と前記第2誘電層との材料がポリイミドであることを特徴とする請求項16に記載の製造方法。
  23. 前記第1金属層の材料が銅であることを特徴とする請求項15に記載の製造方法。
  24. 少なくとも一つのフォトレジスト層を塗布するステップで、ネガティブフォトレジスト層を塗布することを特徴とする請求項15に記載の製造方法。
  25. 前記第1金属層の前記本体及び前記組み込みベースは同時に形成されることを特徴とする請求項24に記載の製造方法。
  26. 少なくとも一つのフォトレジスト層を塗布するステップで、少なくとも二つの現像速度が異なる上下側フォトレジスト層を塗布し、その前記上側フォトレジスト層の現像速度が前記下側フォトレジスト層の現像速度より小さいことを特徴とする請求項15に記載の製造方法。
  27. 前記第1金属層の前記本体及び前記組み込みベースは同時に形成されることを特徴とする請求項26に記載の製造方法。
  28. フレキシブル多層基板の金属層構造の製造方法であって、
    第1誘電層に第1フォトレジスト層を塗布するステップと、
    第1金属層の予定の位置で、前記第1フォトレジスト層に対して現像するステップと、
    前記予定の位置に配置される前記第1フォトレジスト層を除去するステップと、
    前記予定の位置に前記第1金属層の組み込みベースを形成するステップと、
    前記第1フォトレジスト層を除去した後に、第2フォトレジスト層を塗布するステップと、
    前記第1金属層の前記予定の位置で、前記第2フォトレジスト層に対して現像するステップと、
    前記予定の位置に配置される前記第2フォトレジスト層を除去して、前記第2フォトレジスト層の開口が前記第1フォトレジスト層の開口より小さくするステップと、
    前記予定の位置に前記第1金属層の本体を形成するが、形成された前記本体は前記組み込みベースの上方に位置され、かつ前記組み込みベースの底面積が前記本体の底面積より大きい金属層構造を形成するステップと、を含むことを特徴とする製造方法。
  29. 前記第1金属層を形成するステップの後に、前記第1金属層の前記本体及び前記組み込みベースに第2誘電層を被覆するステップをさらに含むことを特徴とする請求項28に記載の製造方法。
  30. 前記組み込みベースは、前記第1誘電層及び前記第2誘電層によって締め付けられることを特徴とする請求項29に記載の製造方法。
  31. 前記第2誘電層を被覆するステップの後に、前記本体と前記第2誘電層の上の第2金属層とが接合されるように、前記第1金属層の位置にビアホールを形成するステップをさらに含むことを特徴とする請求項29に記載の製造方法。
  32. 前記第2金属層の材料は銅であることを特徴とする請求項31に記載の製造方法。
  33. 前記第2金属層の材料はスズであることを特徴とする請求項31に記載の製造方法。
  34. 前記第2金属層はパッケージ用のスズボールであることを特徴とする請求項33に記載の製造方法。
  35. 前記第1誘電層と前記第2誘電層との材料がポリイミドであることを特徴とする請求項29に記載の製造方法。
  36. 前記第1金属層の材料は銅であることを特徴とする請求項29に記載の製造方法。
JP2012533460A 2009-10-19 2010-01-25 フレキシブル多層基板の金属層構造及びその製造方法 Active JP5507697B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200910205487.6A CN102045939B (zh) 2009-10-19 2009-10-19 柔性多层基板的金属层结构及其制造方法
CN200910205487.6 2009-10-19
PCT/CN2010/070351 WO2011047544A1 (zh) 2009-10-19 2010-01-25 柔性多层基板的金属层结构及其制造方法

Publications (2)

Publication Number Publication Date
JP2013507777A true JP2013507777A (ja) 2013-03-04
JP5507697B2 JP5507697B2 (ja) 2014-05-28

Family

ID=43899795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012533460A Active JP5507697B2 (ja) 2009-10-19 2010-01-25 フレキシブル多層基板の金属層構造及びその製造方法

Country Status (5)

Country Link
EP (1) EP2493274A4 (ja)
JP (1) JP5507697B2 (ja)
KR (1) KR101395336B1 (ja)
CN (1) CN102045939B (ja)
WO (1) WO2011047544A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106604540B (zh) * 2015-10-19 2019-08-13 南昌欧菲光电技术有限公司 电路板
KR102493465B1 (ko) * 2016-03-22 2023-01-30 삼성전자 주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
JP6696567B2 (ja) * 2016-05-16 2020-05-20 株式会社村田製作所 セラミック電子部品
CN106711085B (zh) * 2016-12-12 2019-02-19 东莞市广信知识产权服务有限公司 一种柔性互连金属的制备方法
WO2024058641A1 (ko) * 2022-09-16 2024-03-21 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202491A (ja) * 1985-03-05 1986-09-08 日立化成工業株式会社 配線板の製造法
JPS6482595A (en) * 1987-09-25 1989-03-28 Meiko Electronics Co Ltd Printed wiring board
JPH0722735A (ja) * 1993-07-05 1995-01-24 Ibiden Co Ltd プリント配線板
JPH1056262A (ja) * 1996-08-08 1998-02-24 Ibiden Co Ltd プリント配線板の製造方法
JPH1154927A (ja) * 1997-06-03 1999-02-26 Toshiba Corp 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2000058986A (ja) * 1998-08-04 2000-02-25 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
JP2000164996A (ja) * 1998-11-30 2000-06-16 Kyocera Corp セラミック配線基板
JP2000208900A (ja) * 1999-01-19 2000-07-28 Ibiden Co Ltd プリント配線板
JP2003298240A (ja) * 2002-04-05 2003-10-17 Sohwa Corporation 多層回路基板
JP2005243899A (ja) * 2004-02-26 2005-09-08 Toppan Printing Co Ltd プリント配線板及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
JP3998984B2 (ja) * 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP4436646B2 (ja) * 2003-09-25 2010-03-24 京セラ株式会社 マイクロ空間配線基板及びその製造方法
US7321496B2 (en) * 2004-03-19 2008-01-22 Matsushita Electric Industrial Co., Ltd. Flexible substrate, multilayer flexible substrate and process for producing the same
KR100626617B1 (ko) * 2004-12-07 2006-09-25 삼성전자주식회사 반도체 패키지용 배선 기판의 볼 랜드 구조
TWI307613B (en) * 2005-03-29 2009-03-11 Phoenix Prec Technology Corp Circuit board formed conductor structure method for fabrication
KR100743233B1 (ko) * 2005-07-18 2007-07-27 엘지전자 주식회사 인쇄회로기판의 패드 및 그 제조방법
CN101312620B (zh) * 2007-05-24 2011-06-22 巨擘科技股份有限公司 多层基板金属线路制造方法及其结构
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US20090133908A1 (en) * 2007-11-28 2009-05-28 Goodner Michael D Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202491A (ja) * 1985-03-05 1986-09-08 日立化成工業株式会社 配線板の製造法
JPS6482595A (en) * 1987-09-25 1989-03-28 Meiko Electronics Co Ltd Printed wiring board
JPH0722735A (ja) * 1993-07-05 1995-01-24 Ibiden Co Ltd プリント配線板
JPH1056262A (ja) * 1996-08-08 1998-02-24 Ibiden Co Ltd プリント配線板の製造方法
JPH1154927A (ja) * 1997-06-03 1999-02-26 Toshiba Corp 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2000058986A (ja) * 1998-08-04 2000-02-25 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
JP2000164996A (ja) * 1998-11-30 2000-06-16 Kyocera Corp セラミック配線基板
JP2000208900A (ja) * 1999-01-19 2000-07-28 Ibiden Co Ltd プリント配線板
JP2003298240A (ja) * 2002-04-05 2003-10-17 Sohwa Corporation 多層回路基板
JP2005243899A (ja) * 2004-02-26 2005-09-08 Toppan Printing Co Ltd プリント配線板及びその製造方法

Also Published As

Publication number Publication date
CN102045939B (zh) 2014-04-30
WO2011047544A1 (zh) 2011-04-28
KR20120084752A (ko) 2012-07-30
EP2493274A1 (en) 2012-08-29
JP5507697B2 (ja) 2014-05-28
KR101395336B1 (ko) 2014-05-16
EP2493274A4 (en) 2014-04-16
CN102045939A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
TWI387409B (zh) 內建半導體元件之印刷布線板及其製造方法
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
JP2012191204A (ja) プリント配線板の製造方法
US9899235B2 (en) Fabrication method of packaging substrate
TWI530238B (zh) 晶片封裝基板及其製作方法
JP2010130003A (ja) 多層印刷回路基板及びその製造方法
JP2012169591A (ja) 多層配線基板
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
JP2009253261A (ja) 高密度回路基板及びその形成方法
JP5507697B2 (ja) フレキシブル多層基板の金属層構造及びその製造方法
TWI484605B (zh) 封裝基板及其製造方法
TWI402003B (zh) 軟性多層基板之金屬層結構及其製造方法
JP4203536B2 (ja) 配線基板の製造方法、及び配線基板
JP4549695B2 (ja) 配線基板の製造方法
JP5530955B2 (ja) 多層配線基板
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
JP5221682B2 (ja) プリント回路基板及びその製造方法
JP2012156325A (ja) 多層配線基板の製造方法、及びペースト印刷用マスク
US20100071937A1 (en) Circuit board and process of fabricating the same
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
JP2006210770A (ja) 半導体装置搭載用基板、および半導体素子用bgaパッケージ
KR20130028583A (ko) 회로기판의 제조방법 및 회로기판
JP2009064879A (ja) 半導体装置およびその製造方法
KR20110081628A (ko) 기판의 제조 방법 및 이를 이용한 기판 및 반도체 패키지

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140319

R150 Certificate of patent or registration of utility model

Ref document number: 5507697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250