JPH1154927A - 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 - Google Patents

複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法

Info

Publication number
JPH1154927A
JPH1154927A JP9345626A JP34562697A JPH1154927A JP H1154927 A JPH1154927 A JP H1154927A JP 9345626 A JP9345626 A JP 9345626A JP 34562697 A JP34562697 A JP 34562697A JP H1154927 A JPH1154927 A JP H1154927A
Authority
JP
Japan
Prior art keywords
substrate
layer
insulating layer
insulating
via land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9345626A
Other languages
English (en)
Other versions
JP3961092B2 (ja
Inventor
Tomoaki Takubo
知章 田窪
Yoshizumi Sato
由純 佐藤
Tomiji Kojima
富次 小島
Takeshi Takeda
剛 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP34562697A priority Critical patent/JP3961092B2/ja
Priority to TW087108534A priority patent/TW374974B/zh
Priority to US09/088,095 priority patent/US6329610B1/en
Priority to MYPI98002463A priority patent/MY120988A/en
Priority to SG1998001194A priority patent/SG77181A1/en
Priority to KR1019980021194A priority patent/KR19990006770A/ko
Publication of JPH1154927A publication Critical patent/JPH1154927A/ja
Priority to US09/983,202 priority patent/US20020046880A1/en
Application granted granted Critical
Publication of JP3961092B2 publication Critical patent/JP3961092B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 集積度が極めて高い半導体素子の搭載に対応
でき、小型、薄型でかつ信頼性の高い配線基板を提供す
る。 【解決手段】 リジッドな第１の絶縁層２１の第１の面
に配設された配線層１１のビアランド１１ａと、フレキ
シブルな第２の絶縁層２２の第２の面に配設された配線
層１４のビアランド１４ａとを、第１の絶縁層２１と第
２の絶縁層２２との間に挟持された第３の絶縁層２３
と、ビアランド１１ａとビアランド１４ａとを接続する
ように第３の絶縁層２３を貫通して配設された導電性ピ
ラーにより電気的および機械的に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はプリント配線基板な
どの配線基板に関し、特にリジッド配線基板とフレキシ
ブル配線基板とを組み合わせた複合配線基板に関する。
【０００２】また本発明は絶縁性樹脂フィルム上に配線
層を配設したフレキシブル配線基板に関し、特にリジッ
ド配線基板と積層されて用いられるフレキシブル配線基
板に関する。
【０００３】また本発明は、プリント配線基板上に半導
体素子を搭載した半導体パッケージなどの半導体装置に
関し、特に接続端子の配設密度が高い半導体素子を搭載
した半導体装置に関する。
【０００４】さらに本発明はプリント配線基板の製造方
法に関し、特にリジッド配線基板とフレキシブル配線基
板とを組み合わせた複合配線基板の製造方法に関する。
【０００５】
【従来の技術】半導体素子の集積度はますます高まって
おり、半導体素子と外部回路を接続するために半導体素
子上に配設される接続端子（パッド）の数は増大し、ま
た配設密度も高まっている。例えば、シリコンなどから
なる半導体素子上の最小加工寸法が約０．２μｍ程度の
とき、１０ｍｍ角程度の半導体素子に約１０００個もの
接続端子を配設する必要がでてきている。
【０００６】また、このような半導体素子が搭載される
半導体パッケージなどの半導体装置においては、実装密
度の向上等のために小形化、薄型化の要求が大きい。特
に、例えばノート型ＰＣ（パーソナルコンピュータ）、
ＰＤＡ、携帯電話などの携帯型情報機器などに対応する
ためには、半導体パッケージの小形化、薄型化は大きな
課題である。
【０００７】半導体素子をパッケージ化にするには、半
導体素子を配線基板上に搭載するとともに、半導体素子
の接続端子と配線基板上の接続端子とを接続する必要が
ある。しかしながら、約１０ｍｍ角程度の半導体素子の
周囲に１０００個程度の接続端子を配設する場合、その
配設ピッチは約４０μｍ程度と非常に微細なものにな
る。このような微細なピッチで配設された接続端子を、
配線基板に配設された接続端子と接続するためには、配
線基板上の配線形成や、接続の際の位置合わせに極めて
高い精度が要求され、従来のワイヤーボンディング技術
やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ）技術では対応することが極めて困難であるという
問題がある。
【０００８】一方、半導体素子に配設された接続端子
と、配線基板に配設された接続端子とを、半田などの導
電性物質で形成したピラーを介して対向させて接続する
方法もある。例えば約１０ｍｍ角の半導体素子上に３２
μｍピッチで３２行×３２列のグリッドの接続端子を配
設すると、その総数は１０２４個となる。
【０００９】半導体素子が搭載される配線基板の配線
は、半導体素子の接続端子と、半導体パッケージの外部
接続端子とを接続するために、信号配線などの配線幅と
配線間隔（Ｌｉｎｅ／Ｓｐａｃｅ）がそれぞれ約５０μ
ｍ／５０μｍ以下という非常に微細なルールで配設され
ている。
【００１０】このような微細なピッチで接続端子が配設
された半導体素子を搭載するための配線基板として、ビ
ルドアップ基板９００ａが用いられてきた。図１０はビ
ルドアップ基板の構造の例を概略的に示す断面図であ
る。ビルドアップ基板は、リジッドなプリント配線基板
９０１の両面にコーティングされた薄い樹脂層９０２
と、この樹脂層上に配設された金属等からなる導体配線
９０３とを有する配線基板である。
【００１１】このビルドアップ基板のうち、プリント配
線基板９０１の部分はコア層と呼ばれ、コア層の両面に
積層された部分はビルドアップ層と呼ばれる。ビルドア
ップ層を構成する絶縁性樹脂層にはフォトリソグラフィ
ー技術などにより微細な層間接続が形成されており、複
数の配線層がこの層間接続を通じて接続されている。こ
こではフォトビア９０４によりビルドアップ層の層間接
続を形成している。またコア層の両側に配設されたビル
ドアップ層の配線層の層間接続を行うために、例えばス
ルーホール９０５などが形成されたものもある。また、
配線基板の平坦性を確保するためにスルーホールに樹脂
などを充填したビルドアップ基板も知られている。
【００１２】現状の技術レベルでは、ビルドアップ層を
構成する配線層９０３の配線幅の最小値は約４０μｍ程
度である。また絶縁性樹脂層９０２の表面は、それより
も下層に存在する配線パターンなどにより凹凸を有して
おり、この凹凸に起因してこれよりも微細な配線を形成
することは極めて困難であるという問題がある。
【００１３】ビルドアップ層を構成する絶縁性樹脂層９
０２に形成されるビア（ｖｉａ）の直径は約８０μｍ程
度が達成されている。より微細なビアを形成するために
は絶縁性樹脂層９０２を薄くすることが考えられるが、
絶縁性樹脂層９０２を薄くすると上述した凹凸の影響が
より顕著になり、配線幅を太くしなければならないとい
う背反した問題が生じてしまう。
【００１４】さらに、ビルドアップ基板の厚さにも制約
がある。ビルドアップ基板は、その製造工程および完成
後に、基板の反りや破損を防止するための強度を保持す
るために一般には少なくとも約０．６ｍｍ程度の厚さを
必要とする。ビルドアップ層の厚さは、絶縁性樹脂層９
０２が約３０〜５０μｍ程度、導体配線層９０３が約１
０〜２０μｍ程度であり、前述した１０００個程度の接
続端子に対応するためには３層の配線層が必要になる。
したがって、ビルドアップ基板の厚さは約０．８４〜
１．０２ｍｍ程度と比較的厚いものになってしまう。
【００１５】また、ビルドアップ基板の一方の表面には
前述した半導体素子が搭載され、その裏面には例えば半
田ボールなどが２次元のグリッド状に配置されたＢＧＡ
（ボールグリッドアレイ）パッケージとなる。このよう
なＢＧＡパッケージの厚さを薄くするためには、前述し
たコア層またはビルドアップ層を薄くする必要がある。
しかしながら、コア層を薄くすると基板強度が低下して
しまうので、半導体パッケージの信頼性が低下するだけ
でなく、ビルドアップ層の形成も困難になるという問題
がある。また、ビルドアップ層を薄くすると前述のよう
に配線の微細かに対応することが困難になるという問題
がある。したがって、実際にはビルドアップ基板の厚さ
を０．８ｍｍ以下にすることは現状では極めて困難であ
る。
【００１６】また、半導体パッケージの外形を小さくす
るためには、半導体素子を搭載する配線基板に設けられ
るスルーホールの径の縮小と、スルーホールの配設間隔
の縮小を図る必要がある。一般に、コア層を構成する絶
縁性樹脂層の材料としては、ガラス繊維を編んだガラス
クロスに絶縁性樹脂を含浸させたプリプレグが用いられ
る。このようなプリプレグを用いて構成した配線基板で
は、完成時にはガラス繊維と硬化した絶縁性樹脂層とは
密着している。ところが、配線基板にドリルなどを用い
てスルーホールを形成する場合、絶縁性樹脂だけでなく
ガラス繊維も切断されてしまう。そして、スルーホール
の周辺近傍では、ガラス繊維と絶縁性樹脂とが剥離して
しまう。
【００１７】スルーホールの内側面には、導通を確保す
るためにメッキ層が形成される。このメッキ層を形成す
る際に、スルーホール周辺のガラス繊維と絶縁性樹脂と
が剥離した部分があるとこの部分に金属イオンを含有し
たメッキ液が浸透してしまう。より高集積化した半導体
素子に対応するためにスルーホールの配設ピッチを小さ
くすると、スルーホール近傍に生じるガラスクロスと絶
縁性樹脂との剥離部分の間隔も小さくなる。この場合、
メッキなどにより剥離部分に浸透した導電性物質により
スルーホール間の絶縁性を保つことができなくなるとい
う問題がある。
【００１８】したがってビルドアップ基板では、非常に
微細なピッチで多数配設された接続端子を有する半導体
素子を搭載することは非常に困難である。また、このよ
うな半導体素子を半導体パッケージとするためには、ビ
ルドアップ基板を用いることは困難である。
【００１９】一方、ポリイミドなどからなる絶縁性フィ
ルムの表面に配線層を形成したフィルム基板を接着層を
介して複数積層したフィルムラミネート基板に半導体素
子を搭載した半導体パッケージも知られている。図１
１、図１２はフィルムラミネート基板の構造の例を概略
的に示す断面図である。絶縁性フィルム９０２の構成材
料としては耐薬品性の高いポリイミドが、配線層９０３
の構成材料としては銅が一般的に用いられている。
【００２０】このようなフィルムラミネート基板９００
ｂ、９００ｃでは、ポリイミドなどの絶縁性フィルム９
０２の表面は、ビルドアップ基板９００ａのように表面
に配線層９０３の影響などによる凹凸がほとんど形成さ
れずに平坦であるため、より微細な配線に対応すること
が可能である。
【００２１】配線パターンをより微細化するためには、
配線層９０３を薄くすればよい。例えば、厚さ約１５〜
１８μｍ程度の銅箔を用いて配線層９０３を形成するこ
とにより、配線幅／配線間隔は２５μｍ／２５μｍ程度
にすることが可能である。さらに薄い、例えば厚さ約１
０〜１５μｍ程度の銅箔を用いて配線層を形成すること
により、配線幅／配線間隔は２０μｍ／２０μｍ程度に
することができる。
【００２２】絶縁性フィルム９０２の両面に配設されて
いる配線層９０３の層間接続を行うために、絶縁性フィ
ルムには微細なビアホール９０４が形成され、このビア
ホールに導電性材料を充填する方法がある。一般に厚さ
約５０μｍのポリイミドフィルムを絶縁層９０２として
採用した場合、例えばレーザ照射やフォトケミカル等の
技術を用いることにより、ビアホール９０４の径を約５
０μｍ程度に形成することが可能である。ビアホール９
０４の径をさらに小さくするには、絶縁性フィルム９０
２の厚さをさらに薄くする必要がある。
【００２３】複数の絶縁性フィルム９０２上に配設され
ている配線層９０３を接続する方法として、配線層９０
３上にメッキにより銅などからなる突起を形成し、この
突起上に接続のための接合金属層を形成して、さらにこ
の突起を、絶縁性フィルムを介して他の絶縁性フィルム
上に配設した配線層と対向して圧接するという方法が提
案されている。
【００２４】しかしながらこのような層間接続方法は、
メッキによる突起の形成に時間がかかること、また突起
の接合相手である金属層（パッド）の形成に時間がかか
ることから、生産性が低くコストを高めてしまういとい
う問題がある。
【００２５】銅などの突起の代わりにＰｂ／Ｓｎ系の半
田などを用いて接続する方法もあるが、この場合には半
田を溶融させて配線層と接続する際に溶融した半田が潰
れて広がってしまい、微細な接続には対応することがで
きないという問題がある。
【００２６】さらに、ポリイミドなどの絶縁性フィルム
に配線層を形成し、これを複数層積層した配線基板の表
面に半導体素子を搭載し、裏面にＢＧＡなどの外部接続
端子を配設した半導体パッケージをマザーボード上に実
装すると、半導体パッケージとマザーボードとを接続す
る導体ボールに応力がかかり、十分な接続信頼性を得る
ことができないという問題がある。
【００２７】半導体パッケージが実装されるマザーボー
ドは、通常絶縁性樹脂層としてガラスクロスにガラスエ
ポキシ等を含浸させて用いたプリント配線基板が用いら
れている。ポリイミドの線膨張係数は常温（２５℃）近
傍では約８ｐｐｍ程度であり、一方ガラスエポキシの線
膨脹係数は約１４〜１７ｐｐｍ程度である。したがっ
て、常温におけるこれらの線膨張率は約１．７〜２．１
倍程度も相違するため、半導体パッケージとマザーボー
ドとを接続する半田ボールに大きな応力が生じることに
なる。さらに、マザーボードに実装した後、実際の使用
時などに生じる温度変化に起因して、半田ボールに生じ
る応力はさらに大きなものとなる。このような不可が累
積すると、半田ボールがにひびや割れが生じたりして接
続の信頼性を大きく低下させるという問題がある。また
半導体パッケージを構成する半導体素子や配線基板も薄
型化しており、上述の線膨張率の差異のために、これら
にも応力が生じて信頼性を低下させるという問題があ
る。
【００２８】このようにビルドアップ基板では、ビルド
アップ層のビア径を縮小するために絶縁層を薄くすると
配線の微細かが困難になる。またコア材のスルーホール
もドリルにより形成するために、その径を縮小したり、
配設ピッチを縮小することができない。さらに、半導体
パッケージの厚さを薄くしようとすると、製造工程、特
にビルドアップ層の形成工程において必要な強度を確保
することができなくなるという問題がある。
【００２９】また、ポリイミドなどからなる絶縁性フィ
ルム上に配線層を形成したフィルム基板をさらに複数層
積層した配線基板では、生産性が低く、コストが高くな
るという問題がある。また、絶縁性フィルムの構成材料
と、この配線基板を実装するマザーボードとの線膨張率
の差が大きいため、接続の信頼性が低いという問題があ
る。
【００３０】また、同種または異種の配線基板を積層し
て多層化を図ろうとすると、以下のような問題も生じ
る。従来、複数の配線基板（片面板、両面板、多層板、
フレキシブル基板など）を一体化して多層化する技術と
しては、一般的には接着性を有する絶縁層（例えばプリ
ブレグ、接着剤を介して重ね合わせた複数の基板を加圧
・加熱して機械的に一体化し、穴明け・めっきのいわゆ
るＰＴＨ（Ｐｌａｔｅｄ Ｔｈｒｏｕｇｈｈａｌｌ：メ
ッキスルーホール）の手法によって各（多）層間の電気
的接合を形成するものをあげることができる。また例え
ば多層化される複数の配線基板が、ＰＴＨ法などによっ
て層間接合形成されたリジッドな配線基板の場合にも上
述同様に多層化され、ＩＶＨ多層配線基板として知られ
ている。さらにＰＴＨ法などによって層間接続されたリ
ジッドな配線基板とフレキシブル配線基板とを重ね合わ
せて多層化する場合も上述と同様に多層化され、リジッ
ドフレックス基板として知られている。
【００３１】このように複数の配線基板を積層して多層
化を行おうとすると、穴明け工程・めっき工程以降の回
路形成の部分において、スルーホールへの工数が多く生
産性が低いという問題がある。また、めっき工程は必然
的に廃液などを生じてしまうため、環境への悪影響が懸
念されるという問題がある。環境への悪影響を低減しよ
うとすると、廃液処理に要する設備、時間などにより生
産性が低下し、製品コストを押し上げてしまうという問
題がある。さらにメッキにより層間接続を図ろうとする
と、外層導体厚もメッキによって厚くなってしまい、凹
凸が大きくなったり、微細な回路形成ができないという
問題がある。
【００３２】また、リジッドな配線基板とフレキシブル
な配線基板など異種の材料を一体化する場合、穴明け、
メッキ（前処理）などを同一条件で行うと、ＰＴＨの仕
上がり状態が異種の材料間で異なってしまうため、ＰＴ
Ｈによる層間接続の信頼性が確保できないという問題も
ある。
【００３３】また従来のフレキシブル基板の多層化は、
例えば片面に銅箔などの導電層が配設されたポリイミド
フィルムなどのフレキシブルな基板材料に、フィルム側
からレーザ照射、フォトエッチング工程などにより孔を
形成し、この孔に導電性ペーストを埋め込んだり、メッ
キを行うなどして導電性物質を充填し、これを１単位と
して接着剤などにより張り合わせて多層化を行ってい
る。
【００３４】図１３は従来のフレキシブル基板の多層化
の方法を説明するための図である。まずポリイミドフィ
ルムなどのフレキシブルな絶縁層９１ａ、９１ｂに銅箔
などを貼り合わせた基板材料を用意する。そして銅箔は
フォトエッチング工程などによりビアランド９２ａを含
む所定の配線パターン９２にパターニングする。一方、
絶縁層９１ａ、９１ｂの層間接続を行う位置には例えば
レーザ光を照射したり、フォトエッチングプロセスなど
により孔を形成する。形成した孔には、例えば半田ペー
ストなどの導電性ペースト９３を充填しておく。なお最
終的に外層に露出する部分は（例えば絶縁層９１ｂ）、
絶縁層の両面に配線パターン９２を配設しておくように
すればよい。
【００３５】そしてこれらを構成単位として接着剤９４
などにより多層化を行っている。
【００３６】図１４は従来のフレキシブル基板の多層化
の方法の別の例を説明するための図である。この例で
は、スルーホールの内部に銅９６をメッキにより形成
し、スルーホールの配線層９５と反対側には金９７をメ
ッキなどにより形成している。またスルーホールの他方
の側には、銅９５ａとスズ９５ｂとをメッキなどにより
積層したランド部９５を形成している。
【００３７】そしてこれらを１単位として積層し、層間
接続部は金９７とスズ９５ｂとのＡｕ−Ｓｎ共晶により
接続を確立いている。
【００３８】ところがこのような方法では、層間接続の
ためのスルーホールに導電性ペースト９３などの導電性
物質を埋め込んだり、メッキなどにより導電層を形成し
なければならず生産性を律速してしまうという問題があ
る。特に、図１４に例示した手法ではスルーホールの両
側で異なるメッキを行わなければならず、生産性を著し
く低下させてしまう。さらに積層するフレキシブル基板
を接合する材料が、ビアランド９２ａ、配線パターン９
２などの厚さを吸収することができないため、さらにポ
リイミドフィルムなどの絶縁層９１ａ、９１ｂ上に配設
したビアランド９２ａを含む配線パターン９２の凹凸に
起因して多層化した配線基板自身にも凹凸が生じてしま
うという問題がある。配線基板の外層部に内層部の凹凸
が露出するなどして配線基板のコプラナリティーが低下
すると、例えばフリップチップなどにより半導体素子を
搭載する場合に接続の信頼性が低下してしまうという問
題がある。
【００３９】
【発明が解決しようとする課題】本発明はこのような問
題を解決するためになされたものである。すなわち、本
発明は、集積度の高い半導体素子を搭載することのでき
る配線基板を提供することを目的とする。また、本発明
は例えばリジッド配線基板とフレキシブル配線基板とを
組み合わせた複合的な配線基板、フレキシブル基板どう
しを組み合わせた複合的な配線基板の信頼性、生産性を
向上することを目的とする。また本発明は高密度実装に
対応するとともに、外部回路との接続が容易な配線基板
を提供することを目的とする。また特に携帯電話、携帯
型ＶＴＲ、ノート型パーソナルコンピュータを始めとす
る各種携帯型情報機器などの実装密度の高い電子機器へ
の対応が容易な配線基板を提供することを目的とする。
【００４０】また本発明は接続端子の配設密度が高い半
導体素子を搭載することのできる、小型でかつ薄型の半
導体パッケージを提供することを目的とする。また本発
明は、集積度の高い半導体素子を搭載するとともに、マ
ザーボードとの接続信頼性の高い半導体パッケージを提
供することを目的とする。
【００４１】また本発明は、多層化に適したフレキシブ
ル配線基板を提供することを目的とし、特にリジッド配
線基板や、他のフレキシブル基板との接合強度の高いフ
レキシブル配線基板を提供することを目的とする。
【００４２】さらに本発明は例えばリジッド配線基板と
フレキシブル配線基板とを組み合わせたり、フレキシブ
ル基板どうしを組み合わせた複合的な複数の配線基板を
重ね合わせて多層化するプリント配線基板の製造方法に
関する。
【００４３】
【課題を解決するための手段】このような課題を解決す
るために本発明は以下のような構成を備えている。すな
わち本発明の複合配線基板は、第１の面と第２の面とを
有する第１の基板と、第１の面と第２の面とを有する第
２の基板と、前記第１の基板の前記第１の面と前記第２
の基板の前記第２の面とに挟持された絶縁性樹脂層と、
前記第１の基板の前記第１の面に前記絶縁性樹脂層側に
突出して配設された第１のビアランドを有する第１の配
線層と、前記第２の基板の前記第２の面に前記絶縁性樹
脂層側に突出して配設された第２のビアランドを有する
第２の配線層と、前記絶縁性樹脂層を貫通して前記第１
のビアランドと前記第２のビアランドとを接続するよう
に配設された導電性ピラーとを具備したことを特徴とす
る。本発明の複合配線基板にあっては、前記第１の基板
としてリジッドな基板を用い前記第２の基板としてフレ
キシブルな基板を用いるようにしてもよい。また前記第
１の基板および前記第２の基板としてフレキシブル基板
を用いるようにしてもよい。また前記第１の基板および
前記第２の基板としてリジッド基板を用いるようにして
もよい。
【００４４】すなわち本発明の複合配線基板は、同種ま
たは異種の配線基板を絶縁性樹脂層と導電性ピラーとに
より多層化した複合的な多層配線基板であって、対向配
置された第１の配線基板と第２の配線基板との間の電気
的および機械的インターフェースを絶縁性樹脂層および
この絶縁性樹脂層を貫通するように配設された導電性ピ
ラーにより構成したものである。つまり、第１の配線基
板と第２の配線基板との間の機械的接続については絶縁
性樹脂層により主として確立し、電気的接続については
導電性ピラーによりそれぞれ確立している。導電性ピラ
ーも塑性変形によりビアランドと接合しているので機械
的接合に寄与している。
【００４５】そして、本発明の配線基板にあっては、第
１の配線基板に配設された第１のビアランドも、第２の
配線基板に配設された第２のビアランドもどちらも絶縁
性樹脂層側に凸型に突出して配設されている。
【００４６】このような構成を採用することにより、第
１のビアランドおよび第２のビアランドと導電性ピラー
との接続面がどちらも絶縁性樹脂層側に突出しており、
第１のビアランドまたは第２のビアランドの少なくとも
いずれか一方が絶縁性樹脂層側に凸型に突出していない
場合と比較して、導電性ピラーの高さをより低減するこ
とができる。したがって、導電性ピラーの径をより細く
することができまた同じ径であれば接続の信頼性をより
高いものとすることができる。特に導電性ピラーの径を
細くすることができるので、導電性ピラーの配設密度を
より高めることができ、よりＬ／Ｓの微細な高密度実装
に適した配線基板を実現することができる。
【００４７】また導電性ピラーの高さをより低くするこ
とができるので、例えばスクリーン印刷を繰り返して導
電性ピラーを形成する場合などの印刷回数を低減するこ
とができる。したがって導電性ピラーを層間接続に用い
た配線基板製造の生産性を向上することができる。
【００４８】本発明の配線基板では、絶縁性樹脂層と導
電性ピラーとにより接続される複数の基板は、どのよう
なものであってもよい。例えばリジッドな基板（じ樹脂
基板およびセラミック基板等）どうしを組み合わせるよ
うにしてもよいし、フレキシブルな基板どうしを接続す
るようにしてもよい。さらにリジッドな基板とフレキシ
ブルな基板とを組み合わせて接続するようにしてもよ
い。
【００４９】例えばフレキシブル基板どうしを絶縁性樹
脂層と導電性ピラーとにより接続する場合、微細なＬ／
Ｓに対応できるというフレキシブル基板の特徴を生かし
たまま容易に多層化を図ることができる。したがって、
接続端子の配設密度が高く、高速動作がひつような半導
体素子を搭載する配線基板などにも好適に対応すること
ができる。
【００５０】また本発明の配線基板によれば、未硬化の
プリプレグを介して２つの配線基板を対向配置すること
ができるため、一方の基板の凹凸はセミキュア状態の樹
脂層により吸収することができる。このため平面性の高
い配線基板を実現することができ、半導体素子を搭載す
る場合でも接続信頼性を向上することができる。
【００５１】また本発明の複合配線基板は、第１の面と
第２の面とを有し、第１の領域と第２の領域とを有する
フレキシブルな第１の基板と、前記第１の基板の前記第
１の面の前記第１の領域に配設されたリジッドな絶縁性
樹脂層と、前記第１の基板の前記第１の面に前記絶縁性
樹脂層側に突出して配設された第１のビアランドを有す
る第１の配線層と、前記絶縁性樹脂層を介して前記第１
の基板の前記第１の領域と対応する領域に配設され、前
記第１のビアランドと対向配置された第２のビアランド
を有する第２の配線層と、前記絶縁性樹脂層を貫通して
前記第１のビアランドと前記第２のビアランドとを接続
するように配設された導電性ピラーとを具備したことを
特徴とする。また本発明の配線基板はフレキシブル基板
の一部領域と熱硬化性樹脂などからなる絶縁性樹脂層を
介して配線層を配設し、この配線層とフレキシブル基板
の配線とを導電性ピラーにより層間接続したものであ
る。フレキシブル基板のうちリジッドな絶縁性樹脂層を
配設する領域は１個所に限ることなく２個所以上に配設
するようにしてもよい。
【００５２】このような構成を採用することにより、配
線基板の一部の領域だけに可とう性を与えたり、一部の
領域だけに硬度を与えたりすることができる。そして、
本発明の配線基板では絶縁性樹脂層を介した層間接続を
導電性ピラーにより行っているために、高い配線密度に
も対応することができる。このときにも前述したよう
に、導電性ピラーの高さが絶縁性樹脂層の厚さよりも小
さくなるようにビアランドを凸型に配設するようにすれ
ばよい。また本発明の複合配線基板は、フレキシブル基
板の一部の領域にプリプレグなどの絶縁性樹脂層を介し
て第２の配線層が配設されているため、外部回路やマザ
ーボードあるいは筐体との接続が容易で、接続信頼性も
向上する。
【００５３】また本発明の複合配線基板は、第１の面と
第２の面とを有し、前記第１の面に配設され、第１のビ
アランドを有する第１の配線層と、前記第２の面に配設
された第２の配線層とを備えたリジッドな第１の基板
と、第１の面と第２の面とを有し、前記第１の面に配設
された第３の配線層と、前記第２の面に配設され、第２
のビアランドを有する第４の配線層とを備えたフレキシ
ブルな第２の基板と、前記第１の基板の第１の面と前記
第２の基板の第２の面とに挟持された絶縁性樹脂層と、
前記第１の基板の第１のビアランドと前記第２の基板の
第２のビアランドとを接続するように、前記絶縁性樹脂
層を貫通して配設された導電性ピラーとを具備したこと
を特徴とする。また、本発明の複合配線基板は、第１の
面に第１のビアランドを有する第１の配線層を備えたリ
ジッドな第１の基板と、第１の面と第２の面とを有し、
前記第２の面に第２のビアランドを有する第４の配線層
を備えたフレキシブルな第２の基板と、リジッドな第１
の基板の第１の面とフレキシブルな第２の基板の第２の
面とに挟持された第３の絶縁層と、リジッドな第１の基
板の第１のビアランドとフレキシブルな第２の基板の第
２のビアランドとを接続するように、前記第３の絶縁層
を貫通して配設された導電性ピラーとを具備したことを
特徴とする。
【００５４】また、前記第３の絶縁層はリジッドな絶縁
層を用いるようにしてもよい。
【００５５】また、リジッドな第１の基板は複数の配線
層と、複数の絶縁層とを有する多層リジッドな第１の基
板を用いるようにしてもよい。
【００５６】また、フレキシブルな第２の基板は複数の
配線層と複数の絶縁層とが積層された多層フレキシブル
基板を用いるようにしてもよい。
【００５７】また、リジッドな第１の基板の複数の配線
層は、これらの配線層間を絶縁する絶縁層を貫通するよ
うに配設された、導電性ピラーにより層間接続するよう
にしてもよい。
【００５８】本発明の複合配線基板は、第１の面と第２
の面とを有し、前記第１の面に第１のビアランドを有す
る第１の配線層が配設された第１の絶縁層と、第１の面
と第２の面とを有し、前記第２の面に第２のビアランド
を有する第２の配線層が配設され、前記第１の絶縁層よ
りも可撓性の大きな第２の絶縁層と、前記第１の絶縁層
の第１の面と前記第２の絶縁層の第２の面とに挟持され
た、前記第２の絶縁層よりも可撓性の小さな第３の絶縁
層と、前記第３の絶縁層を貫通するように配設され、前
記第１のビアランドと前記第２のビアランドとを接続す
る導電性ピラーとを具備したことを特徴とする。
【００５９】前記第２の絶縁層と前記第３の絶縁層との
接合強度は、前記第１の絶縁層と前記第３の絶縁層の接
合強度よりも大きいく形成することが好ましい。このた
めには例えば第２の絶縁層の第３の絶縁層との接合面を
改質するようにしてもよい。また前記第２の絶縁層の第
２の面の表面粗さは前記第２の絶縁層の第１の面の表面
粗さよりも大きく形成するようにしてもよい。
【００６０】また、前記第１の絶縁層の線膨張率と前記
第３の絶縁層の線膨張率との差は、前記第２の絶縁層の
線膨張率と前記第３の絶縁層の線膨張率との差よりも大
きくするようにすれば、熱的負荷に対する信頼性が向上
する。
【００６１】また、前記第２の絶縁層は前記第３の絶縁
層よりも可撓性が大きい絶縁性材料により形成するよう
にしてもよい。
【００６２】また、前記第２の絶縁層の比誘電率は、前
記第１の絶縁層の比誘電率および前記第３の絶縁層の比
誘電率よりも小さい絶縁性材料により形成するようにし
てもよい。これにより、第２の絶縁層に配設する配線を
伝搬する信号の遅延や、波形なまりを抑制される。した
がって、より高速動作が必要な半導体素子等の搭載に対
応することができる。
【００６３】また、前記第１の絶縁層はポリイミド系樹
脂、ビスマレイミド型ポリイミド樹脂、ポリフェニレン
エーテル系樹脂、およびガラスエポキシ系樹脂からなる
群の少なくとも１種から構成するようにしてもよい。
【００６４】また、前記第２の絶縁層はポリイミド系樹
脂、ポリエステル系樹脂、ポリテトラフルオロエチレン
（ＰＴＦＥ）系樹脂からなる群の少なくとも１種から構
成するようにしてもよい。第２の絶縁層として誘電率の
低い材料を用いることにより、配線を伝搬する信号の遅
延や波形のなまりが抑制される。
【００６５】また、前記第３の絶縁層はエポキシ変性ポ
リイミドから構成するようにしてもよい。なお、複数の
基板を重ね合わせて複合的な配線基板を構成する本発明
にあっては、第１の基板と第２の基板とは前記第３の絶
縁層により接続することが好適である。
【００６６】本発明の半導体装置は、第１の面と第２の
面とを有し、前記第１の面に配設され、第１のビアラン
ドを有する第１の配線層を有するリジッドな第１の基板
と、第１の面と第２の面とを有し、前記第１の面には半
導体素子が搭載され、前記第２の面には第２のビアラン
ドを有する第２の配線層が配設されたフレキシブルな第
２の基板と、リジッドな第１の基板の第１の面とフレキ
シブルな第２の基板の第２の面とに挟持された絶縁層
と、リジッドな第１の基板の第１のビアランドとフレキ
シブルな第２の基板の第２のビアランドとを接続するよ
うに前記絶縁層を貫通して配設された導電性ピラーとを
具備したことを特徴とする。
【００６７】また、フレキシブルな第２の基板の第２の
面に露出した絶縁層は、ぬれ性が向上するように改質さ
れた表面を有するようにしてもよい。
【００６８】また、前記半導体素子はフレキシブルな第
２の基板にフリップチップ接続により搭載するようにし
てもよい。
【００６９】また、リジッドな第１の基板は複数の配線
層と、複数の絶縁層とを有する多層リジッドな第１の基
板を用いるようにしてもよい。
【００７０】また、リジッドな第１の基板の複数の配線
層は、絶縁層を貫通するように配設された導電性ピラー
により層間接続するようにしてもよい。
【００７１】また、フレキシブルな第２の基板は複数の
配線層と複数の絶縁層とが積層された多層フレキシブル
基板を用いるようにしてもよい。
【００７２】さらに、リジッドな第１の基板の第２の面
にはリジッドな第１の基板の第１の面に配設された第１
のビアランドと接続した外部接続端子がグリッドアレイ
状に配設され、この外部接続端子上には半田ボールが配
設するようにしてもよい。
【００７３】また本発明の半導体装置は、例えば半導体
パッケージ（ＣＳＰ（チップサイズパッケージ）やＭＣ
Ｍ（マルチチップモジュール）などを含む）などに適用
するようにしてもよい。
【００７４】本発明のフレキシブル基板は、第１の面と
第２の面とを有するフィルム状の絶縁性樹脂層と、前記
第１の面に配設された第１の配線層と、前記第２の面に
配設された第２の配線層とを具備し、第１の面に露出し
た前記絶縁性樹脂層の表面の自由エネルギーは、前記第
２の面に露出した前記絶縁性樹脂層の表面の自由エネル
ギーよりも小さいことを特徴とする。すなわち、本発明
のフレキシブル基板は、第１の面と第２の面とを有する
フィルム状の絶縁性樹脂層と、前記第１の面に配設され
た第１の配線層と、前記第２の面に配設された第２の配
線層とを具備し、第１の面または第２の面に露出した前
記絶縁性樹脂層の表面に改質層を具備したことを特徴と
するものである。
【００７５】前記第２の面の水滴に対する接触角度は６
０°以上に、より好適には１２０°以上に形成すること
により、他の絶縁層との接合強度が向上する。
【００７６】本発明の複合配線基板の製造方法は、第１
の面に第１のビアランドが凸型に配設された第１の基板
の前記第１のビアランド上に導電性ピラーを配設する工
程と、前記第１の基板と、第２の面に凸型に配設された
第２のビアランドを有するフレキシブルな第２の基板と
を、前記第１のビアランドと前記第２のビアランドとが
セミキュア状態の絶縁性樹脂層を介して対向するように
配置する工程と、前記導電性ピラーの頭部が塑性変型し
て前記第２のビアランドと接合するように前記第１の基
板と前記第２の基板とをプレスする工程とを有すること
を特徴とする。
【００７７】また本発明の複合配線基板の製造方法は、
第１の面に第１のビアランドを有するリジッドな第１の
基板の前記第１のビアランド上に略円錐形状を有する第
１の導電性ピラーを形成する工程と、リジッドな第１の
基板と、第２の面に第２のビアランドを有するフレキシ
ブルな第２の基板とを、前記第１のビアランドと前記第
２のビアランドとがセミキュア状態の絶縁性樹脂層を介
して対向するように配置する工程と、前記導電性ピラー
の頭部が塑性変型して前記第２のビアランドと接合する
ようにリジッドな第１の基板とフレキシブルな第２の基
板とをプレスする工程とを有することを特徴とする。
【００７８】また、本発明の複合配線基板の製造方法
は、第１の面に第１のビアランドを有するリジッドな第
１の基板の前記第１のビアランド上に略円錐形状を有す
る第１の導電性ピラーを形成する工程と、リジッドな第
１の基板の第１の面に、前記第１の導電性ピラーが貫通
して頭部が露出するようにセミキュア状態の絶縁性樹脂
層を積層する工程と、前記絶縁性樹脂層から露出した前
記導電性ピラーの頭部を圧潰する工程と、リジッドな第
１の基板と、第２の面に第２のビアランドを有するフレ
キシブルな第２の基板とを、前記第１の導電性ピラーの
頭部と前記第２のビアランドと対向するように配置する
工程と、前記第１の導電性ピラーの頭部が塑性変型して
前記第２のビアランドと接合するようにリジッドな第１
の基板とフレキシブルな第２の基板とをプレスする工程
とを有することを特徴とする。
【００７９】また、本発明の複合配線基板の製造方法
は、第１の面に第１のビアランドを有するリジッドな第
１の基板の前記第１のビアランド上に略円錐形状を有す
る第１の導電性ピラーを形成する工程と、第２の面に第
２のビアランドを有するフレキシブルな第２の基板の前
記第２のビアランド上に略円錐形状を有する第２の導電
性ピラーを形成する工程と、リジッドな第１の基板の第
１の面と、フレキシブルな第２の基板の第２の面とを、
前記第１のビアランドと前記第２のビアランドとがセミ
キュア状態の絶縁性樹脂層を介して対向するように配置
する工程と、前記第１の導電性ピラーと前記第２の導電
性ピラーとがが塑性変型して接合するようにリジッドな
第１の基板とフレキシブルな第２の基板とをプレスする
工程とを有することを特徴とする。
【００８０】また、フレキシブルな第２の基板をリジッ
ドな第１の基板と対向配置する前に、フレキシブルな第
２の基板の第２の面を、リジッドな第１の基板の第１の
面との接合強度が向上するように改質する工程をさらに
有するようにしてもよい。前記改質する工程は、フレキ
シブルな第２の基板の第２の面をアルカリ洗浄すること
により改質するようにしてもよく、また、フレキシブル
な第２の基板の第２の面をプラズマアッシングすること
により改質するようにしてもよい。
【００８１】すなわち本発明の複合配線基板は、リジッ
ドな第１の絶縁層の面に配設された配線層と、フレキシ
ブルな第２の絶縁層の面に配設された配線層とを、第３
の絶縁層およびビアランドを層間接続する導電性ピラー
とにより電気的および機械的に接続したものである。つ
まり、第３の絶縁層および導電性ピラーとを、リジッド
部とフレキシブル部を接続するためのインターフェース
手段として機能させたものである。すなわち、よりＬ／
Ｓ（Ｌｉｎｅ／Ｓｐａｃｅ：配線幅／配線間隔）のルー
ルが厳しい微細配線層にはフレキシブルな第２の基板同
様の構成を採用し、このフレキシブルな第２の基板を搭
載する部分にはリジッドな第１の基板同様の構成とし
て、これらのインターフェースを、第３の絶縁層と導電
性ピラーによる層間接続により構成している。
【００８２】本発明の複合配線基板では、第１の絶縁層
と第２の絶縁層とを直接積層したときに得られる接合強
度と、第２の絶縁層と第３の絶縁層との接合強度とを比
較すると、第２の絶縁層と第３の絶縁層とを接合して得
られる接合強度が大きくなるように、その材質を選択す
るとともに、界面の状態を制御して積層している。
【００８３】リジッドな第１の絶縁層としては、例えば
ポリカーボネート樹脂、ポリスルホン樹脂、熱可塑性ポ
リイミド樹脂、４フッ化ポリエチレン樹脂、６フッ化ポ
リプロピレン樹脂、ポリエーテルエーテルケトン樹脂な
どの熱可塑性樹脂材料や、例えばエポキシ樹脂、ビスマ
レイミド型ポリイミド樹脂、ビスマレイミド型トリアジ
ン樹脂、ポリイミド樹脂、フェノール樹脂、ポリエステ
ル樹脂、メラミン樹脂、ポリフェニレンエーテル系樹脂
など、またこれらをガラスクロスなどに含浸したプリプ
レグなどの熱硬化性樹脂材料のポリマーをあげることが
できる。さらに例えばブタジエンゴム、ブチルゴム、天
然ゴム、ネオプレンゴム、シリコーンゴムなどの生ゴム
シート類を用いるようにしてもよい。
【００８４】これらの絶縁性樹脂材料は、合成樹脂単独
で用いてもよいが、無機物、有機物などの絶縁性充填物
を含有してもよく、さらにガラスクロスやマット、有機
合成繊維布やマット、紙等の補強材と組み合わせて用い
ることが好適である。
【００８５】第３の絶縁層は、例えばポリイミド系樹脂
フィルム、ポリエステル系樹脂フィルム、あるいはポリ
テトラフルオロエチレンなどの可撓性を有する絶縁性樹
脂材料のポリマーを用いることができる。
【００８６】リジッド層とフレキシブル層とを接続する
第３の絶縁層としては、第１の絶縁層よりも第２の絶縁
層に対する接合強度の大きい絶縁性樹脂材料を用いるよ
うにすればよい。例えばエポキシ変性ポリイミドなどの
熱硬化性樹脂を用いるようにしてもよい。
【００８７】リジッド層の配線層とフレキシブル層とを
接続する導電性ピラーは、例えばバインダーに導電性微
粒子を混合、分散させた導電性ペーストをスクリーン印
刷などにより形成するようにしてもよい。また、溶剤・
カップリング剤・添加物などを必要に応じて加えるよう
にしてもよい。バインダー材としては、例えば、ユリア
樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール
樹脂、エポキシ樹脂、ポリウレタン樹脂、酢酸ビニル樹
脂、ポリビニルアルコール樹脂、アクリル樹脂、ビニル
ウレタン樹脂、シリコーン樹脂、α−オレフィン無水マ
レイン酸樹脂、ポリアミド樹脂、ポリイミド樹脂などの
熱硬化性樹脂、熱可塑性樹脂、またはこれらの混合物を
用いることができる。
【００８８】導電性微粒子（フィラー）としては、Ａ
ｕ、Ａｇ、Ｃｕ、半田、Ｎｉ、カーボンなどの微粒子、
超微粒子などを上述したバインダーに混合あるいは分散
させて用いることができる。これらの導体材料に加え
て、樹脂の表面にこれら導電性物質を形成したものでも
よい。また、複数の導電性物質を組み合わせて用いるよ
うにしてもよい溶剤としては、例えばジオキサン、ベン
ゼン、ヘキサン、トルエン、ソルベントナフサ、工業用
ガソリン、酢酸セロソルブ、エチルセロソルブ、ブチル
セロソルブアセテート、ブチルカルビトールアセテー
ト、ジメチルホルムアミド、ジメチルアセトアミド、Ｎ
−メチルピロリドン等必要に応じて用いるようにすれば
よい。
【００８９】
【発明の実施の形態】以下に本発明の実施形態について
詳細に説明する。
【００９０】（実施形態１）図１は本発明の複合配線基
板の構造を概略的に示す断面図である。
【００９１】この複合配線基板１０は配線層１１、１
２、１３、１４の４層の配線層を有した多層配線基板で
ある。配線層１１と配線層１２との間はリジッドな第１
の絶縁層２１により絶縁され、配線層１３と配線層１４
との間はフレキブルな第２の絶縁層２２により絶縁さ
れ、配線層１１と配線層１４との間は第２の絶縁層より
リジッドな第３の絶縁層２３により絶縁されている。配
線層１１、１２、１３、１４は、その配線パターンの一
部としてランド部１１ａ、１２ａ、１３ａ、１４ａを有
している。
【００９２】配線層１１、１２、１３、１４は、例えば
銅箔等の導電性金属箔をパターニングして形成されてい
る。また、第１の絶縁層２１はＢＴレジンをガラスクロ
スに含浸させたプリプレグにより、第２の絶縁層２２は
ポリイミドフィルムにより、第３の絶縁層はエポキシ変
性ポリイミドをガラスクロスに含浸させたプリプレグに
よりそれぞれ構成されている。すなわち、第１の絶縁層
２１と第３の絶縁層２３とはリジッド材料から構成さ
れ、第２の絶縁層２２はフレキシブル材料から構成され
ている。つまり、図１に例示した本発明の複合配線基板
１０は、リジッド配線基板とフレキシブル配線基板とが
一体化した複合配線基板である。リジッドな第１の絶縁
層２１としては、前述したように、一般的なリジッドな
プリント配線基板の絶縁層として用いられているような
絶縁性材料を用いることができる。例えば、ＢＴレジン
（三菱ガス化学（株）製）などのビスマレイミド型ポリ
イミド樹脂、ＢＮ３００（（株）三井東圧製）などの変
性ポリイミド樹脂、ＰＰＥ、ＦＲ−４、高ＴｇＦＲ−
４、各種接着性ボンディングシート、熱可塑性プラステ
ィックフィルムなどを必要に応じて用いるようにすれば
よい。
【００９３】フレキシブルな第２の絶縁層２２として
は、例えばポリイミド系樹脂フィルム、ポリエステル系
樹脂フィルム、ポリテトラフルオロエチレン系樹脂フィ
ルムなどを用いるようにすればよい。
【００９４】第３の絶縁層２３として例えばポリイミド
系フィルム材料、ポリエステル系フィルム材料さらには
ＰＴＦＥ（ポリテトラフルオロエチレン）などを採用す
ることができる。このような絶縁性樹脂フィルムを用い
ることにより、この上に配設する配線層１３、１４をよ
り微細なＬ／Ｓの厳しいパターンに形成することができ
る。またこれらの材料は誘電率が小さいので、配線を伝
搬する信号波形に与える影響を小さくすることができ、
高速動作するような半導体素子を搭載することができ
る。第１の絶縁層２１、第２の絶縁層２２、第３の絶縁
層２３の構成材料は、相互に十分な接合強度が得られる
ように組みあわせて用いることが好適である。
【００９５】そして、配線層１１のビアランド１１ａと
配線層１２のビアランド１２ａとは、第１の絶縁層２１
を貫通するように配設された導電性ピラー３１により層
間接続されている。同様に配線層１１のビアランド１１
ａと配線層１４のビアランド１４ａとは、第３の絶縁層
２３を貫通するように配設された導電性ピラー３２によ
り層間接続されている。なお、配線層１３のビアランド
１３ａと配線層１４のビアランド１４ａとは、フレキシ
ブルな第２の絶縁層２２を貫通するように配設されたビ
ア３３により層間接続されている。ここではビア３３は
レーザーにより形成したビアに導電性ペーストを充填し
て用いている。
【００９６】リジッドな第１の絶縁層２１の両面に配設
された配線層１１、１２のＬ／Ｓ比は、０．０５／０．
０５ｍｍであり、ビアランド１１ａ、１２ａの径は約
０．４ｍｍである。一方、フレキシブルな第２の絶縁層
２２の両面に配設された配線層１３、１４のＬ／Ｓ比は
であり、０．０３／０．０３ｍｍ、ビアランド１３ａ，
１４ａの径は約０．２ｍｍである。このように配線層１
３、１４は、配線層１１、１２と比べてより微細なパタ
ーンに形成されており、例えば接続端子の配設ピッチが
非常に微細な半導体素子を搭載することができる。
【００９７】また本発明の複合配線基板においては、配
線層１１のビアランド１１ａと、配線層１４のビアラン
ド１４ａとを、第３の絶縁層２３を貫通するように配設
された導電性ピラー３１によって層間接続している。な
お、図１に例示した複合配線基板では、例えば配線層１
１と配線層１２との間の層間接続ついても導電性ピラー
によって行った例を示しているが、これらの配線層間の
接続は例えばスルーホール接続など他の手法により行う
ようにしてよい。また、第２の絶縁層の両面の層間接続
はレーザービアにより形成しているが、積層ビア（ｓｔ
ａｃｋｅｄ ｖｉａ）など他の手法により層間接続を行
うようにしてもよい。ただし、第３の絶縁層２３の両面
に配置される配線層１１と配線層１４との層間接続につ
いては導電性ピラー３２を用いて形成する。
【００９８】このように本発明の複合配線基板は、リジ
ッドな第１の絶縁層２１の両面に配設された配線層１
１、１２と、フレキシブルな第２の絶縁層２２の両面に
配設された配線層１３、１４とを、第３の絶縁層２３お
よび第１のビアランド１１ａと第２のビアランド１４ａ
とを層間接続する導電性ピラー３２とにより電気的およ
び機械的に接続したものである。つまり、第３の絶縁層
２３および導電性ピラー３２は、リジッド部とフレキシ
ブル部を接続するためのインターフェース手段として機
能している。すなわち、よりＬ／Ｓ（Ｌｉｎｅ／Ｓｐａ
ｃｅ：配線幅／配線間隔）のルールが厳しい微細配線層
にはフレキシブル基板同様の構成を採用し、このフレキ
シブル基板を搭載する部分にはリジッド基板同様の構成
として、これらのインターフェースを、第３の絶縁層と
導電性ピラー３２による層間接続により構成している。
【００９９】本発明の複合配線基板では、第１の絶縁層
１１と第２の絶縁層２２とを直接積層したときに得られ
る接合強度と、第２の絶縁層２２と第３の絶縁層２３と
の接合強度とを比較すると、第２の絶縁層２２と第３の
絶縁層２３とを接合して得られる接合強度が大きくなる
ように、その材質を選択するとともに、界面の状態を制
御して積層している。
【０１００】絶縁層の材質については、例えば図１に示
した本発明の複合配線基板では、リジッドな第１の絶縁
層２１としてＢＴレジンなどのビスマレイミド型ポリイ
ミド樹脂を用いたプリプレグを、フレキシブルな第２の
絶縁層２２としてポリイミドフィルムを用いている。そ
してこれらの接合部である第３の絶縁層２３としてはエ
ポキシ変性ポリイミドを用いたプリプレグにより構成し
ている。
【０１０１】リジッドな第１の絶縁層２１のガラス転移
温度Ｔｇは約１７０〜１８０℃（ＤＳＣ法による）であ
り、熱膨張係数は、縦方向は約１３〜１５ｐｐｍ／℃、
横方向は約１４〜１６ｐｐｍ／℃、厚さ方向は約５６ｐ
ｐｍ／℃（α１）、約２６３ｐｐｍ／℃（α２）、約１
２０ｐｐｍ／℃（５０〜２５０℃）である。フレキシブ
ルな第３の絶縁層２３の熱膨張係数は、縦方向、横方向
とも約２０〜２２ｐｐｍ／℃、厚さ方向は約２５ｐｐｍ
／℃である。そして第３の絶縁層２３のガラス転移温度
Ｔｇは約２３０〜２４０℃（ＤＭＡ法による）、約２２
０〜２３０℃（ＴＭＡ法による）であり、熱膨張係数
は、縦方向、横方向とも約１３〜１５ｐｐｍ／℃、厚さ
方向は約５７ｐｐｍ／℃（α１）、約１５９ｐｐｍ／℃
（α２）、約１５９ｐｐｍ／℃（５０〜２５０℃）であ
る。 発明者らは、第３の絶縁層２３として、ポリイミ
ド系のＢＴレジン、ＢＮ３００（（株）三井東圧製）を
用いたプリプレグ、ＰＰＥ（ポリフェニレンエーテル）
を用いたプリプレグなど各種材料を用いて図１に例示し
た構成と同様の複合配線基板を試作した。接合層である
第３の絶縁層２３としてＢＴレジンなどのビスマレイミ
ド型ポリイミド樹脂、ＰＰＥ樹脂を用いた場合には、第
１の絶縁層２１と第３の絶縁層との接合強度には問題が
なかったが、第２の絶縁層２２としてポリイミド系フィ
ルム材料を用いた場合でもポリエステル系フィルム材料
を用いた場合にも十分な接合強度を得ることができなか
った。
【０１０２】さらに、材質の選択に加えて、本発明の複
合配線基板ではフレキシブルな第２の絶縁層２２と、こ
れよりリジッドな第３の絶縁層２３との接合界面とは、
接合強度が向上するように制御されている。第２の絶縁
層２２の、第３の絶縁層２３との接合面（配線層１４が
配設された面）に、その表面自由エネルギーが、その反
対側の面（配線層１３が配設された面）とよりも大きく
なるように形成された改質層を有しており、表面のぬれ
性が大幅に向上するように形成されている（図７参
照）。したがって、第２の絶縁層２２の第３の絶縁層２
３との接合強度を向上することができる。例えば、半導
体素子を搭載する際の半田リフロー時など、大きな熱負
荷がかかる場合でも第２の絶縁層２２と第３の絶縁層２
３との密着性は損なわれることはなかった。また、例え
ばほぼサブミクロンオーダー以下の微小な凹凸形状を有
するように、第２の絶縁層２２の第３の絶縁層と接合す
る表面を粗くするようにしてもよい。このような改質層
は、例えばポリイミドフィルムをアルカリ処理したり、
プラズマアッシングすることにより形成することができ
る。
【０１０３】なお、絶縁層の表面だけでなく配線層の表
面についても、例えば黒化還元処理や、ＣＺ処理などに
より、その粗さを大きくすることが好適である。
【０１０４】このような構成を採用することにより、本
発明の複合配線基板では、リジッド層とフレキシブル層
との接合強度を大きく向上することができる。また、膜
剥がれや膜ふくれなどの不良が極めて生じにくく配線基
板の信頼性を向上することができる。
【０１０５】（実施形態２）図１の複合配線基板では、
リジッドな第１の絶縁層２１と、この両面に配設された
配線層１１、１２とからなるリジッド層と、フレキシブ
ルな第２の絶縁層２２と、この両面に配設された配線層
１３、１４とからなるフレキシブル層とを第３の絶縁層
と導電性ピラー３２により接続した構成を例示したが、
本発明はこれに限ることなく、第３の絶縁層が接続する
リジッド層、フレキシブル層としてさらに多層の配線層
を備えるようにしてもよい。
【０１０６】図２は本発明の複合配線基板の構造の別の
例を概略的に示す断面図である。この複合配線基板は、
４層の配線層１１、１２、１５、１６と３層の絶縁層２
１ａ、２１ｂ、２１ｃとを有する多層のリジッド部１０
１と、２層の配線層１３、１４を有するフレキシブル部
１０２とを、第３の絶縁層２３と導電性ピラー３２とを
有するインターフェース部１０３により電気的および機
械的に接続したものである。
【０１０７】前述したように、フレキシブル部１０２と
インターフェース部１０３との接合界面は、その接合強
度が向上するように形成されている。すなわち、第２の
絶縁層２２と第３の絶縁層２３との接合界面、および配
線層１４と第３の絶縁層との接合界面には例えば微小な
凹凸形状が形成されたり、接触角１２０°以上の高いぬ
れ性を有するような改質層を有しており、これによりフ
レキシブル部１０２とよりリジッドなインターフェース
部１０３とを強固に接合することができる。
【０１０８】なおここでは、リジッド部１０１を構成す
る配線層１１、１２、１５、１６を導電性ピラー３１に
より層間接続した構成について説明しているが、例えば
必要に応じてスルーホール接続など導電性ピラー以外の
層間接続を採用することも可能である。ただし、前述し
たように導電性ピラーを採用することによって層間接続
の配設密度を向上することができ、また生産性を向上す
ることができるから、導電性ピラーを多く用いることが
好適である。
【０１０９】また、リジッド層１０１だけでなく、フレ
キシブル層１０２もさらに多層の配線層を備えるように
してもよい。
【０１１０】（実施形態３）図３は本発明の半導体パッ
ケージの構造の例を概略的に示す図である。
【０１１１】この半導体パッケージは、図１に例示した
本発明の複合配線基板１０に半導体素子４１をフリップ
チップ接続により搭載したＢＧＡパッケージである。こ
の半導体素子４１はベアチップであり、半導体素子に造
りこまれた集積回路と接続して半導体素子上に配設され
た接続パッド４２を備えている。ここでは接続パッド４
２は約０．３５ｍｍピッチで半導体素子４１の下面に９
００個フルグリッドで配設されている。
【０１１２】複合配線基板のフレキシブルな第２の絶縁
層２２上に配設された配線層１３は、半導体素子４１の
接続パッド４２と対向する位置に接続パッド１３ｂまた
はビアランド１３ａを有している。そして、半導体素子
４１の接続パッド４２との間には例えばＰｂ／Ｓｎの半
田などにより形成された導電性バンプ４３によりフリッ
プチップ接続されている。一方、複合配線基板の第２の
面の配線層１２上には、半田ボール４４がグリッドアレ
イ状に配列するように設けられており、この半田ボール
４４によりこの半導体パッケージはマザーボードなどの
外部回路と接続される。なお４５はソルダーレジストで
ある。
【０１１３】この半導体パッケージを構成する配線基板
は、例えば図１、図２に例示したような本発明の複合配
線基板であり、リジッドな第１の絶縁層２１と、フレキ
シブルな第２の絶縁層２２と、これらを接続する第２の
絶縁層２２よりリジッドな第３の絶縁層２３とを有して
いる。半導体素子４１搭載面は、フレキシブルな第２の
絶縁層２２と、この上に配設された配線層１３とにより
構成されており、このため例えばＬ／Ｓ＝５０／５０μ
ｍ以下のような微細なパターンで配設することができ
る。この例では、第２の絶縁層２２上に配設された配線
層１３、１４は、Ｌ／Ｓ＝２５／２５μｍの極めて微細
なルールで配設されている。一方、第１の絶縁層に配設
された配線層１２は、外部回路と容易に接続できるよう
にこれよりも緩く、Ｌ／Ｓ＝５０／５０μｍで設けられ
ている。そして、フレキシブル層の微細なパターンを有
する配線層と、リジッド層の配線層との接続は、第３の
絶縁層２３を貫通するようにビアランド１１、１４上に
設けられた導電性ピラー３１により確立されている。前
述のように導電性ピラー３１による層間接続ではスルー
ホールなどによる層間接続と比較して、第３の絶縁層２
３のガラスクロスなどの損傷がずっと少ない。このた
め、層間接続の配設密度を向上して、より微細なパター
ンを有する配線層との層間接続を行うことができるのみ
ならず、層間接続の信頼性を向上することができる。な
お第１の絶縁層２１の第２の面には、約１．０ｍｍピッ
チで９００個の半田ボールがフルグリッドに配設されて
いる。
【０１１４】このように本発明の複合配線基板では導電
性ピラー３１により、例えばフレキシブル層に配設され
たより微細なパターンとの層間接続に対応することがで
きる。したがって、本発明の半導体パッケージではより
集積度の高い、接続パッド４２の配設密度の高い半導体
素子を搭載することができる。
【０１１５】さらに、本発明の半導体パッケージでは、
半導体素子の搭載面の配線層をより微細なパターンにで
きるだけでなく、第３の絶縁層２３として例えばポリイ
ミド系フィルム材料、ポリエステル系フィルム材料さら
にはＰＴＦＥ（ポリテトラフルオロエチレン）系フィル
ム材料などの誘電率の低い材料を採用することにより、
配線容量を低減し、配線を伝搬する信号の伝搬速度や波
形に与える影響を小さくすることができる。したがって
高速動作が必要な半導体素子などにも対応することがで
きる。
【０１１６】また、本発明の半導体パッケージでは、よ
り集積度の高い半導体素子の搭載に対応したフレキシブ
ル層を備えるだけでなく、このフレキシブル層をリジッ
ド層に強固に接続している。このため、この半導体パッ
ケージをマザーボード上に実装する際などにかかる熱的
負荷、機械的負荷に対する信頼性が向上している。
【０１１７】フィルムラミネート基板などではポリイミ
ドなどの絶縁層が比較的大きな熱膨張係数を有するた
め、半田リフローや、実使用時などの熱負荷がかかった
ときに半田ボールの割れなどが生じやすい。これに対し
て本発明の半導体パッケージでは、リフローなどの熱負
荷をかけてもこのような不良は生じなかった。なお図３
に例示した本発明の半導体パッケージでは、リジッド層
の層間接続を絶縁層を貫通するように配設された導電性
ピラーにより行い、フレキシブル層の層間接続はレーザ
ービアにより行った例を説明したが、これ以外にもスル
ーホールやフォトビアなどの層間接続を必要に応じて用
いるようにしてもよい。
【０１１８】図９はフレキシブル層の層間接続にスルー
ホール接続３３ｂを用いて構成した本発明の半導体パッ
ケージの別の例を概略的に示す図である。この場合で
も、リジッドな第１の絶縁層２１に配設された配線層１
１と、フレキシブルな第２の絶縁層２２に配設された配
線層１４との層間接続は導電性ピラー３２により行う構
成となっている。
【０１１９】（実施形態４）つぎに本発明の複合配線基
板の製造方法について説明する。図４、図５は本発明の
複合配線基板の製造方法の１例を説明するための図であ
る。ここでは、図１に例示した本発明の複合配線基板を
例に取って説明する。
【０１２０】まず、第１の絶縁層の両面に導体箔を張り
合わせたリジッド層の基材として、両面銅張積層板を用
意する。ここでは第１の絶縁層２１である厚さ１．２ｍ
ｍのガラスクロスにビスマレイミド型ポリイミド樹脂を
含浸させた第１の絶縁層の両面に、配線層１１、１２に
パターニングされる厚さ３５μｍの電解銅箔を張り合わ
せた両面銅張積層板を用意した。ここではビスマレイミ
ド型ポリイミド樹脂として、ＢＴレジン（三菱ガス化学
（株）製）を用いた。これ以外にも例えばＰＰＥ、ＦＲ
−４、高ＴｇＦＲ−４、各種接着せいボンディングシー
ト、熱可塑性プラスティックフィルムなどビスマレイミ
ド型ポリイミド樹脂以外の絶縁性樹脂を用いるようにし
てもよい。この両面同張積層板は、あらかじめ定められ
た位置に後述するような方法により、導電性ピラー３１
により層間接続部が形成しておいた。
【０１２１】次いで、この第１の絶縁層２１に張り付け
られた配線層１１、１２となる銅箔を、例えばフォトエ
ッチングプロセスなどにより所定の配線パターンにパタ
ーニングした（図４（ａ））。ここでは、銅箔上にスク
リーン印刷で所定パターンのレジストを形成し、このレ
ジストをマスクとして、塩化第２鉄溶液をエッチング液
として、銅箔を選択的にエッチング除去した後、レジス
トを除去して、所定のパターンを有する配線層１１、１
２に形成した。このとき、配線層１１、１２の回路パタ
ーンの一部としてビアランド１１ａ、１２ａも形成し
た。ビアランド１１ａ、１２ａは直径約０．４ｍｍの略
円形に形成した。接続時の応力緩衝のためにビアランド
の中央部に孔を形成するようにしてもよい。
【０１２２】次に、第１の絶縁層２１の配線層１１のビ
アランド１１ａ上に略円錐形状を有する導電性ピラー３
２を形成した（図４（ｂ））。この導電性ピラー３１、
３２は、例えばビアランド１１ａに対応する位置にピッ
ト５１を形成したメタルマスク５２を配置して、導電性
樹脂５３をスクリーン印刷することにより形成すること
ができる。図６（ａ）、図６（ｂ）は導電性ピラー３２
をスキージ５４を用いたスクリーン印刷により形成する
様子を説明するための図である。メタルマスク５２は直
径約０．２ｍｍの孔５１を穿設した厚さ約２５０μｍの
ステンレス鋼製のものを用いた。導電性樹脂５３として
は、この例では、銀粉末をフィラーとしたフェノール樹
脂系の導電性ペーストを用いたが、導体からなるフィラ
ー、バインダー樹脂とも必要に応じて選択して用いれば
よい。印刷した導電性ペーストを乾燥処理した後、同一
マスクを用い同一位置に印刷、乾燥する処理を３回繰り
返た。さらに加熱して、ビアランド１１ａ上に略円錐形
状を有する高さ約１５０μｍの導電性ピラー３２を形成
した。
【０１２３】導電性ピラー３１、３２の形状は、例え
ば、用いるマスクのピット径、厚さ、または印刷する導
電性樹脂の粘性などの諸物性、さらに印刷回数などを調
節することにより所望の形状に形成することができる。
【０１２４】導電性ピラー３２を形成した後、第３の絶
縁層２３を、第１の絶縁層２１の配線層１１を形成した
側の面に、導電性バンプ３２が貫通して頭部が露出する
ように積層する（図４（ｃ））。この例では、第３の絶
縁層２３としては例えば厚さ約３０μｍのセミキュア状
態（Ｂステージ）のエポキシ変性ポリイミド系樹脂シー
ト（ＭＣＬ−Ｉ−６７１（日立ガラス（株）製））を用
いた。この貫通工程はセミキュア状態の第３の絶縁層２
３を加熱ながら柔らかくした状態で行うことが好適であ
る。また、プレス時に、導電性バンプ３２を損傷しない
ように、例えば離型性のあるクッション材をかませて第
１の絶縁層２１と第３の絶縁層２３との積層体をプレス
するようにすることが好適である。
【０１２５】さらに、第１の絶縁層と第３の絶縁層との
積層体をプレス板で挟持して、第３の絶縁層２３から露
出した導電性バンプ３２の頭部３２ａが圧潰するように
塑性変型させる（図５（ｄ））。このとき、第３の絶縁
層２３が硬化せずにセミキュア状態を維持するような温
度、圧力条件でプレスを行うことが必要である。このプ
レスにより、導電性ピラー３１の頭部は第３の絶縁層２
３の表面からわずかに頭部を露出するように塑性変型し
た。
【０１２６】一方、第２の絶縁層２１の両面に導体箔を
張り合わせたフレキシブル層の基材として、両面銅張ポ
リイミドフィルムを用意する（図５（ｅ））。ここでは
第２の絶縁層２２である厚さ約２５〜５０μｍのポリイ
ミドフィルムの両面に、配線層１３、１４にパターニン
グされる厚さ約５〜３０μｍの電解銅箔を張り合わせた
両面銅張ポリイミドフィルムを用意した。なお、この両
面銅張ポリイミドフィルムには、レーザー加工、フォト
エッチングプロセスなどによりビア径約２０〜３０μｍ
程度の層間接続部３３が配設されている。配線層１３、
１４となる銅箔のパターニングは、例えばフォトエッチ
ングプロセスなど前述同様の方法でパターニングするよ
うにすうればよい。ここでは、例えば集積度の高い半導
体素子の搭載に対応することができるように、配線層１
３、１４の配線ルールはＬ／Ｓ＝３０／３０μｍの配線
ルールを有するパターンを形成した。またビアランド１
３ａ、１４ａの径は約１００μｍ〜２００μｍに形成し
た。ここでは第２の絶縁層２２としてポリイミドフィル
ムを用いたが、これ以外にも例えばポリエステル系、Ｐ
ＴＦＥ系など他の絶縁性樹脂フィルムを用いるようにし
てもよい。
【０１２７】そして、配線層１３、１４を形成した第２
の絶縁層２２の第２の面、すなわち配線層１４を形成し
た側の面を、アルカリで処理することにより、その表面
相を改質してぬれ性を向上させた。ここでは、ＮａＯＨ
の約１０ｗｔ％溶液により約３０秒程度処理することに
より第２の絶縁層２２の一方の面のぬれ性を向上させ
た。
【０１２８】このような構成を採用することにより本発
明のフレキシブル基板は、例えばＢＴレジンや、ガラス
エポキシ、エポキシ変性ポリイミドなどをガラスクロス
などの基材に含浸させたプリプレグとの密着性を向上す
ることができる。
【０１２９】この後、第１の絶縁層２１と第３の絶縁層
２３との積層体と、第２の絶縁層２２とを、第２の絶縁
層２２の第２の面に配設したビアランド１４ａと、第１
の絶縁層２１の第１の面に配設したビアランド１１ａと
が対向するように配置する。したがって、ビアランド１
４ａは、ビアランド１１ａ上に配設された導電性ピラー
の塑性変型した頭部と対向して配置される。
【０１３０】そしてこれらの積層体を、配線層１２と配
線層１３の外側からクッション材４６を介してプレス板
４７により挟み込んで加熱しながら加圧する（図５
（ｆ））。加熱と加圧により、第３の絶縁層２３は硬化
してキュアし、Ｃステージに変化する。このとき、ビア
ランド１１ａ上に配設された略円錐形状の導電性ピラー
３１は、対向する第２のビアランド１４ａとさらに塑性
変型しながら接続する。
【０１３１】ここで、プレスの際に用いる当て板４６と
しては、例えばステンレス板、真鍮板などの寸法変化や
変形の少ない金属板や、ポリイミド樹脂板（シート）、
ポリテトラフロロエチレン樹脂板（樹脂シート）な寸法
変化や変形の少ない耐熱性樹脂板などを使用することが
好適である。
【０１３２】以上のような工程により、各配線層が導電
性ピラーによる多数のビア接続を有する４層の多層複合
配線基板が形成された。この後、ソルダーレジスト加
工、コンポーネントマスキング加工、また金メッキ、半
田コーティングなどの表面仕上げ加工を必要に応じて行
うようにしてもよい。
【０１３３】このように製造した本発明の複合配線基板
の配線回路の接続抵抗はフレキシブル部で約５ｍΩで、
リジッド部で約１０ｍΩであった。この接続抵抗は、す
べての導電性ピラーを銅箔からなる配線を介して直列に
接続したときの抵抗に相当し、銅箔のパターン抵抗を考
慮すると、導電性ピラー１本あたりの接続抵抗値の平均
は約１ｍΩであった。また、導電性ピラーのインダクタ
ンスは、約０．００１ｎＨであり、一般的なＩＶＨのイ
ンダクタンス約０．０３ｎＨの約１／３０と極めて低い
ものである。また導電性ピラーの接続抵抗および銅箔の
パターン抵抗ともバラツキが少ないものであった。さら
にスタブがなくなることにより、高周波領域での信号遅
延、損失が大幅に低減することができる。
【０１３４】また、この複合配線基板を導電性ピラーの
軸方向と平行な平面で切断して、層間接続部の状態を観
察したところ、導電性ピラー３１とビアランド１１ａお
よびビアランド１４ａは密に接続し、接合状態も良好で
あった。
【０１３５】また、接合の際にビアランドにかかる応力
は、主として導電性ピラーの塑性変形により緩和され
る。したがって、ビアランドを含む配線回路が破損しに
くく、信頼性の高い層間接続を確立することができる。
また、スルーホールによる層間接続を必要最小限に抑制
することができるため、高密度実装に対応することがで
きる。
【０１３６】また本発明の多層配線基板の製造方法によ
れば、導電性ピラーを用いた多層配線基板の製造方法の
高い生産性を保ちながら、特に高密度配線の層間接続の
接続不良の発生を抑制し、さらに生産性を向上すること
ができる。
【０１３７】なおここでは、導電性ピラー３２を、ビア
ランド１１ａ上に形成して層間接続した例を示したが、
導電性ピラー３２は例えばビアランド１２ａ上に形成す
るようにしてもよい。この場合には、セミキュア状態の
第３の絶縁層２３は、まず第２の絶縁層２２の導電性ピ
ラー３２を形成した面に積層するようにしてもよい。さ
らに、ビアランド１１ａビアランド１２ａの両方に配設
するようにしてもよい。この場合には導電性ピラー３２
の接合工程と、導電性ピラー３２による第３の絶縁層の
貫通工程は同時に行うようにしてもよい。
【０１３８】（実施形態５）ここで、第２の絶縁層２２
の第３の絶縁層２３との接合面の改質方法について説明
する。
【０１３９】実施形態４で説明した本発明の複合配線基
板では、配線層１３、１４を形成した第２の絶縁層２２
の第２の面すなわち配線層１４を形成した側の面を、ア
ルカリで処理することにより、その表面相２２ａを改質
してぬれ性を向上させた。
【０１４０】ここでは、ＮａＯＨの約１０ｗｔ％溶液に
より約３０秒程度処理することにより第２の絶縁層２２
の一方の面のぬれ性を向上させている。
【０１４１】図７は改質された第２の絶縁層の表面２２
ａの様子の例を説明するための図である。図７（ａ）は
改質された表面２２ａの様子を拡大して模式的に示す図
であり、また図７（ｂ）、図７（ｃ）は改質工程の前後
における第２の絶縁層２２の表面２２ａに対する水滴の
接触角度を模式的に示す図である。図７（ａ）は、例え
ばブラスト加工などにより第２の絶縁層２２の表面２２
ａを物理的に処理して、表面に凹凸形状を形成した例で
ある。この場合には例えば、ＳＥＭで観察される程度の
数ミクロン〜サブミクロンオーダーの微小な凹凸形状が
第２の絶縁層２２の表面２２ａに形成されたいた。
【０１４２】一方、アルカリ処理やプラズマアッシング
によりその表面２２ａ形成される凹凸は実際にはＳＥＭ
像でも観察されない程度の非常に微細なものであった。
しかしながら、以下に説明するようにそのぬれ性は顕著
に向上しており、その表面の自由エネルギーは大きくな
っていた。なおアルカリ処理後の第２の絶縁層２２の表
面２２ａにはわずかなＣａイオンがトラップされている
のが見出だされた。図７（ｂ）、図７（ｃ）からもわか
るように、この改質処理の前後では水に対するぬれ性は
顕著に向上していた。処理前の水滴の接触角θは６０°
よりも小さかったが（図７（ｂ））、処理後では接触角
θは約１２０°より大きくなっていた（図７（ｃ））。
これは表面が改質され、その自由エネルギーが増大した
ことを意味する。
【０１４３】図７（ｂ）の状態の第２の絶縁層２３を用
いて、図４、図５で説明した方法と同様の製造方法で本
発明の複合配線基板を製造したところ、第２の絶縁層２
２と第３の絶縁層２３との接合強度が十分に得られず、
熱負荷を周期的に印加する耐熱試験を行ったところ、こ
の界面に剥離や膨れなどの不良が見出だされた。図７
（ｃ）の状態の第２の絶縁層２３では、このような不良
は見出だされなかった。このような構成を採用すること
により本発明のフレキシブル基板は、例えばＢＴレジン
や、ガラスエポキシ、エポキシ変性ポリイミドなどをガ
ラスクロスなどの基材に含浸させたプリプレグとの密着
性を向上することができる。
【０１４４】第２の絶縁層２２の第３の絶縁層２３との
接合面の改質は、ｗｅｔな手法であるアルカリ処理に限
らず、プラズマアッシングやコロナ放電などｄｒｙな手
法により行うようにしてもよい。
【０１４５】発明者らは、排気系と１対の平行平板電極
を配設したチャンバ内の、電極の一方に配線層１３、１
４を配設した第２の絶縁層２２を第２の面が露出するよ
うに載置し、チャンバ内を減圧して電極に高周波を印加
して電極間にプラズマを生成した。プラズマにより第２
の絶縁層２２の表面のぬれ性は多きく向上し、水滴の接
触角は１２０°よりも大きくなった。この手法は、特に
第２の絶縁層２３としてＰＴＦＥ（ポリテトラフルオロ
エチレン）系の絶縁性樹脂フィルム材料を用いる場合に
も効果的であった。
【０１４６】（実施形態６）図８は本発明のフレキシブ
ル基板の構造の例を概略的に示す図である。
【０１４７】このフレキシブル基板６１は、例えばポリ
イミド系樹脂フィルム、ポリエステル系樹脂フィルム、
ＰＴＦＥ（ポリテトラフルオロエチレン）系樹脂フィル
ムなどからなる絶縁層６２と、この絶縁層の両面に配設
された配線層６３、６４とを有している。そして、この
絶縁層６２の少なくとも一方の面は、その水滴に対する
接触角度が約１２０°以上になるように改質された改質
層６２ａを有している（図７参照）。
【０１４８】ここでは配線層６３と配線層６４とは、配
線パターンの一部として形成されたビアランド６３ａ、
６４ａとレーザービアに導電性ペーストを充填したビア
６５により層間接続しているが、スルーホール接続を用
いて層間接続するようにしてもよいし、またフォトビア
を用いて層間接続するようにしてもよい。
【０１４９】このような改質層６２ａは、例えば上述し
たようなアルカリで処理や、プラズマアッシングにより
形成することができる。ここでは、ＮａＯＨの約１０ｗ
ｔ％溶液により約３０秒程度処理することにより絶縁層
６２の一方の面６２ａのぬれ性を向上させている。
【０１５０】このような改質層を有する本発明のフレキ
シブル基板は、例えば他のフレキシブルな絶縁層や、Ｂ
Ｔレジンや、ガラスエポキシ、エポキシ変性ポリイミド
などを用いたリジッドな絶縁層と積層する際に、その接
合強度を向上することができる。したがって、フレキシ
ブル基板を多層化したりまた上述のようにリジッド基板
と積層して複合配線基板を製造する際に、十分な接合強
度を得ることができる。このため、熱負荷や機械的な負
荷などに耐性の高い、信頼性の高い配線基板を形成する
ことができる。
【０１５１】（実施形態７）図１５は本発明の複合配線
基板の構造の例を概略的に示す図である。
【０１５２】この複合配線基板１０は配線層１１、１
２、１３、１４の４層の配線層を有した多層配線基板で
ある。配線層１１と配線層１２との間はリジッドな第１
の絶縁層２１により絶縁され、配線層１３と配線層１４
との間はフレキブルな第２の絶縁層２２により絶縁さ
れ、配線層１１と配線層１４との間は第２の絶縁層より
リジッドな第３の絶縁層２３により絶縁されている。配
線層１１、１２、１３、１４は、その配線パターンの一
部としてランド部１１ａ、１２ａ、１３ａ、１４ａを有
している。
【０１５３】配線層１１、１２、１３、１４は、例えば
銅箔等の導電性金属箔をパターニングして形成されてい
る。また、第１の絶縁層２１はＢＴレジンをガラスクロ
スに含浸させたプリプレグにより、第２の絶縁層２２は
ポリイミドフィルムにより、第３の絶縁層はエポキシ変
性ポリイミドをガラスクロスに含浸させたプリプレグに
よりそれぞれ構成されている。すなわち、第１の絶縁層
２１と第３の絶縁層２３とはリジッド材料から構成さ
れ、第２の絶縁層２２はフレキシブル材料から構成され
ている。
【０１５４】このように本発明の複合配線基板は、リジ
ッドな第１の絶縁層２１の両面に配設された配線層１
１、１２と、フレキシブルな第２の絶縁層２２の両面に
配設された配線層１３、１４とを、第３の絶縁層２３お
よび第１のビアランド１１ａと第２のビアランド１４ａ
とを層間接続する導電性ピラー３２とにより電気的およ
び機械的に接続したものである。つまり、第３の絶縁層
２３および導電性ピラー３２は、リジッド部とフレキシ
ブル部を接続するためのインターフェース手段として機
能している。すなわち、よりＬ／Ｓ（Ｌｉｎｅ／Ｓｐａ
ｃｅ：配線幅／配線間隔）のルールが厳しい微細配線層
にはフレキシブル基板同様の構成を採用し、このフレキ
シブル基板を搭載する部分にはリジッド基板同様の構成
として、これらのインターフェースを、第３の絶縁層と
導電性ピラー３２による層間接続により構成している。
そして本発明の複合配線基板では、リジッドな基板とフ
レキシブルな基板との間のインターフェースを、第１の
絶縁層２１から第３の絶縁層２３側に凸型に配設された
第１のビアランド１１ａと、第２の絶縁層２２から第３
の絶縁層２３側に凸型に配設された第２のビアランド１
４ａと、これらを接続する導電性ピラー３２とにより構
成している。第１のビアランド１１ａ、第２のビアラン
ド１４ａとを凸型に配設することにより、導電性ピラー
３２の高さを小さくすることができる。したがって、例
えば外周綿が略単双曲面形状を有する導電性ピラー３２
の径を小さくすることができ、配線密度を向上すること
ができる。またこのような導電性ピラーは、例えばビア
ランド上へ複数回のスクリーン印刷を行うことなどによ
り形成することができるが、径に対する高さの比が大き
い導電性ピラー３２を形成するためには印刷回数を多く
する必要がある。本発明の配線基板では導電性ピラーの
高さがより低くできるので、導電性ピラー３２の形成に
要する印刷の回数が少なくなり、生産性を大きく向上す
ることができる。
【０１５５】（実施形態８）図１６は本発明の複合配線
基板の構造の例を概略的に示す図である。この例では、
複数のフレキシブルな配線基板を絶縁性樹脂層と導電性
ピラーとにより多層化した複合配線基板について説明す
る。
【０１５６】この複合配線基板１００は、ポリイミドフ
ィルムなどのフレキシブルな絶縁材料を絶縁層１０１、
１０２として用いた２枚のフレキシブル基板を、例えば
前述した第３の絶縁層のような絶縁性樹脂層１０３と導
電性ピラー１０７とにより電気的、機械的に接続したも
のである。
【０１５７】絶縁層１０１の第１の面には第１のビアラ
ンド１０６ａを含む配線層１０６が形成され、第２の面
には第２のビアランド１０６ｂを含む配線層１０６ｗが
配設されている。絶縁層１０２の第１の面には第１のビ
アランド１０４ａを含む配線層１０４が形成され、第２
の面には第２のビアランド１０４ｂを含む配線層１０４
ｗが配設されている。
【０１５８】絶縁層１０１の第１のビアランド１０６ａ
と第２のビアランド１０６ｂとの間、また絶縁層１０２
の第１のビアランド１０４ａと第２のビアランド１０４
ｂとの間、およびはレーザー照射やフォトエッチング工
程により形成された孔に導電性ペーストの印刷やメッキ
糖により導電性物質１０５を充填して層間接続を確立し
ている。
【０１５９】そしてこれらの２つのフレキシブル基板
は、絶縁性樹脂層１０３と導電性ピラー１０７とにより
電気的、機械的に接続されいるが、本発明の複合配線基
板では絶縁層１０１の第１の面に配設された第１のビア
ランド１０６ａと、絶縁層１０２の第２の面に配設され
たビアランド１０４ｂとが、どちらも絶縁性樹脂層１０
３側に凸型に突出して配設されている。このような構成
を採用することにより、第１のビアランド１０６ａおよ
び第２のビアランド１０４ｂと導電性ピラー１０７との
接続面がどちらも絶縁性樹脂層側に突出しており、第１
のビアランド１０６ａまたは第２のビアランド１０４ｂ
の少なくともいずれか一方が絶縁性樹脂層１０３側に凸
型に突出していない場合と比較して、導電性ピラー１０
７の高さをより低減することができる。したがって、導
電性ピラー１０７の径をより細くすることができまた同
じ径であれば接続の信頼性をより高いものとすることが
できる。特に導電性ピラー１０７の径を細くすることが
できるので、導電性ピラー１０７の配設密度をより高め
ることができ、よりＬ／Ｓの微細な高密度実装に適した
配線基板を実現することができる。このようにフレキシ
ブル基板どうしを絶縁性樹脂層と導電性ピラーとにより
接続する構成では、微細なＬ／Ｓに対応できるというフ
レキシブル基板の特徴を生かしたまま容易に多層化を図
ることができる。また絶縁層１０１、１０２としてポリ
イミドやテフロンなどの比誘電率が小さい絶縁性材料を
用いることができるため、接続端子の配設密度が高く、
高速動作が必要な半導体素子を搭載する配線基板などに
も好適に対応することができる。
【０１６０】また導電性ピラー１０７の高さをより低く
することができるので、例えばスクリーン印刷を繰り返
して導電性ピラー１０７を形成する場合などの印刷回数
を低減することができる。したがって導電性ピラー１０
７を層間接続に用いた配線基板製造の生産性を向上する
ことができる。
【０１６１】上述の例ではリジッド基板とフレキシブル
基板とを多層化する構成、フレキシブル基板とフレキシ
ブル基板とを多層化する構成を例にとって説明したが、
本発明の配線基板では、絶縁性樹脂層と導電性ピラーと
により接続される複数の基板はどのようなものであって
もよい。例えばリジッドな基板（じ樹脂基板およびセラ
ミック基板等）どうしを組み合わせるようにしてもよ
い。
【０１６２】（実施形態９）図１７は本発明の半導体装
置の構成の例を概略的に示す図であり、図１６に例示し
た本発明の複合配線基板１００上に半導体素子１１０を
導電性バンプ１１１を用いたフリップチップ接続により
搭載した半導体パッケージの構成を示している。絶縁層
１０２の第１の面に配設されたビアランド１０４ａと、
半導体素子１１０の搭載面に配設された接続端子１１０
ａとを半田、金などからなる導電性バンプ１１１ａによ
り接続している。
【０１６３】本発明の複合配線基板では導電性ピラー１
０７の径を細くすることができるので、導電性ピラー１
０７の配設密度をより高めることができ、例えば集積度
の高い半導体素子のようなＬ／Ｓの微細な配線基板を実
現することができる。また絶縁層１０１、１０２として
ポリイミドやテフロンなどの比誘電率が小さい絶縁性材
料を用いることができるため、接続端子の配設密度が高
く、高速動作が必要な半導体素子を搭載する配線基板な
どにも好適に対応することができる。
【０１６４】（実施形態１０）図１８は本発明の複合配
線基板の製造方法の例を説明するための図である。ここ
ではＰＴＨにより層間接続を形成した２枚のリジッドな
配線基板を。絶縁性樹脂層と導電性ピラーとにより多層
化する例について説明する。
【０１６５】まず、両面銅張板などの配線基板２０１、
２０２に従来同様に穴明け・メッキ法によってＰＴＨ２
０１ｈ、２０２ｈを形成し、導体層をパターニングして
回路形成を行う（図１８（ａ））。このときスルーホー
ル２０１ｈ、２０２ｈの内部には導電性物質を充填する
ようにしてもよいし、絶縁性樹脂を充填するようにして
もよい。また空隙のまま放置しておいてもよい。ただ
し、導電性ピラー１０７をＰＴＨ２０１ｈまたは２０２
ｈ上に配設する場合にはＰＴＨをふさぐ方が好ましい。
【０１６６】ここでは配線基板２０１、２０２ともに両
面銅張板を用いた例を説明するが、もちろんこれらの配
線基板はそれぞれ多層（３層以上）であってもよいし、
フレキシブル配線板であってもよい。また配線基板２０
１、２０２の回路パターンは両面パターニング済みの状
態でもよいし、将来内層となる部分のみでももちろんよ
い。
【０１６７】この後上述のように準備した配線基板２０
１、２０２の配線パターンの表面処理を行う。ここでの
処理は黒化還元処理、メック社製ＣＺ処理、アルカリ処
理、酸洗処理などが考えられ、これらを組み合わせて実
施してももちろんよい。
【０１６８】次に、配線基板２０１のの所定の配線パタ
ーンの一部であるビアランド２０３上に略円錐形状の導
電性ピラー１０７をスクリーン印刷などにより形成す
る。そして導電性ピラー１０７を配設した面の全面にプ
リプレグ１０３を融着させ、導電性ピラーをプリプレグ
１０３に貫通させる。ここで用いるプリプレグの材質
は、例えばＦＲ−４、高ＴｇＦＲ−４、ＢＴレジン、Ｐ
ＰＥあるいは各種接着性ボンディングシート、熱過疎性
（プラスチック）フィルムなどが考えられる。特にフレ
キシブル基板と通常の樹脂基板の双方に対して十分な接
合強度を得るためには、エポキシ変成ポリイミドを用い
ることが好適である。さらに、プリプレグ１０３から露
出した略円錐形状を有する導電性ピラー１０７の頭部
を、導電性ピラー１０７の軸方向にプレスして塑性変形
させる（図１８（ｂ））。
【０１６９】その後、もう一方の配線基板２０２を位置
合わせをしてセットアップし、加圧・加熱により積層一
体化する。この時の両配線基板の両面とも回路形成され
ている場合は、将来外層となる回路を保護する目的で積
層用のプレス板との間に、いわゆるクッション材を挟む
ことが好ましい。この加熱、加圧により導電性ピラー１
０７はさらに塑性変形してビアランド２０４と電気的に
接続する。またセミキュア状態のプリプレグ１０３は硬
化してリジッドなＣステージになる。
【０１７０】なお、外層となる回路が形成されていない
場合はこの後に従来法により回路をパターニングするよ
うにすればよい。
【０１７１】さらに必要に応じてソルダーレジスト加
工、コンポーネントマーキング加工、導体表面仕上げ
（金めっき、はんだコーティング）を施すことにより本
発明の複合配線基板が完成する。なお上述の例では２枚
の配線基板を組み合わせた例について説明したが、絶縁
性樹脂層１０３と導電性ピラー１０７とによりさらに多
層化を図るようにしてもよい。
【０１７２】上述のような多層化を完了した後の断面構
造としては、２枚の配線基板２０１、２０２の間の絶縁
層間の厚さ（絶縁層１０３の厚さの最大部分）が約５０
〜８０μｍ、ビアランド２０３、２０４を含む導体層の
厚さを約１０μｍとした場合、ビアランド２０３とビア
ランド２０４との間隙は約３０〜６０μｍとなる。この
ときの導電性ピラー１０７の仕上がり高さも約３０〜６
０μｍとなり、従来に比べて低くなる。この場合導電性
ピラー１０７の径を約１００μｍ〜約３００μｍ程度に
設定することができ、高密度実装に対応することができ
る。
【０１７３】（実施形態１１）図１９、図２０は本発明
の複合配線基板の構成の例を概略的に示す図である。こ
の複合配線基板３００は、フレキシブルな配線基板３０
１の一部の領域（第１の領域）にリジッド層３０２が一
体的に配設されたものである。
【０１７４】フレキシブルな配線基板３０１とリジッド
層３０２とは硬化したプリプレグなどの絶縁性樹脂層３
０２ｉと導電性ピラー１０７とを介して電気的、機械的
に接続している。
【０１７５】すなわち、フレキシブルな絶縁層３０１ｉ
の第１の面に配設されたビアランド３１１ａと、リジッ
ド層３０２のビアランド３１２ａとは導電性ピラー１０
７により層間接続されている。一方フレキシブルな配線
基板３０１の両面の配線層３１１ｗ、３１３ｗの相互の
層間接続は上述同様、レーザ照射や、フォトエッチング
プロセスにより形成した孔３０１ｈに導電性物質を充填
したり、メッキしたりして確立している。
【０１７６】なお、この例ではリジッドな絶縁性樹脂層
３０２ｉを配設する領域は２個所にしているが１個所で
もよく、さらに３個所以上に配設するようにしてもよ
い。
【０１７７】このような構成を採用することにより、配
線基板の一部の領域だけに可とう性を与えたり、一部の
領域だけに硬度を与えたりすることができる。そして、
本発明の配線基板では絶縁性樹脂層３０２ｉを介した層
間接続を導電性ピラー１０７により行っているために、
高い配線密度にも対応することができる。このときにも
前述したように、導電性ピラー１０７の高さが絶縁性樹
脂層の厚さよりも小さくなるようにビアランドを凸型に
配設するようにすればよい。このような構成を有する本
発明の複合配線基板は、例えば携帯電話や、携帯型ＶＴ
Ｒ、ノート型パーソナルコンピュータのような各種携帯
型情報機器を初めとして、高い実装密度が求められる電
子機器の配線基板として特に好適に用いることができ
る。
【０１７８】
【発明の効果】以上説明したように本発明によれば、異
種または同種の複数の配線基板を組み合わせて多層化し
た複合配線基板において、配線密度を高くし、接続信頼
性を向上し、さらに生産性も向上することができる。ま
た本発明の複合配線基板によれば、絶縁性樹脂層と導電
性ピラーとにより複数のフレキシブルば配線基板を高い
生産性で多層化することができる。
【０１７９】また本発明の複合配線基板によれば、リジ
ッド層とより微細な配線パターンを形成することができ
るフレキシブル層とを、導電性ピラーを用いて層間接続
することにより機械的接続および電気的接続の信頼性を
向上するとともに、その生産性を向上することができ
る。また、リジッド層とフレキシブル層との電気的な接
続に導電性ピラーを採用することにより、層間接続の配
設密度を向上することができる。これにより例えば、集
積度の高い半導体素子を搭載するための微細な配線パタ
ーンを有するフレキシブル層をリジッド層とを高い信頼
性で接続することができる。また、リジッドな絶縁層と
フレキシブルな絶縁層との接合強度を向上することがで
き、複合配線基板の熱的負荷や機械的負荷に対する信頼
性を大きく向上することができる。
【０１８０】また本発明の半導体装置によれば、集積度
が高く、接続端子の配設密度が高い半導体素子を搭載す
ることができ、小型でかつ薄型の半導体装置を得ること
ができる。さらに、また本発明によれば、集積度の高い
半導体素子を搭載するとともに、マザーボードとの接続
信頼性の高い半導体装置を提供することができる。
【０１８１】また本発明によれば多層化に適したフレキ
シブル配線基板を提供するができ、特にリジッド配線基
板や、他のフレキシブル基板との接合強度の高いフレキ
シブル配線基板を提供することができる。
【０１８２】また本発明によれば、特にリジッド配線基
板とフレキシブル配線基板とを、高い信頼性で電気的、
機械的に接続することができる。また、フレキシブル基
板と、リジッド基板との接合強度を向上することができ
る。
【図面の簡単な説明】
【図１】本発明の複合配線基板の構造を概略的に示す断
面図。
【図２】本発明の複合配線基板の構造の別の例を概略的
に示す断面図。
【図３】本発明の半導体パッケージの構造の例を概略的
に示す図。
【図４】本発明の複合配線基板の製造方法の例を説明す
るための図。
【図５】本発明の複合配線基板の製造方法の例を説明す
るための図（図４の続き）。
【図６】導電性ピラーをスクリーン印刷により形成する
様子を説明するための図。
【図７】改質された第２の絶縁層の表面の様子を説明す
るための図。
【図８】本発明のフレキシブル基板の構造の例を概略的
に示す図。
【図９】本発明の半導体パッケージの構造の例を概略的
に示す図。
【図１０】ビルドアップ基板の構造の例を概略的に示す
断面図。
【図１１】フィルムラミネート基板の構造の例を概略的
に示す断面図。
【図１２】フィルムラミネート基板の構造の例を概略的
に示す断面図。
【図１３】従来の多層フレキシブル基板の製造方法を説
明するための図。
【図１４】従来の多層フレキシブル基板の製造方法を説
明するための図。
【図１５】本発明の複合配線基板の構造の例を概略的に
示す図。
【図１６】本発明の複合配線基板の構造の例を概略的に
示す図。
【図１７】本発明の半導体装置の構成の例を概略的に示
す図。
【図１８】本発明の複合配線基板の製造方法の例を説明
するための図。
【図１９】本発明の複合配線基板の構成の例を概略的に
示す図。
【図２０】本発明の複合配線基板の構成の例を概略的に
示す図。
【符号の説明】
１１、１２、１３、１４、１５、１６………配線層 １１ａ、１２ａ、１３ａ、１４ａ、１５ａ、１６ａ……
…ビアランド ２１、２１ａ、２１ｂ、２１ｃ………第１の絶縁層 ２２…………第２の絶縁層 ２２ａ………改質された表面 ２３…………第３の絶縁層 ３１、３２………導電性ピラー ３３…………ビア ３３ｂ………スルーホール ４１…………半導体素子 ４２…………接続パッド ４３…………導電性バンプ ４４…………半田ボール ４５…………ソルダーレジスト ４６…………クッション材 ４７…………プレス板 ５１…………ピット ５２…………マスク ５３…………導電性ペースト ５４…………スキージ ６１…………フレキシブル基板 ６２…………絶縁性フィルム ６２ａ………改質された表面 ６３、６４………配線層 ６５…………ビア １０１…………リジッド部 １０２…………フレキシブル部 １０３…………インターフェース部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹田 剛 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝小向工場内

Claims (39)

    【特許請求の範囲】
  1. 【請求項１】 第１の面と第２の面とを有する第１の基
    板と、 第１の面と第２の面とを有する第２の基板と、 前記第１の基板の前記第１の面と前記第２の基板の前記
    第２の面とに挟持された絶縁性樹脂層と、 前記第１の基板の前記第１の面に前記絶縁性樹脂層側に
    突出して配設された第１のビアランドを有する第１の配
    線層と、 前記第２の基板の前記第２の面に前記絶縁性樹脂層側に
    突出して配設された第２のビアランドを有する第２の配
    線層と、 前記絶縁性樹脂層を貫通して前記第１のビアランドと前
    記第２のビアランドとを接続するように配設された導電
    性ピラーとを具備したことを特徴とする複合配線基板。
  2. 【請求項２】 前記第１の基板はリジッドな基板であ
    り、前記第２の基板はフレキシブル基板であることを特
    徴とする請求項１に記載の複合配線基板。
  3. 【請求項３】 前記第１の基板および前記第２の基板は
    フレキシブル基板であることを特徴とする請求項１に記
    載の複合配線基板。
  4. 【請求項４】 前記第１の基板および前記第２の基板は
    リジッド基板であることを特徴とする請求項１に記載の
    複合配線基板。
  5. 【請求項５】 第１の面と第２の面とを有し、第１の領
    域と第２の領域とを有するフレキシブルな第１の基板
    と、 前記第１の基板の前記第１の面の前記第１の領域に配設
    されたリジッドな絶縁性樹脂層と、 前記第１の基板の前記第１の面に前記絶縁性樹脂層側に
    突出して配設された第１のビアランドを有する第１の配
    線層と、 前記絶縁性樹脂層を介して前記第１の基板の前記第１の
    領域と対応する領域に配設され、前記第１のビアランド
    と対向配置された第２のビアランドを有する第２の配線
    層と、 前記絶縁性樹脂層を貫通して前記第１のビアランドと前
    記第２のビアランドとを接続するように配設された導電
    性ピラーとを具備したことを特徴とする複合配線基板。
  6. 【請求項６】 第１の面と第２の面とを有し、前記第１
    の面に配設され、第１のビアランドを有する第１の配線
    層と、前記第２の面に配設された第２の配線層とを備え
    たリジッドな第１の基板と、 第１の面と第２の面とを有し、前記第１の面に配設され
    た第３の配線層と、前記第２の面に配設され、第２のビ
    アランドを有する第４の配線層とを備えたフレキシブル
    な第２の基板と、 前記第１の基板の第１の面と前記第２の基板の第２の面
    とに挟持された絶縁性樹脂層と、 前記第１の基板の第１のビアランドと前記第２の基板の
    第２のビアランドとを接続するように、前記絶縁性樹脂
    層を貫通して配設された導電性ピラーとを具備したこと
    を特徴とする複合配線基板。
  7. 【請求項７】 前記第１の配線層は前記第１の基板の前
    記第１の面から前記絶縁性樹脂層側に突出して配設さ
    れ、前記第２の配線層は前記第２の基板の前記第２の面
    から前記絶縁性樹脂層側に突出して配設されていること
    を特徴とする請求項６に記載の複合配線基板。
  8. 【請求項８】 前記絶縁性樹脂層はリジッドな絶縁層で
    あることを特徴とする請求項１乃至請求項７のいずれか
    に記載の複合配線基板。
  9. 【請求項９】 前記第１の基板は複数の配線層と、複数
    の絶縁層とを有する多層リジッド基板であることを特徴
    とする請求項１乃至請求項８のいずれかに記載の複合配
    線基板。
  10. 【請求項１０】 前記第２の基板は複数の配線層と複数
    の絶縁層とが積層された多層フレキシブル基板であるこ
    とを特徴とする請求項１乃至請求項９のいずれかに記載
    の複合配線基板。
  11. 【請求項１１】 前記第１の基板の複数の配線層は、こ
    れらの配線層間を絶縁する絶縁層を貫通するように配設
    された導電性ピラーにより層間接続されていることを特
    徴とする請求項１乃至請求項１０のいずれかに記載の複
    合配線基板。
  12. 【請求項１２】 第１の面と第２の面とを有し、前記第
    １の面に第１のビアランドを有する第１の配線層が配設
    された第１の絶縁層と、 第１の面と第２の面とを有し、前記第２の面に第２のビ
    アランドを有する第２の配線層が配設され、前記第１の
    絶縁層よりも可撓性の大きな第２の絶縁層と、 前記第１の絶縁層の第１の面と前記第２の絶縁層の第２
    の面とに挟持された、前記第２の絶縁層よりも可撓性の
    小さな第３の絶縁層と、 前記第３の絶縁層を貫通するように配設され、前記第１
    のビアランドと前記第２のビアランドとを接続する導電
    性ピラーとを具備したことを特徴とする複合配線基板。
  13. 【請求項１３】 前記第２の絶縁層と前記第３の絶縁層
    との接合強度は、前記第１の絶縁層と前記第３の絶縁層
    の接合強度よりも大きいことを特徴とする請求項１２に
    記載の複合配線基板。
  14. 【請求項１４】 前記第２の絶縁層の前記第２の面の表
    面粗さは前記第２の絶縁層の第１の面の表面粗さよりも
    大きいことを特徴とする請求項１２乃至請求項１３のい
    ずれかに記載の複合配線基板。
  15. 【請求項１５】 前記第１の絶縁層の線膨張率と前記第
    ３の絶縁層の線膨張率との差は、前記第２の絶縁層の線
    膨張率と前記第３の絶縁層の線膨張率との差よりも大き
    いことを特徴とする請求項１２乃至請求項１４のいずれ
    かに記載の複合配線基板。
  16. 【請求項１６】 前記第２の絶縁層は前記第３の絶縁層
    よりも可撓性が大きいことを特徴とする請求項１２乃至
    請求項１５のいずれかに記載の複合配線基板。
  17. 【請求項１７】 前記第２の絶縁層の比誘電率は、前記
    第１の絶縁層の比誘電率および前記第３の絶縁層の比誘
    電率よりも小さいことを特徴とする請求項１２乃至請求
    項１６のいずれかに記載の複合配線基板。
  18. 【請求項１８】 前記第１の絶縁層はポリイミド系樹
    脂、ビスマレイミド型ポリイミド樹脂、ポリフェニレン
    エーテル系樹脂、およびガラスエポキシ系樹脂からなる
    群の少なくとも１種からなることを特徴とする請求項１
    ２乃至請求項１７のいずれかに記載の複合配線基板。
  19. 【請求項１９】 前記第２の絶縁層はポリイミド系樹
    脂、ポリエステル系樹脂、ポリテトラフルオロエチレン
    系樹脂からなる群の少なくとも１種からなることを特徴
    とする請求項１２乃至請求項１８のいずれかに記載の複
    合配線基板。
  20. 【請求項２０】 前記第３の絶縁層はエポキシ変性ポリ
    イミドからなることを特徴とする請求項１２乃至請求項
    １９のいずれかに記載の複合配線基板。
  21. 【請求項２１】 第１の面と第２の面とを有し、前記第
    １の面に配設された第１のビアランドを有する第１の配
    線層を有するリジッドな第１の基板と、 第１の面と第２の面とを有し、前記第２の面に配設され
    た第２のビアランドを有する第２の配線層を有するフレ
    キシブルな第２の基板と、 前記第２の基板の前記第１の面に搭載された半導体素子
    と、 前記第１の基板の前記第１の面と前記第２の基板の前記
    第２の面とに挟持された絶縁性樹脂層と、 前記第１の基板の前記第１のビアランドと前記第２の基
    板の前記第２のビアランドとを接続するように前記絶縁
    性樹脂層を貫通して配設された導電性ピラーとを具備し
    たことを特徴とする半導体装置。
  22. 【請求項２２】 前記第２の基板の前記第２の面に露出
    した絶縁層は、ぬれ性が向上するように改質された表面
    を有することを特徴とする請求項２１に記載の半導体装
    置。
  23. 【請求項２３】 前記半導体素子は前記第２の基板にフ
    リップチップ接続により搭載されていることを特徴とす
    る請求項２１乃至請求項２２のいずれかに記載の半導体
    装置。
  24. 【請求項２４】 前記第１の基板は複数の配線層と、複
    数の絶縁層とを有する多層リジッド基板であることを特
    徴とする請求項２１乃至請求項２３のいずれかに記載の
    半導体装置。
  25. 【請求項２５】 前記第１の基板の複数の配線層は、前
    記絶縁層を貫通するように配設された導電性ピラーによ
    り層間接続されていることを特徴とする請求項２４に記
    載の半導体装置。
  26. 【請求項２６】 前記フレキシブル基板は複数の配線層
    と複数の絶縁層とが積層された多層フレキシブル基板で
    あることを特徴とする請求項２１乃至請求項２５のいず
    れかに記載の半導体装置。
  27. 【請求項２７】 前記第１の基板の前記第２の面には前
    記第１の基板の前記第１の面に配設された前記第１のビ
    アランドと接続された外部接続端子がグリッドアレイ状
    に配設され、この外部接続端子上には半田ボールが配設
    されていることを特徴とする請求項２１乃至請求項２６
    のいずれかに記載の半導体装置。
  28. 【請求項２８】 第１の面と第２の面とを有するフィル
    ム状の絶縁性樹脂層と、前記第１の面に配設された第１
    の配線層と、前記第２の面に配設された第２の配線層と
    を具備し、 前記第１の面に露出した前記絶縁性樹脂層の表面の自由
    エネルギーは、前記第２の面に露出した前記絶縁性樹脂
    層の表面の自由エネルギーよりも小さいことを特徴とす
    るフレキシブル基板。
  29. 【請求項２９】 前記第２の面の水滴に対する接触角度
    は約６０°よりも大きいことを特徴とする請求項２８に
    記載のフレキシブル基板。
  30. 【請求項３０】 第１の面に第１のビアランドが凸型に
    配設された第１の基板の前記第１のビアランド上に導電
    性ピラーを配設する工程と、 前記第１の基板と、第２の面に凸型に配設された第２の
    ビアランドを有するフレキシブルな第２の基板とを、前
    記第１のビアランドと前記第２のビアランドとがセミキ
    ュア状態の絶縁性樹脂層を介して対向するように配置す
    る工程と、 前記導電性ピラーの頭部が塑性変型して前記第２のビア
    ランドと接合するように前記第１の基板と前記第２の基
    板とをプレスする工程とを有することを特徴とする複合
    配線基板の製造方法。
  31. 【請求項３１】 第１の面に第１のビアランドを有する
    リジッドな第１の基板の前記第１のビアランド上に略円
    錐形状を有する第１の導電性ピラーを形成する工程と、 前記第１の基板と、第２の面に第２のビアランドを有す
    るフレキシブルな第２の基板とを、前記第１のビアラン
    ドと前記第２のビアランドとがセミキュア状態の絶縁性
    樹脂層を介して対向するように配置する工程と、 前記導電性ピラーの頭部が塑性変型して前記第２のビア
    ランドと接合するように前記第１の基板と前記第２の基
    板とをプレスする工程とを有することを特徴とする複合
    配線基板の製造方法。
  32. 【請求項３２】 第１の面に第１のビアランドを有する
    リジッドな第１の基板の前記第１のビアランド上に略円
    錐形状を有する第１の導電性ピラーを形成する工程と、 前記第１の基板の第１の面に、前記第１の導電性ピラー
    が貫通して頭部が露出するようにセミキュア状態の絶縁
    性樹脂層を積層する工程と、 前記絶縁性樹脂層から露出した前記導電性ピラーの頭部
    をこの導電性ピラーの中心軸方向に加圧して塑性変形さ
    せる工程と、 前記第１の基板と、第２の面に第２のビアランドを有す
    るフレキシブルな第２の基板とを、前記第１の導電性ピ
    ラーの頭部と前記第２のビアランドとが対向するように
    配置する工程と、 前記第１の導電性ピラーの頭部が塑性変型して前記第２
    のビアランドと接合するように前記第１の基板と前記第
    ２の基板とをプレスする工程とを有することを特徴とす
    る複合配線基板の製造方法。
  33. 【請求項３３】 第１の面に第１のビアランドを有する
    リジッドな第１の基板の前記第１のビアランド上に略円
    錐形状を有する第１の導電性ピラーを形成する工程と、 第２の面に第２のビアランドを有するフレキシブルな第
    ２の基板の前記第２のビアランド上に略円錐形状を有す
    る第２の導電性ピラーを形成する工程と、 前記第１の基板の第１の面と前記第２の基板の第２の面
    とを、前記第１のビアランドと前記第２のビアランドと
    がセミキュア状態の絶縁性樹脂層を介して対向するよう
    に配置する工程と、 前記第１の導電性ピラーと前記第２の導電性ピラーとが
    が塑性変型して接合するように前記第１の基板と前記第
    ２の基板とをプレスする工程とを有することを特徴とす
    る複合配線基板の製造方法。
  34. 【請求項３４】 前記第２の基板を前記第１の基板と対
    向配置する前に、前記第２の基板の前記第２の面を、前
    記第１の基板の前記第１の面との接合強度が向上するよ
    うに改質する工程をさらに有することを特徴とする請求
    項３０乃至請求項３３のいずれかに記載の複合配線基板
    の製造方法。
  35. 【請求項３５】 前記改質する工程は、前記第２の基板
    の前記第２の面をアルカリ洗浄することにより改質する
    ことを特徴とする請求項３４に記載の複合配線基板の製
    造方法。
  36. 【請求項３６】 前記改質する工程は、前記第２の基板
    の前記第２の面をプラズマアッシングすることにより改
    質すること特徴とする請求項３４に記載の複合配線基板
    の製造方法。
  37. 【請求項３７】 前記第１の基板はポリイミド系樹脂、
    ビスマレイミド型ポリイミド樹脂、ポリフェニレンエー
    テル系樹脂、およびガラスエポキシ系樹脂からなる群の
    少なくとも１種からなる絶縁層を備えたことを特徴とす
    る請求項３０乃至請求項３６のいずれかに記載の複合配
    線基板の製造方法。
  38. 【請求項３８】 前記第２の基板はポリイミド系樹脂、
    ポリエステル系樹脂、ポリテトラフルオロエチレン系樹
    脂からなる群の少なくとも１種からなる絶縁層を備えた
    ことを特徴とする請求項３０乃至請求項３７のいずれか
    に記載の複合配線基板の製造方法。
  39. 【請求項３９】 前記絶縁性樹脂層はエポキシ変性ポリ
    イミドからなることを特徴とする請求項３０乃至請求項
    ３８のいずれかに記載の複合配線基板の製造方法。
JP34562697A 1997-06-03 1997-12-15 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 Expired - Fee Related JP3961092B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP34562697A JP3961092B2 (ja) 1997-06-03 1997-12-15 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
TW087108534A TW374974B (en) 1997-06-03 1998-06-01 Method of manufacturing compound wiring substrates, flexible substrates, semiconductor devices and compound wiring substrates
US09/088,095 US6329610B1 (en) 1997-06-03 1998-06-01 Hybrid wiring board, semiconductor apparatus, flexible substrate, and fabrication method of hybrid wiring board
MYPI98002463A MY120988A (en) 1997-06-03 1998-06-02 Hybrid wiring board, semiconductor apparatus, flexible substrate, and fabrication method of hybrid wiring board
SG1998001194A SG77181A1 (en) 1997-06-03 1998-06-03 Hybrid wiring board semiconductor apparatus flexiblesubstrate and fabrication method of hybrid wiring board
KR1019980021194A KR19990006770A (ko) 1997-06-03 1998-06-03 복합배선기판, 플렉시블기판, 반도체장치 및 복합배선기판의 제조방법
US09/983,202 US20020046880A1 (en) 1997-06-03 2001-10-23 Hybrid wiring board, semiconductor apparatus, flexible substrate, and fabrication method of hybrid wiring board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-145452 1997-06-03
JP14545297 1997-06-03
JP34562697A JP3961092B2 (ja) 1997-06-03 1997-12-15 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH1154927A true JPH1154927A (ja) 1999-02-26
JP3961092B2 JP3961092B2 (ja) 2007-08-15

Family

ID=26476558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34562697A Expired - Fee Related JP3961092B2 (ja) 1997-06-03 1997-12-15 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法

Country Status (6)

Country Link
US (2) US6329610B1 (ja)
JP (1) JP3961092B2 (ja)
KR (1) KR19990006770A (ja)
MY (1) MY120988A (ja)
SG (1) SG77181A1 (ja)
TW (1) TW374974B (ja)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015920A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 多層プリント配線板及びその製造方法
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
JP2001298274A (ja) * 2001-03-13 2001-10-26 Matsushita Electric Ind Co Ltd 電子回路構成体
JP2002022988A (ja) * 2000-07-10 2002-01-23 Hitachi Chem Co Ltd 光導波路デバイスの製造方法
EP1220589A2 (en) * 2000-12-26 2002-07-03 Denso Corporation Printed wiring board and method for manufacturing printed wiring board
JP2004111915A (ja) * 2002-07-11 2004-04-08 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP2005322878A (ja) * 2004-04-09 2005-11-17 Dainippon Printing Co Ltd 印刷配線基板の組付パネル、印刷配線基板の実装用単位シート、リジッド−フレキシブル基板及びこれらの製造方法
JP2006066458A (ja) * 2004-08-24 2006-03-09 Sharp Corp 多層プリント配線板及び多層プリント配線板の製造方法
JP2006140461A (ja) * 2004-10-28 2006-06-01 General Electric Co <Ge> 電子装置パッケージ及びその製造方法
JPWO2004093508A1 (ja) * 2003-04-18 2006-07-13 イビデン株式会社 フレックスリジッド配線板
US7100275B2 (en) 2000-03-31 2006-09-05 Mitsubishi Denki Kabushiki Kaisha Method of producing a multi-layered wiring board
JP2007115855A (ja) * 2005-10-19 2007-05-10 Dainippon Printing Co Ltd 印刷配線基板の組付パネル、印刷配線基板の実装用単位シート、リジッド−フレキシブル基板及びこれらの製造方法
JP2007115955A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
WO2008018557A1 (fr) * 2006-08-10 2008-02-14 Sumitomo Bakelite Co., Ltd. Emballage à semi-conducteurs et son procédé de fabrication et résine de scellement
JP2008141033A (ja) * 2006-12-04 2008-06-19 Nippon Mektron Ltd 多層プリント配線板およびその製造方法
JP2008283226A (ja) * 2000-10-18 2008-11-20 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2009004772A (ja) * 2007-06-19 2009-01-08 Samsung Electro-Mechanics Co Ltd 実装基板及びその製造方法
US7484293B2 (en) 2005-12-28 2009-02-03 International Business Machines Corporation Semiconductor package and manufacturing method therefor
WO2009028110A1 (ja) * 2007-08-24 2009-03-05 Sumitomo Bakelite Co., Ltd. 多層配線基板および半導体装置
JP2009088468A (ja) * 2007-09-28 2009-04-23 Samsung Electro Mech Co Ltd チップキャパシタが内蔵された印刷回路基板及びチップキャパシタの内蔵方法
JP2009252942A (ja) * 2008-04-04 2009-10-29 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
KR101014228B1 (ko) * 2002-01-15 2011-02-14 다이니폰 인사츠 가부시키가이샤 플렉시블 다층 배선기판 및 그 제조방법
US8093502B2 (en) 2004-06-10 2012-01-10 Ibiden Co., Ltd. Flex-rigid wiring board and manufacturing method thereof
US8129625B2 (en) 2003-04-07 2012-03-06 Ibiden Co., Ltd. Multilayer printed wiring board
JP2013507777A (ja) * 2009-10-19 2013-03-04 巨擘科技股▲ふん▼有限公司 フレキシブル多層基板の金属層構造及びその製造方法
JP2013046054A (ja) * 2011-08-23 2013-03-04 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板及び半導体パッケージ基板の製造方法
JP2013168689A (ja) * 2007-10-12 2013-08-29 Shinko Electric Ind Co Ltd 配線基板
JP2014053642A (ja) * 2013-12-03 2014-03-20 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
US8759953B2 (en) 2004-02-13 2014-06-24 Murata Manufacturing Co., Ltd. Electronic component including a shielding metal film disposed on a resin layer
WO2015166588A1 (ja) * 2014-05-02 2015-11-05 株式会社メイコー 部品内蔵リジッドフレックス基板
WO2017003098A1 (ko) * 2015-07-01 2017-01-05 서울대학교 산학협력단 유연성 소자용 접속 구조물 및 이의 제조 방법
WO2019130496A1 (ja) * 2017-12-27 2019-07-04 日立化成株式会社 積層体及びその製造方法
KR20200073047A (ko) * 2018-12-13 2020-06-23 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 안테나 모듈

Families Citing this family (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
US6565954B2 (en) 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
SG86345A1 (en) 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
US6624717B2 (en) * 1999-12-29 2003-09-23 Intel Corporation Impedance matched bus traces over de-gassing holes
US6404059B1 (en) * 2000-02-08 2002-06-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a mounting structure and fabrication method thereof
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
US6596948B1 (en) * 2000-04-28 2003-07-22 Hewlett-Packard Development Company, L.P. Processor and power supply circuit
JP2001332859A (ja) * 2000-05-22 2001-11-30 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
TWI242398B (en) * 2000-06-14 2005-10-21 Matsushita Electric Ind Co Ltd Printed circuit board and method of manufacturing the same
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
EP1213952A3 (en) * 2000-12-05 2004-06-30 Matsushita Electric Industrial Co., Ltd. Circuit substrate and manufacturing method thereof
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
US6867123B2 (en) * 2001-02-08 2005-03-15 Renesas Technology Corp. Semiconductor integrated circuit device and its manufacturing method
DE60232383D1 (de) * 2001-03-14 2009-06-25 Ibiden Co Ltd Mehrschichtige Leiterplatte
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP2002299512A (ja) * 2001-03-30 2002-10-11 Nec Corp 半導体装置及びその製造方法
US6753612B2 (en) * 2001-04-05 2004-06-22 International Business Machines Corporation Economical high density chip carrier
US20020180029A1 (en) * 2001-04-25 2002-12-05 Hideki Higashitani Semiconductor device with intermediate connector
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
US6927471B2 (en) * 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
US7297572B2 (en) * 2001-09-07 2007-11-20 Hynix Semiconductor, Inc. Fabrication method for electronic system modules
JP2003124312A (ja) * 2001-10-15 2003-04-25 Seiko Epson Corp 半導体装置およびその製造方法
JP3998984B2 (ja) * 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP2003264253A (ja) * 2002-03-12 2003-09-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6734776B2 (en) * 2002-03-13 2004-05-11 Ford Global Technologies, Llc Flex circuit relay
US6812576B1 (en) * 2002-05-14 2004-11-02 Applied Micro Circuits Corporation Fanned out interconnect via structure for electronic package substrates
ATE367077T1 (de) * 2002-05-23 2007-08-15 Ibm Verbesserte struktur gestapelter kontaktlöcher in mehrschichtigen elektronischen bauelementeträgern
JP4291615B2 (ja) * 2002-05-28 2009-07-08 株式会社巴川製紙所 光学素子ウエハ及びその製造方法、光学素子の製造方法
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
JP3849705B2 (ja) * 2002-08-07 2006-11-22 株式会社デンソー 配線基板および配線基板の接続構造
JP4488684B2 (ja) 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US6762367B2 (en) * 2002-09-17 2004-07-13 International Business Machines Corporation Electronic package having high density signal wires with low resistance
US6603201B1 (en) * 2002-10-23 2003-08-05 Lsi Logic Corporation Electronic substrate
CN1301048C (zh) * 2003-03-03 2007-02-14 精工爱普生株式会社 配线基板的制造方法
JP4289146B2 (ja) * 2003-03-27 2009-07-01 セイコーエプソン株式会社 三次元実装型半導体装置の製造方法
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
JP4389471B2 (ja) * 2003-05-19 2009-12-24 パナソニック株式会社 電子回路の接続構造とその接続方法
US6954987B2 (en) * 2003-05-22 2005-10-18 Powerwave Technologies, Inc. Method of interconnecting a circuit board to a substrate
EP1629702A1 (en) * 2003-06-02 2006-03-01 Showa Denko K.K. Flexible wiring board and flex-rigid wiring board
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
US7223924B2 (en) * 2003-09-23 2007-05-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Via placement for layer transitions in flexible circuits with high density ball grid arrays
US7402758B2 (en) * 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core
US20050104374A1 (en) * 2003-11-17 2005-05-19 Steur Gunnar V.D. Pull-out resistant compression fitting for fluid lines
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
US20050265650A1 (en) * 2004-05-27 2005-12-01 Sunil Priyadarshi Small profile, pluggable optical transceiver subassembly
EP1659840A4 (en) * 2004-06-11 2010-03-03 Ibiden Co Ltd STARR BENDED PCB AND MANUFACTURING METHOD THEREFOR
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
JP2006073593A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 配線基板とそれを用いた半導体装置
KR100691319B1 (ko) * 2004-09-15 2007-03-12 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터 및 그의 제조 방법
KR100594299B1 (ko) * 2004-10-29 2006-06-30 삼성전자주식회사 유연성 인쇄 회로 및 이것이 구비된 하드 디스크 드라이브
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
US7745912B2 (en) * 2005-03-25 2010-06-29 Intel Corporation Stress absorption layer and cylinder solder joint method and apparatus
DE102005046280B4 (de) 2005-09-27 2007-11-08 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
JP4829585B2 (ja) * 2005-10-12 2011-12-07 日本電気株式会社 配線基板及び半導体装置
US7718904B2 (en) * 2005-11-15 2010-05-18 Intel Corporation Enhancing shock resistance in semiconductor packages
KR100744994B1 (ko) * 2006-01-25 2007-08-02 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
JP4934325B2 (ja) * 2006-02-17 2012-05-16 株式会社フジクラ プリント配線板の接続構造及びプリント配線板の接続方法
JP4868547B2 (ja) * 2006-06-08 2012-02-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 熱伝導モジュールとその製造方法、並びに、高熱伝導で柔軟なシートの製造方法
WO2008004289A1 (fr) * 2006-07-05 2008-01-10 Fujitsu Limited Plaque de circuit imprimé, unité de plaque de circuit imprimé et appareil électronique
JP4935217B2 (ja) * 2006-07-18 2012-05-23 富士通株式会社 多層配線基板
JP2008041995A (ja) * 2006-08-08 2008-02-21 Yazaki Corp プリント配線基板及びプリント配線基板の製造方法
JP5078500B2 (ja) * 2006-08-30 2012-11-21 三洋電機株式会社 素子搭載用基板、半導体モジュールおよび携帯機器
JP2008071812A (ja) * 2006-09-12 2008-03-27 Fujikura Ltd 基板間接続構造
JP2008109094A (ja) * 2006-09-29 2008-05-08 Sanyo Electric Co Ltd 素子搭載用基板および半導体モジュール
JP4277233B2 (ja) * 2007-01-18 2009-06-10 セイコーエプソン株式会社 配線基板の製造方法
KR100837281B1 (ko) * 2007-05-23 2008-06-11 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
DE102008007216A1 (de) * 2007-05-29 2008-12-11 Samsung Electro - Mechanics Co., Ltd., Suwon Gedruckte Leiterplatte und Herstellungsverfahren derselben
TWI375999B (en) * 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
KR20090003880A (ko) * 2007-07-05 2009-01-12 삼성전기주식회사 매립패턴 기판 및 그 제조 방법
US8193092B2 (en) 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
TWI358981B (en) * 2007-08-08 2012-02-21 Unimicron Technology Corp Method for fabricating circuit board
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
KR100866577B1 (ko) * 2007-09-28 2008-11-03 삼성전기주식회사 인쇄회로기판의 층간 도통방법
KR20090067249A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI352412B (en) * 2008-03-03 2011-11-11 Advanced Semiconductor Eng Multi-chip package structure and method of fabrica
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
US7919851B2 (en) * 2008-06-05 2011-04-05 Powertech Technology Inc. Laminate substrate and semiconductor package utilizing the substrate
KR100962369B1 (ko) * 2008-06-26 2010-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20100047540A1 (en) * 2008-08-21 2010-02-25 National University Corporation Chiba University Actuator using a multilayer composite material
KR101013555B1 (ko) * 2008-10-09 2011-02-14 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR101015780B1 (ko) * 2008-12-19 2011-02-18 주식회사 심텍 미세 패턴을 포함하는 인쇄회로기판 및 그 제조 방법
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
KR101067199B1 (ko) * 2009-07-07 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9136286B2 (en) * 2009-08-07 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Display panel and electronic book
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9313900B2 (en) * 2010-04-02 2016-04-12 Inktec Co., Ltd. Method for manufacturing a double-sided printed circuit board
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
US8759691B2 (en) * 2010-07-09 2014-06-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8946904B2 (en) * 2010-08-27 2015-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Substrate vias for heat removal from semiconductor die
TW201247051A (en) * 2010-12-08 2012-11-16 Samsung Electro Mech Via structure, method for forming the via structure, and circuit board with the via structure and method for manufacturing the circuit board
US8693203B2 (en) 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US10204879B2 (en) 2011-01-21 2019-02-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wafer-level interconnect structures with advanced dielectric characteristics
US8492203B2 (en) * 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
JP5579108B2 (ja) * 2011-03-16 2014-08-27 株式会社東芝 半導体装置
JP5825897B2 (ja) * 2011-07-20 2015-12-02 新日鉄住金マテリアルズ株式会社 絶縁膜被覆金属箔
US20130048355A1 (en) * 2011-08-30 2013-02-28 Ibiden Co., Ltd. Printed wiring board
US9093164B2 (en) * 2011-11-17 2015-07-28 International Business Machines Corporation Redundant via structure for metal fuse applications
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
KR101382811B1 (ko) 2012-03-14 2014-04-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN103517558B (zh) * 2012-06-20 2017-03-22 碁鼎科技秦皇岛有限公司 封装基板制作方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
CN103687339B (zh) * 2012-09-26 2017-03-01 碁鼎科技秦皇岛有限公司 电路板及其制作方法
JP2014154800A (ja) * 2013-02-13 2014-08-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US9275925B2 (en) * 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
US20150101846A1 (en) * 2013-10-14 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
TWI667865B (zh) * 2014-05-07 2019-08-01 易鼎股份有限公司 Flexible circuit board line lap structure
DE102014210895A1 (de) * 2014-06-06 2015-12-17 Continental Automotive Gmbh Mehrlagige Leiterplatte und Verfahren zu dessen Herstellung
US9699921B2 (en) * 2014-08-01 2017-07-04 Fujikura Ltd. Multi-layer wiring board
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
US10952320B2 (en) * 2016-03-24 2021-03-16 Kyocera Corporation Printed wiring board and method for manufacturing same
DE102016219732A1 (de) 2016-10-11 2018-04-12 Continental Automotive Gmbh Verfahren zur Herstellung einer mehrlagigen Leiterplatte
EP3322267A1 (en) * 2016-11-10 2018-05-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with adhesion promoting shape of wiring structure
US10622340B2 (en) 2016-11-21 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
CN107068845B (zh) * 2017-05-19 2024-03-19 深圳大道半导体有限公司 组合式半导体结构及灯具
US20190172775A1 (en) * 2017-12-04 2019-06-06 Canon Components, Inc. Flexible substrate and electronic device
WO2019118858A1 (en) 2017-12-14 2019-06-20 Veris Industries, Llc Electrical fault detection for a modular busway
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US11360130B2 (en) 2019-06-20 2022-06-14 Schneider Electric USA, Inc. Distributed electrical energy meter
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
TWI807464B (zh) * 2020-11-06 2023-07-01 日商互應化學工業股份有限公司 印刷線路板及印刷線路板的製造方法
TWI752820B (zh) * 2021-02-08 2022-01-11 欣興電子股份有限公司 電路板結構及其製作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8312892D0 (en) * 1983-05-11 1983-06-15 Raychem Ltd Electrical insulator
JPH01206575A (ja) * 1988-02-15 1989-08-18 Shin Etsu Polymer Co Ltd 接着性熱融着形コネクタ
US5260170A (en) * 1990-01-08 1993-11-09 Motorola, Inc. Dielectric layered sequentially processed circuit board
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JP3004071B2 (ja) * 1991-04-16 2000-01-31 日本特殊陶業株式会社 集積回路用パッケージ
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
US5483100A (en) 1992-06-02 1996-01-09 Amkor Electronics, Inc. Integrated circuit package with via interconnections formed in a substrate
US5466892A (en) * 1993-02-03 1995-11-14 Zycon Corporation Circuit boards including capacitive coupling for signal transmission and methods of use and manufacture
US5600103A (en) 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US5468597A (en) * 1993-08-25 1995-11-21 Shipley Company, L.L.C. Selective metallization process
US5456004A (en) * 1994-01-04 1995-10-10 Dell Usa, L.P. Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
US5876842A (en) * 1995-06-07 1999-03-02 International Business Machines Corporation Modular circuit package having vertically aligned power and signal cores
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JPH0964542A (ja) 1995-08-23 1997-03-07 Sony Corp 多層プリント配線板
WO1997019579A1 (fr) * 1995-11-17 1997-05-29 Kabushiki Kaisha Toshiba Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015920A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 多層プリント配線板及びその製造方法
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
US7100275B2 (en) 2000-03-31 2006-09-05 Mitsubishi Denki Kabushiki Kaisha Method of producing a multi-layered wiring board
JP2002022988A (ja) * 2000-07-10 2002-01-23 Hitachi Chem Co Ltd 光導波路デバイスの製造方法
JP2008283226A (ja) * 2000-10-18 2008-11-20 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
EP1220589A2 (en) * 2000-12-26 2002-07-03 Denso Corporation Printed wiring board and method for manufacturing printed wiring board
EP1220589A3 (en) * 2000-12-26 2004-07-21 Denso Corporation Printed wiring board and method for manufacturing printed wiring board
KR100529405B1 (ko) * 2000-12-26 2005-11-17 가부시키가이샤 덴소 인쇄배선기판 및 그의 제조방법
JP2001298274A (ja) * 2001-03-13 2001-10-26 Matsushita Electric Ind Co Ltd 電子回路構成体
KR101014228B1 (ko) * 2002-01-15 2011-02-14 다이니폰 인사츠 가부시키가이샤 플렉시블 다층 배선기판 및 그 제조방법
JP2004111915A (ja) * 2002-07-11 2004-04-08 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
US8129625B2 (en) 2003-04-07 2012-03-06 Ibiden Co., Ltd. Multilayer printed wiring board
JPWO2004093508A1 (ja) * 2003-04-18 2006-07-13 イビデン株式会社 フレックスリジッド配線板
US7655869B2 (en) 2003-04-18 2010-02-02 Ibiden Co., Ltd. Flex-rigid wiring board
KR100834591B1 (ko) 2003-05-19 2008-06-02 다이니폰 인사츠 가부시키가이샤 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
US8759953B2 (en) 2004-02-13 2014-06-24 Murata Manufacturing Co., Ltd. Electronic component including a shielding metal film disposed on a resin layer
US8592686B2 (en) 2004-04-09 2013-11-26 Dai Nippon Printing Co., Ltd. Printed circuit board assembled panel, unit sheet for packaging a printed circuit board, rigid-flexible board and method for manufacturing the same
JP2005322878A (ja) * 2004-04-09 2005-11-17 Dainippon Printing Co Ltd 印刷配線基板の組付パネル、印刷配線基板の実装用単位シート、リジッド−フレキシブル基板及びこれらの製造方法
KR101263024B1 (ko) * 2004-04-09 2013-05-09 다이니폰 인사츠 가부시키가이샤 인쇄 배선 기판의 조립 부착 패널, 인쇄 배선 기판의실장용 단위 시트, 강성-가요성 기판 및 이러한 제조 방법
US8093502B2 (en) 2004-06-10 2012-01-10 Ibiden Co., Ltd. Flex-rigid wiring board and manufacturing method thereof
JP2006066458A (ja) * 2004-08-24 2006-03-09 Sharp Corp 多層プリント配線板及び多層プリント配線板の製造方法
JP2006140461A (ja) * 2004-10-28 2006-06-01 General Electric Co <Ge> 電子装置パッケージ及びその製造方法
JP2007115855A (ja) * 2005-10-19 2007-05-10 Dainippon Printing Co Ltd 印刷配線基板の組付パネル、印刷配線基板の実装用単位シート、リジッド−フレキシブル基板及びこれらの製造方法
JP2007115955A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
US7484293B2 (en) 2005-12-28 2009-02-03 International Business Machines Corporation Semiconductor package and manufacturing method therefor
WO2008018557A1 (fr) * 2006-08-10 2008-02-14 Sumitomo Bakelite Co., Ltd. Emballage à semi-conducteurs et son procédé de fabrication et résine de scellement
JP2008141033A (ja) * 2006-12-04 2008-06-19 Nippon Mektron Ltd 多層プリント配線板およびその製造方法
JP2009004772A (ja) * 2007-06-19 2009-01-08 Samsung Electro-Mechanics Co Ltd 実装基板及びその製造方法
WO2009028110A1 (ja) * 2007-08-24 2009-03-05 Sumitomo Bakelite Co., Ltd. 多層配線基板および半導体装置
JP5071481B2 (ja) * 2007-08-24 2012-11-14 住友ベークライト株式会社 多層配線基板および半導体装置
KR101115108B1 (ko) 2007-08-24 2012-03-13 스미토모 베이클리트 컴퍼니 리미티드 다층 배선 기판 및 반도체 장치
JP2009088468A (ja) * 2007-09-28 2009-04-23 Samsung Electro Mech Co Ltd チップキャパシタが内蔵された印刷回路基板及びチップキャパシタの内蔵方法
US8279616B2 (en) 2007-09-28 2012-10-02 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with embedded chip capacitor
JP4659051B2 (ja) * 2007-09-28 2011-03-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． チップキャパシタが内蔵された印刷回路基板
JP2013168689A (ja) * 2007-10-12 2013-08-29 Shinko Electric Ind Co Ltd 配線基板
JP2009252942A (ja) * 2008-04-04 2009-10-29 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2013507777A (ja) * 2009-10-19 2013-03-04 巨擘科技股▲ふん▼有限公司 フレキシブル多層基板の金属層構造及びその製造方法
KR101395336B1 (ko) * 2009-10-19 2014-05-16 프린코 코포레이션 다층 연성기판의 금속층 구조 및 그 제조방법
JP2013046054A (ja) * 2011-08-23 2013-03-04 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板及び半導体パッケージ基板の製造方法
JP2014053642A (ja) * 2013-12-03 2014-03-20 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
WO2015166588A1 (ja) * 2014-05-02 2015-11-05 株式会社メイコー 部品内蔵リジッドフレックス基板
WO2017003098A1 (ko) * 2015-07-01 2017-01-05 서울대학교 산학협력단 유연성 소자용 접속 구조물 및 이의 제조 방법
WO2019130496A1 (ja) * 2017-12-27 2019-07-04 日立化成株式会社 積層体及びその製造方法
JPWO2019130496A1 (ja) * 2017-12-27 2020-12-10 昭和電工マテリアルズ株式会社 積層体及びその製造方法
TWI820073B (zh) * 2017-12-27 2023-11-01 日商林克斯泰克股份有限公司 積層體及其製造方法
KR20200073047A (ko) * 2018-12-13 2020-06-23 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 안테나 모듈

Also Published As

Publication number Publication date
TW374974B (en) 1999-11-21
MY120988A (en) 2005-12-30
KR19990006770A (ko) 1999-01-25
JP3961092B2 (ja) 2007-08-15
SG77181A1 (en) 2000-12-19
US20020046880A1 (en) 2002-04-25
US6329610B1 (en) 2001-12-11

Similar Documents

Publication Publication Date Title
JP3961092B2 (ja) 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
KR100338908B1 (ko) 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법
US5719749A (en) Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
US10098243B2 (en) Printed wiring board and semiconductor package
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JPH10303561A (ja) 多層配線基板及びその製造方法
JP2000133916A (ja) 転写用配線パターン形成材、転写用配線パターン形成材の製造方法、転写用配線パターン形成材を用いた配線基板およびその製造方法
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
US6913814B2 (en) Lamination process and structure of high layout density substrate
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2003318322A (ja) インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
US20230180398A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP2001077499A (ja) 複合配線基板およびその製造方法、それに用いる配線基板、並びに半導体装置
JP2004214273A (ja) 片面積層配線基板の製造方法
JP3247888B2 (ja) 電子部品パッケージ及び、電子部品のパッケージの製造方法
JPH06152138A (ja) 多層配線板
JP2003188536A (ja) プリント配線板の製造方法およびプリント配線板
JP2004207266A (ja) 接続基板の製造方法、および多層配線板の製造方法
JP3429743B2 (ja) 配線基板
JP2023114211A (ja) 配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070516

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees