KR102493465B1 - 인쇄회로기판 및 이를 가지는 반도체 패키지 - Google Patents

인쇄회로기판 및 이를 가지는 반도체 패키지 Download PDF

Info

Publication number
KR102493465B1
KR102493465B1 KR1020160033997A KR20160033997A KR102493465B1 KR 102493465 B1 KR102493465 B1 KR 102493465B1 KR 1020160033997 A KR1020160033997 A KR 1020160033997A KR 20160033997 A KR20160033997 A KR 20160033997A KR 102493465 B1 KR102493465 B1 KR 102493465B1
Authority
KR
South Korea
Prior art keywords
groove
pads
pad
substrate base
annular groove
Prior art date
Application number
KR1020160033997A
Other languages
English (en)
Other versions
KR20170109865A (ko
Inventor
박수재
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020160033997A priority Critical patent/KR102493465B1/ko
Priority to US15/465,574 priority patent/US10448508B2/en
Publication of KR20170109865A publication Critical patent/KR20170109865A/ko
Application granted granted Critical
Publication of KR102493465B1 publication Critical patent/KR102493465B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

연결 단자와 인쇄회로기판 사이의 전기적 연결의 신뢰성을 가지는 인쇄회로기판 및 이를 가지는 반도체 패키지를 제공한다. 본 발명에 따른 인쇄회로기판은, 기판 베이스, 상기 기판 베이스의 상면 및 하면에 각각 배치되는 복수의 패드, 및 상기 기판 베이스의 상면 및 하면의 적어도 일부분을 덮는 솔더 레지스트층을 포함하며, 상기 복수의 패드 중 적어도 일부는 상기 기판 베이스와 반대되는 측에 적어도 하나의 환형 그루브(annular groove)를 가지는 그루브 패드이다.

Description

인쇄회로기판 및 이를 가지는 반도체 패키지{Printed circuit board, and semiconductor package having the same}
본 발명은 인쇄회로기판 및, 이를 가지는 반도체 패키지에 관한 것으로, 연결 단자와 연결되는 패드를 가지는 인쇄회로기판, 및 이를 가지는 반도체 패키지에 관한 것이다.
전자 산업의 비약적인 발전 및 사용자의 요구에 따라 전자 시스템은 고성능화와 소형화가 함께 요구되고 있다. 이에 따라 전자 시스템에 포함되는 인쇄회로기판에 연결되는 연결 단자 개수를 증가와 함께, 연결 단자들의 간격 및 크기의 감소가 요구되고 있다.
본 발명의 기술적 과제는 연결 단자들의 간격 및 크기가 감소하여도, 연결 단자와 인쇄회로기판 사이의 전기적 연결의 신뢰성을 가지는 인쇄회로기판 및 이를 가지는 반도체 패키지를 제공하는 데에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 인쇄회로기판을 제공한다. 본 발명에 따른 인쇄회로기판은, 기판 베이스, 상기 기판 베이스의 상면 및 하면에 각각 배치되는 복수의 패드, 및 상기 기판 베이스의 상면 및 하면의 적어도 일부분을 덮는 솔더 레지스트층을 포함하며, 상기 복수의 패드 중 적어도 일부는 상기 기판 베이스와 반대되는 측에 적어도 하나의 환형 그루브(annular groove)를 가지는 그루브 패드이다.
상기 솔더 레지스트층는 상기 적어도 하나의 환형 그루브를 채울 수 있다.
상기 솔더 레지스트층은 상기 복수의 패드 각각의 일부분을 덮어, 상기 패드 각각에 연결 단자 접촉 영역을 한정할 수 있다.
상기 그루브 패드 각각의 상기 적어도 하나의 환형 그루브는 상기 연결 단자 접촉 영역과 이격될 수 있다.
상기 그루브 패드 중 적어도 일부는 서로 이격되는 적어도 2개의 상기 환형 그루브를 가질 수 있다.
서로 이격되는 상기 적어도 2개의 상기 환형 그루브는 서로 동일한 깊이를 가질 수 있다.
상기 그루브 패드 중 적어도 일부는 서로 연통되는 적어도 2개의 상기 환형 그루브를 가질 수 있다.
서로 연통되는 상기 적어도 2개의 상기 환형 그루브는 서로 다른 깊이를 가질 수 있다.
상기 복수의 패드 중 일부는 상기 그루브 패드이고, 나머지는 평면 패드이며, 상기 평면 패드는, 상기 그루브 패드보다 상기 기판 베이스의 가장자리로부터 내측에 배치될 수 있다.
상기 그루브 패드는, 하나의 상기 환형 그루브를 가지는 제1 그루브 패드 및 2개의 상기 환형 그루브 패드를 가지는 제2 그루브 패드로 이루어지며, 상기 제1 그루브 패드는 상기 제2 그루브 패드보다 상기 기판 베이스의 가장자리로부터 내측에 배치될 수 있다.
본 발명에 따른 반도체 패키지는, 기판 베이스, 상기 기판 베이스의 상면 및 하면에 각각 배치되는 복수의 패드, 및 상기 기판 베이스의 하면의 적어도 일부분을 덮는 솔더 레지스트층을 포함하는 인쇄회로기판, 상기 기판 베이스의 상면에 배치되는 상기 복수의 패드와 전기적으로 연결되는 반도체 칩, 상기 기판 베이스의 하면에 배치되는 상기 복수의 패드 상에 부착되는 복수의 연결 단자를 포함하되, 상기 복수의 패드 중 적어도 일부는 상기 기판 베이스와 반대되는 측에 적어도 하나의 환형 그루브를 가지는 그루브 패드이다.
상기 기판 베이스의 하면에 배치되는 상기 복수의 패드 중 적어도 일부는, 상기 그루브 패드일 수 있다.
상기 솔더 레지스트층는 상기 적어도 하나의 환형 그루브를 채우도록 상기 그루브 패드의 일부분을 덮어, 상기 그루브 패드에 연결 단자 접촉 영역을 한정할 수 있다.
상기 그루브 패드 상에 부착되는 상기 연결 단자는, 상기 솔더 레지스트층를 사이에 두고 상기 적어도 하나의 환형 그루브와 이격될 수 있다.
상기 그루브 패드 중 적어도 일부는 서로 이격되며 동일한 깊이를 가지는 적어도 2개의 상기 환형 그루브를 가질 수 있다.
본 발명에 따른 인쇄회로기판 및 이를 가지는 반도체 패키지는, 인쇄회로기판의 패드가 환형 그루브를 가지도록 하여, 패드와 연결 단자의 접촉면에 형성되는 금속간 화합물에 손상이 발생하지 않도록 할 수 있다. 구체적으로, 패드와 연결 단자 사이에 발생하는 스트레스가 환형 그루브의 저면 모서리로 이동하여, 패드와 연결 단자의 접촉면에 형성되는 금속간 화합물에 스트레스 집중이 생기지 않아, 금속간 화합물에 손상이 방지하는 것을 방지할 수 있다.
특히, 환형 그루브의 저면 모서리 주변의 패드의 부분은 일체로 이루어진 금속 재료일 수 있어, 스트레스 집중에 의하여 패드에 손상이 발생하지 않을 수 있다.
따라서 연결 단자와 패드를 가지는 인쇄회로기판 사이의 전기적 연결이 신뢰성을 가질 수 있는 인쇄회로기판 및 이를 가지는 반도체 패키지를 제공할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 2a 내지 도 2d는 본 발명의 일 실시 예들에 따른 인쇄회로기판의 패드 부분을 확대하여 나타내는 단면도들이다.
도 3a 내지 도 3d는 본 발명의 일 실시 예들에 따른 인쇄회로기판을 나타내는 단면도들이다.
도 4a 및 도 4b는 본 발명의 일 실시 예에 따른 인쇄회로기판을 나타내는 단면도들이다.
도 5a 및 도 5b는 본 발명의 일 실시 예들에 따른 인쇄회로기판을 나타내는 단면도들이다.
도 6a 내지 도 6f는 본 발명의 일 실시 예들에 따른 인쇄회로기판을 나타내는 평면도이다.
도 7a는 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 단면도이고, 도 7b는 도 7a의 B 부분에 대한 확대 단면도이다.
도 8a는 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 단면도이고, 도 8b는 도 8a의 C 부분에 대한 확대 단면도이다.
도 9a는 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 단면도이고, 도 9b는 도 9a의 D 부분에 대한 확대 단면도이다.
도 10a는 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 단면도이고, 도 10b는 도 10a의 E 부분에 대한 확대 단면도이다.
도 11은 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 단면도이다.
도 12는 본 발명의 일 실시 예에 따른 전자 시스템의 요부를 나타내는 단면도이다.
도 13a 내지 도 13f는 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조 방법을 나타내는 단면도들이다.
도 14a 및 도 14b는 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조 방법을 나타내는 단면도들이다.
도 15a 내지 도 15c는 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조 방법을 나타내는 단면도들이다.
도 16은 본 발명의 실시 예들에 의한 시스템을 나타내는 구성도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시 예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기를 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "상에" 있다거나 "접하여" 있다고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 "바로 위에" 있다거나 "직접 접하여" 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 등도 마찬가지로 해석될 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
본 발명의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 1을 참조하면, 인쇄회로기판(100)은 기판 베이스(110), 기판 베이스(110)의 상면 및 하면에 각각 배치되는 복수의 패드(130) 및 기판 베이스(110)의 상면 및 하면의 적어도 일부분을 덮는 솔더 레지스트층(140)을 포함한다. 복수의 패드(130)는 기판 베이스(110)의 상면에 배치되는 상면 패드(132) 및 하면에 배치되는 하면 패드(134)를 포함할 수 있다.
인쇄회로기판(100)은 연성 인쇄회로기판 (flexible printed circuit board), 경성 인쇄회로기판(rigid printed circuit board), 또는 이들의 조합으로 이루어질 수 있다.
기판 베이스(110)는 페놀 수지, 에폭시 수지, 폴리이미드 중에서 선택되는 적어도 하나의 물질로 이루어질 수 있다. 예를 들면, 기판 베이스(110)는 FR4(Frame Retardant 4), 사관능성 에폭시(Tetrafunctional epoxy), 폴리페닐렌 에테르(Polyphenylene ether), 에폭시/폴리페닐렌 옥사이드(Epoxy/polyphenylene oxide), BT(Bismaleimide triazine), 써마운트(Thermount), 시아네이트 에스터(Cyanate ester), 폴리이미드(Polyimide) 및 액정 고분자(Liquid crystal polymer) 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 일부 실시 예에서, 베이스 기판(110)은 예를 들면, 폴리에스테르(polyester PET), 폴리에스테르 테레프탈레이트(polyester telephthalate), 플루오리네이티드 에틸렌 프로필렌(fluorinated ethylene propylene, FEP), 레진 코팅된 종이(resin-coated paper), 리퀴드 폴리이미드 수지(liquid polyimide resin), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN) 필름 등으로 이루어질 수 있다. 기판 베이스(110)는 단일층으로 이루어질 수 있으나, 복수의 베이스층이 적층되어 이루어질 수 있다.
복수의 패드(130)들 사이에는 연결 배선(120)을 형성될 수 있다. 연결 배선(120)은 기판 베이스(110) 내를 통하여 상면 패드(132)와 하면 패드(134)를 연결할 수도 있으나, 일부 실시 예에서 연결 배선(120)은 기판 베이스(110)의 상면 또는 하면을 통하여 연장될 수도 있다.
또한 도 1에서는 연결 배선(120)이 관통 전극 형상으로만 도시되었으나, 연결 배선(120)의 형상은 이에 제한되지 않는다. 일부 실시 예에서 기판 베이스(110)가 상기 복수의 베이스층이 적층되어 이루어진 경우, 연결 배선(120)은 상기 복수의 베이스층 각각을 관통하거나, 상기 복수의 베이스층 사이를 따라서 연장될 수 있다.
연결 배선(120)은 예를 들면, ED(electrolytically deposited) 구리 , RA(rolled-annealed) 구리 호일, 스테인리스 스틸 호일(stainless steel foil), 알루미늄 호일(aluminum foil), 최극박 구리 호일(ultra-thin copper foils), 스퍼터된 구리(sputtered copper), 구리 합금(copper alloys), 니켈, 스테인레스 스틸 또는 베릴륨구리(beryllium copper) 등으로 이루어질 수 있다.
복수의 패드(130)는 연결 배선(120)과 동일한 물질 및/또는 도금된 구리로 이루어질 수 있다. 일부 실시 예에서, 복수의 패드(130)의 기판 베이스(110)의 반대측 표면 부분에는 Ni/Au 등이 포함될 수 있다.
솔더 레지스트층(140)은 폴리이미드 필름, 폴리에스테르 필름, 플렉시블 솔더 마스크(flexible solder mask), PIC(Photoimageable coverlay), 감광성 솔더 레지스트(Photo-Imageable Solder Resist) 등으로 이루어질 수 있다. 솔더 레지스트층(140)은 예를 들면, 실크 스크린 인쇄 방식 또는 잉크 젯 방식에 의하여 열경화성 잉크를 베이스 기판(110) 상에 직접 도포한 후 열경화하여 형성할 수 있다. 솔더 레지스트층(140)은 예를 들면, 감광성 솔더 레지스트를 스크린법 또는 스프레이 코팅법으로 베이스 기판(110) 상에 전체 도포 후, 불필요한 부분을 노광 및 현상으로 제거한 후 열경화하여 형성할 수 있다. 솔더 레지스트층(140)은 예를 들면, 폴리이미드 필름 또는 폴리에스테르 필름을 베이스 기판(110) 상에 접착하는 라미네이팅(laminating) 방법으로 형성할 수 있다.
솔더 레지스트층(140)은 복수의 패드(130) 각각의 일부분을 덮을 수 있다. 복수의 패드(130) 중 적어도 일부는 기판 베이스(110)와 반대되는 측에 적어도 하나의 환형 그루브(annular groove)를 가지는 그루브 패드일 수 있다. 상기 그루브 패드에 대해서는 도 2a 내지 도 2d를 통하여 자세히 설명하도록 한다.
도 2a 내지 도 2d는 본 발명의 일 실시 예들에 따른 인쇄회로기판의 그루브 패드 부분을 확대하여 나타내는 단면도들이다. 구체적으로 도 2a 내지 도 2d에 각각 보이는 그루브 패드(130a, 130b, 130c, 130d)는 도 1의 A 부분, 즉 복수의 패드(130) 중 그루브 패드인 일부 패드(130)에 대한 확대 단면도이며, 그 위치는 도 1의 A 부분에 한정되지 않으며, 복수의 패드(130), 즉 상면 패드(132) 및/또는 하면 패드(134) 중 일부 또는 전부에 해당될 수 있다.
도 2a를 참조하면, 그루브 패드(130a)는 기판 베이스(도 1의 110)와 반대되는 측에 환형 그루브(130G)를 가진다. 환형 그루브(130G)는 그루브 패드(130a)의 측면으로부터 이격되도록, 그루브 패드(130a)의 측면으로부터 내측에 일정한 폭을 가지도록 형성될 수 있다. 평면적으로 환형 그루브(130G)는 내측 가장자리와 외측 가장자리가 모두 원 형상일 수 있다. 즉, 환형 그루브(130G)는 평면 형상이 링 형상일 수 있다.
솔더 레지스트층(140)은 그루브 패드(130a)의 일부분을 덮어, 그루브 패드(130a) 중 솔더 레지스트층(140)에 의하여 덮이지 않고 노출되는 연결 단자 접촉 영역(130R)을 한정한다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 환형 그루브(130G)는 연결 단자 접촉 영역(130R)의 주위를 포위할 수 있다. 환형 그루브(130G)는 연결 단자 접촉 영역(130R)의 주위를 완전히 포위하거나, 연결 단자 접촉 영역(130R)의 주위의 일부분만을 포위할 수 있다(도 6a 내지 도 도 6f 참조).
환형 그루브(130G)가 형성되지 않은 경우, 패드와 연결 단자의 접촉면의 가장자리에는 스트레스 집중(stress concentration)이 생길 수 있다. 이러한 스트레스 집중은 상기 연결 단자와 상기 패드 사이의 접촉면에 형성되는 금속간 화합물(intermetallic compound)에 손상을 줄 수 있어, 연결 단자와 인쇄회로기판 사이의 전기적 연결의 신뢰성을 저하시킬 수 있다.
그러나, 환형 그루브(130G)를 가지는 그루브 패드(130a)에 연결 단자가 부착된 경우, 스트레스 집중이 환형 그루브(130G)의 저면 모서리로 이동하므로, 그루브 패드(130a)와 상기 연결 단자의 접촉면에 형성되는 금속간 화합물에 손상을 주지 않아, 상기 연결 단자와 인쇄회로기판 사이의 전기적 연결이 신뢰성을 가질 수 있다. 특히, 환형 그루브(130G)의 저면 모서리 주변의 그루브 패드(130a)의 부분은 일체로 이루어진 금속 재료이므로, 스트레스 집중에 의하여 그루브 패드(130a)에 손상 또한 발생하지 않을 수 있다.
솔더 레지스트층(140)은 환형 그루브(130G)를 채울 수 있다. 따라서 환형 그루브(130G)는 솔더 레지스트층(140)에 의하여 덮여서 외부로 노출되지 않을 수 있다. 솔더 레지스트층(140)은 환형 그루브(130G)로부터 그루브 패드(130a)의 내측을 더 덮도록 형성될 수 있다. 따라서 연결 단자 접촉 영역(130R)은 환형 그루브(130G)와 이격될 수 있다.
도 2b를 참조하면, 그루브 패드(130b)는 기판 베이스(도 1의 110)와 반대되는 측에 환형 그루브(130G1, 130G2)를 가진다. 환형 그루브(130G1, 130G2)는 서로 이격되는 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)를 포함할 수 있다. 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)는 서로 동일한 깊이를 가질 수 있다. 제1 그루브(130G1) 및 제2 환형 그루브(130G2)는 그루브 패드(130b)의 측면으로부터 이격되도록, 그루브 패드(130b)의 측면으로부터 내측에 일정한 폭을 가지도록 형성될 수 있다. 평면적으로 제1 환형 그루브(130G1)와 제2 환형 그루브(130G2)는 내측 가장자리와 외측 가장자리가 모두 원 형상일 수 있다. 즉, 제1 환형 그루브(130G1)와 제2 환형 그루브(130G2)는 평면 형상이 각각 링 형상일 수 있다.
솔더 레지스트층(140)은 그루브 패드(130b)의 일부분을 덮어, 그루브 패드(130b) 중 솔더 레지스트층(140)에 의하여 덮이지 않고 노출되는 연결 단자 접촉 영역(130R)을 한정한다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 제1 환형 그루브(130G1)는 연결 단자 접촉 영역(130R)의 주위를 포위할 수 있고, 제2 환형 그루브(130G2)는 제1 환형 그루브(130G1)의 주위를 포위할 수 있다. 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)는 연결 단자 접촉 영역(130R)의 주위를 완전히 포위하거나, 연결 단자 접촉 영역(130R)의 주위의 일부분만을 포위할 수 있다(도 6a 내지 도 도 6f 참조). .
제1 환형 그루브(130G1)와 제2 환형 그루브(130G2)를 가지는 그루브 패드(130b)에 연결 단자가 부착된 경우, 스트레스 집중이 제1 환형 그루브(130G1)와 제2 환형 그루브(130G2) 각각의 저면 모서리로 이동하므로, 그루브 패드(130b)와 상기 연결 단자의 접촉면에 형성되는 금속간 화합물에 손상을 주지 않아, 상기 연결 단자와 인쇄회로기판 사이의 전기적 연결이 신뢰성을 가질 수 있다. 특히, 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)의 저면 모서리 주변의 그루브 패드(130b)의 부분은 일체로 이루어진 금속 재료이므로, 스트레스 집중에 의하여 그루브 패드(130b)에 손상 또한 발생하지 않을 수 있다.
솔더 레지스트층(140)은 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)를 채울 수 있다. 따라서 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)는 솔더 레지스트층(140)에 의하여 덮여서 외부로 노출되지 않을 수 있다. 솔더 레지스트층(140)은 제1 환형 그루브(130G1)로부터 그루브 패드(130b)의 내측을 더 덮도록 형성될 수 있다. 따라서 연결 단자 접촉 영역(130R)은 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)와 이격될 수 있다.
도 2b에는 환형 그루브(130G1, 130G2)가 제1 환형 그루브(130G1)와 제2 환형 그루브(130G2) 2개를 포함하는 것으로 도시되었으나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 3개 이상의 서로 이격되며 동일한 깊이를 가지는 환형 그루브를 포함할 수도 있다.
도 2c를 참조하면, 그루브 패드(130c)는 기판 베이스(도 1의 110)와 반대되는 측에 환형 그루브(130Ga)를 가진다. 환형 그루브(130Ga)는 그루브 패드(130c)의 측면으로부터 내측으로 연장될 수 있다. 평면적으로 환형 그루브(130Ga)의 내측 가장자리는 원 형상이고, 외측 가장자리는 그루브 패드(130c)의 측면 가장자리와 동일한 형상, 예를 들면 사각형 형상을 가질 수 있다.
솔더 레지스트층(140)은 그루브 패드(130c)의 일부분을 덮어, 그루브 패드(130c) 중 솔더 레지스트층(140)에 의하여 덮이지 않고 노출되는 연결 단자 접촉 영역(130R)을 한정한다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 환형 그루브(130G)는 연결 단자 접촉 영역(130R)의 주위를 포위할 수 있다. 환형 그루브(130G)는 연결 단자 접촉 영역(130R)의 주위를 완전히 포위하거나, 연결 단자 접촉 영역(130R)의 주위의 일부분만을 포위할 수 있다(도 6a 내지 도 도 6f 참조).
환형 그루브(130Ga)를 가지는 그루브 패드(130c)에 연결 단자가 부착된 경우, 스트레스 집중이 환형 그루브(130Ga)의 저면 모서리로 이동하므로, 그루브 패드(130c)와 상기 연결 단자의 접촉면에 형성되는 금속간 화합물에 손상을 주지 않아, 상기 연결 단자와 인쇄회로기판 사이의 전기적 연결이 신뢰성을 가질 수 있다. 특히, 환형 그루브(130Ga)의 저면 모서리 주변의 그루브 패드(130c)의 부분은 일체로 이루어진 금속 재료이므로, 스트레스 집중에 의하여 그루브 패드(130c)에 손상 또한 발생하지 않을 수 있다.
솔더 레지스트층(140)은 환형 그루브(130Ga)를 채울 수 있다. 따라서 환형 그루브(130Ga)는 솔더 레지스트층(140)에 의하여 덮여서 외부로 노출되지 않을 수 있다. 솔더 레지스트층(140)은 환형 그루브(130Ga)로부터 그루브 패드(130c)의 내측을 더 덮도록 형성될 수 있다. 따라서 연결 단자 접촉 영역(130R)은 환형 그루브(130Ga)와 이격될 수 있다.
도 2d를 참조하면, 그루브 패드(130d)는 기판 베이스(도 1의 110)와 반대되는 측에 환형 그루브(130G1a, 130G2a)를 가진다. 환형 그루브(130G1a, 130G2a)는 서로 연통되는 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)를 포함할 수 있다. 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)는 서로 다른 깊이를 가질 수 있다. 제2 환형 그루브(130G2a)의 깊이는 제1 환형 그루브(130G1a)의 깊이보다 더 큰 값을 가질 수 있다. 제2 환형 그루브(130Ga2)는 그루브 패드(130c)의 측면으로부터 내측으로 연장될 수 있다. 평면적으로 제2 환형 그루브(130G2a)의 내측 가장자리는 원 형상이고, 외측 가장자리는 그루브 패드(13dc)의 측면 가장자리와 동일한 형상, 예를 들면 사각형 형상을 가질 수 있다. 평면적으로 제1 환형 그루브(130G1a)는 내측 가장자리와 외측 가장자리가 모두 원 형상일 수 있다. 즉, 제1 환형 그루브(130G1a)는 평면 형상이 링 형상일 수 있다.
솔더 레지스트층(140)은 그루브 패드(130d)의 일부분을 덮어, 그루브 패드(130d) 중 솔더 레지스트층(140)에 의하여 덮이지 않고 노출되는 연결 단자 접촉 영역(130R)을 한정한다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 제1 환형 그루브(130G1a)는 연결 단자 접촉 영역(130R)의 주위를 포위할 수 있고, 제2 환형 그루브(130G2a)는 제1 환형 그루브(130G1a)의 주위를 포위할 수 있다. 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a는 연결 단자 접촉 영역(130R)의 주위를 완전히 포위하거나, 연결 단자 접촉 영역(130R)의 주위의 일부분만을 포위할 수 있다(도 6a 내지 도 도 6f 참조).
제1 환형 그루브(130G1a)와 제2 환형 그루브(130G2a)를 가지는 그루브 패드(130d)에 연결 단자가 부착된 경우, 스트레스 집중이 제1 환형 그루브(130G1a)와 제2 환형 그루브(130G2a) 각각의 저면 모서리로 이동하므로, 그루브 패드(130d)와 상기 연결 단자의 접촉면에 형성되는 금속간 화합물에 손상을 주지 않아, 상기 연결 단자와 인쇄회로기판 사이의 전기적 연결이 신뢰성을 가질 수 있다. 특히, 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)의 저면 모서리 주변의 그루브 패드(130d)의 부분은 일체로 이루어진 금속 재료이므로, 스트레스 집중에 의하여 그루브 패드(130d)에 손상 또한 발생하지 않을 수 있다.
솔더 레지스트층(140)은 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)를 채울 수 있다. 따라서 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)는 솔더 레지스트층(140)에 의하여 덮여서 외부로 노출되지 않을 수 있다. 솔더 레지스트층(140)은 제1 환형 그루브(130G1a)로부터 그루브 패드(130d)의 내측을 더 덮도록 형성될 수 있다. 따라서 연결 단자 접촉 영역(130R)은 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)와 이격될 수 있다.
도 2d에는 환형 그루브(130G1a, 130G2a)가 제1 환형 그루브(130G1a)와 제2 환형 그루브(130G2a) 2개를 포함하는 것으로 도시되었으나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 3개 이상의 서로 연통되며 다른 깊이를 가지는 환형 그루브를 포함할 수도 있다.
도 3a 내지 도 3d는 본 발명의 일 실시 예들에 따른 인쇄회로기판을 나타내는 단면도들이다. 도 3a 내지 도 3d는 도 1에 보인 모든 패드(130)가 그루브 패드인 경우를 예시하고 있으며, 구체적으로 도 3a 내지 도 3d는 도 1에 보인 모든 패드(130)에 각각 도 2a 내지 도 2d에 보인 그루브 패드(130a, 130b, 130c, 130d)가 적용된 경우를 예시하고 있다. 도 3a 내지 도 3d에 대한 설명 중 도 1 내지 도 2d와 중복되는 내용은 생략될 수 있다.
도 3a를 참조하면, 인쇄회로기판(100a)은 기판 베이스(110), 기판 베이스(110)의 상면 및 하면에 각각 배치되는 복수의 그루브 패드(130a) 및 기판 베이스(110)의 상면 및 하면의 적어도 일부분을 덮는 솔더 레지스트층(140)을 포함한다. 복수의 그루브 패드(130a)는 기판 베이스(110)의 상면 및 하면에 각각 배치될 수 있다.
그루브 패드(130a)는 기판 베이스(110)와 반대되는 측에 환형 그루브(130G)를 가진다. 환형 그루브(130G)는 그루브 패드(130a)의 측면으로부터 이격되도록, 그루브 패드(130a)의 측면으로부터 내측에 일정한 폭을 가지도록 형성될 수 있다. 평면적으로 환형 그루브(130G)는 내측 가장자리와 외측 가장자리가 모두 원 형상일 수 있다. 즉, 환형 그루브(130G)는 평면 형상이 링 형상일 수 있다.
솔더 레지스트층(140)은 그루브 패드(130a)의 일부분을 덮어, 그루브 패드(130a) 중 솔더 레지스트층(140)에 의하여 덮이지 않고 노출되는 연결 단자 접촉 영역(130R)을 한정한다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 환형 그루브(130G)는 연결 단자 접촉 영역(130R)의 주위를 포위할 수 있다.
솔더 레지스트층(140)은 환형 그루브(130G)를 채울 수 있다. 따라서 환형 그루브(130G)는 솔더 레지스트층(140)에 의하여 덮여서 외부로 노출되지 않을 수 있다. 솔더 레지스트층(140)은 환형 그루브(130G)로부터 그루브 패드(130a)의 내측을 더 덮도록 형성될 수 있다. 따라서 연결 단자 접촉 영역(130R)은 환형 그루브(130G)와 이격될 수 있다.
도 3b를 참조하면, 인쇄회로기판(100b)은 기판 베이스(110), 기판 베이스(110)의 상면 및 하면에 각각 배치되는 복수의 그루브 패드(130b) 및 기판 베이스(110)의 상면 및 하면의 적어도 일부분을 덮는 솔더 레지스트층(140)을 포함한다. 복수의 그루브 패드(130b)는 기판 베이스(110)의 상면 및 하면에 각각 배치될 수 있다.
그루브 패드(130b)는 기판 베이스(110)와 반대되는 측에 환형 그루브(130G1, 130G2)를 가진다. 환형 그루브(130G1, 130G2)는 서로 이격되는 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)를 포함할 수 있다. 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)는 서로 동일한 깊이를 가질 수 있다. 제1 그루브(130G1) 및 제2 환형 그루브(130G2)는 그루브 패드(130b)의 측면으로부터 이격되도록, 그루브 패드(130b)의 측면으로부터 내측에 일정한 폭을 가지도록 형성될 수 있다. 평면적으로 제1 환형 그루브(130G1)와 제2 환형 그루브(130G2)는 내측 가장자리와 외측 가장자리가 모두 원 형상일 수 있다. 즉, 제1 환형 그루브(130G1)와 제2 환형 그루브(130G2)는 평면 형상이 각각 링 형상일 수 있다.
솔더 레지스트층(140)은 그루브 패드(130b)의 일부분을 덮어, 그루브 패드(130b) 중 솔더 레지스트층(140)에 의하여 덮이지 않고 노출되는 연결 단자 접촉 영역(130R)을 한정한다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 제1 환형 그루브(130G1)는 연결 단자 접촉 영역(130R)의 주위를 포위할 수 있고, 제2 환형 그루브(130G2)는 제1 환형 그루브(130G1)의 주위를 포위할 수 있다.
솔더 레지스트층(140)은 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)를 채울 수 있다. 따라서 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)는 솔더 레지스트층(140)에 의하여 덮여서 외부로 노출되지 않을 수 있다. 솔더 레지스트층(140)은 제1 환형 그루브(130G1)로부터 그루브 패드(130b)의 내측을 더 덮도록 형성될 수 있다. 따라서 연결 단자 접촉 영역(130R)은 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)와 이격될 수 있다.
도 3c를 참조하면, 인쇄회로기판(100c)은 기판 베이스(110), 기판 베이스(110)의 상면 및 하면에 각각 배치되는 복수의 그루브 패드(130c) 및 기판 베이스(110)의 상면 및 하면의 적어도 일부분을 덮는 솔더 레지스트층(140)을 포함한다. 복수의 그루브 패드(130c)는 기판 베이스(110)의 상면 및 하면에 각각 배치될 수 있다.
그루브 패드(130c)는 기판 베이스(110)와 반대되는 측에 환형 그루브(130Ga)를 가진다. 환형 그루브(130Ga)는 그루브 패드(130c)의 측면으로부터 내측으로 연장될 수 있다. 평면적으로 환형 그루브(130Ga)의 내측 가장자리는 원 형상이고, 외측 가장자리는 그루브 패드(130c)의 측면 가장자리와 동일한 형상, 예를 들면 사각형 형상을 가질 수 있다.
솔더 레지스트층(140)은 그루브 패드(130c)의 일부분을 덮어, 그루브 패드(130c) 중 솔더 레지스트층(140)에 의하여 덮이지 않고 노출되는 연결 단자 접촉 영역(130R)을 한정한다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 환형 그루브(130G)는 연결 단자 접촉 영역(130R)의 주위를 포위할 수 있다.
솔더 레지스트층(140)은 환형 그루브(130Ga)를 채울 수 있다. 따라서 환형 그루브(130Ga)는 솔더 레지스트층(140)에 의하여 덮여서 외부로 노출되지 않을 수 있다. 솔더 레지스트층(140)은 환형 그루브(130Ga)로부터 그루브 패드(130c)의 내측을 더 덮도록 형성될 수 있다. 따라서 연결 단자 접촉 영역(130R)은 환형 그루브(130Ga)와 이격될 수 있다.
도 3d를 참조하면, 인쇄회로기판(100d)은 기판 베이스(110), 기판 베이스(110)의 상면 및 하면에 각각 배치되는 복수의 그루브 패드(130d) 및 기판 베이스(110)의 상면 및 하면의 적어도 일부분을 덮는 솔더 레지스트층(140)을 포함한다. 복수의 그루브 패드(130d)는 기판 베이스(110)의 상면 및 하면에 각각 배치될 수 있다.
그루브 패드(130d)는 기판 베이스(110)와 반대되는 측에 환형 그루브(130G1a, 130G2a)를 가진다. 환형 그루브(130G1a, 130G2a)는 서로 연통되는 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)를 포함할 수 있다. 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)는 서로 다른 깊이를 가질 수 있다. 제2 환형 그루브(130G2a)의 깊이는 제1 환형 그루브(130G1a)의 깊이보다 더 큰 값을 가질 수 있다. 제2 환형 그루브(130Ga2)는 그루브 패드(130c)의 측면으로부터 내측으로 연장될 수 있다. 평면적으로 제2 환형 그루브(130G2a)의 내측 가장자리는 원 형상이고, 외측 가장자리는 그루브 패드(13dc)의 측면 가장자리와 동일한 형상, 예를 들면 사각형 형상을 가질 수 있다. 평면적으로 제1 환형 그루브(130G1a)는 내측 가장자리와 외측 가장자리가 모두 원 형상일 수 있다. 즉, 제1 환형 그루브(130G1a)는 평면 형상이 링 형상일 수 있다.
솔더 레지스트층(140)은 그루브 패드(130d)의 일부분을 덮어, 그루브 패드(130d) 중 솔더 레지스트층(140)에 의하여 덮이지 않고 노출되는 연결 단자 접촉 영역(130R)을 한정한다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 제1 환형 그루브(130G1a)는 연결 단자 접촉 영역(130R)의 주위를 포위할 수 있고, 제2 환형 그루브(130G2a)는 제1 환형 그루브(130G1a)의 주위를 포위할 수 있다.
솔더 레지스트층(140)은 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)를 채울 수 있다. 따라서 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)는 솔더 레지스트층(140)에 의하여 덮여서 외부로 노출되지 않을 수 있다. 솔더 레지스트층(140)은 제1 환형 그루브(130G1a)로부터 그루브 패드(130d)의 내측을 더 덮도록 형성될 수 있다. 따라서 연결 단자 접촉 영역(130R)은 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)와 이격될 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시 예에 따른 인쇄회로기판을 나타내는 단면도들이다.
도 4a를 참조하면, 인쇄회로기판(102a)은 기판 베이스(110), 기판 베이스(110)의 상면(110-C)에 배치되는 복수의 평면 패드(planar pad, 130-N), 기판 베이스(110)의 하면(110-B)에 배치되는 복수의 그루브 패드(130a) 및 기판 베이스(110)의 상면 및 하면의 적어도 일부분을 덮는 솔더 레지스트층(140)을 포함한다.
기판 베이스(110)의 상면(110-C)에 배치되는 평면 패드(130-N)는 환형 그루브가 형성되지 않고, 하면(110-B)에 배치되는 그루브 패드(130a)에만 환형 그루브(130G)가 형성될 수 있다.
본 명세서에서, 평면 패드란, 그루브 패드에 형성되는 환형 그루브가 형성되지 않아 연결 단자가 부착되는 면이 상대적으로 평면인 패드를 의미하며, 연결 단자가 부착되는 면이 완전히 평면인 것을 의미하지 않는다. 일부 실시 예에서, 평면 패드(130-N)의 연결 단자 접촉 영역(130R)에는 Ni/Au와 같은 도전층이 더 형성되어, 평면 패드(130-N)의 연결 단자가 부착되는 면에도 일부 단차가 존재할 수 있음은 자명하다.
일부 실시 예에서, 인쇄회로기판(102a)의 상면(110-C) 상에는 반도체 칩이 부착되고, 인쇄회로기판(102a)의 하면(110-B) 상에는 외부 장치가 연결될 수 있다. 일부 실시 예에서 인쇄회로기판(102a)의 하면(110-B) 상에는 외부 장치의 메인보드인 인쇄회로기판가 부착될 수 있다. 예를 들면, 반도체 칩과의 연결을 위한 칩 연결 단자와 평면 패드(130-N) 사이에서 발생하는 스트레스보다, 메인보드와의 연결을 위한 메인 연결 단자와 그루브 패드(130a) 사이에서 발생하는 스트레스가 큰 경우, 평면 패드(130-N)에는 환형 그루브를 형성하지 않고, 그루브 패드(130a)에만 환형 그루브(130G)를 형성할 수 있다.
도 4b를 참조하면, 인쇄회로기판(102b)은 기판 베이스(110), 기판 베이스(110)의 상면(110-C)에 배치되는 복수의 그루브 패드(130a), 기판 베이스(110)의 하면(110-B)에 배치되는 복수의 평면 패드(130-N) 및 기판 베이스(110)의 상면 및 하면의 적어도 일부분을 덮는 솔더 레지스트층(140)을 포함한다.
기판 베이스(110)의 하면(110-B)에 배치되는 평면 패드(130-N)는 환형 그루브가 형성되지 않고, 상면(110-C)에 배치되는 그루브 패드(130a)에만 환형 그루브(130G)가 형성될 수 있다.
일부 실시 예에서, 인쇄회로기판(104a)은, 상면(110-C) 상에는 반도체 패키지가 부착되고, 하면(110-B) 상에는 외부와의 연결을 위한 외부 연결 단자가 부착되는 메인 보드일 수 있다. 예를 들면, 반도체 패키지와의 연결을 위한 패키지 연결 단자와 그루브 패드(130a) 사이에서 발생하는 스트레스가, 외부 연결 단자와 평면 패드(130-N) 사이에서 발생하는 스트레스보다 큰 경우, 평면 패드(130-N)에는 환형 그루브를 형성하지 않고, 그루브 패드(130a)에만 환형 그루브(130G)를 형성할 수 있다.
도 5a 및 도 5b는 본 발명의 일 실시 예들에 따른 인쇄회로기판을 나타내는 단면도들이다.
도 5a를 참조하면, 인쇄회로기판(104a)은 기판 베이스(110), 기판 베이스(110)의 상면(110-C) 및 하면(110-B)에 배치되는 복수의 평면 패드(130-N) 및 복수의 그루브 패드(130a), 및 기판 베이스(110)의 상면 및 하면의 적어도 일부분을 덮는 솔더 레지스트층(140)을 포함한다.
기판 베이스(110)의 내측에 배치되는 평면 패드(130-N)는 환형 그루브가 형성되지 않고, 가장자리에 배치되는 그루브 패드(130a)에만 환형 그루브(130G)가 형성될 수 있다.
일부 실시 예에서, 인쇄회로기판(104a)의 가장자리에서 발생하는 스트레스가 내측에서 발생하는 스트레스보다 큰 경우, 기판 베이스(110)의 가장자리에 배치되는 그루브 패드(130a)에는 환형 그루브(130G)를 형성하고, 기판 베이스(110)의 내측에 배치되는 평면 패드(130-N)에는 환형 그루브를 형성하지 않을 수 있다.
도 5b를 참조하면, 인쇄회로기판(104b)은 기판 베이스(110), 기판 베이스(110)의 상면(110-C) 및 하면(110-B)에 배치되는 복수의 제1 그루브 패드(130a) 및 복수의 제2 그루브 패드(130b), 및 기판 베이스(110)의 상면 및 하면의 적어도 일부분을 덮는 솔더 레지스트층(140)을 포함한다.
기판 베이스(110)의 내측에 배치되는 제1 그루브 패드(130a)가 가지는 환형 그루브(130G)의 개수보다 기판 베이스(110)의 가장자리에 배치되는 제2 그루브 패드(130b)가 가지는 환형 그루브(130G1, 130G2)의 개수를 더 많도록 형성할 수 있다.
일부 실시 예에서, 인쇄회로기판(104b)의 가장자리에서 발생하는 스트레스가 내측에서 발생하는 스트레스보다 큰 경우, 기판 베이스(110)의 가장자리에 배치되는 제2 그루브 패드(130b)에는 상대적으로 많은 개수의 환형 그루브(130G1, 130G2)를 형성하고, 기판 베이스(110)의 내측에 배치되는 제1 그루브 패드(130a)에는 상대적으로 적은 개수의 환형 그루브(130G)를 형성할 수 있다.
도 6a 내지 도 6f는 본 발명의 일 실시 예들에 따른 인쇄회로기판을 나타내는 평면도이다. 구체적으로 도 6a 내지 도 6f는 인쇄회로기판 일면의 패드의 배치를 나타내며, 솔더 레지스트층은 도시의 편의를 위하여 생략되어 있다.
도 6a를 참조하면, 인쇄회로기판(106a)은 기판 베이스(110) 및 기판 베이스(110)의 일면에 배치되는 복수의 패드(130-N, 130-1)를 포함한다. 복수의 패드(130-N, 130-1)는 평면 패드(130-N) 및 그루브 패드(130-1)를 포함할 수 있다. 그루브 패드(130-1)는 도 2a의 그루브 패드(130a) 또는 도 2c의 그루브 패드(130c)일 수 있다. 그루브 패드(130-1)는 환형 그루브(도 2a의 130G 또는 도 2c의 130Ga)를 가질 수 있다. 평면 패드(130-N)에는 환형 그루브가 형성되지 않을 수 있다.
복수의 패드(130-N, 130-1) 각각은 중심 부분에 연결 단자 접촉 영역(130R)을 가질 수 있다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 인쇄회로기판(106a)의 일면 상에는 연결 단자 접촉 영역(130R)를 노출시키고, 나머지 부분을 덮는 솔더 레지스트층이 형성될 수 있다.
그루브 패드(130-1)는 기판 베이스(110)의 가장자리에 배치되고, 평면 패드(130-N)는 기판 베이스(110)의 내측에 배치될 수 있다. 즉, 평면 패드(130-N)는 그루브 패드(130-1)보다 기판 베이스(110)의 가장자리로부터 내측에 배치될 수 있다.
도 6a에는 그루브 패드(130-1)가 기판 베이스(110)의 가장자리를 따라서 1개씩이 배치된 것으로 도시되었으나 이에 한정되지 않으며, 일부 실시 예에서 그루브 패드(130-1)는 기판 베이스(110)의 가장자리를 따라서, 기판 베이스(110)의 가장자리로부터 내측으로 2개 이상이 배치될 수도 있다.
인쇄회로기판(106a)의 가장자리에서 발생하는 스트레스가 내측에서 발생하는 스트레스보다 큰 경우, 기판 베이스(110)의 가장자리에 환형 그루브(도 2a의 130G 또는 도 2c의 130Ga)를 가지는 그루브 패드(130-1)를 배치하여, 그루브 패드(130-1)와 연결 단자 사이의 접촉면에 형성되는 금속간 화합물에 손상이 발생하는 것을 방지할 수 있다.
도 6b를 참조하면, 인쇄회로기판(106b)은 기판 베이스(110) 및 기판 베이스(110)의 일면에 배치되는 복수의 패드(130-N, 130-2)를 포함한다. 복수의 패드(130-N, 130-2)는 평면 패드(130-N) 및 그루브 패드(130-2)를 포함할 수 있다. 그루브 패드(130-2)는 도 2b의 그루브 패드(130b) 또는 도 2d의 그루브 패드(130d)일 수 있다. 그루브 패드(130-2)는 2개 이상의 환형 그루브(도 2b의 130G1 및 130G2 또는 도 2d의 130Ga1 및 130Ga2)를 가질 수 있다. 평면 패드(130-N)에는 환형 그루브가 형성되지 않을 수 있다.
복수의 패드(130-N, 130-2) 각각은 중심 부분에 연결 단자 접촉 영역(130R)을 가질 수 있다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 인쇄회로기판(106b)의 일면 상에는 연결 단자 접촉 영역(130R)를 노출시키고, 나머지 부분을 덮는 솔더 레지스트층이 형성될 수 있다.
그루브 패드(130-2)는 기판 베이스(110)의 가장자리에 배치되고, 평면 패드(130-N)는 기판 베이스(110)의 내측에 배치될 수 있다. 즉, 평면 패드(130-N)는 그루브 패드(130-2)보다 기판 베이스(110)의 가장자리로부터 내측에 배치될 수 있다.
도 6b에는 그루브 패드(130-2)가 기판 베이스(110)의 가장자리를 따라서 1개씩이 배치된 것으로 도시되었으나 이에 한정되지 않으며, 일부 실시 예에서 그루브 패드(130-2)는 기판 베이스(110)의 가장자리를 따라서, 기판 베이스(110)의 가장자리로부터 내측으로 2개 이상이 배치될 수도 있다.
인쇄회로기판(106b)의 가장자리에서 발생하는 스트레스가 내측에서 발생하는 스트레스보다 큰 경우, 기판 베이스(110)의 가장자리에 환형 그루브(도 2b의 130G1 및 130G2 또는 도 2d의 130Ga1 및 130Ga2)를 가지는 그루브 패드(130-2)를 배치하여, 그루브 패드(130-2)와 연결 단자 사이의 접촉면에 형성되는 금속간 화합물에 손상이 발생하는 것을 방지할 수 있다.
도 6c를 참조하면, 인쇄회로기판(106c)은 기판 베이스(110) 및 기판 베이스(110)의 일면에 배치되는 복수의 패드(130-1, 130-2)를 포함한다. 복수의 패드(130-1, 130-2)는 제1 그루브 패드(130-1) 및 제2 그루브 패드(130-2)를 포함할 수 있다. 제1 그루브 패드(130-1)는 도 2a의 그루브 패드(130a) 또는 도 2c의 그루브 패드(130c)일 수 있고, 제2 그루브 패드(130-2)는 도 2b의 그루브 패드(130b) 또는 도 2d의 그루브 패드(130d)일 수 있다. 제1 그루브 패드(130-1)보다 제2 그루브 패드(130-1)는 상대적으로 많은 개수의 환형 그루브를 가질 수 있다. 일부 실시 예에서 제1 그루브 패드(130-1)는 하나의 환형 그루브(도 2a의 130G 또는 도 2c의 130Ga)를 가질 수 있고, 제2 그루브 패드(130-2)는 2개 이상의 환형 그루브(도 2b의 130G1 및 130G2 또는 도 2d의 130Ga1 및 130Ga2)를 가질 수 있다.
복수의 패드(130-1, 130-2) 각각은 중심 부분에 연결 단자 접촉 영역(130R)을 가질 수 있다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 인쇄회로기판(106c)의 일면 상에는 연결 단자 접촉 영역(130R)를 노출시키고, 나머지 부분을 덮는 솔더 레지스트층이 형성될 수 있다.
제2 그루브 패드(130-2)는 기판 베이스(110)의 가장자리에 배치되고, 제1 그루브 패드(130-1)는 기판 베이스(110)의 내측에 배치될 수 있다. 즉, 제1 그루브 패드(130-1)는 제2 그루브 패드(130-2)보다 기판 베이스(110)의 가장자리로부터 내측에 배치될 수 있다.
도 6c에는 제2 그루브 패드(130-2)가 기판 베이스(110)의 가장자리를 따라서 1개씩이 배치된 것으로 도시되었으나 이에 한정되지 않으며, 일부 실시 예에서 제2 그루브 패드(130-2)는 기판 베이스(110)의 가장자리를 따라서, 기판 베이스(110)의 가장자리로부터 내측으로 2개 이상이 배치될 수도 있다.
인쇄회로기판(106c)의 가장자리에서 발생하는 스트레스가 내측에서 발생하는 스트레스보다 큰 경우, 기판 베이스(110)의 가장자리에 2개 이상의 환형 그루브(도 2b의 130G1 및 130G2 또는 도 2d의 130Ga1 및 130Ga2)를 가지는 제2 그루브 패드(130-2)를 배치하고, 기판 베이스(110)의 내측에 제2 그루브 패드(130-2)보다 적은 개수의 환형 그루브(도 2a의 130G 또는 도 2c의 130Ga)를 가지는 제1 그루브 패드(130-1)를 배치하여, 제2 그루브 패드(130-2)와 연결 단자 사이의 접촉면에 형성되는 금속간 화합물에 손상이 발생하는 것을 방지할 수 있다.
도 6d를 참조하면, 인쇄회로기판(106d)은 기판 베이스(110) 및 기판 베이스(110)의 일면에 배치되는 복수의 패드(130-N, 130-1, 130-2)를 포함한다. 복수의 패드(130-N, 130-1, 130-2)는 평면 패드(130-N), 제1 그루브 패드(130-1) 및 제2 그루브 패드(130-2)를 포함할 수 있다. 제1 그루브 패드(130-1)는 도 2a의 그루브 패드(130a) 또는 도 2c의 그루브 패드(130c)일 수 있고, 제2 그루브 패드(130-2)는 도 2b의 그루브 패드(130b) 또는 도 2d의 그루브 패드(130d)일 수 있다. 제1 그루브 패드(130-1)보다 제2 그루브 패드(130-1)는 상대적으로 많은 개수의 환형 그루브를 가질 수 있다. 일부 실시 예에서 제1 그루브 패드(130-1)는 하나의 환형 그루브(도 2a의 130G 또는 도 2c의 130Ga)를 가질 수 있고, 제2 그루브 패드(130-2)는 2개 이상의 환형 그루브(도 2b의 130G1 및 130G2 또는 도 2d의 130Ga1 및 130Ga2)를 가질 수 있다. 평면 패드(130-N)에는 환형 그루브가 형성되지 않을 수 있다.
복수의 패드(130-N, 130-1, 130-2) 각각은 중심 부분에 연결 단자 접촉 영역(130R)을 가질 수 있다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 인쇄회로기판(106c)의 일면 상에는 연결 단자 접촉 영역(130R)를 노출시키고, 나머지 부분을 덮는 솔더 레지스트층이 형성될 수 있다.
제2 그루브 패드(130-2)는 기판 베이스(110)의 가장자리에 배치되고, 제1 그루브 패드(130-1)는 제2 그루브 패드(130-2)보다 기판 베이스(110)의 내측에 배치될 수 있고, 평면 패드(130-N)는 기판 베이스(110)의 내측에 배치될 수 있다. 즉, 제1 그루브 패드(130-1)는 제2 그루브 패드(130-2)보다 기판 베이스(110)의 가장자리로부터 내측에 배치될 수 있고, 평면 패드(130-N)는 제1 그루브 패드(130-1)보다 기판 베이스(110)의 가장자리로부터 내측에 배치될 수 있다.
도 6d에는 제1 그루브 패드(130-1) 및 제2 그루브 패드(130-2)가 각각 기판 베이스(110)의 가장자리를 따라서 1개씩이 배치된 것으로 도시되었으나 이에 한정되지 않으며, 일부 실시 예에서 제1 그루프 대프(130-1) 및 제2 그루브 패드(130-2)는 각각 기판 베이스(110)의 가장자리를 따라서, 기판 베이스(110)의 가장자리로부터 내측으로 2개 이상이 배치될 수도 있다.
인쇄회로기판(106d)에서 발생하는 스트레스가 내측보다 외측으로 갈수록 큰 경우, 기판 베이스(110)의 가장자리에 2개 이상의 환형 그루브(도 2b의 130G1 및 130G2 또는 도 2d의 130Ga1 및 130Ga2)를 가지는 제2 그루브 패드(130-2)를 배치하고, 제2 그루브 패드(130-2)보다 적은 개수의 환형 그루브(도 2a의 130G 또는 도 2c의 130Ga)를 가지는 제1 그루브 패드(130-1)를 제2 그루브 패드(130-1)보다 기판 베이스(110)의 내측에 배치하고, 제1 그루브 패드(130-1)보다 기판 베이스(110)의 내측에 평면 패드(130-N)를 배치하여, 스트레스에 기인하여 발생할 수 있는 제1 그루브 패드(130-1) 및 제2 그루브 패드(130-2) 각각과 연결 단자 사이의 접촉면에 형성되는 금속간 화합물에 손상이 발생하는 것을 방지할 수 있다.
도 6e를 참조하면, 인쇄회로기판(106e)은 기판 베이스(110) 및 기판 베이스(110)의 일면에 배치되는 복수의 패드(130-N, 130-3, 130-4)를 포함한다. 복수의 패드(130-N, 130-3, 130-4)는 평면 패드(130-N) 및 그루브 패드(130-3, 130-4)를 포함할 수 있다. 그루브 패드(130-3, 130-4)는 도 2a의 그루브 패드(130a)일 수 있다. 그루브 패드(130-3, 130-4)는 환형 그루브(130G3, 130G4)를 가질 수 있다. 평면 패드(130-N)에는 환형 그루브가 형성되지 않을 수 있다.
복수의 패드(130-N, 130-3, 130-4) 각각은 중심 부분에 연결 단자 접촉 영역(130R)을 가질 수 있다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 인쇄회로기판(106e)의 일면 상에는 연결 단자 접촉 영역(130R)를 노출시키고, 나머지 부분을 덮는 솔더 레지스트층이 형성될 수 있다.
그루브 패드(130-3, 130-4)는 기판 베이스(110)의 가장자리에 배치되고, 평면 패드(130-N)는 기판 베이스(110)의 내측에 배치될 수 있다. 즉, 평면 패드(130-N)는 그루브 패드(130-3, 130-4)보다 기판 베이스(110)의 가장자리로부터 내측에 배치될 수 있다.
그루브 패드(130-3, 130-4)의 환형 그루브(130G3, 130G4)는 연결 단자 접촉 영역(130R)의 주위의 일부분만을 포위할 수 있다. 그루브 패드(130-3, 130-4)의 환형 그루브(130G3, 130G4)는 평면 형상이 원호 형상일 수 있다. 그루브 패드(130-3, 130-4)의 환형 그루브(130G3, 130G4)는 인쇄회로기판(106e)의 가장자리 측에서 연결 단자 접촉 영역(130R)의 주위의 일부분만을 포위하도록 배치될 수 있다.
인쇄회로기판(106e)의 가장자리에서 발생하는 스트레스가 내측에서 발생하는 스트레스보다 큰 경우, 기판 베이스(110)의 가장자리에 환형 그루브(130G3, 130G4)가 배치되는 그루브 패드(130-3, 130-4)를 배치하여, 그루브 패드(130-3, 130-4)와 연결 단자 사이의 접촉면에 형성되는 금속간 화합물에 손상이 발생하는 것을 방지할 수 있다.
그루브 패드(130-3, 130-4)는 제3 그루브 패드(130-3)와 제4 그루브 패드(130-4)를 포함할 수 있다. 제3 그루브 패드(130-3)는 기판 베이스(110)의 모서리(corner)에 인접하게 배치될 수 있고, 제4 그루브 패드(130-4)는 기판 베이스(110)의 가장자리의 나머지 부분을 따라서 배치될 수 있다.
제3 그루브 패드(130-3)의 환형 그루브(130G3)는 제4 그루브 패드(130-4)의 환형 그루브(130G4)보다 연결 단자 접속 영역(130G)의 주위를 더 많이 포위할 수 있다. 일부 실시 예에서, 제3 그루브 패드(130-3)의 환형 그루브(130G3)는 연결 단자 접속 영역(130G)의 주위를 약 270ㅀ 포위하고, 제4 그루브 패드(130-4)의 환형 그루브(130G4)는 연결 단자 접속 영역(130G)의 주위를 약 180ㅀ 포위할 수 있으나, 이에 한정되지 않는다. 즉, 제3 그루브 패드(130-3)의 환형 그루브(130G3)와 제4 그루브 패드(130-4)의 환형 그루브(130G4)는 인쇄회로기판(106e)의 가장자리에서 발생하는 스트레스를 고려하여, 연결 단자 접속 영역(130G)의 주위를 포위하는 부분이 다르도록 형성될 수 있다.
도 6f를 참조하면, 인쇄회로기판(106f)은 기판 베이스(110) 및 기판 베이스(110)의 일면에 배치되는 복수의 패드(130-N, 130-3a, 130-4a)를 포함한다. 복수의 패드(130-N, 130-3a, 130-4a)는 평면 패드(130-N) 및 그루브 패드(130-3a, 130-4a)를 포함할 수 있다. 그루브 패드(130-3a, 130-4a)는 도 2c의 그루브 패드(130c)일 수 있다. 그루브 패드(130-3a, 130-4a)는 환형 그루브(130G3a, 130G4a)를 가질 수 있다. 평면 패드(130-N)에는 환형 그루브가 형성되지 않을 수 있다.
복수의 패드(130-N, 130-3a, 130-4a) 각각은 중심 부분에 연결 단자 접촉 영역(130R)을 가질 수 있다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 인쇄회로기판(106f)의 일면 상에는 연결 단자 접촉 영역(130R)를 노출시키고, 나머지 부분을 덮는 솔더 레지스트층이 형성될 수 있다.
그루브 패드(130-3a, 130-4a)는 기판 베이스(110)의 가장자리에 배치되고, 평면 패드(130-N)는 기판 베이스(110)의 내측에 배치될 수 있다. 즉, 평면 패드(130-N)는 그루브 패드(130-3a, 130-4a)보다 기판 베이스(110)의 가장자리로부터 내측에 배치될 수 있다.
그루브 패드(130-3a, 130-4a)의 환형 그루브(130G3a, 130G4a)는 연결 단자 접촉 영역(130R)의 주위의 일부분만을 포위할 수 있다. 평면적으로 그루브 패드(130-3a, 130-4a)의 환형 그루브(130G3a, 130G4a)의 내측 가장자리는 원호 형상일 수 있다. 그루브 패드(130-3a 130-4a)의 환형 그루브(130G3a, 130G4a)는 인쇄회로기판(106e)의 가장자리 측에서 연결 단자 접촉 영역(130R)의 주위의 일부분만을 포위하도록 배치될 수 있다.
인쇄회로기판(106f)의 가장자리에서 발생하는 스트레스가 내측에서 발생하는 스트레스보다 큰 경우, 기판 베이스(110)의 가장자리에 환형 그루브(130G3a, 130G4a)가 배치되는 그루브 패드(130-3a, 130-4a)를 배치하여, 그루브 패드(130-3a, 130-4a)와 연결 단자 사이의 접촉면에 형성되는 금속간 화합물에 손상이 발생하는 것을 방지할 수 있다.
그루브 패드(130-3a, 130-4a)는 제3 그루브 패드(130-3a)와 제4 그루브 패드(130-4a)를 포함할 수 있다. 제3 그루브 패드(130-3a)는 기판 베이스(110)의 모서리(corner)에 인접하게 배치될 수 있고, 제4 그루브 패드(130-4a)는 기판 베이스(110)의 가장자리의 나머지 부분을 따라서 배치될 수 있다.
제3 그루브 패드(130-3a)의 환형 그루브(130G3a)는 제4 그루브 패드(130-4a)의 환형 그루브(130G4a)보다 연결 단자 접속 영역(130Ga)의 주위를 더 많이 포위할 수 있다. 일부 실시 예에서, 제3 그루브 패드(130-3a)의 환형 그루브(130G3a)는 연결 단자 접속 영역(130G)의 주위를 약 270ㅀ 포위하고, 제4 그루브 패드(130-4a)의 환형 그루브(130G4a)는 연결 단자 접속 영역(130G)의 주위를 약 180ㅀ 포위할 수 있으나, 이에 한정되지 않는다. 즉, 제3 그루브 패드(130-3a)의 환형 그루브(130G3a)와 제4 그루브 패드(130-4a)의 환형 그루브(130G4a)는 인쇄회로기판(106f)의 가장자리에서 발생하는 스트레스를 고려하여, 연결 단자 접속 영역(130G)의 주위를 포위하는 부분이 다르도록 형성될 수 있다.
도 6a 내지 도 6f에서는 인쇄회로기판(106a, 106b, 106c, 106d, 106e, 106f)의 일면의 평면도만을 도시하였으나, 인쇄회로기판(106a, 106b, 106c, 106d, 106e, 106f)의 양면에 동일한 패드 배치가 이루어지거나, 인쇄회로기판의 양면에 발생할 수 있는 스트레스의 차이를 고려하여, 인쇄회로기판의 양면 각각에 도 6a 내지 도 6f에서 보인 인쇄회로기판(106a, 106b, 106c, 106d, 106e, 106f)의 일면의 패드 배치를 조합하는 것도 가능하다.
또는 일부 실시 예에서, 인쇄회로기판의 양면에 발생할 수 있는 스트레스의 차이를 고려하여, 인쇄회로기판의 양면 각각에 도 6a 내지 도 6f에서는 인쇄회로기판(106a, 106b, 106c, 106d, 106e, 106f)의 일면의 패드 배치와 도 3a 내지 도 3d에 보인 인쇄회로기판(100a, 100b, 100c, 100d)의 일면의 패드 배치를 조합하는 것 또한 가능하다.
도 7a는 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 단면도이고, 도 7b는 도 7a의 B 부분에 대한 확대 단면도이다.
도 7a 및 도 7b를 함께 참조하면, 반도체 패키지(1)는 인쇄회로기판(100a), 인쇄회로기판(100a)의 상면에 배치되는 복수의 그루브 패드(130a) 상에 각각 부착되는 칩 연결 단자(280)를 통하여 인쇄회로기판(100a)과 전기적으로 연결되는 반도체 칩(200), 인쇄회로기판(100a)의 하면에 배치되는 복수의 그루브 패드(130a) 상에 각각 부착되는 연결 단자(180)를 포함한다.
인쇄회로기판(100a)은 기판 베이스(110), 기판 베이스(110)의 상면 및 하면에 각각 배치되는 복수의 그루브 패드(130a) 및 기판 베이스의 상면 및 하면의 적어도 일부분을 덮는 솔더 레지스트층(140)을 포함할 수 있다. 복수의 그루브 패드(130a)들 사이에는 연결 배선(120)을 형성될 수 있다. 연결 배선(120)은 기판 베이스(110) 내를 통하여 상면의 그루브 패드(130a)와 하면의 그루브 패드(130a)를 연결할 수도 있으나, 일부 실시 예에서 연결 배선(120)은 기판 베이스(110)의 상면 또는 하면을 통하여 연장될 수도 있다.
그루브 패드(130a)는 기판 베이스(110)와 반대되는 측에 환형 그루브(130G)를 가진다. 환형 그루브(130G)는 그루브 패드(130a)의 측면으로부터 이격되도록, 그루브 패드(130a)의 측면으로부터 내측에 일정한 폭을 가지도록 형성될 수 있다. 평면적으로 환형 그루브(130G)는 내측 가장자리와 외측 가장자리가 모두 원 형상일 수 있다. 즉, 환형 그루브(130G)는 평면 형상이 링 형상일 수 있다. 즉, 환형 그루브(130G)는 평면 형상이 링 형상일 수 있다.
솔더 레지스트층(140)은 그루브 패드(130a)의 일부분을 덮어, 그루브 패드(130a) 중 솔더 레지스트층(140)에 의하여 덮이지 않고 노출되는 연결 단자 접촉 영역(130R)을 한정한다. 연결 단자 접촉 영역(130R)에는 칩 연결 단자(280) 또는 연결 단자(180)가 부착될 수 있다. 환형 그루브(130G)는 연결 단자 접촉 영역(130R)의 주위를 포위할 수 있다.
솔더 레지스트층(140)은 환형 그루브(130G)를 채울 수 있다. 따라서 환형 그루브(130G)는 솔더 레지스트층(140)에 의하여 덮여서 외부로 노출되지 않을 수 있다. 솔더 레지스트층(140)은 환형 그루브(130G)로부터 그루브 패드(130a)의 내측을 더 덮도록 형성될 수 있다. 따라서 연결 단자 접촉 영역(130R)은 환형 그루브(130G)와 이격될 수 있다.
칩 연결 단자(280) 또는 연결 단자(180)는 연결 단자 접촉 영역(130R)과 접할 수 있다. 칩 연결 단자(280) 또는 연결 단자(180)는 그루브 패드(130a)의 연결 단자 접촉 영역(130R)을 모두 덮을 수 있다. 연결 단자 접촉 영역(130R)은 환형 그루브(130G)와 이격되므로, 칩 연결 단자(280) 또는 연결 단자(180)는 솔더 레지스트층(140)을 사이에 두고 환형 그루브(130G)와 이격될 수 있다.
반도체 칩(200)은 활성면에 반도체 소자가 형성될 수 있다. 예를 들면, 반도체 칩(200)의 활성면은 인쇄회로기판(100a)을 향하고, 칩 연결 단자(280)는 솔더 볼 또는 범프일 수 있다.
반도체 칩(200)은 활성면 상에 연결 패드(210)가 형성될 수 있다. 칩 연결 단자(280)는 반도체 칩(200)의 연결 패드(210)와 인쇄회로기판(100a)의 그루브 패드(130a) 사이에 배치될 수 있다.
일부 실시 예에서, 반도체 칩(200)의 활성면은 인쇄회로기판(100a)의 반대측을 향하고, 칩 연결 단자(280)는 본딩 와이어일 수 있으며, 상기 본딩 와이어는 반도체 칩(200)의 연결 패드(210)와 인쇄회로기판(100a)의 그루브 패드(130a) 사이에 연결하도록 연장될 수 있다.
반도체 칩(200)은 예를 들면, 실리콘(Si, silicon)을 포함할 수 있다. 또는 반도체 칩(200)은 게르마늄(Ge, germanium)과 같은 반도체 원소, 또는 SiC (silicon carbide), GaAs(gallium arsenide), InAs (indium arsenide), 및 InP (indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 또는 반도체 칩(200)은 SOI (silicon on insulator) 구조를 가질 수 있다. 예를 들면, 반도체 칩(200)은 BOX 층(buried oxide layer)을 포함할 수 있다. 반도체 칩(200)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 반도체 칩(200)은 STI (shallow trench isolation) 구조와 같은 다양한 소자분리 구조를 가질 수 있다.
상기 반도체 소자는 시스템 LSI, 플래쉬 메모리, DRAM, SRAM, EEPROM, PRAM, MRAM, 또는 RRAM을 포함할 수 있다. 구체적으로, 상기 반도체 소자는 다양한 종류의 복수의 개별 소자 (individual devices)를 포함할 수 있다. 상기 복수의 개별 소자는 다양한 미세 전자 소자 (microelectronic devices), 예를 들면 CMOS 트랜지스터 (complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET (metal-oxide-semiconductor field effect transistor), 시스템 LSI (large scale integration), CIS (CMOS imaging sensor) 등과 같은 이미지 센서, MEMS (micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다. 상기 복수의 개별 소자는 상기 도전 영역에 전기적으로 연결될 수 있다. 상기 반도체 소자는 상기 복수의 개별 소자 중 적어도 2개, 또는 상기 복수의 개별 소자와 상기 도전 영역을 전기적으로 연결하는 도전성 배선 또는 도전성 플러그를 더 포함할 수 있다. 또한, 상기 복수의 개별 소자는 각각 절연막들에 의하여 이웃하는 다른 개별 소자들과 전기적으로 분리될 수 있다.
상기 반도체 소자는 상기 복수의 개별 소자들을 다른 배선들과 연결시키기 위한 다층의 배선 구조들을 포함하도록 형성될 수 있다. 상기 다층의 배선 구조는 금속 배선층 및 비어 플러그를 포함할 수 있다. 상기 금속 배선층 및 상기 비어 플러그는 배선용 배리어막 및 배선용 금속층으로 이루어질 수 있다. 상기 배선용 배리어막은 Ti, TiN, Ta, 또는 TaN 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 상기 배선용 금속층은 W, Al, 또는 Cu 중에서 선택되는 적어도 하나의 금속을 포함할 수 있다. 상기 금속 배선층 및 상기 비어 플러그는 서로 동일한 재료로 구성될 수 있다. 또는 상기 금속 배선층 및 상기 비어 플러그 중 적어도 일부가 서로 다른 재료를 포함하도록 구성될 수도 있다. 상기 금속 배선층 및/또는 상기 비어 플러그는 복수개가 다층 구조를 이룰 수 있다. 즉, 상기 배선 구조는 2개 이상의 상기 금속 배선층 또는 2개 이상의 상기 비어 플러그가 번갈아서 적층되는 다층 구조일 수 있다.
일부 실시 예에서, 반도체 칩(200)은 컨트롤러 칩, 비휘발성 메모리 칩, 휘발성 메모리 칩 및/또는 더미 칩일 수 있다.
상기 비휘발성 메모리 칩은 예를 들면, NAND 플래시 메모리, RRAM(Resistive Random Access Memory), MRAM(Magnetoresistive RAM), PRAM(Phase-change RAM) 또는 FRAM(Ferroelectric RAM)일 수 있다. 상기 비휘발성 메모리 칩은 하나의 비휘발성 메모리 칩 또는 적층된 복수의 비휘발성 메모리 칩을 포함하는 반도체 패키지일 수 있다.
상기 컨트롤러 칩은 호스트와 상기 비휘발성 메모리 칩 사이에 인터페이스 및/또는 프로토콜을 제공할 수 있다. 상기 컨트롤러 칩은 상기 비휘발성 메모리 칩과 호스트 사이의 인터페이스를 위하여 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI, 또는 PCIe(PCI Express)와 같은 표준 프토토콜을 제공할 수 있다. 또는 상기 컨트롤러 칩은 상기 비휘발성 메모리 칩을 위하여 웨어 레벨링(wear leveling), 가비지 콜렉션(Garbage Collection), 불량 블록 관리(bad block management) 및 에러 보정 부호(ECC, Error Correcting Code)를 수행할 수 있다.
상기 휘발성 메모리 칩은 예를 들면, DRAM(Dynamic RAM)과 같은 휘발성 메모리 반도체 칩일 수 있다. 상기 휘발성 메모리 칩은 데이터를 저장하거나, 캐시(cache)를 제공할 수 있다. 상기 휘발성 메모리 칩은 하나의 휘발성 메모리 칩 또는 적층된 복수의 휘발성 메모리 칩을 포함하는 반도체 패키지일 수 있다.
반도체 칩(200)은 인쇄회로기판(100a) 상에 복수개가 부착될 수 있다. 일부 실시 예에서 반도체 칩(200)은 복수개가 적층될 수 있다. 일부 실시 예에서, 반도체 칩(200)은 관통 전극을 통하여 전기적으로 연결되도록 적층된 복수 개일 수 있다.
인쇄회로기판(100a)의 상면 상에는, 인쇄회로기판(100a)의 상면의 적어도 일부분 및 반도체 칩(200)을 덮는 몰드층(300)이 형성될 수 있다. 몰드층(300)은 예를 들면, EMC(Epoxy Mold Compound)로 이루어질 수 있다. 일부 실시 예에서, 몰드층(300)은 반도체 칩(200)의 상면을 노출시킬 수 있다.
몰드층(300)은 예를 들면, 실리콘(Silicone) 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리(UV curable) 물질 등으로 형성될 수 있다. 몰드층(300)이 열경화성 물질의 경우, 페놀형(Phenol type), 산무수물형(Acid Anhydride type), 아민형(Amine type)의 경화제와 아크릴폴리머(Acrylic Polymer)의 첨가제를 포함할 수 있다.
일부 실시 예에서, 몰드층(300)은 레진으로 형성되되, 필러(filler)를 비교적 적게 함유할 수 있다. 일부 실시 예에서 몰드층(300)은 레진으로 형성되도, 상대적으로 적은 크기의 필러를 함유할 수 있다. 여기서, 필러는 실리카 필러일 수 있다.
일부 실시 예에서 반도체 칩(200)과 인쇄회로기판(100a) 사이의 몰드층(300)의 부분은 모세관 언더필 방법에 의하여 형성된 언더필층일 수 있다.
환형 그루브를 가지지 않은 패드에 연결 단자(180)가 부착된 경우, 스트레스 집중이 패드의 연결 단자 접촉 영역(130R)의 가장자리, 즉 패드와 연결 단자(180)의 접촉면의 가장자리에 생길 수 있고, 그 결과 패드와 연결 단자(180) 사이의 접촉면에 형성되는 금속간 화합물에 손상을 줄 수 있어, 연결 단자와 인쇄회로기판 사이의 전기적 연결의 신뢰성을 저하시킬 수 있다.
그러나, 환형 그루브(130G)를 가지는 그루브 패드(130a)에 연결 단자(180)가 부착된 경우, 스트레스 집중이 환형 그루브(130G)의 저면 모서리로 이동하므로, 그루브 패드(130a)와 연결 단자(180)의 접촉면에 형성되는 금속간 화합물에 손상을 주지 않아, 연결 단자(180)와 인쇄회로기판(100a) 사이의 전기적 연결이 신뢰성을 가질 수 있다. 특히, 환형 그루브(130G)의 저면 모서리 주변의 그루브 패드(130a)의 부분은 일체로 이루어진 금속 재료이므로, 스트레스 집중에 의하여 그루브 패드(130a)에 손상 또한 발생하지 않을 수 있다.
도 8a는 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 단면도이고, 도 8b는 도 8a의 C 부분에 대한 확대 단면도이다. 도 8a 및 도 8b에 대한 설명 중 도 7a 및 도 7b와 중복되는 내용은 생략될 수 있다.
도 8a 및 도 8b를 함께 참조하면, 반도체 패키지(2)는 인쇄회로기판(100b), 인쇄회로기판(100b)의 상면에 배치되는 복수의 그루브 패드(130b) 상에 각각 부착되는 칩 연결 단자(280)를 통하여 인쇄회로기판(100b)과 전기적으로 연결되는 반도체 칩(200), 인쇄회로기판(100b)의 하면에 배치되는 복수의 그루브 패드(130b) 상에 각각 부착되는 연결 단자(180)를 포함한다.
그루브 패드(130b)는 기판 베이스(110)와 반대되는 측에 환형 그루브(130G1, 130G2)를 가진다. 환형 그루브(130G1, 130G2)는 서로 이격되는 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)를 포함할 수 있다. 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)는 서로 동일한 깊이를 가질 수 있다. 제1 그루브(130G1) 및 제2 환형 그루브(130G2)는 그루브 패드(130b)의 측면으로부터 이격되도록, 그루브 패드(130b)의 측면으로부터 내측에 일정한 폭을 가지도록 형성될 수 있다. 평면적으로 제1 환형 그루브(130G1)와 제2 환형 그루브(130G2)는 내측 가장자리와 외측 가장자리가 모두 원 형상일 수 있다. 즉, 제1 환형 그루브(130G1)와 제2 환형 그루브(130G2)는 평면 형상이 각각 링 형상일 수 있다.
솔더 레지스트층(140)은 그루브 패드(130b)의 일부분을 덮어, 그루브 패드(130b) 중 솔더 레지스트층(140)에 의하여 덮이지 않고 노출되는 연결 단자 접촉 영역(130R)을 한정한다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 제1 환형 그루브(130G1)는 연결 단자 접촉 영역(130R)의 주위를 포위할 수 있고, 제2 환형 그루브(130G2)는 제1 환형 그루브(130G1)의 주위를 포위할 수 있다
솔더 레지스트층(140)은 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)를 채울 수 있다. 따라서 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)는 솔더 레지스트층(140)에 의하여 덮여서 외부로 노출되지 않을 수 있다. 솔더 레지스트층(140)은 제1 환형 그루브(130G1)로부터 그루브 패드(130b)의 내측을 더 덮도록 형성될 수 있다. 따라서 연결 단자 접촉 영역(130R)은 제1 환형 그루브(130G1) 및 제2 환형 그루브(130G2)와 이격될 수 있다.
도 9a는 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 단면도이고, 도 9b는 도 9a의 D 부분에 대한 확대 단면도이다. 도 9a 및 도 9b에 대한 설명 중 도 7a 내지 도 8b와 중복되는 내용은 생략될 수 있다.
도 9a 및 도 9b를 함께 참조하면, 반도체 패키지(3)는 인쇄회로기판(100c), 인쇄회로기판(100c)의 상면에 배치되는 복수의 그루브 패드(130c) 상에 각각 부착되는 칩 연결 단자(280)를 통하여 인쇄회로기판(100c)과 전기적으로 연결되는 반도체 칩(200), 인쇄회로기판(100c)의 하면에 배치되는 복수의 그루브 패드(130c) 상에 각각 부착되는 연결 단자(180)를 포함한다.
그루브 패드(130c)는 기판 베이스(110)와 반대되는 측에 환형 그루브(130Ga)를 가진다. 환형 그루브(130Ga)는 그루브 패드(130c)의 측면으로부터 내측으로 연장될 수 있다. 평면적으로 환형 그루브(130Ga)의 내측 가장자리는 원 형상이고, 외측 가장자리는 그루브 패드(130c)의 측면 가장자리와 동일한 형상, 예를 들면 사각형 형상을 가질 수 있다.
솔더 레지스트층(140)은 그루브 패드(130c)의 일부분을 덮어, 그루브 패드(130c) 중 솔더 레지스트층(140)에 의하여 덮이지 않고 노출되는 연결 단자 접촉 영역(130R)을 한정한다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 환형 그루브(130G)는 연결 단자 접촉 영역(130R)의 주위를 포위할 수 있다.
솔더 레지스트층(140)은 환형 그루브(130Ga)를 채울 수 있다. 따라서 환형 그루브(130Ga)는 솔더 레지스트층(140)에 의하여 덮여서 외부로 노출되지 않을 수 있다. 솔더 레지스트층(140)은 환형 그루브(130Ga)로부터 그루브 패드(130c)의 내측을 더 덮도록 형성될 수 있다. 따라서 연결 단자 접촉 영역(130R)은 환형 그루브(130Ga)와 이격될 수 있다.
도 10a는 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 단면도이고, 도 10b는 도 10a의 E 부분에 대한 확대 단면도이다. 도 10a 및 도 10b에 대한 설명 중 도 7a 내지 도 9b와 중복되는 내용은 생략될 수 있다.
도 10a 및 도 10b를 함께 참조하면, 반도체 패키지(4)는 인쇄회로기판(100d), 인쇄회로기판(100d)의 상면에 배치되는 복수의 그루브 패드(130d) 상에 각각 부착되는 칩 연결 단자(280)를 통하여 인쇄회로기판(100d)과 전기적으로 연결되는 반도체 칩(200), 인쇄회로기판(100d)의 하면에 배치되는 복수의 그루브 패드(130d) 상에 각각 부착되는 연결 단자(180)를 포함한다.
그루브 패드(130d)는 기판 베이스(110)와 반대되는 측에 환형 그루브(130G1a, 130G2a)를 가진다. 환형 그루브(130G1a, 130G2a)는 서로 연통되는 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)를 포함할 수 있다. 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)는 서로 다른 깊이를 가질 수 있다. 제2 환형 그루브(130G2a)의 깊이는 제1 환형 그루브(130G1a)의 깊이보다 더 큰 값을 가질 수 있다. 제2 환형 그루브(130Ga2)는 그루브 패드(130c)의 측면으로부터 내측으로 연장될 수 있다. 평면적으로 제2 환형 그루브(130G2a)의 내측 가장자리는 원 형상이고, 외측 가장자리는 그루브 패드(13dc)의 측면 가장자리와 동일한 형상, 예를 들면 사각형 형상을 가질 수 있다. 평면적으로 제1 환형 그루브(130G1a)는 내측 가장자리와 외측 가장자리가 모두 원 형상일 수 있다. 즉, 제1 환형 그루브(130G1a)는 평면 형상이 링 형상일 수 있다.
솔더 레지스트층(140)은 그루브 패드(130d)의 일부분을 덮어, 그루브 패드(130d) 중 솔더 레지스트층(140)에 의하여 덮이지 않고 노출되는 연결 단자 접촉 영역(130R)을 한정한다. 연결 단자 접촉 영역(130R)에는 연결 단자가 부착될 수 있다. 제1 환형 그루브(130G1a)는 연결 단자 접촉 영역(130R)의 주위를 포위할 수 있고, 제2 환형 그루브(130G2a)는 제1 환형 그루브(130G1a)의 주위를 포위할 수 있다.
솔더 레지스트층(140)은 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)를 채울 수 있다. 따라서 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)는 솔더 레지스트층(140)에 의하여 덮여서 외부로 노출되지 않을 수 있다. 솔더 레지스트층(140)은 제1 환형 그루브(130G1a)로부터 그루브 패드(130d)의 내측을 더 덮도록 형성될 수 있다. 따라서 연결 단자 접촉 영역(130R)은 제1 환형 그루브(130G1a) 및 제2 환형 그루브(130G2a)와 이격될 수 있다.
도 7a 내지 도 10b에서는 도 3a 내지 도 3d에 보인 인쇄회로기판(100a, 100b, 100c, 100d)을 가지는 반도체 패키지를 도시하였으나, 도 3a 내지 도 6f를 통하여 설명한 인쇄회로기판(100a, 100b, 100c, 100d, 102a, 102b, 104a, 104b, 104c, 104d, 106a, 106b, 106c, 106d, 106e, 106f) 또는 이들 각각의 일면의 패드 배치의 조합으로 이루어지는 인쇄회로기판을 가지는 반도체 패키지 또한 가능하다.
도 11은 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 단면도이다.
도 11을 참조하면, 반도체 패키지(5)는 인쇄회로기판(100a), 인쇄회로기판(100a)의 상면에 배치되는 복수의 그루브 패드(130a) 상에 각각 부착되는 칩 연결 단자(282, 284)를 통하여 인쇄회로기판(100a)과 전기적으로 연결되는 반도체 칩(200), 인쇄회로기판(100a)의 하면에 배치되는 복수의 그루브 패드(130a) 상에 각각 부착되는 연결 단자(180)를 포함한다.
도 7a에 보인 반도체 패키지(1)는 칩 연결 단자(280)가 솔더 볼 형태로 이루어나, 도 11에 보인 반도체 패키지(5)는 칩 연결 단자(282, 284)가 반도체 칩(200)의 연결 패드(210) 상에 형성된 구리 필라(Cu pillar, 282) 및 구리 필라(282)와 그루브 패드(130a) 사이에 배치되는 솔더층(284)으로 이루어진다는 점을 제외하고는 그 구성이 대부분 유사한 바, 자세한 설명은 생략하도록 한다.
또한 별도로 도시하지는 않았으나, 도 11에 보인 반도체 패키지(5)에 도 3a 내지 도 6f를 통하여 설명한 인쇄회로기판(100a, 100b, 100c, 100d, 102a, 102b, 104a, 104b, 104c, 104d, 106a, 106b, 106c, 106d, 106e, 106f) 또는 이들 각각의 일면의 패드 배치의 조합으로 이루어지는 인쇄회로기판를 적용하는 것 또한 가능하다.
도 12는 본 발명의 일 실시 예에 따른 전자 시스템의 요부를 나타내는 단면도이다.
도 12를 참조하면, 전자 시스템(10)은 메인 보드(500) 상에 부착되는 반도체 패키지(1)를 포함한다. 반도체 패키지(1)에 대한 설명은 도 7a 내지 도 11을 통하여 설명한 바, 자세한 설명은 생략하도록 한다. 특히, 도 12에서는 도 7a 및 도 7b에 보인 반도체 패키지(1)를 포함하는 전자 시스템(10)을 도시하였으나, 도 7a 내지 도 11에서 설명한 반도체 패키지(1, 2, 3, 4, 5) 및 이들의 변형, 또는 이들 중 적어도 2개의 반도체 패키지를 함께 포함하는 것 또한 가능하다.
메인 보드(500)는 메인 기판 베이스(510), 메인 기판 베이스(510)의 적어도 일면에 배치되는 복수의 메인 그루브 패드(530a) 및 메인 기판 베이스(510)의 적어도 일면의 적어도 일부분을 덮는 메인 솔더 레지스트층(540)을 포함한다. 일부 실시 예에서, 메인 보드(500)는 메인 기판 베이스(510) 내부 및/또는 적어도 일면에 형성되는 연결 배선(520)을 더 포함할 수 있다.
메인 보드(500)의 메인 그루브 패드(530a)와 인쇄회로기판(100a)의 그루브 패드(130a) 사이에는 연결 단자(180)가 배치되어, 반도체 패키지(1)와 메인 보드(500) 사이를 전기적으로 연결할 수 있다.
메인 보드(500)는 인쇄회로기판일 수 있으나, 이에 한정되지 않으며, 연결 단자와 전기적인 연결을 위한 패드를 가지는 모든 종류의 기판이 적용될 수 있다.
전자 시스템(10)은 연결 단자(180) 또는 칩 연결 단자(280)와 접하는 패드(130a, 530a) 중 스트레스가 발생할 수 있는 전부 또는 일부에 그루브 패드(130a) 및/또는 메인 그루브 패드(530a)를 적용하여, 전자 시스템(10)의 신뢰성을 향상시킬 수 있다.
도 12에는 모든 패드(130a, 530a)가 도 2a에 보인 그루브 패드(130a)와 동일한 형상을 가지는 것으로 도시하였으나, 전자 시스템(10)에 발생하는 스트레스를 고려하여, 도 1 내지 도 11에서 설명한 것과 같이, 다양한 형상과 배치를 가지는 패드를 적용할 수 있다.
도 13a 내지 도 13f는 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조 방법을 나타내는 단면도들이다.
도 13a를 참조하면, 상면 및 하면 상에 시드층(130S)이 형성되고, 내부에 연결 배선(120)을 가지는 베이스 기판(110)을 준비한다. 연결 배선(120)은 베이스 기판(110)에 습식 또는 건식 식각 방식을 사용하거나, 기계적 드릴링 또는 레이저 드릴링을 통하여 홀을 형성한 후에, 도금 공정을 통하여 형성할 수 있다. 레이저 드릴링은 예컨대, CO2 레이저, YAG 레이저, excimer 레이저 또는 Cu-vapour 레이저가 이용하거나 이들을 조합하여 하이브리드 형태로 이용할 수 있다.
일부 실시 예에서, 베이스 기판(110)의 상면 및/또는 하면 상에도 연결 배선이 형성될 수 있으나, 이는 후술하는 기본 패드(도 10e의 130I)를 형성하는 과정에서 함께 형성할 수 있음은 자명한 바, 별도의 도시 및 설명은 생략하도록 한다.
시드층(130S)은 베이스 기판(110) 상에 스퍼터링 방법 또는 라미네이팅 방법 등으로 형성할 수 있다. 일부 실시 예에서, 시드층(130S)은 구리 또는 구리 합금으로 이루어질 수 있다.
도 13b를 참조하면, 시드층(130S)이 형성된 베이스 기판(110)의 일부분을 덮는 마스크 패턴(400)을 형성한다. 마스크 패턴(400)은 시드층(130S)의 적어도 일부분을 노출시키는 노출 공간(450)을 가질 수 있다.
도 13c를 참조하면, 노출 공간(450)을 통하여 노출되는 시드층(130S) 상에 도금층(130P)을 형성한다. 도금층(130P)은 노출 공간(450)의 적어도 일부분을 채우도록 시드층(130S)의 표면을 덮도록 형성될 수 있다. 예를 들어 도금층(130P6)은 구리, 니켈, 스테인레스 스틸 또는 베릴륨구리(beryllium copper)로 이루어질 수 있다. 시드층(130S)과 도금층(130P)이 동일한 물질로 이루어지는 경우, 시드층(130S)과 도금층(130P)은 일체로 이루어져 구분이 되지 않을 수 있다.
도금층(130P)은 시드층(130S)을 시드(seed)로 하여 도금(plating)에 의하여 형성될 수 있다. 도금층(130P)은 이머젼 도금(immersion plating), 무전해 도금(electroless plating), 전기도금(electroplating) 또는 이들의 조합에 의하여 형성될 수 있다. 일부 실시 예에서 도금층(130P)은 첨가제(additive)를 함유한 도금액을 이용하여, 전류 밀도를 가하여 수행될 수 있다. 상기 첨가제는, 예를 들면, 도금층을 평활하게 해주는 평활제(leveler), 도금층의 입자를 미세화시켜주는 결정립 리파이너(grain refiner), 도금되는 동안 도금층 내의 응력을 완화시켜주는 스트레스 감소제(stress reducer), 및 도금원소들이 음극(cathode) 표면에 잘 달라붙도록 해주는 웨팅제(wetting agent) 중 적어도 하나일 수 있다.
도 13d를 참조하면, 마스크 패턴(도 13c의 400)을 제거한다. 마스크 패턴(400)을 제거하기 위하여 애싱(ashing) 및 스트립(strip) 공정을 이용할 수 있다.
도 13e를 참조하면, 마스크 패턴(도 13c의 400)이 제거되어 노출된 시드층(도 13d의 130S)의 부분을 제거하여, 기판 베이스(110)의 일부분이 노출되도록 하여, 기본 패드(130I)를 형성한다. 시드층(130S)을 제거하는 과정에서, 도금층(도 13d의 130P)의 일부분도 함께 제거될 수 있다. 시드층(130S)을 제거하기 위하여 화학적 식각 방법이 이용될 수 있다. 시드층(130S)을 제거하기 위한 화학적 식각 방법에는 예를 들면, ferric chloride, hydrogen peroxide/sulphuric acid, chromic-sulphuric acid, cupric chloride, ammonium persulphate, alkaline ammoniacal/ammonium Chloride 등의 식각액이 사용될 수 있다.
도 13f를 참조하면, 레이저 가공(LP)을 통하여 환형 그루브(130G)를 가지는 그루브 패드(130a)를 형성한다. 레이저 가공(LP)은 예컨대, CO2 레이저, YAG 레이저, excimer 레이저 또는 Cu-vapour 레이저가 이용하거나 이들을 조합하여 하이브리드 형태로 이용할 수 있다.
이후, 도 2a에 보인 환형 그루브(130G)를 채우는 솔더 레지스트층(140)을 형성하여 인쇄회로기판을 형성할 수 있다.
도 13a 내지 도 13f에서는 도 2a에 보인 그루브 패드(130a)를 가지는 인쇄회로기판을 제조하는 방법을 설명하였으나, 도 2b 내지 도 2d에서 보인 그루브 패드(130b, 130c, 130d)를 가지는 인쇄회로기판 또한 동일한 방법에 의하여 제조할 수 있음은 자명한 바, 자세한 설명은 생략하도록 한다.
또한 기본 패드(130I)에 레이저 가공(LP)을 가하지 않은 경우, 도 4a 등에서 도시한 평면 패드(130-N)가 될 수 있다.
도 14a 및 도 14b는 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조 방법을 나타내는 단면도들이다. 구체적으로 도 14a 및 도 14b는 도 13e 이후의 과정을 나타내는 바, 도 13a 내지 도 13f와 중복되는 설명은 생략하도록 한다.
도 14a를 참조하면, 기본 패드(130I)의 일부분을 노출시키는 관통 그루브(460)를 가지는 마스크층(410)을 형성한다.
도 14b를 참조하면, 마스크층(410)을 식각 마스크로 사용하여, 관통 그루브(460)를 통하여 노출되는 기본 패드(도 14a의 130I)의 일부분을 제거하여 환형 그루브(130G)를 가지는 그루브 패드(130a)를 형성한다.
환형 그루브(130G)를 형성하기 위하여 화학적 식각 방법이 이용될 수 있다. 환형 그루브(130G)를 형성하기 위한 화학적 식각 방법에는 예를 들면, ferric chloride, hydrogen peroxide/sulphuric acid, chromic-sulphuric acid, cupric chloride, ammonium persulphate, alkaline ammoniacal/ammonium Chloride 등의 식각액이 사용될 수 있다.
이후, 도 2a에 보인 환형 그루브(130G)를 채우는 솔더 레지스트층(140)을 형성하여 인쇄회로기판을 형성할 수 있다.
도 14a 및 도 14b에서는 도 2a에 보인 그루브 패드(130a)를 가지는 인쇄회로기판을 제조하는 방법을 설명하였으나, 도 2b 내지 도 2d에서 보인 그루브 패드(130b, 130c, 130d)를 가지는 인쇄회로기판 또한 동일한 방법에 의하여 제조할 수 있음은 자명한 바, 자세한 설명은 생략하도록 한다. 예를 들면, 도 2d에 보인 그루브 패드(130d)를 가지는 인쇄회로기판은 제1 환형 그루브(130G1a)와 제2 환형 그루브(130G2a)를 형성하기 위하여 2번의 화학적 식각 방법이 이용될 수 있다.
도 15a 내지 도 15c는 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조 방법을 나타내는 단면도들이다. 도 15a 내지 도 15c는 도 13a 이후의 과정을 나타내는 바, 도 13a 내지 도 13f와 중복되는 설명은 생략하도록 한다.
도 15a를 참조하면, 시드층(130S)이 형성된 베이스 기판(110)의 일부분을 덮는 제1 마스크 패턴(402)을 형성한다. 제1 마스크 패턴(402)은 시드층(130S)의 적어도 일부분을 노출시키는 제1 노출 공간(452)을 가질 수 있다.
이후, 제1 노출 공간(452)을 통하여 노출되는 시드층(130S) 상에 제1 도금층(130P1)을 형성한다. 제1 도금층(130P1)은 제1 노출 공간(452)의 적어도 일부분을 채우도록 시드층(130S)의 표면을 덮도록 형성될 수 있다. 제1 도금층(130P1)은 도 13c에서 보인 도금층(130P)보다는 낮은 두께를 가지도록 형성할 수 있다.
제1 도금층(130P1)은 시드층(130S)을 시드(seed)로 하여 도금(plating)에 의하여 형성될 수 있다. 제1 도금층(130P1)은 이머젼 도금(immersion plating), 무전해 도금(electroless plating), 전기도금(electroplating) 또는 이들의 조합에 의하여 형성될 수 있다.
도 15b를 참조하면, 제1 마스크 패턴(도 15a의 402)을 제거한 후, 제1 마스크 패턴(도 15a의 402)이 제거되어 노출된 시드층(도 15a의 130S)의 부분을 제거하여, 기판 베이스(110)의 일부분이 노출되도록 하여, 기본 패드(130Ia)를 형성한다. 시드층(130S)을 제거하는 과정에서, 제1 도금층(도 15a의 130P1)의 일부분도 함께 제거될 수 있다.
시드층(130S)을 제거하기 위하여 화학적 식각 방법이 이용될 수 있다. 시드층(130S)을 제거하기 위한 화학적 식각 방법에는 예를 들면, ferric chloride, hydrogen peroxide/sulphuric acid, chromic-sulphuric acid, cupric chloride, ammonium persulphate, alkaline ammoniacal/ammonium Chloride 등의 식각액이 사용될 수 있다. 제1 마스크 패턴(402)을 제거하기 위하여 애싱(ashing) 및 스트립(strip) 공정을 이용할 수 있다.
이후, 기본 패드(130Ia)가 형성된 베이스 기판(110)의 일부분을 덮는 제2 마스크 패턴(412)을 형성한다. 제2 마스크 패턴(412)은 기본 패드(130Ia)의 적어도 일부분을 노출시키는 제2 노출 공간(462)을 가질 수 있다.
도 15c를 참조하면, 제2 노출 공간(462)을 통하여 노출되는 기본 패드(130Ia) 상에 제2 도금층(130P2)을 형성하여, 환형 그루브(130G)를 가지는 그루브 패드(130a)를 형성한다. 제2 도금층(130P2)은 제2 노출 공간(462)의 적어도 일부분을 채우도록 기본 패드(130Ia)의 표면을 덮도록 형성될 수 있다.
제2 도금층(130P2)은 기본 패드(130Ia)를 시드(seed)로 하여 도금(plating)에 의하여 형성될 수 있다. 제2 도금층(130P2)은 이머젼 도금(immersion plating), 무전해 도금(electroless plating), 전기도금(electroplating) 또는 이들의 조합에 의하여 형성될 수 있다. 기본 패드(130Ia)와 제2 도금층(130P2)이 동일한 물질로 이루어지는 경우, 기본 패드(130Ia)와 제2 도금층(130P2)은 일체로 이루어져 구분이 되지 않을 수 있다.
그루브 패드(130a)는 기본 패드(130Ia)의 표면의 일부분을 덮는 제2 마스크 패턴(412)의 일부분에 대응되는 환형 그루브(130G)를 가질 수 있다.
이후 제2 마스크 패턴(412)을 제거하고, 도 2a에 보인 환형 그루브(130G)를 채우는 솔더 레지스트층(140)을 형성하여 인쇄회로기판을 형성할 수 있다.
만일 기본 패드(130Ia)의 표면의 덮는 제1 마스크 패턴(412)의 부분이 없는 경우, 도 4a 등에서 도시한 평면 패드(130-N)를 함께 형성할 수 있다.
도 15a 내지 도 15c에서는 도 2a에 보인 그루브 패드(130a)를 가지는 인쇄회로기판을 제조하는 방법을 설명하였으나, 도 2b 내지 도 2d에서 보인 그루브 패드(130b, 130c, 130d)를 가지는 인쇄회로기판 또한 동일한 방법에 의하여 제조할 수 있음은 자명한 바, 자세한 설명은 생략하도록 한다. 예를 들면, 도 2d에 보인 제1 환형 그루브(130G1a)와 제2 환형 그루브(130G2a)를 가지는 그루브 패드(130d)를 포함하는 인쇄회로기판은 3번의 도금을 통하여 제1 내지 제3 도금층을 형성하여 그루브 패드(130d)를 형성할 수 있다.
도 16은 본 발명의 실시 예들에 의한 시스템을 나타내는 구성도이다.
도 16을 참조하면, 시스템(1000)은 제어기(1010), 입/출력 장치(1020), 기억 장치(1030), 및 인터페이스(1040)를 포함한다. 시스템(1000)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 일부 실시 예에서, 모바일 시스템은 PDA, 휴대용 컴퓨터 (portable computer), 웹 타블렛 (web tablet), 무선 폰 (wireless phone), 모바일 폰 (mobile phone), 디지털 뮤직 플레이어 (digital music player) 또는 메모리 카드 (memory card)이다. 시스템(1000)은 본 발명의 기술적 사상에 의한 실시 예들에 따른 인쇄회로기판 및/또는 반도체 패키지를 포함한다. 예를 들면, 시스템(1000)은 도 1 내지 도 15c를 참조하여 설명한 인쇄회로기판들(100, 100a, 100b, 100c, 100d, 102a, 102b, 104a, 104b, 106a, 106b, 106c, 106d, 106e, 106f) 및/또는 반도체 패키지들(1, 2, 3, 4, 5) 중 적어도 하나를 포함할 수 있다.
제어기(1010)는 시스템(1000)에서의 실행 프로그램을 제어하기 위한 것으로, 마이크로프로세서 (microprocessor), 디지털 신호 처리기 (digital signal processor), 마이크로콘트롤러 (microcontroller), 또는 이와 유사한 장치로 이루어질 수 있다. 예를 들면, 제어기(1010)는 예를 들면, 시스템(1000)은 도 1 내지 도 15c를 참조하여 설명한 인쇄회로기판들(100, 100a, 100b, 100c, 100d, 102a, 102b, 104a, 104b, 106a, 106b, 106c, 106d, 106e, 106f) 및/또는 반도체 패키지들(1, 2, 3, 4, 5) 중 적어도 하나를 포함할 수 있다.
입/출력 장치(1020)는 시스템(1000)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(1000)은 입/출력 장치(1020)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되고, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(1020)는, 예를 들면 키패드 (keypad), 키보드 (keyboard), 또는 표시장치 (display)일 수 있다.
기억 장치(1030)는 제어기(1010)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 제어기(1010)에서 처리된 데이터를 저장할 수 있다. 예를 들면, 기억장치(1030)는 예를 들면, 시스템(1000)은 도 1 내지 도 15c를 참조하여 설명한 인쇄회로기판들(100, 100a, 100b, 100c, 100d, 102a, 102b, 104a, 104b, 106a, 106b, 106c, 106d, 106e, 106f) 및/또는 반도체 패키지들(1, 2, 3, 4, 5) 중 적어도 하나를 포함할 수 있다.
인터페이스(1040)는 시스템(1000)과 외부의 다른 장치 사이의 데이터 전송 통로일 수 있다. 제어기(1010), 입/출력 장치(1020), 기억 장치(1030), 및 인터페이스(1040)는 버스(1050)를 통해 서로 통신할 수 있다. 시스템(1000)은 모바일 폰 (mobile phone), MP3 플레이어, 네비게이션 (navigation), 휴대용 멀티미디어 재생기 (portable multimedia player, PMP), 고상 디스크 (solid state disk; SSD), 또는 가전 제품 (household appliances)에 이용될 수 있다.
따라서, 본 발명의 실시 예에 따른 시스템(1000)은, 시스템(1000) 내부의 연결 단자들의 전기적 연결이 신뢰성을 가지므로, 신뢰성을 가지고 동작이 가능하다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
1, 2, 3, 4, 5 : 반도체 패키지, 10 : 전자 시스템, 100, 100a, 100b, 100c, 100d, 102a, 102b, 104a, 104b, 106a, 106b, 106c, 106d, 106e, 106f : 인쇄회로기판, 130a, 130b, 130c, 130d : 그루브 패드, 130G, 130Ga : 환형 그루브, 130G1, 130G1a : 제1 환형 그루브, 130G2, 130G2a : 제4 환형 그루브, 140 : 솔더 레지스트층

Claims (10)

  1. 기판 베이스;
    상기 기판 베이스의 상면 및 하면에 각각 배치되며, 상기 기판 베이스의 상면 또는 하면과 평행하고 상기 기판 베이스를 향하는 제1 면, 상기 제1 면에 반대되는 제2 면, 및 상기 제1 면과 상기 제2 면을 연장하는 측면을 각각 포함하는 복수의 패드; 및
    상기 기판 베이스의 상면 및 하면의 적어도 일부분을 덮는 솔더 레지스트층;을 포함하며,
    상기 복수의 패드 중 적어도 일부개들은 상기 측면으로부터 이격되는 상기 제2 면의 부분에 적어도 하나의 환형 그루브(annular groove)를 가지는 그루브 패드들이고,
    상기 그루브 패드들은, 하나의 상기 환형 그루브를 가지는 제1 그루브 패드 및 2개의 상기 환형 그루브를 가지는 제2 그루브 패드로 이루어지며, 상기 제1 그루브 패드는 상기 제2 그루브 패드보다 상기 기판 베이스의 가장자리로부터 내측에 배치되고,
    상기 솔더 레지스트층은, 상기 제1 그루브 패드의 하나의 상기 환형 그루브 및 상기 제2 그루브 패드의 2개의 상기 환형 그루브를 모두 채우도록, 상기 그루브 패드들 각각의 일부분을 덮어 상기 그루브 패드 각각에 상기 적어도 하나의 환형 그루브와 이격되는 연결 단자 접촉 영역을 한정하고,
    상기 그루브 패드들 각각의 상기 측면으로부터 연장하는 상기 제1 면의 부분과 상기 적어도 하나의 환형 그루브 하측에 위치하는 상기 제1 면의 다른 부분은 동일 평면에 위치하고, 상기 그루브 패드들 각각의 상기 연결 단자 접촉 영역에서 상기 제2 면의 부분은 상기 기판 베이스의 상면 또는 하면과 평행한 인쇄회로기판.
  2. 제1 항에 있어서,
    상기 솔더 레지스트층는 상기 적어도 하나의 환형 그루브를 채우는 것을 특징으로 하는 인쇄회로기판.
  3. 제1 항에 있어서,
    상기 솔더 레지스트층은 상기 복수의 패드 각각의 일부분을 덮어, 상기 복수의 패드 각각에 상기 연결 단자 접촉 영역을 한정하는 것을 특징으로 하는 인쇄회로기판.
  4. 제1 항에 있어서,
    상기 그루브 패드들 중 적어도 일부는 서로 이격되며 서로 동일한 깊이를 가지는 적어도 2개의 상기 환형 그루브를 가지는 것을 특징으로 하는 인쇄회로기판.
  5. 제1 항에 있어서,
    상기 그루브 패드들 중 적어도 일부는 서로 연통되며 서로 다른 깊이를 가지는 적어도 2개의 상기 환형 그루브를 가지는 것을 특징으로 하는 인쇄회로기판.
  6. 제1 항에 있어서,
    상기 복수의 패드 중 나머지는 상기 제2 면이 모두 상기 기판 베이스의 상면 또는 하면과 평행한 평면 패드들이며,
    상기 평면 패드들은, 상기 그루브 패드들보다 상기 기판 베이스의 가장자리로부터 내측에 배치되는 것을 특징으로 하는 인쇄회로기판.
  7. 제1 항에 있어서,
    상기 그루브 패드는, 하나의 상기 환형 그루브를 가지는 제1 그루브 패드 및 2개의 상기 환형 그루브 패드를 가지는 제2 그루브 패드로 이루어지며,
    상기 제1 그루브 패드는 상기 제2 그루브 패드보다 상기 기판 베이스의 가장자리로부터 내측에 배치되는 것을 특징으로 하는 인쇄회로기판.
  8. 기판 베이스, 상기 기판 베이스의 상면 및 하면에 각각 배치되며, 상기 기판 베이스의 상면 또는 하면과 평행하고 상기 기판 베이스를 향하는 제1 면, 상기 제1 면에 반대되는 제2 면, 및 상기 제1 면과 상기 제2 면을 연장하는 측면을 각각 포함하는 복수의 패드, 및 상기 기판 베이스의 하면의 적어도 일부분을 덮는 솔더 레지스트층을 포함하는 인쇄회로기판;
    상기 기판 베이스의 상면에 배치되는 상기 복수의 패드와 전기적으로 연결되는 반도체 칩;
    상기 기판 베이스의 하면에 배치되는 상기 복수의 패드의 상기 제1 면 상에 부착되는 복수의 연결 단자;를 포함하되,
    상기 복수의 패드 중 상기 기판 베이스의 하면에 배치되는 적어도 일부개들은 상기 측면으로부터 이격되는 상기 제2 면의 부분에 적어도 하나의 환형 그루브를 가지는 그루브 패드들이고,
    상기 그루브 패드들은, 하나의 상기 환형 그루브를 가지는 제1 그루브 패드 및 2개의 상기 환형 그루브를 가지는 제2 그루브 패드로 이루어지며, 상기 제1 그루브 패드는 상기 제2 그루브 패드보다 상기 기판 베이스의 가장자리로부터 내측에 배치되고,
    상기 솔더 레지스트층은, 상기 제1 그루브 패드의 하나의 상기 환형 그루브 및 상기 제2 그루브 패드의 2개의 상기 환형 그루브를 모두 채우도록, 상기 그루브 패드들 각각의 일부분을 덮어 상기 그루브 패드 각각에 상기 적어도 하나의 환형 그루브와 이격되며 복수의 연결 단자 각각이 접촉되는 연결 단자 접촉 영역을 한정하고,
    상기 그루브 패드들 각각의 상기 측면으로부터 연장하는 상기 제1 면의 부분과 상기 적어도 하나의 환형 그루브 하측에 위치하는 상기 제1 면의 다른 부분은 동일 평면에 위치하고, 상기 그루브 패드들 각각의 상기 연결 단자 접촉 영역에서 상기 제2 면의 부분은 상기 기판 베이스의 하면과 평행한 반도체 패키지.
  9. 제8 항에 있어서,
    상기 복수의 패드 중 상기 기판 베이스의 하면에 배치되는 나머지는 상기 제2 면이 모두 상기 기판 베이스의 하면과 평행한 평면 패드들이며,
    상기 평면 패드들은, 상기 그루브 패드들보다 상기 기판 베이스의 가장자리로부터 내측에 배치되는 것을 특징으로 하는 반도체 패키지.
  10. 제9 항에 있어서,
    상기 그루브 패드 상에 부착되는 상기 연결 단자는, 상기 솔더 레지스트층를 사이에 두고 상기 적어도 하나의 환형 그루브와 이격되는 것을 특징으로 하는 반도체 패키지.
KR1020160033997A 2016-03-22 2016-03-22 인쇄회로기판 및 이를 가지는 반도체 패키지 KR102493465B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160033997A KR102493465B1 (ko) 2016-03-22 2016-03-22 인쇄회로기판 및 이를 가지는 반도체 패키지
US15/465,574 US10448508B2 (en) 2016-03-22 2017-03-21 Printed circuit board and semiconductor package including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160033997A KR102493465B1 (ko) 2016-03-22 2016-03-22 인쇄회로기판 및 이를 가지는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20170109865A KR20170109865A (ko) 2017-10-10
KR102493465B1 true KR102493465B1 (ko) 2023-01-30

Family

ID=59898383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160033997A KR102493465B1 (ko) 2016-03-22 2016-03-22 인쇄회로기판 및 이를 가지는 반도체 패키지

Country Status (2)

Country Link
US (1) US10448508B2 (ko)
KR (1) KR102493465B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6696567B2 (ja) * 2016-05-16 2020-05-20 株式会社村田製作所 セラミック電子部品
US11476174B2 (en) * 2018-10-31 2022-10-18 Intel Corporation Solder mask design for delamination prevention
US20200402913A1 (en) * 2019-06-19 2020-12-24 Invensas Corporation Connecting multiple chips using an interconnect device
US11804469B2 (en) 2020-05-07 2023-10-31 Invensas Llc Active bridging apparatus
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
KR20220081020A (ko) * 2020-12-08 2022-06-15 삼성전기주식회사 인쇄회로기판
US11751334B2 (en) * 2021-10-22 2023-09-05 Nanya Technology Corporation Semiconductor device with interface structure and method for fabricating the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002172A (en) 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US6387734B1 (en) * 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
US6306750B1 (en) 2000-01-18 2001-10-23 Taiwan Semiconductor Manufacturing Company Bonding pad structure to prevent inter-metal dielectric cracking and to improve bondability
JP2004172416A (ja) 2002-11-20 2004-06-17 Kyocera Corp 半田バンプ付き配線基板およびその製造方法
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
TWI222192B (en) 2003-09-04 2004-10-11 Advanced Semiconductor Eng Substrate with net structure
KR100699892B1 (ko) 2006-01-20 2007-03-28 삼성전자주식회사 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판
KR100782485B1 (ko) 2006-08-18 2007-12-05 삼성전자주식회사 알루미늄 및 구리 배선들을 전기적으로 접속시키는구조체들 및 그의 형성방법들
KR101120285B1 (ko) 2007-07-30 2012-03-07 엔엑스피 비 브이 스트레스 완충 반도체 부품 및 그의 제조 방법
KR101351188B1 (ko) 2008-02-29 2014-01-14 삼성테크윈 주식회사 볼 그리드 어레이 패키지용 인쇄회로기판 및 그 제조 방법
KR20090108954A (ko) 2008-04-14 2009-10-19 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP4803844B2 (ja) * 2008-10-21 2011-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
KR101009187B1 (ko) 2008-11-27 2011-01-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102045939B (zh) * 2009-10-19 2014-04-30 巨擘科技股份有限公司 柔性多层基板的金属层结构及其制造方法
TWI414044B (zh) * 2009-12-29 2013-11-01 Advanced Semiconductor Eng 半導體製程、半導體元件及具有半導體元件之封裝結構
CN103460818B (zh) * 2011-03-25 2017-08-04 株式会社村田制作所 陶瓷多层基板
KR20140003152A (ko) 2012-06-29 2014-01-09 (주)제이케이씨코리아 솔더 볼 가이드 필름 및 이의 제조 방법
KR20140081433A (ko) 2012-12-21 2014-07-01 삼성전기주식회사 인쇄회로기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20170280560A1 (en) 2017-09-28
KR20170109865A (ko) 2017-10-10
US10448508B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
KR102493465B1 (ko) 인쇄회로기판 및 이를 가지는 반도체 패키지
JP4934053B2 (ja) 半導体装置およびその製造方法
US9899249B2 (en) Fabrication method of coreless packaging substrate
US9806050B2 (en) Method of fabricating package structure
KR102055361B1 (ko) 반도체 패키지
JP5470510B2 (ja) 埋め込まれた導電性ポストを備える半導体パッケージ
US9368456B2 (en) Semiconductor package having EMI shielding and method of fabricating the same
US10134664B2 (en) Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
JP2012109572A (ja) 半導体パッケージ、半導体モジュール、電子装置、及び半導体パッケージの製造方法
CN104218024A (zh) 具有分层互连结构的桥互连
JP2012142572A (ja) 半導体パッケージ及びその製造方法
US9748193B2 (en) Printed circuit board and semiconductor package using the same
KR102462505B1 (ko) 인쇄회로기판 및 반도체 패키지
US9338900B2 (en) Interposer substrate and method of fabricating the same
US9252139B2 (en) Stacked semiconductor package and method for manufacturing the same
US20190027378A1 (en) Methods of fabricating package substrates having embedded circuit patterns
KR101959864B1 (ko) 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법
KR20230009334A (ko) 딥 캐비티 구조의 다층 인쇄회로기판 제조 방법
US9502267B1 (en) Integrated circuit packaging system with support structure and method of manufacture thereof
KR20130044050A (ko) 반도체 패키지 및 적층 반도체 패키지
KR101966317B1 (ko) 인쇄회로기판의 제조방법
CN114649290A (zh) 用于提高金属限定的焊盘的可靠性性能的新颖lga架构
CN115547972A (zh) 包括通气孔的封装基板和半导体封装
KR20240025210A (ko) 회로 기판 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant