KR20130028583A

KR20130028583A - 회로기판의 제조방법 및 회로기판

Info

Publication number: KR20130028583A
Application number: KR1020110092234A
Authority: KR
Inventors: 권순철; 이상민
Original assignee: 삼성테크윈 주식회사
Priority date: 2011-09-09
Filing date: 2011-09-09
Publication date: 2013-03-19

Abstract

본 발명은 도전성 기판의 일면에 상기 도전성 기판의 일부를 제거한 제1회로패턴을 형성하는 단계; 상기 제1회로패턴의 상기 도전성 기판의 일부가 제거된 부분에 절연물질을 매립하여 제1절연층을 형성하며, 여기서 상기 제1절연층의 외면은 상기 제1회로패턴의 외면과 실질적으로 편평하도록 상기 절연물질이 매립되는 단계; 상기 제1회로패턴이 형성된 상기 일면에 대향하는 타면의 상기 도전성 기판의 일부를 제거하여 돌출된 범프를 형성하는 단계; 및 상기 범프를 형성하기 위해 상기 도전성 기판의 일부가 제거된 부분에 제2절연층을 형성하며, 여기서 상기 제2절연층의 외면은 상기 범프의 외면과 실질적으로 편평하도록 형성되는 단계; 를 포함하는 회로기판의 제조방법을 포함한다.

Description

회로기판의 제조방법 및 회로기판 {Method of manufacturing circuit board and circuit board prepared by the same}

본 발명은 회로기판의 제조방법 및 회로기판에 관한 것으로, 보다 상세하게는 회로패턴의 에칭 불량이 제거된 회로기판의 제조방법 및 회로기판에 관한 것이다.

최근 들어 전자 기기의 부품 크기가 더욱 작아지고, 소비자들이 하나의 제품이 여러 가지 기능을 갖추는 것을 선호함으로 인해 부품의 개수가 증가하고 있다. 이로 인해 회로기판에 많은 수의 전자 부품을 고밀도로 실장하기 위한 기술이 요구되고 있다. 다층 회로기판(multi-layer circuit board)은 복수 개의 기판이 다층식으로 적층되어 이루어져 전자 부품이 실장되는 전자 기기의 구성요소이다. 다층 회로기판은 단면 또는 양면 기판에 비하여 전기적으로 많은 복잡한 기능을 수행할 수 있으며, 전자 부품의 고밀도 실장을 가능하게 하므로 각종 전자 기기에 널리 이용되고 있다.

다층 회로기판은, 각각의 층을 이루는 기판들에 부품들을 전기적으로 연결하기 위한 배선을 형성하고, 복수 개의 기판들을 적층한 후, 각각의 층을 전기적으로 연결시키기 위한 홀을 천공하고, 홀을 도금하거나 홀에 도전성 페이스트를 충전하는 등의 방법으로 제조된다.이렇게 다층 회로기판을 제조하는 경우, 기판의 두께가 두꺼워지게 되어 초박막 다층 회로기판을 제조할 수 없는 문제점이 있다.

또한, 다층 회로기판에는 범프 및 미세회로패턴을 포함하게 되는데, 종종 미세회로패턴을 형성할 때 에칭 불량이 발생하여 원하는 패턴을 얻기 어려운 문제가 있다.

본 발명의 일실시예는 회로패턴의 에칭 불량이 제거된 회로기판의 제조방법 및 회로기판을 제공하는 것을 목적으로 한다.

상기와 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 도전성 기판의 일면에 상기 도전성 기판의 일부를 제거한 제1회로패턴을 형성하는 단계; 상기 제1회로패턴의 상기 도전성 기판의 일부가 제거된 부분에 절연물질을 매립하여 제1절연층을 형성하며, 여기서 상기 제1절연층의 외면은 상기 제1회로패턴의 외면과 실질적으로 편평하도록 상기 절연물질이 매립되는 단계; 상기 제1회로패턴이 형성된 상기 일면에 대향하는 타면의 상기 도전성 기판의 일부를 제거하여 돌출된 범프를 형성하는 단계; 및 상기 범프를 형성하기 위해 상기 도전성 기판의 일부가 제거된 부분에 제2절연층을 형성하며, 여기서 상기 제2절연층의 외면은 상기 범프의 외면과 실질적으로 편평하도록 형성되는 단계; 를 포함하는 회로기판의 제조방법을 제공한다.

본 발명의 다른 특징에 따르면, 상기 절연물질은 액상의 레진 또는 액상의 솔더레지스트이다.

본 발명의 다른 특징에 따르면, 상기 제2절연층은 상기 액상의 레진과 동일하거나 상기 액상의 레진보다 점도가 큰 레진 또는 프리프레그를 이용하여 형성된다.

본 발명의 다른 특징에 따르면, 상기 제1회로패턴을 형성하는 단계는, 상기 도전성 기판의 일면에 감광성레지스트로 개구를 포함하는 제1예비패턴을 형성하는 단계; 상기 제1예비패턴의 개구에 식각액을 공급하여 상기 도전성 기판의 일부를 제거함으로써 상기 제1회로패턴을 형성하는 단계; 및 상기 제1예비패턴을 제거하는 단계; 를 포함한다.

본 발명의 다른 특징에 따르면, 상기 범프를 형성하는 단계는, 상기 도전성 기판의 타면에 감광성레지스트로 개구를 포함하는 제2예비패턴을 형성하는 단계; 상기 제2예비패턴의 개구에 식각액을 공급하여 상기 도전성 기판의 일부를 제거함으로써 상기 범프를 형성하는 단계; 및 상기 제2예비패턴을 제거하는 단계; 를 포함한다.

본 발명의 다른 특징에 따르면, 상기 제1회로패턴이 형성된 면에 제3절연층을 형성 및 제2회로패턴을 포함하는 도전층을 형성하는 단계; 를 포함한다.

본 발명의 다른 특징에 따르면, 상기 범프가 형성된 면에 상기 범프와 전기적으로 연결된 칩을 실장하는 단계; 를 포함한다.

본 발명의 다른 특징에 따르면, 상기 제1회로패턴이 형성된 면에 상기 제2절연층과 동일한 물질을 포함하는 제3절연층을 형성하는 단계; 상기 제3절연층의 외면에 도전층을 형성하는 단계; 상기 도전층의 외면에 감광성레지스트로 개구를 포함하는 제3예비패턴을 형성하는 단계; 상기 제3예비패턴의 개구에 식각액을 공급하여 상기 도전층의 일부를 제거함으로써 상기 제2회로패턴을 형성하는 단계; 및 상기 제3예비패턴을 제거하는 단계; 를 포함한다.

본 발명의 다른 특징에 따르면, 상기 제3절연층의 일부를 제거하여, 상기 제1회로패턴과 상기 제2회로패턴을 전기적으로 연결하는 홀을 형성하는 단계; 를 포함한다.

본 발명의 다른 특징에 따르면, 상기 제1절연층을 형성하는 단계 이후에, 분리필름을 사이에 두고 상기 제1회로패턴과 상기 제1절연층이 형성된 상기 도전성 기판 2개를 접합하는 단계; 상기 도전성 기판 각각에 상기 돌출된 범프를 형성하는 단계; 상기 도전성 기판 각각에 제2절연층을 형성하는 단계; 및 상기 분리필름으로부터 상기 도전성 기판 각각을 분리하는 단계; 를 더 포함한다.

상기와 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 일면에 제1회로패턴을 구비하고, 타면에 상기 제1회로패턴에 대향하게 돌출된 범프를 구비하는 제1도전층; 상기 제1회로패턴의 오목한 부분에 매립되어 형성되며, 외면이 상기 제1회로패턴의 외면과 실질적으로 편평하도록 매립되는 제1절연층; 상기 돌출된 범프를 제외한 부분에 형성되며, 외면이 상기 범프의 외면과 실질적으로 편평하도록 형성되는 제2절연층; 상기 제1절연층 상에 형성된 제3절연층; 상기 제3절연층의 외면에 형성되며 제2회로패턴을 구비하는 제2도전층; 을 포함한다.

본 발명의 다른 특징에 따르면, 상기 제1회로패턴과 상기 제2회로패턴을 전기적으로 연결하는 홀을 더 포함한다.

본 발명의 다른 특징에 따르면, 상기 제1도전층의 상기 범프를 구비하는 면에 상기 범프와 전기적으로 연결되어 실장된 칩; 을 더 포함한다.

이상과 같은 본 발명의 일 실시예에 따르면, 회로패턴의 에칭 불량이 제거되고, 회로기판의 두께가 감소되는 효과가 있으며, 표면 평탄도(surface flatness)가 우수한 면에 칩을 안정적으로 실장할 수 있는 효과를 얻을 수 있다.

도 1 내지 도 10은 본 발명의 일 실시예에 따른 회로기판의 제조방법을 개략적으로 나타낸 단면도이다.
도 11a 및 도 11b는 본 발명의 회로기판 제조방법의 효과를 나타내기 위한 비교예이다.
도 12 및 도 13은 본 발명의 다른 실시예에 의한 회로기판의 제조방법을 개략적으로 나타낸 단면도이다.
도 14 내지 도 18은 본 발명의 또 다른 실시예에 의한 회로기판의 제조방법을 나타내는 개략적인 단면도이다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, “포함한다” 또는 “가지다” 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.

도 1 내지 도 10은 본 발명의 일 실시예에 따른 회로기판의 제조방법을 개략적으로 나타낸 단면도이다.

도 1을 참조하면, 먼저 도전성 기판(210)을 준비한다.

기판(210)은 다층 회로기판에서 전기 신호를 전달하는 기능을 수행하는 패턴을 형성하기 위한 부분이므로, 구리(Cu)나 은(Ag)과 같이 전기를 전도하는 소재를 포함할 수 있다.

기판(210)은 평판 형상을 갖지만 도면에서는 두께 방향으로 절단하여 단면을 도시하였다. 이하에서 설명되는 회로기판의 제조방법에서 기판(210)을 비롯한 여러 가지 소재들은 릴(reel)에 감기어진 형태로 제공될 수 있으며, 릴이 회전함에 따라 릴에서 풀려지는 기판(210)에 대해 에칭 공정이나 다른 소재를 도포하는 공정이 실행될 수 있다.

도 2 내지 도 4를 참조하면, 도전성 기판(210)의 일면에 제1회로패턴(221)을 형성한다.

상세히, 기판(210)의 일면에 감광성 레지스트(photo resist)를 도포한 후, 마스크를 통한 노광 공정과 현상 공정을 적용하면, 기판(210)의 일면의 감광성 레지스트의 일부분이 제거되어 도 2에 도시된 것과 같이 개구를 포함하는 제1예비패턴(221a)이 형성된다. 제1예비패턴(221a)은 기판(210)에서 제1회로패턴(221)이 형성될 위치에 형성된다.

기판(210)에 개구에 식각액을 공급하여 습식 에칭(wet etching) 공정을 적용하면 제1예비패턴(221a)의 개구에 대응하는 기판의 부분들이 식각액에 의해 제거되므로, 도 3에 도시된 것과 같이 제1예비패턴(221a)에 대응하는 부분에 제1회로패턴(221)이 형성된다.

도 4에 도시된 바와 같이 제1회로패턴(221)이 형성된 이후에 제1예비패턴(221a)을 제거한다.

본 발명의 일 실시예에 의하면, 제1회로패턴(221)은 약 80 피치(pitch)이하의 미세 회로패턴일 것을 특징으로 한다. 여기서 피치란, 한 회로라인의 일측에서부터 인접한 다른 회로라인의 일측까지의 거리를 의미하며, 80 피치 이하란, 한 피치가 80nm 이하의 미세한 회로패턴을 의미한다. 그러나, 제1회로패턴(221)의 규격은 상술한 바에 한정되지 않으며, 필요에 따라 다양하게 변형될 수 있다.

도 5를 참조하면, 제1회로패턴(221)이 형성된 면에 제1절연층(231)을 형성한다.

상세히, 제1회로패턴(221) 중 기판(210)의 일부가 제거된 오목 부분에 절연물질을 매립하여 제1절연층(231)을 형성한다. 여기서 절연물질은 오목 부분을 완전히 채운다. 또한, 제1절연층(231)의 외면은 제1회로패턴(221)의 외면과 실질적으로 편평하도록 절연물질을 매립한다. 도 5의 확대도를 참조하면, 제1회로패턴(221)의 오목부분의 깊이t는 제1절연층(231)의 높이t와 실질적으로 동일하다. 따라서, 제1절연층(231)의 외면을 연장하는 가상선과 제1회로패턴(221)의 외면을 연장하는 가상선은 실질적으로 일치하게 된다.

한편, 제1절연층(231)을 구성하는 절연물질은 액상의 절연물질인 것을 특징으로 한다. 그래야만, 절연물질이 제1회로패턴(221)의 오목 부분을 완전히 충진할 수 있다. 절연물질은 예를 들어 액상의 레진(resine) 또는 액상의 솔더레지스트(solder resist)일 수 있다. 액상의 레진은 점도 제어가 용이하므로 제1회로패턴(221)의 오목 부분을 완전히 충진할 수 있다. 액상의 솔더레지스트는 묽은 액과 같은 물질이므로 제1회로패턴(221)의 오목 부분을 완전히 충진할 수 있다. 한편, 절연물질은 액상으로 오목 부분에 충진한 후 경화하는 과정을 더 거쳐 제1절연층(231)으로 될 수 있다.

본 발명의 일 실시예에 의하면, 제1절연층(231)의 외면은 제1회로패턴(221)의 외면과 실질적으로 편평하도록 절연물질을 매립함으로써, 제1회로패턴(221)은 매립패턴(buried pattern)이 된다. 이와 같은 구조로부터, 회로기판 전체 두께가 감소하여 초박판 회로기판을 생산할 수 있다.

도 6 및 도 7을 참조하면, 기판(210)의 타면에 범프(222)를 형성한다.

상세히, 기판(210)의 타면에 감광성 레지스트를 도포한 후, 마스크를 통한 노광 공정과 현상 공정을 적용하면, 기판(210)의 일면의 감광성 레지스트의 일부분이 제거되어 도 6에 도시된 것과 같이 개구를 포함하는 제2예비패턴(222a)이 형성된다. 제2예비패턴(222a)은 기판(210)에서 범프(222)가 형성될 위치에 형성된다.

기판(210)에 개구에 식각액을 공급하여 습식 에칭(wet etching) 공정을 적용하면 제2예비패턴(222a)의 개구에 대응하는 기판의 부분들이 식각액에 의해 제거되므로, 도 7에 도시된 것과 같이 제2예비패턴(222a)에 대응하는 부분에 범프(222)가 형성된다. 범프(222)가 형성된 이후에 제2예비패턴(222a)을 제거한다.

본 발명의 일 실시예에 의하면, 범프(222)란 필-비아홀(filied via hole)과 동일한 구성이다. 즉, 범프(222)는 제1회로패턴(221)과 일체로 형성되어 기판(210)의 타면에 형성될 칩 또는 다른 회로패턴과 전기적인 연결을 수행하게 된다.

본 발명의 일 실시예에 의하면, 제1회로패턴(221)을 먼저 형성하고 범프(222)를 나중에 형성함으로써, 범프(222)를 먼저 형성하고 나중에 제1회로패턴(221)을 형성할 때 나타날 수 있는 미세회로패턴의 미에칭 불량을 해소하는 효과가 있다. 이와 관련해서는 이 후 도 11a 및 도 11b를 참조하여 상세히 설명하기로 한다.

도 8을 참조하면, 범프(222)가 형성된 면에 제2절연층(232)을 형성한다.

상세히, 범프(222)를 형성하기 위하여 기판(210)의 일부가 제거된 오목 부분에 제2절연층(232)을 형성한다. 제2절연층(232)은 전기가 통하지 않는 소재를 포함하며 강성을 가져 기판(210)을 지지하는 기능을 수행한다.

제1절연층(231)과 유사하게, 제2절연층(232)의 외면은 범프(222)의 외면과 실질적으로 편평하도록 형성한다. 도 5의 확대도를 참조하면, 제2절연층(232)의 외면을 연장하는 가상선과 범프(222)의 외면을 연장하는 가상선은 실질적으로 일치하게 된다. 즉, 제2절연층(232)은 범프(222)의 측면이 아닌 상면만 돌출되도록 기판(210)을 덮는다.

한편, 제2절연층(232)은 회로기판의 강성을 유지할 수 있는 물질을 포함한다. 제2절연층(232)은 리지드(rigid)기판을 제조하기 위한 물질을 포함할 수 있다. 예를 들어 제2절연층(232)은 레진 또는 프리프레그(prepreg)를 포함할 수 있다. 여기서 레진은 제1절연층(231)의 레진과 동일한 레진이거나, 제1절연층(231)의 레진보다 점도가 커야 한다. 그래야만 일정한 두께를 가지도록 레진이 충진될 수 있다. 한편 프리프레그는 미경화 필름 타입으로 범프(222)가 형성된 기판의 타면에 소정의 열과 압력을 가하여 부착될 수 있다. 제2절연층(232)을 구성하는 레진 및 프리프레그는 점도가 높거나, 필름타입이기 때문에 제2절연층(232)을 구성하는 물질들을 제1절연층(231)으로 적용할 경우 폭이 약 수십nm 이하인 미세한 제1회로패턴(221)의 오목 부분을 완전히 충진하지 못하는 문제가 발생할 수 있다. 한편, 레진 또는 프리프레그를 형성한 후 경화하는 과정을 더 거쳐 제2절연층(232)으로 될 수 있다.

도 9를 참조하면, 기판에 보호층(241, 242)을 더 형성한다.

보호층(241, 242)은 PSR(Photo Solder Resist)을 사용할 수 있으며, 노광가능한 에폭시에 아크릴레이트가 포함된 성분을 포함할 수 있으나 이에 한정된 것은 아니다. 보호층(241, 242)은 외부로부터 제1회로패턴(221) 및 범프(222)를 보호하며, 보호층(241, 242)에는 개구가 있어 제1회로패턴(221) 및 범프(222)의 일부를 노출한다.

도 10을 참조하면, 칩 본딩 또는 다른 기판을 연결하기 위해 솔더 범프(251) 등을 형성한다.

예를 들어, 회로기판의 하부로 노출된 제1회로패턴(221)에 기판 연결용 솔더 범프(251)를 부착하였다. 한편, 도시되어 있지는 않으나, 회로기판의 상측으로 노출된 범프(222)의 표면에 칩 부착용 솔더 범프를 개재하여 칩을 실장할 수 있다.

도 11a 및 도 11b는 본 발명의 회로기판 제조방법의 효과를 나타내기 위한 비교예이다.

비교예에서는 본 발명의 일 실시예와 상이하게 범프(222)를 먼저 형성하고, 제1회로패턴(221)(즉, 미세회로패턴)을 형성한다. 도 11a의 경우 회로기판의 상면을 일부 제거함으로써 범프(222)를 형성하고 범프(222)가 형성된 면에 제2절연층(232)을 형성한 후에, 회로기판의 하부에 제1예비패턴(221a)을 생성하여 제1회로패턴(221)을 형성하는 과정을 나타낸 개략적인 단면도이다. 도면부호 242의 경우 보호층에 해당하며, 생략하여도 무방하다.

도 11b는 도 11a의 점선 표시된 내부를 확대한 사진이다.

도 11b를 참조하면, 범프(222)를 먼저 형성하고, 미세회로패턴(221)을 형성하는 경우 미세회로패턴(221)의 미에칭 불량이 발생하는 문제가 있다. 상세히, 범프(222)나 미세회로패턴(221)은 습식 식각에 의해 형성되는데, 이 때 식각액에 의해 기판은 등방성 식각(isotropic etching)된다. 등방성 식각이란, 식각이 어떤 방향에서나 동일한 속도로 일어나게 되는 것으로, 도 11b에 나타난 바와 같이 식각부분은 일정한 곡률을 가지게 된다. 따라서, 범프(222)와 범프(222) 사이의 오목 부분 중 범프(222)와 가까운 부분은 범프(222)에서 먼 부분보다 식각되는 깊이가 작다. 따라서, 범프(222)와 범프(222) 사이에 형성되는 미세회로패턴(221)의 오목 부분 중 범프(222)와 가까운 부분에 형성되는 미세회로패턴(221)의 오목 부분은 도 11b의 화살표로 표시된 바와 같이 미에칭되는 불량이 발생될 수 밖에 없다. 이 경우, 미에칭 불량을 해소하기 위하여 미세회로패턴(221)을 더 깊게 에칭하는 경우 등방성 에칭에 의해 , 예를 들어 쇼트(short), 오픈(open)과 같은 미세회로의 형성 불량이 발생할 수 있다.

그러나, 본 발명의 일 실시예에 의한 회로기판의 제조방법에 의하면, 미세회로패턴인 제1회로패턴(221)을 먼저 형성하고 이후에 범프(222)를 형성함으로써, 종래 미세회로패턴의 미에칭 불량을 해소하는 효과가 있다. 상세히, 미세회로패턴을 형성할 때 미세회로패턴에 포함된 오목 부분의 거리를 미리 고려하여 깊이를 비교예보다 깊게 형성한다. 미세회로패턴의 깊이는 과에칭 공차를 반영하여 설정한다. 이렇게 미세회로패턴을 먼저 형성한 후, 범프를 형성하게 되면 종래 미세회로패턴의 미에칭 불량을 해소하는 효과가 있다.

도 12 및 도 13은 본 발명의 다른 실시예에 의한 회로기판의 제조방법을 개략적으로 나타낸 단면도이다.

금번 실시예는 종래 설명한 도 1 내지 도 8까지 공정은 이전 실시예와 동일하고, 다만, 도 9 및 도 10 단계 대신에 도 12 내지 도 13단계를 포함한다. 따라서, 기존에 이미 설명한 도 1 내지 도 8까지의 공정은 중복되는 설명이므로 생략하고, 금번 실시예에 특유한 도 12 및 도 13 단계만 상세히 설명하기로 한다.

도 12를 참조하면, 도 8에서 제조된 회로기판의 일면에 제3절연층(331) 및 제2회로패턴(321)을 더 형성한다.

상세히, 제1회로패턴(221)이 형성된 면에 제2절연층(232)과 동일한 물질을 포함하는 제3절연층(331)을 형성한다. 다음으로, 제3절연층(331)의 외면에 도전층을 더 형성한다. 여기서 제3절연층(331)의 외면이란, 제1회로패턴(221)이 형성된 면에 대향하는 면을 의미한다. 그 후 도전층의 외면에 감광성레지스트로 개구를 포함하는 제3예비패턴(미도시)을 형성하고, 제3예비패턴의 개구에 식각액을 공급하여 도전층의 일부를 제거함으로써 제2회로패턴(321)을 형성한다. 마지막으로 스트리핑(stripping) 및 애싱(ashing) 공정에 의해 제3예비패턴을 제거한다.

또한 도 12를 참조하면, 홀(VH) 가공공정을 더 포함할 수 있다. 상세히, 제3절연층(331)의 외면에 도전층을 형성한 후에, 레이저 드릴(laser drill)을 사용하여 도전층 및 제3절연층(331)에 홀(VH)을 형성한다. 이렇게 형성된 홀(VH)의 내부면에 전도성 물질을 채우거나, 도금하여 제2회로패턴(321)과 제1회로패턴(221)을 전기적으로 연결시킨다.

본 발명의 다른 실시예에 의하면, 제1회로패턴(221)이 형성된 면에 추가로 절연층 및 회로패턴을 더 형성하여 레이어를 증가시킨 다층 회로기판을 제조할 수 있다. 비록 도 12에서는 하나의 레이어만을 증가시켰으나, 이에 한정되지 않고, 추가의 절연층 및 회로패턴을 계속 형성하여 고객이 원하는 다층 레이어를 가진 다층 회로기판을 제조할 수 있을 것이다.

도 13을 참조하면, 도 12에서 제조된 회로기판의 타면에 칩(260)을 실장한다.

상세히, 칩(260)은 플립칩(flip chip)일 수 있으며, 도 12에서 제조된 회로기판의 범프(222)가 형성된 면에 칩(260)을 실장한다. 범프(222)와 칩(260)을 전기적으로 연결하기 위하여 칩 부착용 솔더 범프(252)가 더 개재될 수 있다. 한편, 도 13에서 도면부호 242 및 341은 보호층에 해당한다.

본 발명의 다른 실시예에 의하면, 칩(260)이 표면 평탄도가 우수한 범프(222)가 형성된 면에 실장되므로 회로기판과 칩(260)의 조립 신뢰성이 우수한 특징이 있다. 회로기판 중 범프(222)가 형성된 면은 제2회로패턴(321)이 형성된 면에 비하여 표면 평탄도가 우수하다. 도 13에서 도시된 바와 같이 제2회로패턴(321)은 매립패턴(buried pattern)이 아니기 때문에, 회로기판 표면이 평탄하지 않고 올록 볼록하게 된다. 따라서, 제2회로패턴(321)이 형성된 면에 칩(260)을 실장하는 경우 표면이 고르지 않아 조립 과정에서 불량이 발생한 가능성이 크다. 그러나, 범프(222)가 형성된 면은 제2절연층(232)의 상면이 범프(222)의 상면과 실질적으로 편평하도록 형성되기 때문에 표면 평탄도가 우수하므로, 칩(260)을 실장했을 때 조립 신뢰성이 우수하다.

도 14 내지 도 18은 본 발명의 또 다른 실시예에 의한 회로기판의 제조방법을 나타내는 개략적인 단면도이다.

금번 실시예는 종래 설명한 도 1 내지 도 5까지 공정이 이전 실시예와 동일하고, 다만, 도 6 내지 도 8 단계 대신에 도 14 내지 도 18단계를 포함한다. 따라서, 기존에 이미 설명한 도 1 내지 도 5까지의 공정은 중복되는 설명이므로 생략하고, 금번 실시예에 특유한 도 14 내지 도 18의 단계만 상세히 설명하기로 한다. 이해의 편의를 위해서 도 14 내지 도 18에서는 기존 실시예의 도면부호 뒤에 x,y를 붙여 기재하였으며, x,y앞에 기재된 도면부호가 동일한 경우, 동일한 구성이다.

도 14를 참조하면, 도 5에서 제조된 회로기판 두 개를 분리필름(10)을 사이에 두고 접합한다.

상세히, 분리필름(10)을 사이에 두고 각각의 회로기판의 제1회로패턴(221x, 221y)이 형성된 면을 접합한다.

여기서 분리필름(10)은 소정의 열과 힘을 가할 경우 분리필름(10)을 사이에 두고 붙은 두 개의 회로기판의 분리가 용이하도록 하는 필름으로, 발포필름 또는 이형필름을 예로 들 수 있다. 도 14 이후에는 범프(222x, 222y)를 형성하는 공정을 두 개의 회로기판에 대하여 동시에 진행하는 것을 특징으로 하기 때문에, 각각의 회로기판의 범프(222x, 222y)가 형성될 면이 바깥쪽으로 오도록 분리필름(10)에 회로기판을 접합하는 것을 특징으로 한다.

도 15를 참조하면, 도 6과 유사하게 바깥쪽으로 노출된 각각의 회로기판의 면에 제2예비패턴(222ax, 222ay)을 형성한다.

도 16을 참조하면, 도 7과 유사하게 제2예비패턴(222ax, 222ay)을 통해 기판(210x, 210y)의 일부를 제거하여 각각의 회로기판에 범프(222x, 222y)를 형성한다.

도 17을 참조하면, 도 8과 유사하게 각각의 회로기판의 범프(222x, 222y)가 형성된 면에 제2절연층(232x, 232y)을 형성한다.

도 18을 참조하면, 소정의 열과 힘을 가하여 각각의 회로기판을 분리필름(10)으로부터 분리한다. 이로부터 한번의 공정으로 두 개의 회로기판을 제조할 수 있어 공정시간이 단축되고, 생산성이 배가 되며, 가공비가 저감되어 경제성이 증대되는 효과가 있다.

도 18 이후에 각각의 회로기판에 대하여 본 발명의 일 실시예인 도 9 및 도 10의 공정이 진행될 수도 있다. 한편, 도 18 이후에 각각의 회로기판에 대하여 본 발명의 다른 실시예인 도 12 및 도 13의 공정이 진행될 수도 있다.

본 발명에 따른 실시예를 설명하기 위한 도면에는 비아홀(via hole) 및 관통홀(PTH; plated through hole)을 포함하는 소정의 홀, 및 소정 형태의 회로패턴 등이 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명은 이에 한정되지 않으며, 본 발명에 따른 제조방법을 크게 벗어나지 않는 한, 다른 형태, 다른 개수, 다른 패턴이 포함될 수 있음은 물론이다.

본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.

210: 기판 221a: 제1예비패턴
221: 제1회로패턴 231: 제1절연층
222a: 제2예비패턴 222: 범프
232: 제2절연층 241, 242: 보호층
251, 252: 솔더 범프 331: 제3절연층
321: 제2회로패턴 341: 보호층
260: 칩

Claims

도전성 기판의 일면에 상기 도전성 기판의 일부를 제거한 제1회로패턴을 형성하는 단계;
상기 제1회로패턴의 상기 도전성 기판의 일부가 제거된 부분에 절연물질을 매립하여 제1절연층을 형성하며, 여기서 상기 제1절연층의 외면은 상기 제1회로패턴의 외면과 실질적으로 편평하도록 상기 절연물질이 매립되는 단계;
상기 제1회로패턴이 형성된 상기 일면에 대향하는 타면의 상기 도전성 기판의 일부를 제거하여 돌출된 범프를 형성하는 단계; 및
상기 범프를 형성하기 위해 상기 도전성 기판의 일부가 제거된 부분에 제2절연층을 형성하며, 여기서 상기 제2절연층의 외면은 상기 범프의 외면과 실질적으로 편평하도록 형성되는 단계;
를 포함하는 회로기판의 제조방법.
제1항에 있어서,
상기 절연물질은 액상의 레진 또는 액상의 솔더레지스트인 회로기판의 제조방법.
제2항에 있어서
상기 제2절연층은 상기 액상의 레진보다 점도가 큰 레진 또는 프리프레그를 이용하여 형성되는 회로기판의 제조방법.
제1항에 있어서,
상기 제1회로패턴을 형성하는 단계는,
상기 도전성 기판의 일면에 감광성레지스트로 개구를 포함하는 제1예비패턴을 형성하는 단계;
상기 제1예비패턴의 개구에 식각액을 공급하여 상기 도전성 기판의 일부를 제거함으로써 상기 제1회로패턴을 형성하는 단계; 및
상기 제1예비패턴을 제거하는 단계; 를 포함하는 회로기판의 제조방법.
제1항에 있어서,
상기 범프를 형성하는 단계는,
상기 도전성 기판의 타면에 감광성레지스트로 개구를 포함하는 제2예비패턴을 형성하는 단계;
상기 제2예비패턴의 개구에 식각액을 공급하여 상기 도전성 기판의 일부를 제거함으로써 상기 범프를 형성하는 단계; 및
상기 제2예비패턴을 제거하는 단계; 를 포함하는 회로기판의 제조방법.
제1항에 있어서,
상기 제1회로패턴이 형성된 면에 제3절연층을 형성 및 제2회로패턴을 포함하는 도전층을 형성하는 단계; 를 포함하는 회로기판의 제조방법.
제6항에 있어서,
상기 범프가 형성된 면에 상기 범프와 전기적으로 연결된 칩을 실장하는 단계; 를 포함하는 회로기판의 제조방법.
제6항에 있어서,
상기 제1회로패턴이 형성된 면에 상기 제2절연층과 동일한 물질을 포함하는 제3절연층을 형성하는 단계;
상기 제3절연층의 외면에 도전층을 형성하는 단계;
상기 도전층의 외면에 감광성레지스트로 개구를 포함하는 제3예비패턴을 형성하는 단계;
상기 제3예비패턴의 개구에 식각액을 공급하여 상기 도전층의 일부를 제거함으로써 상기 제2회로패턴을 형성하는 단계; 및
상기 제3예비패턴을 제거하는 단계; 를 포함하는 회로기판의 제조방법.
제8항에 있어서,
상기 제3절연층의 일부를 제거하여, 상기 제1회로패턴과 상기 제2회로패턴을 전기적으로 연결하는 홀을 형성하는 단계;
를 포함하는 회로기판의 제조방법.
제1항에 있어서,
상기 제1절연층을 형성하는 단계 이후에,
분리필름을 사이에 두고 상기 제1회로패턴과 상기 제1절연층이 형성된 상기 도전성 기판 2개를 접합하는 단계;
상기 도전성 기판 각각에 상기 돌출된 범프를 형성하는 단계;
상기 도전성 기판 각각에 제2절연층을 형성하는 단계; 및
상기 분리필름으로부터 상기 도전성 기판 각각을 분리하는 단계; 를 더 포함하는 회로기판의 제조방법.
일면에 제1회로패턴을 구비하고, 타면에 상기 제1회로패턴에 대향하게 돌출된 범프를 구비하는 제1도전층;
상기 제1회로패턴의 오목한 부분에 매립되어 형성되며, 외면이 상기 제1회로패턴의 외면과 실질적으로 편평하도록 매립되는 제1절연층;
상기 돌출된 범프를 제외한 부분에 형성되며, 외면이 상기 범프의 외면과 실질적으로 편평하도록 형성되는 제2절연층;
상기 제1절연층 상에 형성된 제3절연층;
상기 제3절연층의 외면에 형성되며 제2회로패턴을 구비하는 제2도전층; 을 포함하는 회로기판.
제11항에 있어서,
상기 제1회로패턴과 상기 제2회로패턴을 전기적으로 연결하는 홀을 더 포함하는 회로기판.
제11항에 있어서,
상기 제1도전층의 상기 범프를 구비하는 면에 상기 범프와 전기적으로 연결되어 실장된 칩; 을 더 포함하는 회로기판.