KR101395336B1 - 다층 연성기판의 금속층 구조 및 그 제조방법 - Google Patents

다층 연성기판의 금속층 구조 및 그 제조방법 Download PDF

Info

Publication number
KR101395336B1
KR101395336B1 KR1020127011539A KR20127011539A KR101395336B1 KR 101395336 B1 KR101395336 B1 KR 101395336B1 KR 1020127011539 A KR1020127011539 A KR 1020127011539A KR 20127011539 A KR20127011539 A KR 20127011539A KR 101395336 B1 KR101395336 B1 KR 101395336B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
delete delete
embedded base
metal
Prior art date
Application number
KR1020127011539A
Other languages
English (en)
Other versions
KR20120084752A (ko
Inventor
양치광
Original Assignee
프린코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프린코 코포레이션 filed Critical 프린코 코포레이션
Publication of KR20120084752A publication Critical patent/KR20120084752A/ko
Application granted granted Critical
Publication of KR101395336B1 publication Critical patent/KR101395336B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 연성 다층기판의 금속층 구조 및 그 제조방법에 관한 것으로, 상기 연성 다층기판의 금속층 구조는, 제 1금속층 및 유전층을 포함하고, 제 1금속층은 본체 및 하나의 임베디드 베이스를 포함한다. 본체는 임베디드 베이스의 상부에 위치하고, 임베디드 베이스의 밑면적은 본체의 밑면적보다 크다. 유전층으로 제 1금속층의 본체 및 임베디드 베이스를 피복한 후, 제 1금속층의 위치에 비아홀을 형성하여, 제 1금속층의 본체와 유전층 상부의 제 2금속층이 연결되도록 한다. 본체 및 임베디드 베이스는 일체로 성형되며, 동시에 형성될 수 있다. 본 발명에 따른 금속층 구조를 연성 다층기판의 홀 패드로서 사용하거나, 금속회로로 사용할 경우, 금속층과 접촉되어 있는 유전층이 쉽게 층간분리 또는 박리되지 않으므로, 높은 신뢰성을 갖는다

Description

다층 연성기판의 금속층 구조 및 그 제조방법{METAL LAYER STRUCTURE OF MULTILAYER FLEXIBLE BORAD AND MAKING METHOD THEREOF}
본 발명은 다층기판의 금속층 구조 및 그 제조방법에 관한 것으로서, 특히 연성 다층 패키징 기판의 금속층 구조 및 그 제조방법에 관한 것이다.
다층기판은 패키징 기판, 인쇄회로기판, 연성 패키징 기판 및 연성 회로기판 등을 제조하는 분야에 이용된다. 고밀도 시스템으로의 정합은 현재 전자제품 소형화의 필연적인 경향으로, 특히 연성 다층기판을 이용하여 연성 패키징 구조를 제조하면, 더욱 효과적으로 각 종류에 적용할 수 있어, 소형화의 요구에 부합된다. 연성 다층기판(flexible multi-layer substrate)의 두께가 얇아지고 권선밀도(routing density)가 높아질수록, 연성 다층기판의 금속층 구조의 크기가 보다 작고 정밀해질 것이 요구된다. 종래기술에 따른 연성 다층기판은 보통 2～3층으로만 제조되고, 각 층의 두께는 약 50~60μm로, 금속층의 두께는 약 30μm정도이다.
도 1은 종래기술에 따른 연성 다층기판의 금속층 구조의 일측에 기포가 발생한 경우의 예시도를 나타낸다. 종래의 연성 다층기판은 금속층(100) 및 상기 금속층(100)을 피복하는 유전층(102)을 포함한다. 종래의 연성 다층기판의 금속층(100)은 대부분 에칭 또는 적층법에 의하여 형성된다. 금속층(100)이 금속회로 또는 패드로 사용될 때, 도시한 바와 같이, 그 단면의 모양은 구형 또는 장방형이다. 도 1에 도시된 바와 같이, 금속층 제조시, 금속층의 일측에 발생하는 기포 등에 의해 종종 접촉불량 또는 박리 현상이 발생한다. 이로 인해, 연성 다층기판의 생산률 저하가 발생될 수도 있다. 특히, 연성 다층기판의 두께가 얇아짐과 동시에 금속층의 두께도 얇아지면서, 상기 접촉불량이나 박리현상에 따른 영향이 더욱 뚜렷해진다.
도 2는 종래기술에 따른 연성 다층기판의 금속층 구조가 외력으로 인해 패키징 주석볼과 함께 다층기판에서 박리되는 예시도를 나타낸다. 금속층(100)이 금속회로 또는 패드로 사용될 때, 도시된 바와 같이, 그 단면의 모양은 구형 또는 장방형이다. 그리고, 금속층(100)이 IC에 대하여 패키징 접속하는 금속층으로 사용될 경우, 연성 다층기판의 금속층(100)을 피복하는 유전층(102)을 개공(open)하여 금속재료(106)를 충진하면, 패키징 주석볼(108)과 연결(접속)된다. 상술한 바와 같이, 연성 다층기판이 연성 패키징 기판 및 연성 회로기판으로 사용될 때, 비틀림이 많은 제품에 응용될 수 있다. 한편, 금속층(100)과 패키징 주석볼(108) 사이에는 강한 결합력이 존재하므로, 연성 기판이 비틀릴 때 비틀림 외력에 의해 금속층(100)과 패키징 주석 볼(Ball) (108)이 다같이 다층기판으로부터 박리되는 문제가 발생할 수 있다. 마찬가지로, 특히 연성 다층기판의 제조 두께가 얇아짐과 동시에 금속층 두께도 얇아질 때, 상기 박리현상에 의한 영향은 더욱 뚜렷해진다.
본 발명의 주요한 목적은, 연성 다층기판의 제조 두께가 얇아짐과 동시에 금속층 두께가 얇아지더라도, 상기 문제를 효과적으로 해결할 수 있고, 금속층 구조 및 이와 접촉하고 있는 유전층 사이가 쉽게 층간 분리되거나 박리되지 않음으로써, 보다 높은 신뢰성을 갖는 연성 다층기판의 금속층 구조 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 연성 다층기판의 금속층 구조는 다음과 같은 특징을 가진다.
금속층 구조는 제 1금속층 및 유전층을 포함한다. 제 1금속층은 본체(main body) 및 임베디드 베이스(embedded base)를 구비하고, 본체는 임베디드 베이스의 상부에 위치하며, 임베디드 베이스의 밑면적(base area)은 본체의 밑면적보다 크다.
유전층은 제 1금속층의 본체 및 임베디드 베이스에 피복되며, 제 1금속층 상의 위치에 비아홀을 형성하여 제 1금속층의 본체와 유전층 상부에 있는 제 2금속층이 접속(connecting)되도록 한다. 본체 및 임베디드 베이스는 일체로 성형되거나 동시에 형성될 수 있다. 또는, 본체와 임베디드 베이스는 동일 또는 상이한 금속재료로 형성되거나 서로 다른 공정을 통해 형성될 수 있다. 예시적으로, 임베디드 베이스를 먼저 형성한 후 그 상부에 본체를 형성할 수 있을 것이다.
본 발명에 따른 연성 다층기판의 금속층 구조의 제조방법은, 제 1유전층 상에 적어도 하나의 포토레지스트층(photoresist layer)을 도포하는 단계; 제 1금속층의 예정 위치 상에서 포토레지스트층에 대한 현상공정을 수행하는 단계; 상기 예정 위치 상에 위치한 포토레지스트층을 제거하는 단계; 및 상기 예정 위치에 상기 제 1금속층을 형성하되, 상기 제 1금속층의 밑면적이 윗면적(top area) 보다 크도록 본체 및 임베디드 베이스를 구비하는 상기 금속층 구조를 형성하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 연성 다층기판의 금속층 구조의 제조방법은, 제 1유전층 상에 제 1포토레지스트층을 도포하는 단계; 제 1금속층의 예정 위치 상에서 제 1포토레지스트층에 대하여 현상 공정을 수행하는 단계; 상기 예정 위치 상에 위치한 제 1포토레지스트층을 제거하는 단계; 상기 예정 위치에 제 1금속층의 임베디드 베이스를 형성하는 단계; 제 1포토레지스트층을 제거한 후에 제 2포토레지스트층을 도포하는 단계; 제 1금속층의 예정 위치에서 제 2포토레지스트층에 대하여 현상 공정을 수행하는 단계; 제 2포토레지스트층의 개구(hole)가 제 1포토레지스트층의 개구(hole)보다 작도록 상기 예정 위치 상에 위치한 제 2포토레지스트층을 제거하는 단계; 및 상기 예정 위치에 제 1금속층의 본체를 형성하고, 본체 하부에 임베디드 베이스를 형성하며, 임베디드 베이스의 밑면적이 본체의 밑면적보다 큰 금속층 구조를 형성하는 단계를 포함한다.
본 발명에 따른 연성 다층기판의 금속층 구조는, 패키징 기판에 사용될 뿐만 아니라, 연성 인쇄 회로기판 또는 연성 패키징 기판을 제조하는 기술분야에도 사용될 수 있다. 본 발명의 본체 및 임베디드 베이스를 포함하는 금속층 구조 및 그 제조방법에 따르면, 두께가 얇은 연성 다층기판의 금속층 구조와 서로 인접하여 접촉된 유전층 간 층간 분리 또는 박리현상이 쉽게 일어나지 않으므로, 연성 다층기판의 패드나 금속회로로 사용되는 금속층 구조의 신뢰성을 높일 수 있다.
도 1은 종래기술에 따른 연성 다층기판의 금속층 구조의 일측에 기포가 발생한 경우의 예시도이다.
도 2는 외력으로 인해 종래기술에 따른 연성 다층기판의 금속층 구조가 패키징 주석볼과 함께 다층기판에서 박리되는 예시도를 나타낸다.
도 3은 본 발명의 제 1실시예에 따른 연성 다층기판의 금속층 구조의 단면 예시도이다.
도 4는 본 발명의 제 2실시예에 따른 연성 다층기판의 금속층 구조에 대한 단면 예시도이다.
도 5는 본 발명의 제 1실시예에 따른 연성 다층기판의 금속층 구조의 제조방법에 대한 예시도이다.
도 6은 본 발명의 제 2실시예에 따른 연성 다층기판의 금속층 구조의 제조방법에 대한 예시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 연성 다층기판의 금속층 구조 및 그 제조방법에 대하여 상세히 설명한다.
도 3은, 본 발명의 제 1실시예에 따른 연성 다층기판의 금속층 구조의 단면 예시도를 나타낸다. 본 실시예에서, 연성 다층기판의 금속층 구조는 홀 패드로 사용되며, 연성 다층기판은 IC(미도시)에 대하여 패키징 접속을 하는데 사용된다. 연성 다층기판의 금속층 구조는 제 1금속층(300)을 포함하며, 제 1금속층(300)은 본체(302), 임베디드 베이스(304) 및 제 2유전층(308)을 포함한다. 연성 다층기판은 제 1금속층(300) 하부에 위치하는 제 1유전층(200)을 더 포함할 수 있다. 도 3에 도시된 바와 같이, 본체(302)는 임베디드 베이스(304)의 상부에 위치하며, 임베디드 베이스(304)의 밑면적은 본체(302)의 밑면적보다 넓다. 제 2유전층(308)은 제 1금속층(300)의 본체(302) 및 임베디드 베이스(304)를 피복한다. 제 2유전층(308)을 피복하면, 도시한 바와 같이, 임베디드 베이스(304)는 제 1유전층(200) 및 제 2유전층(308) 사이에 끼이게(clamping) 된다.
본체(302) 상부의 제 2유전층(308)에 비아홀을 형성하여, 본체(302)와 패키징 주석볼(310)을 접속시킴으로써, IC(미도시) 패키징 접속이 가능하게 된다. 제 1금속층(300)의 일측에 기포가 발생할 경우, 임베디드 베이스(304)는 기포에 의하여 발생하는 층간 분리나 박리에 따른 영향을 감소시킬 수 있다. 또한, 제 1금속층(300)과 제 1유전층(200)은 소정 크기의 강도로 결합되어 있으나, 본 발명의 일실시예에서는, 임베디드 베이스(304)가 제 1유전층(200)과 제 2유전층(308) 사이에 고정되어(clamping) 있는 힘을 이용하여, 연성 다층기판이 비틀릴 때 제 1금속층(300)과 패키징 주석볼(310)이 다같이 다층기판에서 박리되는 문제를 효과적으로 해결할 수 있다.
특히, 본 발명의 일시시예에 따른 연성 다층기판의 층수가 6～7층, 심지어 10층에 달하며, 각 층의 실제 두께가 약 10μm로 얇아지고, 제 1금속층(300)의 두께가 심지어 5μm 정도밖에 되지 않을 경우, 종래기술에 비해 두께가 훨씬 얇으므로, 금속층 구조의 일측에 기포가 발생하거나 금속층과 이와 인접하는 유전층 사이의 접착불량 또는 박리 현상을 방지하는것이 더욱 필요하다.
본 발명의 일실시예에서는, 연성 다층기판의 금속층 구조를 홀 패드로 사용하는 경우를 예로 들었지만, 연성 다층기판의 금속층 구조를 금속회로로 사용할 경우에도 상부의 다른 일층의 금속회로와 접합하게 되며, 마찬가지로, 금속층 구조 및 이와 인접하여 접촉되는 유전층 사이에 접착불량 또는 박리현상이 나타나는 것을 방지할 수 있게 된다. 따라서, 본 발명의 다층기판의 금속층 구조에 따르면, 종래기술의 문제점을 해결할 수 있고, 연성 다층기판의 신뢰성을 향상시킬 수 있다.
도 4는 본 발명의 제 2실시예에 따른 연성 다층기판의 금속층 구조의 단면 예시도를 나타낸다. 본 실시예에서, 연성 다층기판의 금속층 구조는 홀 패드로 사용되며, 연성 다층기판은 IC(미도시)에 대하여 패키징 접속하는데 사용된다. 연성 다층기판의 금속층 구조는 제 1금속층(400)을 포함하며, 상기 제 1금속층(400)은 본체(402), 임베디드 베이스(404), 및 제 2유전층(308)을 포함한다. 연성 다층기판은 그 하부에 제 1유전층(200)을 더 구비할 수 있다. 도시된 바와 같이, 본체(402)는 임베디드 베이스(404) 상부에 위치하고, 임베디드 베이스(404)의 밑면적은 본체(402)의 밑면적보다 크다. 제 2유전층(308)은 제 1금속층(400)의 본체(402) 및 임베디드 베이스(404)를 피복한다. 제 2유전층(308)을 피복하면, 도시한 바와 같이, 임베디드 베이스(404)는 제 1유전층(200)과 제 2유전층(308) 사이에 끼이게 된다. 본체(402) 상부에 위치하는 제 2유전층(308)에 비아홀을 형성하여, 본체(402)와 패키징 주석볼(310)을 접속시킴으로써, IC(미도시)에 대하여 패키징 접속을 이루도록 한다.
도시한 바와 같이, 본 발명의 제 2실시예가 제 1실시예와의 다른 점은, 본체(402)와 임베디드 베이스(404)는 동일 또는 상이한 재료로 형성될 수 있고 동일한 공정에 의하여 일체로 성형되거나, 동시에 형성될 수 있다는 것이다. 그 밖에, 두 공정을 통해, 즉 먼저 임베디드 베이스(404)를 형성한 후에, 임베디드 베이스(404) 상부에 본체(402)를 형성할 수도 있다. 마찬가지로, 연성 다층기판의 금속층 구조를 금속회로로 사용할 경우에도 상부의 다른 금속회로와 접속하게 된다.
본 실시예에서도, 제 1금속층(400)의 일측(side)에 발생하는 기포에 의한 박리나 층간 분리의 영향을 감소시킬 수 있을 뿐만 아니라, 금속층 구조와 인접하여 접촉된 유전층과의 사이에서 발생하는 접촉불량 또는 박리 현상을 방지할 수 있다. 따라서, 본 발명에 따른 연성 다층기판의 금속층 구조는, 종래기술의 문제점을 해결할 수 있는바, 연성 다층기판의 신뢰성을 효과적으로 향상시킬 수 있다. 그 밖에, 본 발명에 따른 제 1실시예와 제 2실시예에서, 금속층의 재료는 구리일 수 있으며, 유전층의 재료는 폴리이미드일 수 있다.
도 5는 본 발명의 제 1실시예에 따른 연성 다층기판의 금속층 구조의 제조방법에 대한 예시도를 나타낸다. 도 3과 같이 참조하면, 본 실시예에 따른 연성 다층기판의 금속층 구조의 제조방법은 다음과 같은 단계를 포함한다.
먼저, 네가티브(negative) 포토레지스트층(306) 상에 제 1유전층(200)을 도포한다.
다음으로, 제 1금속층(300)의 예정 위치 상에서 네가티브 포토레지스트층(306)에 대하여 노출과 현상을 진행하고, 계속하여 상기 예정 위치 상에 위치된 네가티브 포토레지스트층(306)을 제거한다. 상부에 위치하는 네가티브 포토레지스트층(306)의 수광면적이 하부의 네가티브 포토레지스트층(306)보다 크기 때문에, 예정 위치에 인접하는 네가티브 포토레지스트층(306)의 변두리(fringe)는, 도시된 바와 같이, 상측이 하측보다 돌출된 구조를 형성하게 된다.
계속하여, 도시된 바와 같이, 예정 위치에 본체(302)와 임베디드 베이스(304)를 포함하는 제 1금속층(300)을 형성한다. 제 1금속층(300) 형성시, 네가티브 포토레지스트층(306)의 변두리 상측이 하측보다 돌출되어 있기 때문에, 임베디드 베이스(304)는 본체(302) 바깥쪽으로 연장되어, 네가티브 포토레지스트층(306)에 닿을 수도 있다. 도 3에 도시된 바와 같이, 제 1금속층의 밑면적(base area)은 윗면적(top area)보다 넓다. 즉, 임베디드 베이스(304)의 밑면적이 본체(302)의 밑면적보다 넓다.
도 3에 도시된 바와 같이, 네가티브 포토레지스트층(306)을 제거한 후, 제 1금속층(300)의 본체(302) 및 임베디드 베이스(304)에 제 2유전층(308)을 피복한다. 제 2유전층(308)을 피복하면, 임베디드 베이스(304)는 제 1유전층(200)과 제 2유전층(308) 사이에 끼이게(clamping) 된다.
계속하여, 제 1금속층(300) 상의 위치에 비아홀을 형성시킨다. 이에 의해 제 1금속층과 그 상부의 제 2금속층(패키징 주석볼(310) 또는 금속회로)이 서로 접속할 수 있게 된다. 제 1금속층(300)이 홀 패드로 사용될 때에는 패키징 주석볼(310)과 접속되어 패키징되고, 제 1금속층(300)이 금속회로로 사용될 때에는 다른 금속회로와 연결되어 연성 다층기판의 상호 접속(interconnection)이 실현한다.
도 6은 본 발명의 제 2실시예에 따른 연성 다층기판의 금속층 구조의 제조방법에 대한 예시도이다. 본 발명의 제 2실시예에 따른 연성 다층기판의 금속층 구조는 두 가지 방식으로 제조 가능하다.
그 중 하나는, 적어도 두 층의 현상속도가 상이한 상하측의 제 1포토레지스트층(406)과 제 2포토레지스트층(408)을 직접 형성하는 방식이다. 제 1포토레지스트층(406)과 제 2포토레지스트층(408)은 포지티브 포토레지스트층(positive photoresist layer) 또는 네가티브 포토레지스트층(negative photoresist layer)일 수 있으며, 제 1포토레지스트층(406)과 제 2포토레지스트층(408)이 동시에 현상될 수 있다. 그러나, 제 1포토레지스트층(406)과 제 2포토레지스트층(408)의 현상속도가 다르기 때문에, 도시한 바와 같이, 크기가 다른 홀(hole)이 형성된다. 제 1포토레지스트층(406)의 개구(홀)은 제 2포토레지스트층(408)의 개구(홀)보다 크다. 예정 위치에 제 1금속층(400)을 형성할 때, 본체(402) 및 임베디드 베이스(404)를 포함하는 금속층 구조가 형성된다. 본 발명에 따른 제조방법에 있어, 본체(402) 및 임베디드 베이스(404)를 동일한 금속재료로 동시에 형성할 수 있다. 도 4와 같이 참조하면, 본 발명의 제 2실시예에 따른 제2의 방식을 통해 본 발명에 따른 연성 다층기판의 금속층 구조를 제조하는 방법은 하기 단계를 포함한다.
먼저, 제 1유전층(200) 상에 제 1포토레지스트층(406)을 도포한다.
다음으로, 제 1금속층(400)의 예정 위치 상의 제 1포토레지스트층(406)에 대하여 현상공정을 수행하고 예정 위치 상에 위치하는 제 1포토레지스트층(406)을 제거한다.
이어서, 예정 위치에 제 1금속층(400)의 임베디드 베이스(404)를 형성한다.
계속하여, 제 1포토레지스트층(406)을 제거한 후, 제 2포토레지스트층(408)을 도포한다. 그리고 제 1금속층(400)의 예정 위치에서, 제 2포토레지스트층(408)에 대하여 현상 공정을 수행한 이후 예정 위치 상에 위치하는 제 2포토레지스트층(408)을 제거한다. 이때, 제 2포토레지스트층(408)의 홀(개구)이 제 1포토레지스트층(406)의 홀(개구) 보다 작도록 한다.
이후, 예정 위치에 제 1금속층(400)의 본체(402)를 형성한다. 이때, 본체(402)가 임베디드 베이스(404)의 상부에 위치하고, 임베디드 베이스(404)의 밑면적이 본체(402)의 밑면적보다 크도록 함으로써 금속층 구조가 완성된다.
계속하여, 도 4에 도시된 바와 같이, 제 1금속층(400)의 본체(402) 및 임베디드 베이스(404)에 제 2유전층(308)을 피복한다. 제 2유전층을 피복하면, 임베디드 베이스(404)는 제 1유전층(200)과 제 2유전층(308) 사이에 고정된다(clamping).
계속하여, 제 1금속층(400) 상의 예정 위치에 비아홀(via hole)을 형성하면, 제 1금속층(400)과 그 상부의 제 2금속층(패키징 주석볼(310) 또는 다른 금속회로)이 서로 접속할 수 있게 된다. 제 1금속층(400)이 홀 패드로서 사용될 경우에는 패키징 주석볼(310)과 연결되여 패키징되고, 제 1금속층(400)이 금속회로로서 사용될 경우에는 다른 금속회로와 연결되어 연성 다층기판의 상호접속이 실현된다.
본 발명에 따른 이러한 제조방법은, 동일 또는 상이한 금속재료로 두 단계의 공정을 통해 형성될 수 있다. 즉, 임베디드 베이스(404)를 먼저 형성한 후 임베디드 베이스(404) 상부에 본체(402)를 형성할 수 있다.
이상에서 설명한 것은 본 발명의 바람직한 실시예로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 구성과 범위를 벗어나지 않는 범위내에서 다양한 수정과 윤색이 가능한데, 이러한 수정과 윤색도 본 발명의 보호범위에 속한다고 볼 수 있다.

Claims (36)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 연성 다층기판의 금속층 구조물을 제조하는 방법에 있어서,
    제 1유전층에 적어도 하나의 포토레지스트층을 도포하는 단계;
    제 1금속층의 예정 위치 상에서, 상기 포토레지스트층에 대하여 현상 공정을 수행하는 단계;
    상기 예정 위치 상에 위치하는 상기 포토레지스트층을 제거하는 단계;
    상기 예정 위치에 상기 제 1금속층을 형성하되, 상기 제 1 금속층은 본체(main body) 및 임베디드 베이스（embedded base）를 포함하며, 상기 임베디드 베이스의 상부에 상기 본체가 위치하고, 상기 임베디드 베이스의 밑면적이 상기 본체의 밑면적보다 넓으며, 상기 본체 및 임베디드 베이스는 일체로 형성되는, 상기 제 1금속층을 형성하는 단계; 및
    상기 제 1금속층 형성 단계 이후, 상기 제 1금속층의 상기 본체 및 상기 임베디드 베이스에 제 2유전층을 피복하는 단계;
    를 포함하는 것을 특징으로 하는 다층기판의 금속층 구조물의 제조방법.
  16. 삭제
  17. 삭제
  18. 제 15항에 있어서,
    상기 제 2유전층 피복 단계 이후, 상기 본체와 상기 제 2유전층 상의 제 2금속층이 접속(connecting)되도록, 상기 제 1금속층 상의 위치에 비아홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 다층기판의 금속층 구조물의 제조방법.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 제 15항에 있어서,
    상기 제 1금속층의 상기 본체 및 상기 임베디드 베이스가 동시에 형성되는 것을 특징으로 하는 다층기판의 금속층 구조물의 제조방법.
  26. 제 15항에 있어서,
    적어도 하나의 포토레지스트층을 도포하는 단계에서, 적어도 두개의 현상 속도가 다른 상하측 포토레지스트층을 도포하되, 상기 상측 포토레지스트층의 현상 속도가 상기 하측 포토레지스트층의 현상 속도보다 작은 것을 특징으로 하는 다층기판의 금속층 구조물의 제조방법.
  27. 제 26항에 있어서,
    상기 제 1금속층의 상기 본체 및 상기 임베디드 베이스가 동시에 형성되는 것을 특징으로 하는 다층기판의 금속층 구조물의 제조방법.
  28. 연성 다층기판의 금속층 구조물 제조방법에 있어서,
    제 1유전층 상에 제 1포토레지스트층을 도포하는 단계;
    제 1금속층의 예정 위치에서, 상기 제 1포토레지스트층에 대하여 현상 공정을 수행하는 단계;
    상기 예정 위치 상에 위치한 상기 제 1포토레지스트층을 제거하는 단계;
    상기 예정 위치에 상기 제 1금속층의 임베디드 베이스를 형성하는 단계;
    상기 제 1포토레지스트층을 제거한 후, 제 2포토레지스트층을 도포하는 단계;
    상기 제 1금속층의 상기 예정 위치 상에서, 상기 제2포토레지스트층에 대하여 현상 공정을 수행하는 단계;
    상기 예정 위치에 위치한 상기 제2포토레지스트층을 제거하되, 상기 제2포토레지스트층의 개구(hole)가 상기 제 1포토레지스트층의 개구(hole)보다 작도록 하는 단계;
    상기 예정 위치에 상기 제 1금속층의 본체를 형성하되, 상기 본체가 상기 임베디드 베이스의 상부에 위치하고, 상기 임베디드 베이스의 밑면적이 상기 본체의 밑면적보다 넓은, 상기 제 1 금속층의 본체를 형성하는 단계; 및
    상기 제 1금속층의 본체를 형성하는 단계 이후, 상기 제 1금속층의 상기 본체 및 상기 임베디드 베이스에 제 2유전층을 피복하는 단계;
    를 포함하는 것을 특징으로 하는 다층기판의 금속층 구조물의 제조방법.
  29. 삭제
  30. 삭제
  31. 제 28항에 있어서,
    상기 제 2유전층 피복 단계 이후, 상기 본체와 상기 제 2유전층 상부의 제 2금속층이 접속되도록, 상기 제 1금속층 상의 위치에 비아홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 다층기판의 금속층 구조물의 제조방법.
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
KR1020127011539A 2009-10-19 2010-01-25 다층 연성기판의 금속층 구조 및 그 제조방법 KR101395336B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200910205487.6A CN102045939B (zh) 2009-10-19 2009-10-19 柔性多层基板的金属层结构及其制造方法
CN200910205487.6 2009-10-19
PCT/CN2010/070351 WO2011047544A1 (zh) 2009-10-19 2010-01-25 柔性多层基板的金属层结构及其制造方法

Publications (2)

Publication Number Publication Date
KR20120084752A KR20120084752A (ko) 2012-07-30
KR101395336B1 true KR101395336B1 (ko) 2014-05-16

Family

ID=43899795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127011539A KR101395336B1 (ko) 2009-10-19 2010-01-25 다층 연성기판의 금속층 구조 및 그 제조방법

Country Status (5)

Country Link
EP (1) EP2493274A4 (ko)
JP (1) JP5507697B2 (ko)
KR (1) KR101395336B1 (ko)
CN (1) CN102045939B (ko)
WO (1) WO2011047544A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106604540B (zh) * 2015-10-19 2019-08-13 南昌欧菲光电技术有限公司 电路板
KR102493465B1 (ko) * 2016-03-22 2023-01-30 삼성전자 주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
JP6696567B2 (ja) * 2016-05-16 2020-05-20 株式会社村田製作所 セラミック電子部品
CN106711085B (zh) * 2016-12-12 2019-02-19 东莞市广信知识产权服务有限公司 一种柔性互连金属的制备方法
WO2024058641A1 (ko) * 2022-09-16 2024-03-21 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154927A (ja) * 1997-06-03 1999-02-26 Toshiba Corp 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2000208900A (ja) * 1999-01-19 2000-07-28 Ibiden Co Ltd プリント配線板
KR20070010451A (ko) * 2005-07-18 2007-01-24 엘지전자 주식회사 인쇄회로기판의 패드구조 및 그 제조방법
KR20080106013A (ko) * 2007-05-30 2008-12-04 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202491A (ja) * 1985-03-05 1986-09-08 日立化成工業株式会社 配線板の製造法
JPS6482595A (en) * 1987-09-25 1989-03-28 Meiko Electronics Co Ltd Printed wiring board
JPH0722735A (ja) * 1993-07-05 1995-01-24 Ibiden Co Ltd プリント配線板
JP3890631B2 (ja) * 1996-08-08 2007-03-07 イビデン株式会社 プリント配線板の製造方法
JP2000058986A (ja) * 1998-08-04 2000-02-25 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
JP2000164996A (ja) * 1998-11-30 2000-06-16 Kyocera Corp セラミック配線基板
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
JP3998984B2 (ja) * 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP2003298240A (ja) * 2002-04-05 2003-10-17 Sohwa Corporation 多層回路基板
JP4436646B2 (ja) * 2003-09-25 2010-03-24 京セラ株式会社 マイクロ空間配線基板及びその製造方法
JP2005243899A (ja) * 2004-02-26 2005-09-08 Toppan Printing Co Ltd プリント配線板及びその製造方法
US7321496B2 (en) * 2004-03-19 2008-01-22 Matsushita Electric Industrial Co., Ltd. Flexible substrate, multilayer flexible substrate and process for producing the same
KR100626617B1 (ko) * 2004-12-07 2006-09-25 삼성전자주식회사 반도체 패키지용 배선 기판의 볼 랜드 구조
TWI307613B (en) * 2005-03-29 2009-03-11 Phoenix Prec Technology Corp Circuit board formed conductor structure method for fabrication
CN101312620B (zh) * 2007-05-24 2011-06-22 巨擘科技股份有限公司 多层基板金属线路制造方法及其结构
US20090133908A1 (en) * 2007-11-28 2009-05-28 Goodner Michael D Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154927A (ja) * 1997-06-03 1999-02-26 Toshiba Corp 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2000208900A (ja) * 1999-01-19 2000-07-28 Ibiden Co Ltd プリント配線板
KR20070010451A (ko) * 2005-07-18 2007-01-24 엘지전자 주식회사 인쇄회로기판의 패드구조 및 그 제조방법
KR20080106013A (ko) * 2007-05-30 2008-12-04 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법

Also Published As

Publication number Publication date
CN102045939B (zh) 2014-04-30
JP2013507777A (ja) 2013-03-04
WO2011047544A1 (zh) 2011-04-28
KR20120084752A (ko) 2012-07-30
EP2493274A1 (en) 2012-08-29
JP5507697B2 (ja) 2014-05-28
EP2493274A4 (en) 2014-04-16
CN102045939A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
KR100836653B1 (ko) 회로기판 및 그 제조방법
CN101257775A (zh) 制造布线基板的方法和制造电子元件装置的方法
JP2012191204A (ja) プリント配線板の製造方法
KR101395336B1 (ko) 다층 연성기판의 금속층 구조 및 그 제조방법
TW201320276A (zh) 封裝基板及其製法
US9398704B2 (en) Manufacturing method of metal structure of flexible multi-layer substrate
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
JP4759041B2 (ja) 電子部品内蔵型多層基板
JP4203538B2 (ja) 配線基板の製造方法、及び配線基板
KR101204083B1 (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
CN108172561B (zh) 承载基板与其封装结构，及半导体封装元件的制作方法
JP4549695B2 (ja) 配線基板の製造方法
JP5530955B2 (ja) 多層配線基板
JP4549692B2 (ja) 配線基板の製造方法
JP2004288711A (ja) 電子部品内蔵型多層基板
JP4549693B2 (ja) 配線基板の製造方法
JP4549694B2 (ja) 配線基板の製造方法及び多数個取り基板
US20040023481A1 (en) Electrolytic contact pads
JP7266454B2 (ja) 配線基板、積層型配線基板、及び配線基板の製造方法
JP2011513965A (ja) プリント回路基板及びその製造方法
KR100355798B1 (ko) 반도체패키지용 회로기판 및 그 제조 방법
KR100917124B1 (ko) 초박판형 패키지 기판 제조 방법
JP2005079107A (ja) 配線基板の製造方法、及び配線基板
KR20120010413A (ko) 관통홀을 갖는 인쇄회로기판을 이용한 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170404

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180419

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190507

Year of fee payment: 6