JP2006210770A - 半導体装置搭載用基板、および半導体素子用ｂｇａパッケージ - Google Patents

Abstract

【課題】単層配線かつ多面付けして大量生産できる半導体用ＢＧＡパッケージ製品を、反りの発生しないフィルム基材を用いて、低価格で提供する。
【解決手段】安価な金属板１１を、反りを押さえるためのコア材として用い、その上に絶縁層１３と配線層１４を形成して、金属板１１と絶縁層１３にはビアを、配線層１２には径の小さなビアと配線をパターニングし、金属材の表面を絶縁膜１４で覆い、これを半導体装置用基板とすることで、反りがなく微細な配線パターンを有する単層配線基板が多面付けで得られる。
【選択図】図１

Description

本発明はＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置に使用される半導体装置搭載用基板と、半導体素子用ＢＧＡパッケージに関し、特に生産性と経済性を向上させた半導体搭載用基板とその基板をもちいた半導体ＢＧＡパッケージに関する。

近年、エレクトロニクス産業界においては、高信頼度を有する多機能装置の開発が急速に進められており、これによる高機能、高密度素子の出現に伴って高信頼性、多機能を有し、かつ軽量、薄型の小型デバイスに対する要求が高まってきている。これに従って新しい素子実装技術の開発が日増しに重要さを加えており、特に半導体パッケージにおける小型化と多様化が重要な課題として開発が進められている。

これにともない、実装密度の向上のために多層ビルドアップ構造を用いたＣＳＰ（チップサイズパッケージ）半導体用ＢＧＡパッケージの提案がされている。しかし、更なる多層化による高密度化の要求に伴い、半導体用ＢＧＡパッケージ自体の高コスト化が避けられない。ここで、図３に半導体チップ３１とボンディングパッド３２をワイヤーボンディングする半導体用ＢＧＡパッケージを示した。この図３に示したように高密度実装化のため、半導体チップ３１の直下にビア３４を設置（ファンイン）したり、また半導体用ＢＧＡパッケージの配線回路パターン３３の微細配線化、銅配線間の狭スペース化、ビア３４の小径化などして、多層より単層化する検討も進められている。

半導体チップ自体の微細化ペースと半導体用ＢＧＡパッケージの微細化ペースの差は年々拡大していく傾向にあり、微細ピッチに対応した半導体用ＢＧＡパッケージの高密度化かつ低コスト化対応が強く望まれている。また、半導体装置用基板のコア材の材料として、可撓性を有する５０μｍ程度の厚みをもつポリイミドをコア材に用いたテープＢＧＡパッケージが上市されている。ファンイン構造の代表的な単層半導体用ＢＧＡ基板として特許文献１を挙げる。

しかし、ポリイミドをコア材に用いたテープＢＧＡパッケージは反りが大きく、２００ｍｍ幅以上のコイル材を用いて、マトリクス状にＢＧＡパッケージ製品を配置することは困難であった。

また、ポリイミドをもちいたコア材のビア形成方法として、レーザー照射によるレーザービア工法や、金型を用いた打ち抜き工法などが実用化されているが、いずれもランニングコスト、イニシャルコストが高い、加工時間が長いことなど問題があった。

また、銅配線パターンと半田ボールが接続する、従来の単層構造の基板の場合、銅配線パターンと半田ボールとの接続部位に隙間や空隙が入りやすく、ヒートサイクルテスト（−５５℃〜１２５℃、１５ｍｉｎ、１０００サイクル）で、クラックが入り、最悪な場合にはオープン不良を生じるなど、信頼性の点で問題があった。

特許３３５２０８４号

本発明は、上記従来の問題点を解決するためになされたものであり、その課題とすることは、反りがなく信頼性の高い半導体用ＢＧＡパッケージ製品を多面付けして大量生産し、より低価格で提供することである。

本発明者の検討によれば、金属板を、反りを押さえるためのコア材として用い、その上に絶縁層と配線層を形成して、金属板と絶縁層にはビアを、配線層には配線をパターニングし、金属板の表面を絶縁膜で覆い、これを半導体装置用基板とすることで、反りのない単層配線基板が多面付けで得られることを見出した。また、同時に、配線層に径の小さな孔を設けることで、オープン不良が無く信頼性の高い半導体装置用基板が得られることを見出した。そして、このため、半導体用ＢＧＡパッケージ製品をより低コストで大量生産することが可能となったのである。

本発明はこのような知見に基づいてなされたもので、請求項１に記載の発明は、１層の配線層を有する半導体装置用基板において、
前記半導体装置用基板が、少なくとも金属板と、
前記金属板上に設けられた絶縁層と、
前記絶縁層上に設けられた配線層とを備え、
前記金属板と前記絶縁層には前記配線層に達するビアパターンが設けられ、
前記金属板の表面に絶縁膜が形成されていることを特徴とする半導体装置用基板。

請求項２に記載の発明は、１層の配線層を有する半導体装置用基板において、
前記半導体装置用基板が、少なくとも金属板と、
前記金属板上に設けられた絶縁層と、
前記絶縁層上に設けられた配線層とを備え、
前記金属板と前記絶縁層とを貫通するビアパターンが設けられ、
さらに前記ビアパターン上の前記配線層に孔が設けられ、
前記孔径は前記金属板と前記絶縁層とを貫通するビアパターン径よりも小さく、
前記金属板の表面に絶縁膜が形成されていることを特徴とする半導体装置用基板である。

請求項３に記載の発明は、前記配線層に設けられた孔寸法が３０μｍ以下であることを特徴とする請求項２に記載の半導体装置用基板である。孔の形状は円、方形、六角形など多角形であっても構わない。

請求項４に記載の発明は、前記配線層に設けられた孔が、前記金属板と前記絶縁層を貫通するビアパターン領域内に複数個形成されていることを特徴とする半導体装置用基板である。

請求項５に記載の発明は、前記金属板が、銅、鉄、ニッケル、又は前記金属のうち１種類以上を含む合金、のいずれかを材料とすることを特徴とする請求項１〜３のいずれかに記載の半導体装置用基板である。

請求項６に記載の発明は、前記配線層と半導体素子をワイヤボンディングやフリップチップにより接続することを特徴とする請求項１〜４のいずれかに記載の半導体装置用ＢＧＡパッケージ。

請求項７に記載の発明は、請求項４に記載の半導体装置用ＢＧＡパッケージがマトリクス状に配置されたことを特徴とする半導体用ＢＧＡパッケージ製品。

本発明によれば、微細な配線パターンを有する単層配線の半導体装置用基板が、反りを発生することなく多面付けで効率よく生産することが可能となった。

より詳しくは、半導体素子搭載用基板に金属板を用いることで反りの発生を防止し、また同時に、該金属板を、絶縁層にビアパターンを形成する際のマスクとして用い、該金属板上に設けられた絶縁層をパターニングすることで、従来絶縁層のビアパターンの形成の際に問題となっていたコスト、時間、工程を削減することができた。さらに配線層のうち、金属層と絶縁層のビアパターンが形成された部位に、このビアパターン径よりも小さい孔を設けることで、リフロー工程での気泡の巻き込みによる半田接続不良を抑えるという効果を奏した。この際、この配線層の孔の、ビアパターンから近い孔径がビアパターンから遠い孔より小さいテーパー形状とすると、該配線層の孔から半田の流出を効果的に抑えることができた。

本発明の半導体装置用基板、半導体用ＢＧＡパッケージ及び、半導体用ＢＧＡパッケージ製品の製造工程の一例を図５〜１２を用いて以下に示す。
（ａ）コアとなる金属板１１上の片面上に絶縁層１３を形成する。
（ｂ）前記絶縁層上１３に配線層１２を形成し、三層構成の基材を作成する（図５）。
（ｃ）前記三層構造基材の両面に、フォトレジスト１を形成する（図６）。
（ｄ）両面にフォトレジストが形成された三層構造基材の両面を、所定のパターンを有するフォトマスクにより露光現像し、金属板側のフォトレジストにはビアパターン２２を形成し、配線層側のフォトレジストには配線パターン２１を形成する（図７）。
（ｅ）前記ビアパターンおよび配線パターンが形成された三層構造基材の両面に、エッチングを行い、金属板にはビアパターン２２を形成し、配線層には配線パターンとビアパターン２１を形成する。（図８）
（ｆ）前記三層構造基材の絶縁層のうち、金属板のビアパターンにより露出している部位を、パターニングされた金属板をマスクとして除去し、配線層に達するビアパターンを形成する。
（ｇ）前記三層構造基材からフォトレジストを剥離する（図９）。
（ｈ）前記三層構成基材の金属板の表面に、絶縁膜５を形成する。
上記（ａ）〜（ｈ）の工程により本発明の半導体装置用基板が生産される。
また前記（ｄ）、（ｅ）において、三層配線基材の配線層に、特定の寸法を有する孔を、配線パターンと同時に形成することが好ましい（図１１）。この理由は後述する。

さらに、
（ｉ）半田材料を前記三層構造基板の金属板、絶縁層に設けられたビアパターンに充填し、リフローする。なお、前記（ｄ）、（ｅ）において、三層配線基材の配線層に、特定の寸法を有する孔を、配線パターンと同時に形成した場合、この孔の中に半田材料が充填される場合がある。
（ｊ）前記三層構造基材の配線層上に感光性カバーレイフィルム４を貼り、半導体チップとの接続部が露出するように露光現像する（図１０）。この際、前記（ｅ）工程で、前記三層構造基材の配線層に孔を設けた場合の例は、図１３に示す。
（ｋ）前記三層構造基材の配線層のうち、半導体チップとの接続部として露出した部位に金・ニッケルめっきを施す（図示しない）。
上記（ｉ）〜（ｋ）の工程により本発明の半導体用ＢＧＡパッケージが生産される。

上記の半導体用ＢＧＡパッケージをマトリクス状に多面配置すると、本発明の半導体用ＢＧＡパッケージ製品を生産することができる。このような配置をすると、半導体パッケージを、より安価に大量生産することが可能となる。図２に半導体用ＢＧＡパッケージを７×７個マトリクス状に配置した例を示す。ただし、本発明の半導体用ＢＧＡパッケージ製品の配列個数はこれに限定されるものではない。従来のテープＢＧＡパッケージ製品は、幅５０ｍｍ程度のテープにテープＢＧＡパッケージが直列配置しており、その両脇に位置合わせや搬送用にスプロケット領域が設けられていたが、本発明の半導体ＢＧＡパッケージ製品では、無駄なスプロケット領域の材料費を削減できる。

本発明に係る金属板は、半導体装置用基板のコアとなり、反りを防止するものである。このような金属板として、銅、鉄、ニッケルなどの可撓性を有する金属、合金を例示することができる。２０μｍ〜３００μｍ程度の板厚の金属板を用いるのが好ましく、特に１ｏｚ（＝３６μｍ厚）の圧延銅材はコストの観点からより好ましい。これより薄くなると、可撓性は非常に良好な反面、配線銅箔のパターンが裏写りしてしまいコア材に使用するには、不適当である。また板厚が３００μｍよりも厚くなると、可撓性がなくなり、製造工程上作業性が低下する上、材料コストが高くなってしまう。

本発明の三層構造基材の絶縁層上に配線層を接着材を用いず接着する方法として、三層構造基材の絶縁層上に配線層に用いるものと同じ金属材料をスパッタリングで極薄く成膜した面と金属箔状の圧延銅箔を逆スパッタした面とを、真空中でラミネートする方法を用いることが好ましい。絶縁層上に配線層を形成する他の方法として、配線層と絶縁層との密着性を向上させるために、絶縁層表面を粗面化しアンカー効果を利用して、絶縁層と配線層を熱圧着する方法がある。しかし、この方法により絶縁層上に配線層を形成すると、配線層に配線パターンをウエットエッチングにより形成する工程で、絶縁層上に根残りと言われる銅残渣が発生する問題がある。また、絶縁層上に配線層を形成する方法として、めっきを用いるアディティブ法も挙げられるが、面内で均一なめっき膜厚にすることが難しく、この方法で半導体装置用基板をマトリクス状に形成し多面取りをすることは容易ではない。しかし、上記したスパッタリングを用いる方法により、絶縁層上に配線層を形成すると、これらの問題を解決することができた。

本発明に用いるフォトレジストは、重クロム酸アンモニウムを感光助剤として添加されたカゼイン水溶液をネガ型レジストとして例示できるが、これに限定されない。

本発明に係る絶縁層は、配線層と金属板との導通を防止する。このような絶縁層として、エポキシ、シリコーン、ポリイミド、液晶ポリマーなど、２２０℃〜２８０℃の半田リフロー温度で耐熱性を有するいわゆるエンジニアリングプラスチック材料（以下エンプラ材料）を例示できる。近年更なる半導体の高周波対応が望まれており、半導体用ＢＧＡパッケージにも誘電率３．０以下の絶縁体層が好ましい。また半田リフロー時など高温状態が続くと、金属層に挟み込まれた絶縁体材料に吸湿されていた水分が蒸発しクラックが入るなどの問題があるので、密着信頼性を向上させるためにも吸湿率が低い絶縁材料が好ましく、性能的には液晶ポリマーが最良である。
また、エンプラ材料以外では、シリカ、アルミナ、ジルコニウムなどの金属酸化物を用いても構わない。
絶縁層の層厚は５μｍ〜５０μｍが好ましく、７〜１０μｍとすると実用上の樹脂コーターの膜厚ばらつきに問題がなく、なお好ましい。５μｍよりも薄いと金属板と配線層とがショートする可能性があり、５０μｍよりも厚いと付加的な効果がないばかりかコストが嵩む原因となる。

絶縁層としてエンプラ材料を用いた場合、ビアパターンを形成する方法として、ウエットエッチング工法とサンドブラスト工法が挙げられる。ウエットエッチング工法は、ポリイミドや液晶ポリマーなどを、アミン系強アルカリ溶液でエッチングし、ビアパターンを形成する工法である。サンドブラスト工法は、二流体スプレーで非水溶性の微粒子を含む混濁液とエアを同時に吐出させ、柔らかい銅箔をマスクとして硬いエンプラ材料層を研削していく工法である。ここで、非水溶性の微粒子はアルミナやチタニアなど一般にサンドブラストに使用されるもので、１〜５μｍ程度の均一な粒度分布を持つものであれば問題ない。

絶縁層にビアを形成する方法は、上記した工法以外に、ポジ型感光性を有する絶縁材料を絶縁層として用いる方法を例示できる。この方法では、ポジ型感光性を有する絶縁材料をＢステージ（半硬化）状態のまま、金属板と配線層とで挟み込んだ三層構成基材を用いる。金属板にビアパターンを形成した後、ビアパターンが開口した金属板をフォトマスクとして片面露光し、炭酸ソーダ水溶液や苛性ソーダ水溶液などアルカリ溶液にて感光した絶縁層を溶解現像して、絶縁層にもコア金属板と同じ寸法のビアパターンを形成する。ビアパターンを形成した後１５０℃〜２００℃のベーキングによる重合反応でポジ型感光性を有する絶縁樹脂を永久硬膜して絶縁層とする。ここで用いられるポジ型感光性を有する絶縁材料には、感光性ポリイミド、エポキシアクリレート系の感光性材料などが使用できる。

配線層は、半導体素子搭載用基板に搭載する半導体素子とマザーボードの電気的接続を適切に行うものである。具体的には銅箔を用いるのが好ましく、層厚は９μｍ〜１８μｍが好ましい。サブストラクト法でファインパターンを形成するのに膜厚が１８μｍより厚いと不適当であり、９μｍ未満では、電解銅箔やその薄い電解銅箔を支持するための銅箔も必要となり、コストが嵩む。

本発明に用いる絶縁膜は金属板の露出を防止するために設けられる。本発明の半導体装置用基板は、マザーボードの接続ポイントと半導体用ＢＧＡパッケージの配線層とを直接半田接合させるため（図１）、ビアホールを有する金属板とビア内の半田ボールとがショートしないように、ビアが形成された後の金属板１１の露出している部分を絶縁する必要がある。コーティングする方法は、スプレーコートやカーテンコートや電着コートなど例示できるが、ビアパターンが形成された金属板１１に絶縁膜１４を効率良くコーティングするには、電着コートが好ましい。スプレーコートやカーテンコートといったコーティング方法では、ビアホール内に露出された配線層にコートしないようにする工程が増え、コストアップにつながる。

電着コートする場合、配線層を対向電極と同電位にし、金属板１１に荷電して絶縁膜を形成する。このような構成にすると、配線層は対抗電極と同電位であるため、絶縁膜に被膜されることはなく、金属板のみが絶縁膜で被膜される。金属板１１は導電性があるため、電着コーティングで凹凸の面に対して±０．５μｍ以内のばらつきで均一な膜厚をコーティングでき、好ましい。更にまた、経済的な問題と絶縁信頼性の観点から絶縁膜１４の膜厚は７μｍ程度が好ましい。

本発明の半導体装置搭載用基板の配線層の孔は、絶縁層、金属層を貫通するビアパターン上に設けられる。この配線層の孔径は、絶縁層と金属板に設けられたビアパターン径よりも小さいことを特徴とし、より好ましくは、孔径３０μｍ以下である。また、この配線層の孔は、金属板と絶縁層のビアパターンに近い側の開口部径よりも、ビアに遠い側の開口部径が大きいことを特徴とする。この理由を下記に示す。図６に、従来スルーホール内に半田ボールを挿入した構造を示した。この構造では空気の巻き込みや半田ボールのリフロー時の蒸発したフラックスなどを半田ボールに封入しやすく、銅配線パターンと半田ボールとの接続部位に間隙が入りやすい。この状態では、ヒートサイクルテスト（−５５←→＋１２５℃、１５ｍｉｎ、１０００サイクル）で、クラックが入り、最悪な場合にはオープン不良を生じるなど信頼性に問題があった。そこで、配線層に孔を設け、半田ボール内に発生した空隙や隙間を、孔から排出できるようにすると、この問題を解決できることが見出されたが、しかし、ビア内に巻き込まれた空気やフラックスの蒸気を抜く孔がビア径と同等であると、溶融半田と銅の親和性が良い（接触角が小さい）ため、配線層側から半田が流れ出てしまう問題も発生した。このため、半田は配線層の孔に充填されてもよいが、配線層の孔から流れ出てしまうことがないよう、金属板と絶縁層のビアパターンに近い側の開口部径が３０μｍ以下であることが望ましい。また、配線層の孔を、金属板と絶縁層のビアパターンに近い側の開口部径よりもビアに遠い側の開口部径が大きい形状（テーパー形状）にすることにより、半田が流出をより効果的に防止することができる。配線層にこのような孔を設けることで、ビアに充填した半田ボール内に間隙を発生させることがなく、接続信頼性の向上に寄与することができる。

（実施例１）
本発明の一実施例を以下に示す。
本実施例では、金属板として厚さ５０μｍの銅板を、絶縁層として厚さ１０μｍの液晶ポリマー絶縁材料（クラレ製商品名ベクスター）を、配線層として厚さ９μｍの配線銅箔層を用いた。
（ａ）まず、銅板上に液晶ポリマー絶縁材料を形成した。
（ｂ）更にその上に配線銅箔層を形成した三層構成基材を作成した。（図５）
（ｃ）この三層構成基材の脱脂、整面処理を行った後、重クロム酸アンモニウムを感光助剤として添加されたカゼイン水溶液をネガ型フォトレジストとして三層構成基材の両面に塗布した。（図６）
（ｄ）フォトレジストを乾燥後、残したいパターンが遮光部となり、マトリクス状に多面付けに配置されたフォトマスクを用い、配線層側のフォトマスクと金属板側のフォトマスクのアライメントを合わせながら三層構成基材を挟むように密着させ、両面から同時に紫外線を照射することにより露光し、所定のパターン部以外の領域でフォトレジストの光硬化を行った。ついで、温水スプレー現像を行い、未硬化のフォトレジストを除去後、残ったフォトレジストの硬膜処理を行った（図７）。
（ｅ）さらに、三層構成基材の両面へ塩化第二鉄液スプレーして、フォトレジストをマスクにし銅板と配線銅箔層とをエッチングして、銅板にはビアパターンを、配線銅箔層には配線パターンを形成した（図８）。
（ｆ）アミン系の強アルカリ水溶液を液中スプレーで銅板側から液晶ポリマーからなる絶縁層にビアパターンを形成した。
（ｇ）フォトレジストはビアパターン形成時に膨潤剥膜した。（図９）
（ｉ）配線銅箔層を対向電極と同電位にし、銅板に電荷を加え、銅版の露出面に絶縁膜として電着絶縁膜（日本ペイント製インシュリード）を形成し、半導体装置用基板とした。
（ｊ）半田材料を銅板と絶縁層のビアパターン内に充填し、２５０℃のリフロー炉で半田ボールを形成した。
（ｋ）配線銅箔層に感光性カバーレイフィルムを貼り、半導体チップとの接続部が露出するように露光、現像を行った（図１０）。
（ｌ）半導体チップとの接続部として露出した配線銅箔層にニッケル・金めっきを施し、半導体チップを搭載し、配線銅箔層上の接続部とワイヤボンディングにより接続し、半導体用ＢＧＡパッケージ製品とした。この半導体装置用基板は半導体素子を搭載し、プリント配線板と接続しても反りが発生することはなかった。

（実施例２）
実施例２では、（ａ）〜（ｅ）工程を実施例１と同様に行った。その後、以下の工程を行った。
（ｆ）ウエットブラスト装置（マコー株式会社製）を用いて、銅板面側へ粒度が１．５±１．０μｍで揃ったアルミナのスラリー懸濁水溶液をスプレーして絶縁層のブラストを行い、銅板のビア径と同等の寸法のビアパターンを絶縁層に形成した。
（ｇ）苛性ソーダ水溶液にてフォトレジストを膨潤剥膜した。
さらに（ｉ）〜（ｌ）工程を実施例１と同様に行い、半導体装置用基板および半導体用ＢＧＡパッケージ製品を作製した。この半導体装置用基板は半導体素子を搭載し、プリント配線板と接続しても反りが発生することはなかった。

（実施例３）
（ａ）まず、銅板上にポジ型感光性ポリイミド絶縁材料を形成した。
その後、（ｂ）〜（ｅ）工程を実施例１と同様に行った。その後、以下の工程を行った。
（ｆ）炭酸ソーダアルカリ水溶液をコア金属板面側からスプレーしてポジ型の感光性ポリイミドからなる絶縁層にビアを形成した。ここで、３００℃でベークすることで重合を行い硬膜化した。
（ｇ）さらに苛性ソーダ水溶液でフォトレジストを剥膜した。
さらに（ｉ）〜（ｌ）工程を実施例１と同様に行い、半導体装置用基板および半導体用ＢＧＡパッケージ製品を作製した。この半導体装置用基板は半導体素子を搭載し、プリント配線板と接続しても反りが発生することはなかった。

（実施例４）
金属板として厚さ５０μｍの銅板を、絶縁層として厚さ１０μｍの液晶ポリマー絶縁材料（クラレ製商品名ベクスター）を、配線層として厚さ９μｍの配線銅箔層を用いた。
（ａ）まず、銅板上に液晶ポリマー絶縁材料を形成した。
（ｂ）更にその上に配線銅箔層を形成した三層構成基材を作成した。（図５）
（ｃ）この三層構成基材の脱脂、整面処理を行った後、重クロム酸アンモニウムを感光助剤として添加されたカゼイン水溶液をネガ型フォトレジストとして三層構成基材の両面に塗布した。（図６）
（ｄ）フォトレジストを乾燥後、残したいパターンが遮光部となり、マトリクス状に多面付けに配置されたフォトマスクを用い、三層構成基材の両面にアライメントを合わせながら密着させ、両面から同時に紫外線を照射することにより露光し、所定のパターン部以外の領域でフォトレジストの光硬化を行った。ついで、温水スプレー現像を行い、未硬化のフォトレジストを除去後、残ったフォトレジストの硬膜処理を行った（図７）。
（ｅ）さらに、三層構成基材の両面へ塩化第二鉄液スプレーして、フォトレジストをマスクにし銅板と配線銅箔層とをエッチングして、銅板にはビアパターンを、配線銅箔層には配線パターンとビアパターン領域に直径２５μｍの孔を形成した（図１１）。
（ｆ）アミン系の強アルカリ水溶液を液中スプレーで銅板側から液晶ポリマーからなる絶縁層にビアパターンを形成した。
（ｇ）フォトレジストはビアパターン形成時に膨潤剥膜した。（図１２）
（ｉ）配線銅箔層を対向電極と同電位にし、銅板に電荷を加え、銅版の露出面に絶縁膜として電着絶縁膜（日本ペイント製インシュリード）を形成し、半導体装置用基板とした。
（ｊ）半田材料を銅板と絶縁層のビアパターン内に充填し、２５０℃のリフロー炉で半田ボールを形成した。
（ｋ）配線銅箔層に感光性カバーレイフィルムを貼り、半導体チップとの接続部が露出するように露光、現像を行った（図１３）。
（ｌ）半導体チップとの接続部として露出した配線銅箔層にニッケル・金めっきを施し、半導体チップを搭載し、配線銅箔層上の接続部とワイヤボンディングにより接続し、半導体用ＢＧＡパッケージ製品とした。この半導体装置用基板は半導体素子を搭載し、プリント配線板と接続しても反りが発生することはなかった。また、半導体装置用基板の断面を観察したところ、半田内に気泡や隙間がなかった。

（実施例５）
実施例５では、（ａ）〜（ｄ）工程を実施例２と同様に行った。その後、以下の工程を行った。
（ｅ）三層構成基材の両面へ塩化第二鉄液スプレーして、フォトレジストをマスクにし銅板と配線銅箔層とをエッチングして、銅板にはビアパターンを、配線銅箔層には配線パターンとビアパターン領域に直径２５μｍの孔を形成した（図１１）。
さらに（ｉ）〜（ｌ）工程を実施例４と同様に行い、半導体装置用基板および半導体用ＢＧＡパッケージ製品を作製した。この半導体装置用基板は半導体素子を搭載し、プリント配線板と接続しても反りが発生することはなかった。また、半導体装置用基板の断面を観察したところ、半田内に気泡や隙間がなかった。

（実施例６）
実施例６では、（ａ）〜（ｄ）工程を実施例３と同様に行った。その後、以下の工程を行った。
（ｅ）三層構成基材の両面へ塩化第二鉄液スプレーして、フォトレジストをマスクにし銅板と配線銅箔層とをエッチングして、銅板にはビアパターンを、配線銅箔層には配線パターンとビアパターン領域に直径２５μｍの孔を形成した（図１１）。
さらに（ｉ）〜（ｌ）工程を実施例４と同様に行い、半導体装置用基板および半導体用ＢＧＡパッケージ製品を作製した。この半導体装置用基板は半導体素子を搭載し、プリント配線板と接続しても反りが発生することはなかった。また、半導体装置用基板の断面を観察したところ、半田内に気泡や隙間がなかった。

本発明の半導体用ＢＧＡパッケージ製品の斜図および断面図 本発明の半導体用ＢＧＡパッケージ製品の平面図 本発明の半導体用ＢＧＡパッケージの詳細平面図（図２の拡大図） 従来の半導体用ＢＧＡパッケージの巣が入った時の断面図 本発明の半導体装置用基板の断面図 本発明の半導体装置用基板の断面図 本発明の半導体装置用基板の断面図 本発明の半導体装置用基板の断面図 本発明の半導体装置用基板の断面図 本発明の半導体装置用基板の断面図 本発明の半導体装置用基板の断面図 本発明の半導体装置用基板の断面図 本発明の半導体装置用基板の断面図

符号の説明

１ フォトレジスト
１１ 金属板
１２ 配線層
１３ 絶縁層
１４ 絶縁膜
２１ 配線パターン
２２ ビアパターン
３ 耐腐食性フィルム
３１ 半導体チップ
３２ ボンディングパッド
３３ 配線回路パターン
３４ ビア
４ カバーレイフィルム
５ 絶縁膜

Claims (7)

1. １層の配線層を有する半導体装置用基板において、
   前記半導体装置用基板が、少なくとも金属板と、
   前記金属板上に設けられた絶縁層と、
   前記絶縁層上に設けられた配線層とを備え、
   前記金属板と前記絶縁層には前記配線層に達するビアパターンが設けられ、
   前記金属板の表面に絶縁膜が形成されていることを特徴とする半導体装置用基板。
2. １層の配線層を有する半導体装置用基板において、
   前記半導体装置用基板が、少なくとも金属板と、
   前記金属板上に設けられた絶縁層と、
   前記絶縁層上に設けられた配線層とを備え、
   前記金属板と前記絶縁層とを貫通するビアパターンが設けられ、
   さらに前記ビア上の前記配線層に孔が設けられ、
   前記孔径は、前記金属板と前記絶縁層とを貫通するビアパターン径よりも小さく、
   前記金属板の表面に絶縁膜が形成されていることを特徴とする半導体装置用基板。
3. 前記配線層に設けられた孔寸法が３０μｍ以下であることを特徴とする請求項２に記載の半導体装置用基板。
4. 前記配線層に設けられた孔が、前記金属板と前記絶縁層を貫通するビアパターン領域内に複数個形成されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置用基板。
5. 前記金属板は、銅、鉄、ニッケル、又は前記金属のうち１種類以上を含む合金、のいずれかを材料とすることを特徴とする請求項１又は２に記載の半導体装置用基板。
6. 前記配線層と半導体素子をワイヤボンディングまたはフリップチップにより接続することを特徴とする請求項１〜４のいずれかに記載の半導体装置用ＢＧＡパッケージ。
7. 請求項５に記載の半導体装置用基板がマトリクス状に配置されたことを特徴とする半導体用ＢＧＡパッケージ製品。