TWI484605B - 封裝基板及其製造方法 - Google Patents

封裝基板及其製造方法 Download PDF

Info

Publication number
TWI484605B
TWI484605B TW097125616A TW97125616A TWI484605B TW I484605 B TWI484605 B TW I484605B TW 097125616 A TW097125616 A TW 097125616A TW 97125616 A TW97125616 A TW 97125616A TW I484605 B TWI484605 B TW I484605B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
metal
bump
barrier
Prior art date
Application number
TW097125616A
Other languages
English (en)
Other versions
TW200929474A (en
Inventor
Jin-Yong Ahn
Chang-Sup Ryu
Jong-Kuk Hong
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW200929474A publication Critical patent/TW200929474A/zh
Application granted granted Critical
Publication of TWI484605B publication Critical patent/TWI484605B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0726Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851Intermediate layer is discontinuous or differential
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

封裝基板及其製造方法 【相關申請案的交叉引用】
本申請案主張於2007年12月26日向韓國智慧財產局申請的韓國專利第10-2007-0137663號,該案全文內容以引用方式併入本文。
本發明係有關於一種封裝用基板以及一種用來製造此封裝用基板的方法。
愈來愈多電子產品變得更小且功能更強大,結果,半導體晶片上的端子數目也跟著增加。因此,用來架設半導體晶片的封裝基板的凸塊部分(bump portions)也需要更精細的節距和更高的可靠度。
因為封裝基板凸塊部分需要更精細的節距和更高的可靠度,因此需要更新的技術來製造凸塊。
本發明一態樣為提供一種可在封裝基板上形成凸塊的快速且價廉的方法,並提供一種封裝基板,其中的焊料光阻(solder resist)層是水平地形成。
本發明另一態樣為提供一種製造封裝用基板的方法,包括,在一第一金屬層上堆疊一第二金屬層(其中形成有至 少一孔);在暴露於該孔中的該第一金屬層以及該第二金屬層上堆疊一阻障層;以一導電金屬填充該孔來形成至少一凸塊;在該凸塊上堆疊一絕緣層,並在該絕緣層上形成一電路圖案;及移除該第一金屬層、該第二金屬層和該阻障層。
在特定實施方式中,該第二金屬層包括鎳。該阻障層包括至少一種選自鈦和鉻中的金屬。絕緣層則可以是一焊料光阻。
本發明另一態樣為提供一種製造封裝用基板的方法,包括,在一載板的每一側上堆疊一第一金屬層並使該第一金屬層的至少一邊緣黏接到載板上;在一第一金屬層上堆疊一第二金屬層(其中形成有至少一孔);在暴露於該孔中的該第一金屬層以及該第二金屬層上堆疊一阻障層;以一導電金屬填充該孔來形成至少一凸塊;在該凸塊上堆疊一絕緣層,並在該絕緣層上形成一電路圖案;將該載板與該第一金屬層分離;及移除該第一金屬層、該第二金屬層和該阻障層。
該第二金屬層可包括鎳。該阻障層可包括至少一種選自鈦和鉻中的金屬。絕緣層則可以是一焊料光阻。
本發明再一態樣為提供一種封裝用基板。該封裝用基板包括一具有水平表面的焊料光阻層,一嵌埋在該焊料光阻層中的電路圖案,和一自該焊料光阻層中凸起的凸塊。
可在該凸塊上堆疊一表面處理層。
以下將部份透過實施方式詳細描述本發明態樣與優 點,習知技藝人士可部份透過這些說明或通過實施本發明來了解並實施本發明。
以下參照附圖說明本發明特定實施例之製造封裝用基板的方法與封裝用基板,其中不管圖式編號為何,該些圖中相同或相應的元件給予相同的元件符號,並省略多餘的解釋。
第1圖乃是依據本發明一實施方式之用以製造一封裝用基板方法的流程圖,且第2~10圖為代表此用以製造根據本發明實施例一封裝用基板之方法流程的截面示圖。在第2~10圖中,繪示出一第一金屬層211、一載板212、一第二金屬層22、一阻障層23、多個凸塊24、多個墊25、多層絕緣層26、多個開口27、和多層表面處理層28。
操作S11包括在第一金屬層上堆疊第二金屬層,其中有多個孔形成在第二金屬層上。第2、3圖代表其之對應製程。
為了使第一金屬層211不會彎曲,利用載板212來支撐第一金屬層211。載板212可在後續製程中加以移除。在特定實施方式中,第一金屬層211可以是一層銅。但是,可使用任一種可由蝕刻劑加以移除的金屬。
可利用電鍍在第一金屬層211上形成第二金屬層22。在此,可在第二金屬層22上形成多個孔231。可在後續製程中以金屬填充這些孔231的內部,而形成凸塊。可利用 減除法(a substrative method)或半加成法(semi-additive method),來達成在第一金屬層211上堆疊第二金屬層22並形成該些孔231的目的。
減除法可涉及在第一金屬層211的整個表面上堆疊一電鍍層,然後再利用蝕刻移除部分電鍍層,而形成第二金屬層22。半加成法則是在第一金屬層211上堆疊一層光敏層,利用曝光和顯影欲形成第二金屬層22於其上之部分光敏層來移除該些光敏層部分,接著執行電鍍,而形成第二金屬層22。
在特定實施方式中,第二金屬層22可以是一層銅層,同時在某些其他實施方式中,第二金屬層22可以是一層鎳層。當然,可使用各類型的其他金屬。
操作S12可包括在暴露於該些孔的多個第一金屬層部分上和第二金屬層上堆疊一阻障層,其中第4圖代表一相對應的製程。
阻障層23可以是在以蝕刻移除第一金屬層211與第二金屬層22時未被移除的層,且可包括鈦或鉻。可在暴露於外界中的第一金屬層211與第二金屬層22的表面上,堆疊阻障層23。可利用諸如無電電鍍、電鍍及濺鍍法來堆疊該阻障層23。
操作S13可包括以導電金屬來填充該些孔而形成凸塊,其中第5圖代表一相對應的製程。
以一層乾膜覆蓋在不希望被電鍍的區域上,之後,才在希望進行電鍍的孔231內部實施電鍍,藉以形成凸塊, 如第5圖所示。凸塊可以是由銅所製成的,也可在形成凸塊24的同時形成電路圖案。
操作S14可包括在凸塊上堆疊一層絕緣層並形成電路圖案在絕緣層上,其中第6圖代表一相對應的製程。
絕緣層26可以是一種焊料光阻。當絕緣層26被堆疊在凸塊24上方時,第二金屬層22和絕緣層26會彼此具有水平的介面。稍後,當第二金屬層22被移除時,絕緣層26會被暴露在外界環境下,使得所有凸塊24均自水平的絕緣層26上凸起相同的高度。可在絕緣層26上形成電路圖案,並在此電路圖案上堆疊另一絕緣層。可形成墊25做為最外層,並與外界電子元件形成電連接。移除載板212即可獲得如第7圖所示的組態。
操作S15可包括移除第一金屬層、第二金屬層和阻障層,其中第8、9圖代表相對應的製程。
第一金屬層211和第二金屬層22可以是銅層,也可以不是銅層。可使用適合用來移除相對應金屬的蝕刻劑。在此,阻障層23不一定須和第一金屬層211及第二金屬層22一同被移除。如果使用鈦或鉻做為阻障層23,並以鎳做為第二金屬層22,可在不傷害阻障層23的情況下,使用蝕刻劑來移除鎳。如此,可利用阻障層23來保護凸塊24。
在繼續進行上述製程時,可形成開口27以露出墊25。稍後,可在墊25和凸塊24的表面上實施鎳電鍍或金電鍍,以形成表面處理層28。
第11圖是依據本發明另一實施方式來製造封裝用基 板的另一方法流程圖,且第12~21圖為代表此用以製造根據本發明另一實施例之一封裝用基板之另一方法流程的截面示圖。在第12~21圖中,繪示出一第一金屬層311、一載板312、一黏劑313、一第二金屬層32、一阻障層33、多個凸塊34、多個墊35、多層絕緣層36、多個開口37、和多層表面處理層38。
操作S21包括在一載板的任一面上堆疊一第一金屬層,使得每一第一金屬層的至少一邊緣黏接到載板上。第12圖代表其相應的製程。
此特定實施方式示出一種利用載板312的兩面來製造一對封裝基板的方法。為了能在後續製程中輕易地移除載板312,可只在邊緣上以黏劑313黏住第一第一金屬層311。可以一覆銅的積層做為載板312。
操作S32可包括在第一金屬層堆疊一第二金屬層(其上有多個孔),其中第13圖代表一相對應的製程。
可利用電鍍在第一金屬層311上形成第二金屬層32。在第二金屬層32上形成多個孔洞331。在後續製程中以金屬填充這些孔331而形成凸塊34。可利用減除法(a substrative method)或半加成法(semi-additive method),來達成在第一金屬層311上堆疊第二金屬層32並形成該些孔331的目的。在特定實施方式中,第二金屬層32可以是一層銅層,同時在其他特定實施方式中,第二金屬層32可以是一層鎳層。當然,可使用各類型之其他可蝕刻的金屬。
操作S23可包括在暴露於該些孔的多個第一金屬層部 分上和第二金屬層上堆疊一阻障層,其中第14圖代表一相對應的製程。
阻障層33可以是在以蝕刻移除第一金屬層311與第二金屬層32時未被移除的層,且可包括鈦或鉻。可在暴露於外界中的第一金屬層311與第二金屬層32的表面上,堆疊阻障層33。可利用諸如無電電鍍、電鍍及濺鍍法來堆疊該阻障層33。
操作S24可包括以導電金屬來填充該些孔而形成凸塊,其中第15圖代表一相對應的製程。
以一層乾膜覆蓋在不希望被電鍍的區域上,之後,才在希望進行電鍍的孔331內部實施電鍍,藉以形成凸塊34,如第15圖所示。凸塊34可以是由銅所製成的。
操作S25可包括在凸塊上堆疊一層絕緣層並形成電路圖案在絕緣層上,其中第16圖代表一相對應的製程。
絕緣層36可以是一種焊料光阻。當絕緣層36被堆疊在凸塊34上方時,第二金屬層32和絕緣層36會彼此水平接觸。稍後,當第二金屬層32被移除時,絕緣層36會被暴露在外界環境下,使得所有凸塊34均自平整的絕緣層36上凸起相同的高度。可在絕緣層36上形成電路圖案,並在此電路圖案上堆疊另一絕緣層。可形成墊35做為最外層,並與外界電子元件形成電連接。可繞著載板312對稱地執行堆疊操作。
操作S26可包括使載板與第一金屬層分離,第17圖代表相對應的製程。
第17圖中的點-虛線代表可執行晶粒切割的位置處。其可位在比黏劑313更裡面的地方,使得可沿著這些線切割,可輕易地使載板與第一金屬層分離開來。第18圖以後代表可在之前耦接到載板312上之該對封裝基板之一的基板上實施的製程。這些實施在另一基板上的製程可基本上大致相同。
操作S27可包括移除第一金屬層、第二金屬層和阻障層,其中第19圖代表相對應的製程。
第一金屬層311和第二金屬層32可以是銅層,也可以不是銅層。可使用適合用來移除相對應金屬的蝕刻劑。在此,阻障層33不一定須和第一金屬層311及第二金屬層32一同被移除。如果使用鈦或鉻做為阻障層33,並以鎳做為第二金屬層32,可在不傷害阻障層33的情況下,使用蝕刻劑來移除鎳。如此,可利用阻障層33來保護凸塊34。
在繼續進行上述製程時,可形成開口57以露出墊35。稍後,可在墊35和凸塊34的表面上實施鎳電鍍或金電鍍,以形成表面處理層38。
第22圖示出依據本發明另一實施方式之封裝板的橫斷面圖。在第22圖中,示出封裝基板40、凸塊44、墊45、焊料光阻層46、開口47、表面處理層48和電路圖案49。
依據本發明一實施方式之封裝基板40可以是一用來架設半導體晶片的基板,其中該此半導體晶片可與墊45彼此電連接。在此實施方式的封裝基板40中,電路圖案49是嵌埋在焊料光阻層46內。此外,凸塊44可從焊料光 阻層46中凸出。此焊料光阻層46可以是水平的,且該些凸塊44可實質凸起幾乎相同的高度。
因此,當封裝基板40被安裝在不同的主機板上時,可讓填充劑可輕易地在主機板與封裝基板40之間流動。換言之,可避免因為焊料光阻層46之凸出物阻塞填充劑流動的現象。因此,可以相同的可靠度來將封裝基板40安裝在另一主機板上。
焊料光阻層46可以是水平的。達到此目的的方法之一為使焊料光阻層46與第二金屬層間具有水平介面,一如前述實施方式製程中所述一般。
在墊45及凸塊44的表面上堆疊出表面處理層48。可利用電鍍鎳之後,再電鍍金來製造此表面處理層48。
依據如上之本發明特定實施方式,可經由電鍍法形成凸塊,使得可以較低成本和較短的製造時間來形成凸塊於封裝基板上。此外,焊料光阻層46也可不往凸塊的方向凸出,而是形成一平整表面。
雖然已參照特定實施例詳細敘述本發明精神,然而該等實施例僅是用於說明本發明,而非限制本發明。須了解熟悉此技術者可在不偏離本發明範圍及精神的情況下變化或修改該實施例。因此,可在所附申請專利範圍中找到未在上文闡述之許多實施例。
22、32‧‧‧第二金屬層
23、33‧‧‧阻障層
24、34、44‧‧‧凸塊
25、35、45‧‧‧墊
26、36‧‧‧絕緣層
27、37、47‧‧‧開口
28、38、48‧‧‧表面處理層
40‧‧‧封裝基板
46‧‧‧焊料光阻層
49‧‧‧電路圖案
211、311‧‧‧第一金屬層
212、312‧‧‧載板
231‧‧‧孔
313‧‧‧黏劑
第1圖乃是依據本發明一實施方式之用以製造一封裝 用基板方法的流程圖;第2~10圖為代表用以製造根據本發明實施例一封裝用基板之方法流程的截面示圖。
第11圖乃是依據本發明另一實施方式之用以製造一封裝用基板方法的流程圖;第12~21圖為代表用以製造根據本發明另一實施例一封裝用基板之方法流程的截面示圖;第22圖示出依據本發明另一實施方式之封裝板的橫斷面圖。
S11~S15‧‧‧步驟

Claims (8)

  1. 一種製造封裝用基板的方法,該方法包括以下步驟:在一第一金屬層上堆疊一第二金屬層,該第二金屬層中形成有至少一個孔;在該孔之內側及外側於該第一金屬層以及該第二金屬層的表面上堆疊一阻障層;形成至少一個凸塊,使得一導電金屬填充於該孔中且擴張至該孔周圍;在該凸塊上堆疊一絕緣層,並在該絕緣層上形成一電路圖案;及從該凸塊與絕緣層移除該第一金屬層、該第二金屬層和該阻障層,其中該阻障層是在該第一金屬層與該第二金屬層移除後才移除。
  2. 如申請專利範圍第1項所述之方法,其中該第二金屬層包含鎳。
  3. 如申請專利範圍第1項所述之方法,其中該阻障層包含鈦與鉻中之一。
  4. 如申請專利範圍第1項所述之方法,其中該絕緣層是一焊料光阻。
  5. 一種製造一封裝用基板的方法,該方法包括以下步驟:在一載板的每一側上堆疊一第一金屬層,該第一金屬層的至少一個邊緣是黏接到該載板;在一第一金屬層上堆疊一第二金屬層,該第二金屬層中形成有至少一個孔;在該孔之內側及外側於該第一金屬層以及該第二金屬層的表面上堆疊一阻障層;形成至少一個凸塊,使得一導電金屬填充於該孔中且擴張至該孔周圍;在該凸塊上堆疊一絕緣層,並在該絕緣層上形成一電路圖案;將該載板與該第一金屬層分離;及移除該第一金屬層、該第二金屬層和該阻障層,其中該阻障層是在該第一金屬層與該第二金屬層移除後才移除。
  6. 如申請專利範圍第5項所述之方法,其中該第二金屬層包含鎳。
  7. 如申請專利範圍第5項所述之方法,其中該阻障層包含鈦與鉻中之一。
  8. 如申請專利範圍第5項所述之方法,其中該絕緣層是一焊料光阻。
TW097125616A 2007-12-26 2008-07-07 封裝基板及其製造方法 TWI484605B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137663A KR100992181B1 (ko) 2007-12-26 2007-12-26 패키지용 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW200929474A TW200929474A (en) 2009-07-01
TWI484605B true TWI484605B (zh) 2015-05-11

Family

ID=40798815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097125616A TWI484605B (zh) 2007-12-26 2008-07-07 封裝基板及其製造方法

Country Status (4)

Country Link
US (2) US8499444B2 (zh)
JP (1) JP4982779B2 (zh)
KR (1) KR100992181B1 (zh)
TW (1) TWI484605B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US20110048786A1 (en) * 2009-08-31 2011-03-03 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having a bump and a method of manufacturing the same
CN103474401B (zh) * 2012-06-06 2016-12-14 欣兴电子股份有限公司 载板结构与芯片封装结构及其制作方法
CN103906341A (zh) * 2012-12-24 2014-07-02 深圳市共进电子股份有限公司 防止包装印刷电路板的密封袋破损的方法及印刷电路板
US9171739B1 (en) 2014-06-24 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
JP2016134409A (ja) * 2015-01-16 2016-07-25 イビデン株式会社 プリント配線板
EP3400762A4 (en) * 2016-01-08 2019-08-14 Lilotree, L.L.C. PCB SURFACE COATING, METHOD OF USE AND ARRANGEMENTS OBTAINED THEREFROM
CN109337418A (zh) * 2018-11-09 2019-02-15 北京航星机器制造有限公司 用于超塑成形/扩散连接的阻焊剂、配制方法及使用方法
WO2021031125A1 (zh) * 2019-08-20 2021-02-25 华为技术有限公司 线路嵌入式基板、芯片封装结构及基板制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072520A (en) * 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
TWI247369B (en) * 2000-08-11 2006-01-11 Taiwan Semiconductor Mfg Forming method of conductive bump

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216195A (ja) 1992-10-09 1994-08-05 Sumitomo Kinzoku Ceramics:Kk バンプ付セラミックス基板
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
JPH11162601A (ja) * 1997-11-27 1999-06-18 Texas Instr Japan Ltd ソケット
JP4161463B2 (ja) * 1999-04-02 2008-10-08 凸版印刷株式会社 チップキャリアの製造方法
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
JP3773896B2 (ja) * 2002-02-15 2006-05-10 Necエレクトロニクス株式会社 半導体装置の製造方法
JP4387731B2 (ja) * 2003-09-03 2009-12-24 富士通マイクロエレクトロニクス株式会社 薄膜多層基板の製造方法
JP2006148031A (ja) 2004-11-25 2006-06-08 Sumitomo Metal Electronics Devices Inc 高周波用プラスチックパッケージとその製造方法
KR100674319B1 (ko) * 2004-12-02 2007-01-24 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
CN101826496B (zh) * 2005-05-23 2015-03-18 揖斐电株式会社 印刷线路板及其制造方法
CN101868120A (zh) 2005-06-30 2010-10-20 揖斐电株式会社 印刷线路板及其制造方法
JP5113346B2 (ja) * 2006-05-22 2013-01-09 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072520A (en) * 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
TWI247369B (en) * 2000-08-11 2006-01-11 Taiwan Semiconductor Mfg Forming method of conductive bump

Also Published As

Publication number Publication date
US8499444B2 (en) 2013-08-06
JP2009158912A (ja) 2009-07-16
KR20090069852A (ko) 2009-07-01
KR100992181B1 (ko) 2010-11-04
US20130313004A1 (en) 2013-11-28
TW200929474A (en) 2009-07-01
JP4982779B2 (ja) 2012-07-25
US20090169837A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
TWI484605B (zh) 封裝基板及其製造方法
TWI594345B (zh) 超微細間距層疊封裝(PoP)無核心封裝
KR100836653B1 (ko) 회로기판 및 그 제조방법
JP4914474B2 (ja) 多層印刷回路基板の製造方法
US9899235B2 (en) Fabrication method of packaging substrate
JP2009253261A (ja) 高密度回路基板及びその形成方法
TWI530238B (zh) 晶片封裝基板及其製作方法
JP2008060573A (ja) 電子素子内蔵型印刷回路基板の製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2020109836A (ja) 回路基板構造およびその製造方法
TWI643532B (zh) 電路板結構及其製造方法
KR101959864B1 (ko) 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
US20090124043A1 (en) Method of manufacturing a package board
JP2008193130A (ja) 配線基板の製造方法、及び配線基板
KR101109053B1 (ko) 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법
JP4549692B2 (ja) 配線基板の製造方法
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
JP2005093979A (ja) 配線基板の製造方法、及び配線基板
JP2011097010A (ja) バンプを備えた印刷回路基板の製造方法
KR101015762B1 (ko) 반도체 패키지의 제조 방법
JP4549693B2 (ja) 配線基板の製造方法
JP2008124107A (ja) 配線基板、半導体部品及び配線基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees