KR20080061963A - 반도체 패키지 및 이의 제조 방법 - Google Patents

반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20080061963A
KR20080061963A KR1020060137178A KR20060137178A KR20080061963A KR 20080061963 A KR20080061963 A KR 20080061963A KR 1020060137178 A KR1020060137178 A KR 1020060137178A KR 20060137178 A KR20060137178 A KR 20060137178A KR 20080061963 A KR20080061963 A KR 20080061963A
Authority
KR
South Korea
Prior art keywords
substrate
die pad
leads
semiconductor chip
lead frame
Prior art date
Application number
KR1020060137178A
Other languages
English (en)
Inventor
하철진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060137178A priority Critical patent/KR20080061963A/ko
Publication of KR20080061963A publication Critical patent/KR20080061963A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 패키지 및 이의 제조 방법이 개시되어 있다. 이들 중 적층 반도체 패캐지는 상부면에 본딩 패드들이 배열된 반도체 칩, 반도체 칩이 탑재되는 다이 패드, 다이 패드와 이격되고 서로 대향되는 다이패드의 양쪽 측면에 배열된 복수개의 리드들을 포함하는 리드 프레임, 다이패드와 대응되는 부분에 다이패드가 삽입되는 개구가 형성되고, 개구를 감싸는 상부면 가장자리 중 리드들과 대응하여 리드들이 접속되는 접속 패드들이 배열되어 리드 프레임이 결합되는 기판, 접속 패드들과 접속된 리드들과 본딩 패드들을 전기적으로 연결시키는 도전성 와이어, 반도체 칩 및 리드 프레임을 포함한 기판의 상부면을 감싸 보호하는 몰딩 구조물 및 기판의 하부면에 배치되고 접속 패드들과 전기적으로 연결되는 외부 접속 단자를 포함한다.

Description

반도체 패키지 및 이의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE}
도 1은 종래의 BGA 패키지의 단면도.
도 2는 본 발명의 제 1실시예에 의한 반도체 패키지의 단면도.
도 3a는 도 2에 도시된 기판이 배열된 마더 기판의 평면도이고, 도 3b는 도 3a의 A부분 확대하여 도시한 기판의 평면도.
도 4는 도 2에 도시된 기판과 리드 프레임의 분해 사시도.
도 5a는 도 4를 A-A선으로 절단한 단면도이고, 도 5b는 5a의 다른 실시예를 도시한 단면도.
도 6은 도 5a에 도시된 다이 패드에 반도체 칩이 부착된 상태를 도시한 단면도.
도 7은 도 6에 도시된 리드 프레임과 반도체 칩을 전기적으로 연결한 상태를 나타낸 단면도.
도 8은 도 7에 도시된 기판의 상부면에 몰딩 구조물 및 솔더볼이 형성된 상태를 나타낸 단면도.
도 9는 본 발명의 제 2실시예에 의한 반도체 패키지의 단면도.
본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 열방출 효율을 향상시키고 두께를 박형화시킨 반도체 패키지 및 이의 제조 방법에 관한 것이다.
반도체 산업에서 반도체 패키지란 일반적으로 미세회로가 설계된 반도체 칩을 외부환경으로부터 보호하고 전자기기에 실장하여 사용할 수 있도록 몰드 수지나 세라믹 등으로 밀봉한 형태를 말한다. 최근에는 반도체 칩을 감싸 보호하거나 단순히 전자기기에 실장하기 위한 목적으로 반도체 칩을 패키징하기보다는 전자기기의 소형화, 박형화 및 다기능화를 통해 전자기기의 성능 및 품질을 향상시키기 위한 목적으로 반도체 칩을 패키징하고 있다. 따라서, 반도체 패키지의 중요성이 커지고 있다.
이러한, 전자기기의 소형화, 박형화 및 다기능화의 요구에 따라 반도체 패키지의 크기가 반도체 칩의 약 100% 내지 120%에 불과한 플립칩 방식의 BGA((Ball Grid Array)패키지가 개발되고 있다.
도 1은 종래의 BGA 패키지의 단면도이다.
이러한, BGA 패키지(1)에 따르면, 도 1에 도시된 바와 같이 반도체 칩(10)은 접속 패드(22) 및 볼 랜드(24) 등을 포함하는 회로 패턴을 구비한 기판(20), 예를 들어 인쇄 회로 기판 상에 부착되며, 반도체 칩(10)의 본딩 패드(11) 및 기판(20)의 접속 패드(22)들은 도전성 재질의 와이어(30)에 의해 상호 연결된다. 이후, 반 도체 칩(10) 및 와이어를(30) 포함한 기판(20) 상부면은 몰딩 수지로 몰딩 또는 인캡슐레이션되어 기판(20)의 상부면에 반도체 칩(10) 및 와이어(30)를 외부 환경으로부터 보호하기 위한 몰딩 구조물(40)이 형성된다. 그리고, 기판(20)의 하부면에 형성된 볼 랜드(24)에 외부 회로와 반도체 칩(10)을 전기적으로 연결하기 위한 실장 부재인 솔더 볼(50)이 부착된다.
미설명 부호 5는 반도체 칩(10)과 기판(20)을 부착시키는 접착 필름이다.
이와 같은 BGA 패키지(1)는 전체 크기가 반도체 칩(10) 크기와 유사한 칩 스케일 패키지이지만, 상술한 구조를 갖는 BGA 패키지(1)의 전체 두께는 도 1에 도시된 1100㎛이하로 줄일 수 없어 전자제품의 박형화 및 고용량화를 실현하는데 어려움이 있다.
따라서, 본 발명의 목적은 두께를 줄여 실장밀도 및 용량을 향상시킨 반도체 패키지를 제공한다.
본 발명의 다른 목적은 두께를 줄여 실장밀도 및 용량을 향상시킨 반도체 패키지의 제조 방법을 제공한다.
이와 같은 본 발명의 하나의 목적을 구현하기 위한 반도체 패키지는 상부면에 본딩 패드들이 배열된 반도체 칩, 상기 반도체 칩이 탑재되는 다이 패드, 상기 다이 패드와 이격되고 서로 대향되는 상기 다이패드의 양쪽 측면에 배열된 복수개의 리드들을 포함하는 리드 프레임, 상기 다이패드와 대응되는 부분에 상기 다이패 드가 삽입되는 개구가 형성되고, 상기 개구를 감싸는 상부면 가장자리 중 상기 리드들과 대응하여 상기 리드들이 접속되는 접속 패드들이 배열되어 상기 리드 프레임이 결합되는 기판, 상기 접속 패드들과 접속된 리드들과 상기 본딩 패드들을 전기적으로 연결시키는 도전성 와이어, 상기 반도체 칩 및 리드 프레임을 포함한 상기 기판의 상부면을 감싸 보호하는 몰딩 구조물 및 상기 기판의 하부면에 배치되고 상기 접속 패드들과 전기적으로 연결되는 외부 접속 단자를 포함한다.
또한, 본 발명의 다른 목적을 구현하기 위한 반도체 패키지 제조 방법은 개구가 형성되고 개구를 감싸는 상부면 가장자리에 접속패드들이 형성된 기판 중 개구에 리드 프레임의 다이 패드를 위치시키고, 상기 다이패드와 이격되어 상기 다이패드의 양쪽 측면을 따라 배열된 복수개의 리드들을 상기 접속 패드에 위치시켜 상기 리드 프레임을 상기 기판에 결합시키는 단계, 상부면에 본딩 패드들이 배열된 반도체 칩을 상기 개구 내에 위치한 상기 다이패드에 부착시키는 단계, 상기 반도체 칩의 본딩패드와 상기 리드들을 도전성 와이어를 이용하여 전기적으로 연결시키는 단계, 상기 반도체 칩 및 리드 프레임을 포함한 상기 기판의 상부면을 감싸 보호하는 몰딩 구조물을 형성하는 단계 및 상기 기판의 하부면에 배치되고 상기 접속 패드들과 전기적으로 연결된 볼 랜드에 외부 접속 단자를 접속시키는 단계를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 반도체 패키지 및 반도체 패키지의 제조 방법에 대하여 상세하게 설명한다.
도 2는 본 발명의 제 1실시예에 의한 반도체 패키지의 단면도이다.
도 2를 참조하면, 반도체 패키지(300)는 반도체 칩(semiconductor device;100), 리드 프레임(lead frame;110), 기판(200), 와이어(wire;120), 몰딩 구조물(130) 및 외부 접속 단자(140)를 포함한다.
반도체 칩(100)은 순도 높은 실리콘 웨이퍼 상에 형성되는 것으로, 내부에 각각 데이터를 저장 및 처리하기 위한 회로부(circuit portion;도시 안됨)가 형성되며, 반도체 칩(100)의 상부면에는 회로부와 전기적으로 연결된 본딩 패드(101)들이 일정간격으로 배열된다. 바람직하게, 본딩 패드(101)들은 반도체 칩(100)의 상부면 가장자리 쪽에 배열된다.
도 4는 도 2에 도시된 기판과 리드 프레임의 분해 사시도로, 리드 프레임이 구체적으로 도시되어 있다.
도 2 및 도 4를 참조하면, 리드 프레임(110)은 다이 패드(112), 리드(114)들 및 이들을 감싸는 프레임(116)을 포함하며, 이와 같이 구성된 리드 프레임(110)은 대량 생산으로 생산성을 향상시키기 위해 한개의 마더 프레임(도시 안됨)에 복수개의 열과 행으로 배열된다.
다이 패드(112)는 반도체 칩(100)과 대응되는 직사각 형상으로 프레임(116)으로부터 이격되어 프레임(116)의 중앙에 배치되며, 상부면에 반도체 칩(100)이 탑재된다.
리드(114)들은 다이 패드(112) 및 프레임(116) 사이에 배치되는데, 다이 패드(112)로부터 이격되고 프레임(116)에 연결된다.
여기서, 프레임(116)으로부터 이격된 다이 패드(112)가 리드 프레임(116)으 로부터 분리되는 것을 방지하기 위해 프레임(116)과 다이 패드(112) 사이에는 연결 바(118)가 형성되어 이들을 상호 연결시켜주는데, 연결 바(118)는 프레임(116)으로부터 소정길이 연장된 후 프레임(116)의 하부 방향으로 절곡되어 "ㄱ"자 형상을 이룬다. 따라서, 연결 바(118)의 절곡에 의해 다이 패드(112)의 높이는 프레임(116)에 연결된 리드(114)들보다 낮다.
그리고, 프레임(116)은 반도체 패키지(300)가 완료된 후 절단되어 반도체 패키지(300)로부터 분리된다.
바람직하게, 리드(114)들은 도 4에 도시된 바와 같이 다이 패드(112)의 폭방향 양쪽 측면에 위치하여 다이 패드(112)의 길이방향을 따라 일렬로 배열되고, 연결 바(118)는 리드(114)들이 배치되지 않은 다이 패드(112)의 길이방향 양측면 중앙에서부터 프레임(116)까지 연장된다.
바람직하게, 반도체 패키지(300)의 두께를 1000㎛ 이하로 줄이기 위해서 리드 프레임(110), 즉, 다이 패드(112) 및 리드(114)들은 100㎛이하의 두께를 사용한다.
도 3a는 도 2에 도시된 기판이 배열된 마더 기판의 평면도이고, 도 3b는 도 3a의 A부분 확대하여 도시한 기판의 평면도이다.
도 2 및 도 3a를 참조하면, 본 발명에 의한 기판(200)은 리드 프레임(110)과 같이 대량 생산으로 생산성을 향상시키기 위해 한개의 마더 기판(200a)에 복수개의 열과 행으로 배열된다.
기판(200)의 중앙에는 반도체 패키지의 두께를 1000㎛ 이하로 줄이기 위해서 다이 패드(112)가 삽입되는 개구(210))가 형성되고, 개구(210)를 감싸는 기판(200)의 상부면에는 리드(114)들과 대응하여 접속 패드(220)들이 형성되는데, 도 2에 도시된 바와 같이 접속 패드(220)의 상부면에는 리드(112)들이 접속된다. 그리고, 개구(210)를 감싸는 기판(200)의 하부면에는 외부 접속 단자(140)들이 접속되는 볼 랜드(230)들이 형성되는데, 볼 랜드(230)들은 비아홀(도시 안됨)에 의해 기판(200)의 상부면에 형성된 접속 패드(220)들과 전기적으로 연결된다.
바람직하게 기판(200)의 두께는 200㎛이하이다.
또한, 바람직하게 접속 패드(220)들과 리드(114)들은 도 5a에 도시된 바와 같이 열압착에 의해 접속된다. 또는 도 5b에 도시된 바와 같이 접속 패드(220)들과 리드(114)들 사이에 도전성 접착부재(240), 예를 들어 이방성 도전 필름(Anisotropic Conductive Film)이 부착되어 접속 패드(220)들과 리드(114)들이 전기적으로 연결시킨다.
다시 도 2를 참조하면, 와이어(120)는 도전성 재질로 형성되어 기판(200)과 결합된 리드 프레임(110) 및 반도체 칩(100)을 전기적으로 연결시키는 매개체로 사용된다. 즉, 와이어(120)의 일측단부는 반도체 칩(100)의 상부면에 형성된 본딩 패드(101)에 접합되고, 와이어(120)의 타측단부는 접속 패드(220)들과 접속된 리드(112)에 연결된다.
몰딩 구조물(130)은 반도체 칩(100), 리드 프레임(110) 및 와이어(120)를 포함한 기판의 상부면을 덮어 이들을 외부 환경으로부터 보호한다.
바람직하게, 반도체 칩(100), 리드 프레임(110) 및 와이어(120)를 보호하는 봉지부(130)는 에폭시 몰딩 컴파운드로 형성된다.
바람직하게, 본 발명을 적용하면 기판의 상부면으로부터 몰딩 구조물의 상부면 까지 300㎛이하의 두께를 갖는다.
도 2에서 미설명 부호 105는 반도체 칩(100)과 다이패드(112)를 상호 부착시키기 위한 접착 필름이다.
외부 접속 단자(140)는 솔더 볼로 기판(200)의 하부면에 형성된 볼 랜드(230)에 접속된다. 바람직하게, 외부 접속 단자(140)의 직경은 240㎛이하이다.
앞에서 상세하게 설명하고, 도 2에 도시된 바와 같이 본 발명을 적용하면, 반도체 패키지(300)의 전체 두께는 740㎛이하로, 초박형 반도체 패키지(300)를 제조할 수 있다.
도 2 및 도 4 내지 도 8을 참조하여 본 발명의 제 1실시예에 의한 반도체 패키지의 제조 공정을 설명한다.
도 5a는 도 4를 A-A선으로 절단한 단면도이고, 도 5b는 5a의 다른 실시예를 도시한 단면도이다.
도 4에 도시된 바와 같이 리드 프레임(110)과 기판(200)을 얼라인한 후에 이들을 결합시키고, 도 5a 및 도 5b에 도시된 바와 같이 리드 프레임(110)의 리드(114)들과 기판(200)의 상부면에 리드(114)들과 대응하여 형성된 접속 패드(220)들을 접속시켜 리드 프레임(110) 및 기판(200)을 전기적으로 연결시킨다.
이를 좀더 상세히 설명하면, 리드 프레임(110)의 다이 패드(112)는 기판(200)의 개구(210)와 대응되는 부분에 위치시키고, 리드 프레임(110)의 리 드(114)들은 기판(200)의 접속 패드(220)들과 대응되는 부분에 위치시킨 후에 리드 프레임(110)과 기판(200)을 결합시킨다. 그러면, 리드 프레임(200)의 프레임(116)과 다이 패드(112)를 연결시키는 연결 바(116)의 절곡으로 다이 패드(112)는 도 5a 및 도 5b에 도시된 바와 같이 개구(210)의 하부쪽에 위치하여 개구(210)의 밑면이 된다. 그리고, 리드(114)들은 기판(200)의 상부면에 형성된 접속 패드(220)들 위에 위치한다.
이후, 접속 패드(220)와 리드(114)들을 접속시키는데, 일예로 도 5a에 도시된 바와 같이 접속 패드(220)들과 리드(114)들을 열압착 방법에 의해 접속시킨다.
또는, 도 5b에 도시된 바와 같이 접속 패드(220)들 위에 도전성 접착부재(240), 예를 들어 이방성 도전 필름을 부착한 후에 리드(114)들을 접착시키면, 리드(112)의 상부에서 가해지는 압력에 의해 이방성 도전 필름에 포함된 도전성 알갱이들 중 리드들과 접촉되는 부분에 존재하는 도전성 알갱이들이 파괴되면서 리드(114)들과 접속 패드(220)들을 전기적으로 연결시킨다.
도 6은 도 5a에 도시된 다이 패드에 반도체 칩이 부착된 상태를 도시한 단면도이다.
이와 같이 리드 프레임(110)과 기판(200)이 결합되면, 도 6에 도시된 바와 같이 다이패드(112)의 상부면에 접착 필름(105)을 부착하고, 반도체 칩(100)의 상부면에 형성된 본딩패드(101)들이 외부로 노출되도록 반도체 칩(100)의 하부면을 접착 필름(105) 상에 부착시킨다. 그러면, 반도체 칩(100)의 거의 대부분이 개구 내에 위치하여 기판(200)의 상부면으로는 반도체 칩(100)의 상부면이 약간 돌출된 다.
도 7은 도 6에 도시된 리드 프레임과 반도체 칩을 전기적으로 연결한 상태를 나타낸 단면도이다.
도 7을 참조하면, 반도체 칩(100)의 상부면에 형성된 본딩 패드(101)와 내부 리드(112) 각각을 전기 전도율이 우수한 와이어(120)로 연결시킨다. 좀더 상세하게, 와이어(120)의 일측단부는 반도체 칩(100)의 상부면에 형성된 본딩 패드(101)에 접합하고, 와이어(120)의 타측단부는 기판과 전기적으로 연결된 리드(112)에 연결한다. 그리면, 와이어(120)에 의해 반도체 칩(100)과 리드 프레임(110)이 전기적으로 연결된다.
도 8은 도 7에 도시된 기판의 상부면에 몰딩 구조물 및 솔더볼이 형성된 상태를 나타낸 단면도이다.
도 8을 참조하면, 리드 프레임(110), 반도체 칩(100) 및 와이어(120)를 포함한 기판(200)의 상부를 에폭시 몰딩 컴파운드로 덮고, 에폭시 몰딩 컴파운드를 고온에서 경화시켜 기판(200)의 상부에 리드 프레임(110), 반도체 칩(100) 및 와이어(120)를 외부 환경으로부터 보호하기 위한 몰딩 구조물(130)을 형성한다.
이후, 도 2에 도시된 바와 같이 기판(200)의 하부면에 형성된 각각의 볼 랜드(230)에 외부 접속 단자(140)로 사용되는 솔더 볼을 접속시켜 반도체 패키지(300)를 제조한다.
이어, 다이 패드(112) 및 리드(114)들을 연결하는 프레임(116) 및 마더 기판을 절단하여 반도체 패키지(300)를 낱개로 분리시킨다.
상술한 바와 같이 기판(200)의 중앙부분에 기판(200)을 관통하는 개구(210)를 형성하고, 개구(210)에 다이 패드(112)가 삽입되도록 기판(200)과 리드 프레임(110)을 결합시키면, 리드 프레임(110)의 두께를 100㎛이하로 얇게 형성하여도 반도체 제조 공정 중에 리드 프레임(110)이 끊어지거나 휘어지지 않고, 개구(210) 내에 반도체 칩(100)의 대부분 또는 전체가 삽입되기 때문에 반도체 패키지(300)의 두께를 1000㎛이하로 줄일 수 있어 초박형 반도체 패키지(300)를 제조할 수 있다.
반도체 패키지(300)의 두께가 얇기 때문에 본 발명에 의한 반도체 패키지(300)를 2개 이상 적층시켜도 그 두께가 종래의 반도체 패키지 한개의 두께와 크게 차이 나지 않기 때문에 본 발명에 의한 반도체 패키지(300)를 2개이상 적층시킬 경우 실장밀도를 향상시킬 수 있어 전자기기의 두께는 종래와 비슷하게 유지하면서 메모리 용량은 증대시킬 수 있다.
도 9는 본 발명의 제 2실시예에 의한 반도체 패키지의 단면도이다. 본 발명의 제 2실시예에 의한 반도체 패키지는 리드 온 칩 타입의 리드 프레임을 사용한다는 것을 제외하면 앞서 설명한 실시예 1의 반도체 패키지와 실질적으로 동일한 구조 및 구성을 갖는다. 따라서, 동일한 구성 요소의 상세한 설명은 생략하고, 동일한 구성 요소에 대해서는 동일한 참조부호 및 명칭을 부여하기로 한다.
도 9를 참조하면, 본 발명의 제 2실시예에 의한 반도체 패키지는, 반도체 패키지(300)는 반도체 칩(semiconductor device;100), 리드 프레임(150), 기판(200), 와이어(wire120), 몰딩 구조물(130) 및 외부 접속 단자(140)를 포함한다.
이들 구성 요소들 중 반도체 칩(100)의 본딩 패드(101) 위치 및 리드 프레 임(150)을 제외하면, 앞서 설명한 실시예 1의 반도체 패키지의 구성 요소들과 실직적으로 동일하므로, 반도체 칩(100) 및 리드 프레임(150)에 대해서만 설명하기로 한다.
본 실시예에 의한 반도체 칩(100)은 순도 높은 실리콘 웨이퍼 상에 형성되는 것으로, 내부에 각각 데이터를 저장 및 처리하기 위한 회로부(circuit portion;도시 안됨)가 형성되며, 반도체 칩(100)의 상부면에는 회로부와 전기적으로 연결된 본딩 패드(101)들이 일정간격으로 배열된다. 바람직하게, 본딩 패드(101)들은 반도체 칩(100)의 상부면 중앙에 배열된다.
리드 프레임(150)은 리드(154, 155)들에 반도체 칩(100)이 직접 탑재되는 리드 온 칩 타입으로, 리드(154, 155)들 및 이들을 감싸는 프레임(도시안됨)을 포함한다. 이와 같이 구성된 리드 프레임(150)은 대량 생산으로 생산성을 향상시키기 위해 한개의 마더 프레임(도시 안됨)에 복수개의 열과 행으로 배열된다.
프레임은 반도체 칩(100)과 대응되는 직사각 형상으로, 기판(200)과 대응되는 부분에 개구가 형성된다. 리드(154, 155)들은 프레임과 연결되어 프레임의 개구 내에 배열된다. 바람직하게, 리드(154, 155)들은 프레임의 폭방향 양쪽 측면에 위치하여 프레임의 길이방향을 따라 일렬로 배열된다. 여기서, 프레임의 길이 방향 일측면에 연결된 리드(154)들과, 프레임(156)에서 이와 반대되는 타측면에 연결된 리드(155)들은 서로 이격되어 반도체 칩(100)의 상부면 중앙에 형성된 본딩패드(101)들을 노출시킨다.
바람직하게, 반도체 패키지(300)의 두께를 1000㎛ 이하로 줄이기 위해서 리 드 프레임(150)은 100㎛이하의 두께를 사용한다.
이와 같은 구조를 갖는 반도체 패키지(300)의 경우 기판(200)과 리드 프레임(150)을 결합시킨다. 그러면, 리드(154, 155)에서 프레임과 연결된 일측 단부로부터 소정부분까지는 접속 패드(220) 상에 위치하고, 프레임의 반대방향에 위치한 리드(154, 155)의 타측 단부로부터 소정부분까지는 기판(200)의 개구 내에 위치하게 된다.
이후, 기판(200)의 개구 내에 위치한 리드(154, 155)의 하부면에 접착 필름(105)를 부착하고, 접착 필름(105)의 하부면에 반도체 칩(100)을 위치시켜 리드(154, 155)에 반도체 칩(100)을 직접 부착시킨다. 그러면, 반도체 칩(100)이 기판(200)의 개구 내에 위치하여 반도체 칩(100)의 하부면이 개구의 밑면이 된다.
바람직하게, 기판(200)의 두께는 반도체 칩(100)의 두께와 동일하거나 반도체 칩(100)의 두께보다 더 두꺼워야 한다.
이후의 반도체 제조 제조 공정은 실시예 1에서 상세하게 설명한 반도체 제조 공정과 동일하므로 생략하기로 한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서 상세하게 설명한 바에 의하면, 반도체 칩이 기판의 개구 내에 삽입 되기 때문에 반도체 패키지의 두께를 줄일 수 있어 전자기기의 두께를 박형화시킬 수 있는 효과가 있다.
또한, 본 발명에 의한 반도체 패키지를 2개 이상 적층시킬 경우 전자기기의 두께를 얇게 유지하면서, 실장 밀도 및 메모리 용량은 향상시킬 수 있다.

Claims (7)

  1. 상부면에 본딩 패드들이 배열된 반도체 칩;
    상기 반도체 칩이 탑재되는 다이 패드, 상기 다이 패드와 이격되고 서로 대향되는 상기 다이패드의 양쪽 측면에 배열된 복수개의 리드들을 포함하는 리드 프레임;
    상기 다이패드와 대응되는 부분에 상기 다이패드가 삽입되는 개구가 형성되고, 상기 개구를 감싸는 상부면 가장자리 중 상기 리드들과 대응하여 상기 리드들이 접속되는 접속 패드들이 배열되어 상기 리드 프레임이 결합되는 기판;
    상기 접속 패드들과 접속된 리드들과 상기 본딩 패드들을 전기적으로 연결시키는 도전성 와이어;
    상기 반도체 칩 및 리드 프레임을 포함한 상기 기판의 상부면을 감싸 보호하는 몰딩 구조물; 및
    상기 기판의 하부면에 배치되고 상기 접속 패드들과 전기적으로 연결되는 외부 접속 단자;
    를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 다이 패드는 상기 리드들 보다 낮게 배치되어 상기 다이 패드는 상기 기판의 개구에서 하부면 쪽에 위치하는 것을 특징으로 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 리드들과 상기 접속 패드들 사이에는 상기 도전성 접착부재가 배치되어 상기 리드들과 상기 접속 패드들이 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 도전성 접착부재는 이방성 도전 필름인 것을 특징으로 하는 반도체 패키지.
  5. 개구가 형성되고 개구를 감싸는 상부면 가장자리에 접속패드들이 형성된 기판 중 개구에 리드 프레임의 다이 패드를 위치시키고, 상기 다이패드와 이격되어 상기 다이패드의 양쪽 측면을 따라 배열된 복수개의 리드들을 상기 접속 패드에 위치시켜 상기 리드 프레임을 상기 기판에 결합시키는 단계;
    상부면에 본딩 패드들이 배열된 반도체 칩을 상기 개구 내에 위치한 상기 다이패드에 부착시키는 단계;
    상기 반도체 칩의 본딩패드와 상기 리드들을 도전성 와이어를 이용하여 전기적으로 연결시키는 단계;
    상기 반도체 칩 및 리드 프레임을 포함한 상기 기판의 상부면을 감싸 보호하는 몰딩 구조물을 형성하는 단계; 및
    상기 기판의 하부면에 배치되고 상기 접속 패드들과 전기적으로 연결된 볼 랜드에 외부 접속 단자를 접속시키는 단계;
    를 포함하는 반도체 패키지 제조 방법.
  6. 제 5 항에 있어서,
    상기 리드 프레임과 상기 기판을 결합시키는 단계에서, 상기 리드와 상기 본딩 패드들은 도전성 접착부재에 의해 전기적으로 접속되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  7. 제 5 항에 있어서,
    상기 리드 프레임과 상기 기판을 결합시키는 단계에서, 상기 리드와 상기 본딩 패드들은 열압착에 의해 상호 전기적으로 접속되는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020060137178A 2006-12-28 2006-12-28 반도체 패키지 및 이의 제조 방법 KR20080061963A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137178A KR20080061963A (ko) 2006-12-28 2006-12-28 반도체 패키지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137178A KR20080061963A (ko) 2006-12-28 2006-12-28 반도체 패키지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080061963A true KR20080061963A (ko) 2008-07-03

Family

ID=39814152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137178A KR20080061963A (ko) 2006-12-28 2006-12-28 반도체 패키지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080061963A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022165293A1 (en) * 2021-01-29 2022-08-04 Texas Instruments Incorporated Multi-function bond pad
US11521920B2 (en) 2021-01-08 2022-12-06 Jmj Korea Co., Ltd. Plurality of power semiconductor chips between a substrate and leadframe

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521920B2 (en) 2021-01-08 2022-12-06 Jmj Korea Co., Ltd. Plurality of power semiconductor chips between a substrate and leadframe
WO2022165293A1 (en) * 2021-01-29 2022-08-04 Texas Instruments Incorporated Multi-function bond pad
US11574884B2 (en) 2021-01-29 2023-02-07 Texas Instruments Incorporated Multi-function bond pad

Similar Documents

Publication Publication Date Title
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
US7141886B2 (en) Air pocket resistant semiconductor package
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US7170183B1 (en) Wafer level stacked package
KR100477020B1 (ko) 멀티 칩 패키지
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US6605866B1 (en) Stackable semiconductor package and method for manufacturing same
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
KR20040062764A (ko) 칩 스케일 적층 패키지
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
KR100585100B1 (ko) 적층 가능한 리드 프레임을 갖는 얇은 반도체 패키지 및그 제조방법
KR20110124065A (ko) 적층형 반도체 패키지
US20110316172A1 (en) Semiconductor package and manufacturing method thereof
US20100102438A1 (en) Semiconductor device and method of manufacturing the same
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
EP1644976A2 (en) Stackable integrated circuit package and method therefor
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법
KR20080076092A (ko) 적층 반도체 패키지 및 이의 제조 방법
US20200135625A1 (en) Semiconductor package having die pad with cooling fins
JPH10256473A (ja) 半導体装置
KR20080074654A (ko) 적층 반도체 패키지
KR20080084075A (ko) 적층 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application