JP2002290051A - 部品内蔵モジュールとその製造方法 - Google Patents
部品内蔵モジュールとその製造方法Info
- Publication number
- JP2002290051A JP2002290051A JP2001395071A JP2001395071A JP2002290051A JP 2002290051 A JP2002290051 A JP 2002290051A JP 2001395071 A JP2001395071 A JP 2001395071A JP 2001395071 A JP2001395071 A JP 2001395071A JP 2002290051 A JP2002290051 A JP 2002290051A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring pattern
- component
- module
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【課題】 信頼性が高く高密度実装に適した部品内蔵モ
ジュールを提供する。 【解決手段】 電気絶縁層101と、電気絶縁層101を介し
て積層された複数層の第一配線パターン102a,102bと、
異なる層にある第一配線パターン間を電気接続する少な
くとも一つの第一インナービア104と、電気絶縁層101の
内部に埋設され、複数層の第一配線パターンのうちのい
ずれかに実装された少なくとも１つの電子部品103とを
有し、第一インナービア104の少なくとも一つは、第一
配線パターン102a,102bの積層方向において、電子部品1
03が占める範囲と重複する範囲を占め、かつ、該方向に
おけるその高さは電子部品103の高さより低い。第１イ
ンナービア104の高さが低いので、ビア径を小さくでき
る。従って、高信頼性で高密度実装可能な部品内蔵モジ
ュールを提供できる。
ジュールを提供する。 【解決手段】 電気絶縁層101と、電気絶縁層101を介し
て積層された複数層の第一配線パターン102a,102bと、
異なる層にある第一配線パターン間を電気接続する少な
くとも一つの第一インナービア104と、電気絶縁層101の
内部に埋設され、複数層の第一配線パターンのうちのい
ずれかに実装された少なくとも１つの電子部品103とを
有し、第一インナービア104の少なくとも一つは、第一
配線パターン102a,102bの積層方向において、電子部品1
03が占める範囲と重複する範囲を占め、かつ、該方向に
おけるその高さは電子部品103の高さより低い。第１イ
ンナービア104の高さが低いので、ビア径を小さくでき
る。従って、高信頼性で高密度実装可能な部品内蔵モジ
ュールを提供できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体及び／また
は回路部品等の電子部品が電気絶縁層の内部に配置され
た部品内蔵モジュール及びその製造方法に関する。
は回路部品等の電子部品が電気絶縁層の内部に配置され
た部品内蔵モジュール及びその製造方法に関する。
【０００２】
【従来の技術】近年の電子機器の高性能化・小型化の流
れの中、回路部品の高密度、高機能化が一層求められて
いる。回路部品を搭載したモジュールにおいても、高密
度、高機能化への対応が要求されている。回路部品を高
密度に実装するために、配線パターンも複雑になり、現
在、配線板が多層化する傾向にある。
れの中、回路部品の高密度、高機能化が一層求められて
いる。回路部品を搭載したモジュールにおいても、高密
度、高機能化への対応が要求されている。回路部品を高
密度に実装するために、配線パターンも複雑になり、現
在、配線板が多層化する傾向にある。
【０００３】従来のガラス−エポキシ基板では、ドリル
による貫通スルーホール構造を用いて多層化している。
この構造は、信頼性は高いが、貫通孔で異なる層にある
配線パターン間を接続するため、配線パターンが制限さ
れてしまう。また、配線板表面の貫通孔がある部分に
は、半導体または回路部品を実装することができず、高
密度実装には適していない。
による貫通スルーホール構造を用いて多層化している。
この構造は、信頼性は高いが、貫通孔で異なる層にある
配線パターン間を接続するため、配線パターンが制限さ
れてしまう。また、配線板表面の貫通孔がある部分に
は、半導体または回路部品を実装することができず、高
密度実装には適していない。
【０００４】このため、最も回路の高密度化が図れる方
法として、インナービアによる電気接続を用いた多層配
線板も使用されている。インナービア接続により、ＬＳ
Ｉ(larg scale integrated circuit)間や部品間の配線
パターンを最短距離で接続でき、必要な配線パターン層
間のみの接続が可能となり、回路部品の実装性も向上す
る。また、回路部品を配線板に内蔵することにより、さ
らに部品の実装効率をあげることができる。
法として、インナービアによる電気接続を用いた多層配
線板も使用されている。インナービア接続により、ＬＳ
Ｉ(larg scale integrated circuit)間や部品間の配線
パターンを最短距離で接続でき、必要な配線パターン層
間のみの接続が可能となり、回路部品の実装性も向上す
る。また、回路部品を配線板に内蔵することにより、さ
らに部品の実装効率をあげることができる。
【０００５】
【発明が解決しようとする課題】しかしながら、回路部
品を内蔵し、かつ、インナービアで接続するためには、
信頼性の面で問題があった。インナービア接続の信頼性
には、インナービアの直径に対する高さの比（アスペク
ト比＝高さ／直径）が大きく影響する。回路部品を配線
板に内蔵すると、回路部品の高さ以上の電気絶縁層が必
要となり、必然的にインナービアも高くなる。従って、
接続信頼性を向上させるためには、インナービアの直径
を大きくする必要があった。ところが、直径を大きくす
ると実装密度が低下する。
品を内蔵し、かつ、インナービアで接続するためには、
信頼性の面で問題があった。インナービア接続の信頼性
には、インナービアの直径に対する高さの比（アスペク
ト比＝高さ／直径）が大きく影響する。回路部品を配線
板に内蔵すると、回路部品の高さ以上の電気絶縁層が必
要となり、必然的にインナービアも高くなる。従って、
接続信頼性を向上させるためには、インナービアの直径
を大きくする必要があった。ところが、直径を大きくす
ると実装密度が低下する。
【０００６】本発明は、信頼性が高く高密度実装可能な
部品内蔵モジュールとその製造方法を提供することを目
的とする。
部品内蔵モジュールとその製造方法を提供することを目
的とする。
【０００７】
【課題を解決するための手段】本発明は、上記の目的を
達成するために以下のように構成される。
達成するために以下のように構成される。
【０００８】本発明の第１の部品内蔵モジュールは、電
気絶縁層と、前記電気絶縁層を介して積層された複数層
の第一配線パターンと、異なる層にある前記第一配線パ
ターン間を電気接続する少なくとも一つの第一インナー
ビアと、前記電気絶縁層の内部に埋設され、前記複数層
の第一配線パターンのうちのいずれかに実装された少な
くとも１つの電子部品とを有し、前記第一インナービア
の少なくとも一つは、前記第一配線パターンの積層方向
において、前記電子部品が占める範囲と重複する範囲を
占め、かつ、前記方向におけるその高さは前記電子部品
の高さより低いことを特徴とする。
気絶縁層と、前記電気絶縁層を介して積層された複数層
の第一配線パターンと、異なる層にある前記第一配線パ
ターン間を電気接続する少なくとも一つの第一インナー
ビアと、前記電気絶縁層の内部に埋設され、前記複数層
の第一配線パターンのうちのいずれかに実装された少な
くとも１つの電子部品とを有し、前記第一インナービア
の少なくとも一つは、前記第一配線パターンの積層方向
において、前記電子部品が占める範囲と重複する範囲を
占め、かつ、前記方向におけるその高さは前記電子部品
の高さより低いことを特徴とする。
【０００９】ここで、本発明において「電子部品の高
さ」とは、電子部品が実装された配線パターンの上面か
ら、該電子部品の上面までの距離をいう。より好ましく
は、該電子部品の厚さをいう。また、「重複する」と
は、対象とする２つの範囲が少なくとも一部で相互に重
なっていることを意味し、両範囲が完全に一致している
必要はない。
さ」とは、電子部品が実装された配線パターンの上面か
ら、該電子部品の上面までの距離をいう。より好ましく
は、該電子部品の厚さをいう。また、「重複する」と
は、対象とする２つの範囲が少なくとも一部で相互に重
なっていることを意味し、両範囲が完全に一致している
必要はない。
【００１０】これにより、電子部品を内蔵するにもかか
わらず、第一配線パターンの積層方向と直交する方向に
電子部品と略対向する第１インナービアの高さを低減す
ることができる。その結果、ビア径を小さくしても、ア
スペクト比が増えることによる信頼性の低下を防止でき
る。従って、高信頼性で高密度実装可能な部品内蔵モジ
ュールを提供できる。
わらず、第一配線パターンの積層方向と直交する方向に
電子部品と略対向する第１インナービアの高さを低減す
ることができる。その結果、ビア径を小さくしても、ア
スペクト比が増えることによる信頼性の低下を防止でき
る。従って、高信頼性で高密度実装可能な部品内蔵モジ
ュールを提供できる。
【００１１】上記第１の部品内蔵モジュールにおいて、
少なくとも２層の第二配線パターンと、異なる層にある
前記第二配線パターン間を電気接続するスルーホール及
び／または第二インナービアとを備える配線板を更に有
し、前記配線板は前記電気絶縁層の内部に埋設されてお
り、前記複数層の第一配線パターンのうちのいずれか
と、前記第二配線パターンとがインナービアで電気接続
されていることが好ましい。
少なくとも２層の第二配線パターンと、異なる層にある
前記第二配線パターン間を電気接続するスルーホール及
び／または第二インナービアとを備える配線板を更に有
し、前記配線板は前記電気絶縁層の内部に埋設されてお
り、前記複数層の第一配線パターンのうちのいずれか
と、前記第二配線パターンとがインナービアで電気接続
されていることが好ましい。
【００１２】これにより、配線板の高信頼性を利用し
て、高密度実装可能な部品内蔵モジュールを提供でき
る。また、一般に用いられている配線板を使用でき低コ
スト化につながる。
て、高密度実装可能な部品内蔵モジュールを提供でき
る。また、一般に用いられている配線板を使用でき低コ
スト化につながる。
【００１３】次に、本発明の第２の部品内蔵モジュール
は、電気絶縁層と、前記電気絶縁層を介して積層された
複数層の第一配線パターンと、異なる層にある前記第一
配線パターン間を電気接続する少なくとも一つの第一イ
ンナービアと、少なくとも２層の第二配線パターンと、
異なる層にある前記第二配線パターン間を電気接続する
スルーホール及び／または第二インナービアとを備える
配線板と、前記電気絶縁層の内部に埋設され、前記第二
配線パターンのうちのいずれかに実装された少なくとも
１つの電子部品とを有し、前記第一インナービアの少な
くとも一つは、前記第一配線パターンの積層方向におい
て、前記電子部品が占める範囲と重複する範囲を占め、
かつ、前記方向におけるその高さは前記電子部品の高さ
より低いことを特徴とする。
は、電気絶縁層と、前記電気絶縁層を介して積層された
複数層の第一配線パターンと、異なる層にある前記第一
配線パターン間を電気接続する少なくとも一つの第一イ
ンナービアと、少なくとも２層の第二配線パターンと、
異なる層にある前記第二配線パターン間を電気接続する
スルーホール及び／または第二インナービアとを備える
配線板と、前記電気絶縁層の内部に埋設され、前記第二
配線パターンのうちのいずれかに実装された少なくとも
１つの電子部品とを有し、前記第一インナービアの少な
くとも一つは、前記第一配線パターンの積層方向におい
て、前記電子部品が占める範囲と重複する範囲を占め、
かつ、前記方向におけるその高さは前記電子部品の高さ
より低いことを特徴とする。
【００１４】これにより、配線板上に電子部品を実装し
た既存の実装体を用い、該電子部品の実装面上に電気絶
縁層を積層した部品内蔵モジュールにおいて、第一配線
パターンの積層方向と直交する方向に電子部品と略対向
する第１インナービアの高さを低減することができる。
その結果、ビア径を小さくしても、アスペクト比が増え
ることによる信頼性の低下を防止できる。従って、高信
頼性で高密度実装可能な部品内蔵モジュールを提供でき
る。
た既存の実装体を用い、該電子部品の実装面上に電気絶
縁層を積層した部品内蔵モジュールにおいて、第一配線
パターンの積層方向と直交する方向に電子部品と略対向
する第１インナービアの高さを低減することができる。
その結果、ビア径を小さくしても、アスペクト比が増え
ることによる信頼性の低下を防止できる。従って、高信
頼性で高密度実装可能な部品内蔵モジュールを提供でき
る。
【００１５】上記の第１及び第２の部品内蔵モジュール
において、更に、前記複数層の第一配線パターンのうち
のいずれかに実装され、かつ、前記電気絶縁層内に埋設
されていない少なくとも１つの電子部品を備えることが
好ましい。これにより、高信頼性で更に高密度実装可能
な部品内蔵モジュールを提供できる。
において、更に、前記複数層の第一配線パターンのうち
のいずれかに実装され、かつ、前記電気絶縁層内に埋設
されていない少なくとも１つの電子部品を備えることが
好ましい。これにより、高信頼性で更に高密度実装可能
な部品内蔵モジュールを提供できる。
【００１６】また、上記の第１及び第２の部品内蔵モジ
ュールにおいて、前記電気絶縁層がフィラーと絶縁性樹
脂とを含む混合物からなることが好ましい。これによ
り、フィラー種を選択することにより、電気絶縁層の熱
伝導度、線膨張係数、誘電率等の調整が可能となる。
ュールにおいて、前記電気絶縁層がフィラーと絶縁性樹
脂とを含む混合物からなることが好ましい。これによ
り、フィラー種を選択することにより、電気絶縁層の熱
伝導度、線膨張係数、誘電率等の調整が可能となる。
【００１７】この場合において、前記フィラーが、アル
ミナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪
素、テトラフルオロエチレン、及び、シリカから選ばれ
た少なくとも一つを含むことが好ましい。これにより、
放熱性に優れた電気絶縁層が得られる。また、フィラー
としてアルミナを用いた場合は、低コスト化がはかれ
る。フィラーとしてマグネシアを用いた場合は、電気絶
縁層の線膨張係数を大きくすることができる。また、フ
ィラーとして窒化ホウ素、窒化アルミ、窒化珪素を用い
た場合は、線膨張係数を低くすることができる。また、
フィラーとしてテトラフルオロエチレン、シリカを用い
た場合は、電気絶縁層の誘電率を小さくすることができ
る。
ミナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪
素、テトラフルオロエチレン、及び、シリカから選ばれ
た少なくとも一つを含むことが好ましい。これにより、
放熱性に優れた電気絶縁層が得られる。また、フィラー
としてアルミナを用いた場合は、低コスト化がはかれ
る。フィラーとしてマグネシアを用いた場合は、電気絶
縁層の線膨張係数を大きくすることができる。また、フ
ィラーとして窒化ホウ素、窒化アルミ、窒化珪素を用い
た場合は、線膨張係数を低くすることができる。また、
フィラーとしてテトラフルオロエチレン、シリカを用い
た場合は、電気絶縁層の誘電率を小さくすることができ
る。
【００１８】また、前記絶縁性樹脂が、エポキシ樹脂、
フェノール樹脂、フッ素樹脂、シアネート樹脂、ＰＴＦ
Ｅ(polytetrafluoroethylene)樹脂、ＰＰＯ(poly(pheny
lenoxide))樹脂および、ＰＰＥ(polyphenylether)樹脂
から選ばれた少なくとも一つの絶縁性樹脂を含むことが
好ましい。これにより、絶縁性樹脂材料を選択すること
により、耐熱性や電気絶縁性、高周波特性を向上させる
ことができる。
フェノール樹脂、フッ素樹脂、シアネート樹脂、ＰＴＦ
Ｅ(polytetrafluoroethylene)樹脂、ＰＰＯ(poly(pheny
lenoxide))樹脂および、ＰＰＥ(polyphenylether)樹脂
から選ばれた少なくとも一つの絶縁性樹脂を含むことが
好ましい。これにより、絶縁性樹脂材料を選択すること
により、耐熱性や電気絶縁性、高周波特性を向上させる
ことができる。
【００１９】また、上記の第１及び第２の部品内蔵モジ
ュールにおいて、前記第一配線パターンが、金属箔、リ
ードフレーム、導電性樹脂組成物の少なくとも一つで形
成されていることが好ましい。これにより、低い電気抵
抗で、微細な配線パターンを形成できる。
ュールにおいて、前記第一配線パターンが、金属箔、リ
ードフレーム、導電性樹脂組成物の少なくとも一つで形
成されていることが好ましい。これにより、低い電気抵
抗で、微細な配線パターンを形成できる。
【００２０】また、上記の第１及び第２の部品内蔵モジ
ュールにおいて、前記電子部品が半導体ベアチップであ
ることが好ましい。これにより、高密度に半導体素子を
実装することができ、半導体の厚みも薄くなり電気絶縁
層の厚みも薄くできる。
ュールにおいて、前記電子部品が半導体ベアチップであ
ることが好ましい。これにより、高密度に半導体素子を
実装することができ、半導体の厚みも薄くなり電気絶縁
層の厚みも薄くできる。
【００２１】この場合において、前記半導体ベアチップ
がフリップチップボンディングにより実装されているこ
とが好ましい。これにより、高密度に半導体素子を実装
することができる。
がフリップチップボンディングにより実装されているこ
とが好ましい。これにより、高密度に半導体素子を実装
することができる。
【００２２】また、上記の第１及び第２の部品内蔵モジ
ュールにおいて、前記第一インナービアが、導電性粉末
と熱硬化性樹脂とを含むビアペーストからなることが好
ましい。これにより、電気絶縁層と第一インナービアと
を同時に硬化でき工程数が削減できる。
ュールにおいて、前記第一インナービアが、導電性粉末
と熱硬化性樹脂とを含むビアペーストからなることが好
ましい。これにより、電気絶縁層と第一インナービアと
を同時に硬化でき工程数が削減できる。
【００２３】また、前記配線板がセラミック基板、ガラ
スエポキシ基板、又はインナービア接続を有する多層基
板で形成されていることが好ましい。これにより、一般
に使われている配線板を用いて部品内蔵モジュールを作
成でき、低コスト化につながる。
スエポキシ基板、又はインナービア接続を有する多層基
板で形成されていることが好ましい。これにより、一般
に使われている配線板を用いて部品内蔵モジュールを作
成でき、低コスト化につながる。
【００２４】また、上記の第１及び第２の部品内蔵モジ
ュールにおいて、前記電子部品と接する前記電気絶縁層
と、前記第一インナービアと接する前記電気絶縁層と
が、一体に形成されていることが好ましい。ここで、
「一体に形成されている」とは、前記２つの電気絶縁層
が共通する組成を有し、継ぎ目なく連続していることを
意味する。両電気絶縁層の間に境目がなく連続するの
で、信頼性が向上する。
ュールにおいて、前記電子部品と接する前記電気絶縁層
と、前記第一インナービアと接する前記電気絶縁層と
が、一体に形成されていることが好ましい。ここで、
「一体に形成されている」とは、前記２つの電気絶縁層
が共通する組成を有し、継ぎ目なく連続していることを
意味する。両電気絶縁層の間に境目がなく連続するの
で、信頼性が向上する。
【００２５】また、上記の第１及び第２の部品内蔵モジ
ュールにおいて、前記第一配線パターンの積層方向にお
いて、複数の前記電子部品が互いに対向して配置されて
いることが好ましい。これにより、電子部品を高密度に
実装できる。
ュールにおいて、前記第一配線パターンの積層方向にお
いて、複数の前記電子部品が互いに対向して配置されて
いることが好ましい。これにより、電子部品を高密度に
実装できる。
【００２６】また、上記の第１及び第２の部品内蔵モジ
ュールにおいて、前記第一配線パターンは、前記第一イ
ンナービアと電気接続されたランド形状部を含むことが
好ましい。これにより、電子部品を内蔵できる領域が大
きくなり、高密度に実装できる。
ュールにおいて、前記第一配線パターンは、前記第一イ
ンナービアと電気接続されたランド形状部を含むことが
好ましい。これにより、電子部品を内蔵できる領域が大
きくなり、高密度に実装できる。
【００２７】次に、本発明の部品内蔵モジュールの第１
の製造方法は、電気絶縁層に第一インナービアを形成す
る工程と、第一配線パターン上に電子部品を実装する工
程と、前記第一配線パターンの前記電子部品が実装され
た側の面上に、前記電気絶縁層と、前記第一配線パター
ンとは別の配線パターンとをこの順に積層して、前記電
気絶縁層を介して対向する前記第一配線パターンと前記
別の配線パターンとを前記第一インナービアで電気接続
する工程とを含み、前記積層方向において、前記積層前
の前記電気絶縁層の厚さは、前記電子部品の高さより小
さいことを特徴とする。
の製造方法は、電気絶縁層に第一インナービアを形成す
る工程と、第一配線パターン上に電子部品を実装する工
程と、前記第一配線パターンの前記電子部品が実装され
た側の面上に、前記電気絶縁層と、前記第一配線パター
ンとは別の配線パターンとをこの順に積層して、前記電
気絶縁層を介して対向する前記第一配線パターンと前記
別の配線パターンとを前記第一インナービアで電気接続
する工程とを含み、前記積層方向において、前記積層前
の前記電気絶縁層の厚さは、前記電子部品の高さより小
さいことを特徴とする。
【００２８】これにより、容易に本発明の上記第１の部
品内蔵モジュールを製造することができる。
品内蔵モジュールを製造することができる。
【００２９】上記第１の製造方法において、前記別の配
線パターンが前記電気絶縁層とは別の電気絶縁層の一方
の面に形成されており、前記別の配線パターンは、前記
別の電気絶縁層に形成されたインナービアと接続されて
いることが好ましい。これにより、前記別の配線パター
ンの取り扱いが容易になるとともに、少ない工程数で多
層の配線パターンを積層することができる。
線パターンが前記電気絶縁層とは別の電気絶縁層の一方
の面に形成されており、前記別の配線パターンは、前記
別の電気絶縁層に形成されたインナービアと接続されて
いることが好ましい。これにより、前記別の配線パター
ンの取り扱いが容易になるとともに、少ない工程数で多
層の配線パターンを積層することができる。
【００３０】また、上記第１の製造方法において、前記
別の配線パターンがキャリアに担時されており、前記積
層後に前記キャリアを剥離することが好ましい。これに
より、前記別の配線パターンの取り扱いが容易になる。
別の配線パターンがキャリアに担時されており、前記積
層後に前記キャリアを剥離することが好ましい。これに
より、前記別の配線パターンの取り扱いが容易になる。
【００３１】また、上記第１の製造方法において、前記
別の配線パターンが、少なくとも２層の第二配線パター
ンと、異なる層にある前記第二配線パターン間を電気接
続するスルーホール及び／または第二インナービアとを
備える配線板の表面に露出した前記第二配線パターンで
あることが好ましい。これにより、電子部品とともに、
一般に用いられている高信頼性を備えた配線板とを内蔵
することができる。
別の配線パターンが、少なくとも２層の第二配線パター
ンと、異なる層にある前記第二配線パターン間を電気接
続するスルーホール及び／または第二インナービアとを
備える配線板の表面に露出した前記第二配線パターンで
あることが好ましい。これにより、電子部品とともに、
一般に用いられている高信頼性を備えた配線板とを内蔵
することができる。
【００３２】次に、本発明の部品内蔵モジュールの第２
の製造方法は、電気絶縁層に第一インナービアを形成す
る工程と、少なくとも２層の第二配線パターンと、異な
る層にある前記第二配線パターン間を電気接続するスル
ーホール及び／または第二インナービアとを備える配線
板を作成する工程と、前記配線板の表面に露出した前記
第二配線パターン上に電子部品を実装する工程と、前記
電子部品が実装された前記第二配線パターン上に、前記
電気絶縁層と、第一配線パターンとをこの順に積層し
て、前記電気絶縁層を介して対向する前記第二配線パタ
ーンと前記第一配線パターンとを前記第一インナービア
で電気接続する工程とを含み、前記積層方向において、
前記積層前の前記電気絶縁層の厚さは、前記電子部品の
高さより小さいことを特徴とする。
の製造方法は、電気絶縁層に第一インナービアを形成す
る工程と、少なくとも２層の第二配線パターンと、異な
る層にある前記第二配線パターン間を電気接続するスル
ーホール及び／または第二インナービアとを備える配線
板を作成する工程と、前記配線板の表面に露出した前記
第二配線パターン上に電子部品を実装する工程と、前記
電子部品が実装された前記第二配線パターン上に、前記
電気絶縁層と、第一配線パターンとをこの順に積層し
て、前記電気絶縁層を介して対向する前記第二配線パタ
ーンと前記第一配線パターンとを前記第一インナービア
で電気接続する工程とを含み、前記積層方向において、
前記積層前の前記電気絶縁層の厚さは、前記電子部品の
高さより小さいことを特徴とする。
【００３３】これにより、容易に本発明の上記第２の部
品内蔵モジュールを製造することができる。
品内蔵モジュールを製造することができる。
【００３４】上記第２の製造方法において、前記第一配
線パターンが前記電気絶縁層とは別の電気絶縁層の一方
の面に形成されており、前記第一配線パターンは、前記
別の電気絶縁層に形成されたインナービアと接続されて
いることが好ましい。これにより、前記第一配線パター
ンの取り扱いが容易になるとともに、少ない工程数で多
層の配線パターンを積層することができる。
線パターンが前記電気絶縁層とは別の電気絶縁層の一方
の面に形成されており、前記第一配線パターンは、前記
別の電気絶縁層に形成されたインナービアと接続されて
いることが好ましい。これにより、前記第一配線パター
ンの取り扱いが容易になるとともに、少ない工程数で多
層の配線パターンを積層することができる。
【００３５】また、上記第２の製造方法において、前記
第一配線パターンがキャリアに担時されており、前記積
層後に前記キャリアを剥離することが好ましい。これに
より、前記第一配線パターンの取り扱いが容易になる。
第一配線パターンがキャリアに担時されており、前記積
層後に前記キャリアを剥離することが好ましい。これに
より、前記第一配線パターンの取り扱いが容易になる。
【００３６】また、上記第１及び第２の製造方法におい
て、積層前の前記電気絶縁層が、前記電子部品を内蔵す
るための空孔を備えることが好ましい。これにより、電
子部品を埋設する際に第一インナービアの位置ずれを低
減することができる。
て、積層前の前記電気絶縁層が、前記電子部品を内蔵す
るための空孔を備えることが好ましい。これにより、電
子部品を埋設する際に第一インナービアの位置ずれを低
減することができる。
【００３７】上記第１及び第２の製造方法において、前
記電気接続する際に、前記電子部品の少なくとも一部を
前記電気絶縁層中に埋設することが好ましい。これによ
り、容易に本発明の部品内蔵モジュールを製造すること
ができる。
記電気接続する際に、前記電子部品の少なくとも一部を
前記電気絶縁層中に埋設することが好ましい。これによ
り、容易に本発明の部品内蔵モジュールを製造すること
ができる。
【００３８】また、上記第１及び第２の製造方法におい
て、前記電気接続する際に、前記電気絶縁層を硬化する
ことが好ましい。これにより、本発明の部品内蔵モジュ
ールを少ない工程で製造することができる。
て、前記電気接続する際に、前記電気絶縁層を硬化する
ことが好ましい。これにより、本発明の部品内蔵モジュ
ールを少ない工程で製造することができる。
【００３９】また、上記第１及び第２の製造方法におい
て、前記電気接続する際に、前記電子部品の少なくとも
一部を前記電気絶縁層中に埋設するとともに、前記電気
絶縁層を硬化することが好ましい。これにより、本発明
の部品内蔵モジュールを少ない工程で製造することがで
きる。
て、前記電気接続する際に、前記電子部品の少なくとも
一部を前記電気絶縁層中に埋設するとともに、前記電気
絶縁層を硬化することが好ましい。これにより、本発明
の部品内蔵モジュールを少ない工程で製造することがで
きる。
【００４０】また、上記第１及び第２の製造方法におい
て、前記積層前の前記電気絶縁層が未硬化状態であるこ
とが好ましい。これにより、電子部品と接する電気絶縁
層と、第一インナービアと接する電気絶縁層とが、一体
に形成された、高信頼性の本発明の部品内蔵モジュール
を製造することができる。
て、前記積層前の前記電気絶縁層が未硬化状態であるこ
とが好ましい。これにより、電子部品と接する電気絶縁
層と、第一インナービアと接する電気絶縁層とが、一体
に形成された、高信頼性の本発明の部品内蔵モジュール
を製造することができる。
【００４１】また、上記第１及び第２の製造方法におい
て、前記別の電気絶縁層の他方の面にも配線パターンが
形成されており、前記他方の面の配線パターンが前記別
の電気絶縁層の前記インナービアと接続されていること
が好ましい。これにより、別の電気絶縁層に形成された
インナービアが露出しないので、別の電気絶縁層の取り
扱いが容易になるとともに、該インナービアの接続信頼
性が向上する。
て、前記別の電気絶縁層の他方の面にも配線パターンが
形成されており、前記他方の面の配線パターンが前記別
の電気絶縁層の前記インナービアと接続されていること
が好ましい。これにより、別の電気絶縁層に形成された
インナービアが露出しないので、別の電気絶縁層の取り
扱いが容易になるとともに、該インナービアの接続信頼
性が向上する。
【００４２】
【発明の実施の形態】（実施の形態１）図１は、実施の
形態１における部品内蔵モジュールの断面図である。図
１において、部品内蔵モジュールは、電気絶縁層１０１
と、配線パターン（第一配線パターン）１０２ａ、１０
２ｂと、電子部品としての半導体１０３と、ビアペース
トからなるインナービア（第一インナービア）１０４と
を有している。
形態１における部品内蔵モジュールの断面図である。図
１において、部品内蔵モジュールは、電気絶縁層１０１
と、配線パターン（第一配線パターン）１０２ａ、１０
２ｂと、電子部品としての半導体１０３と、ビアペース
トからなるインナービア（第一インナービア）１０４と
を有している。
【００４３】電気絶縁層１０１は、例えば、絶縁性樹
脂、あるいはフィラーと絶縁性樹脂との混合物等を用い
ることができる。電気絶縁層１０１として、フィラーと
絶縁性樹脂との混合物を用いた場合、フィラー及び絶縁
性樹脂を適当に選択することによって、電気絶縁層１０
１の線膨張係数、熱伝導度、誘電率などを容易に制御す
ることができる。
脂、あるいはフィラーと絶縁性樹脂との混合物等を用い
ることができる。電気絶縁層１０１として、フィラーと
絶縁性樹脂との混合物を用いた場合、フィラー及び絶縁
性樹脂を適当に選択することによって、電気絶縁層１０
１の線膨張係数、熱伝導度、誘電率などを容易に制御す
ることができる。
【００４４】例えば、フィラーとしてアルミナ、マグネ
シア、窒化ホウ素、窒化アルミ、窒化珪素、テトラフル
オロエチレン（例えば「テフロン」（du Pont社の登録
商標））、及びシリカなどを用いることができる。アル
ミナ、窒化ホウ素、あるいは窒化アルミを用いることに
より、従来のガラス−エポキシ基板より熱伝導度の高い
基板が製作可能となり、半導体１０３の発熱を効果的に
放熱させることができる。また、アルミナはコストが安
いという利点もある。シリカを用いた場合、電気絶縁層
の線膨張係数がシリコン半導体の線膨張係数により近く
なるので、温度変化によるクラックの発生等を防止する
ことができるため、半導体を直接実装するフリップチッ
プ時に好ましい。また、誘電率が低い電気絶縁層が得ら
れ、比重も軽いため、携帯電話などの高周波用基板とし
て好ましい。窒化珪素やテトラフルオロエチレンを用い
ても誘電率の低い電気絶縁層を形成できる。また、窒化
ホウ素を用いることにより線膨張係数を低減できる。マ
グネシアを用いることにより、電気絶縁層の線膨張係数
を大きくすることができる。
シア、窒化ホウ素、窒化アルミ、窒化珪素、テトラフル
オロエチレン（例えば「テフロン」（du Pont社の登録
商標））、及びシリカなどを用いることができる。アル
ミナ、窒化ホウ素、あるいは窒化アルミを用いることに
より、従来のガラス−エポキシ基板より熱伝導度の高い
基板が製作可能となり、半導体１０３の発熱を効果的に
放熱させることができる。また、アルミナはコストが安
いという利点もある。シリカを用いた場合、電気絶縁層
の線膨張係数がシリコン半導体の線膨張係数により近く
なるので、温度変化によるクラックの発生等を防止する
ことができるため、半導体を直接実装するフリップチッ
プ時に好ましい。また、誘電率が低い電気絶縁層が得ら
れ、比重も軽いため、携帯電話などの高周波用基板とし
て好ましい。窒化珪素やテトラフルオロエチレンを用い
ても誘電率の低い電気絶縁層を形成できる。また、窒化
ホウ素を用いることにより線膨張係数を低減できる。マ
グネシアを用いることにより、電気絶縁層の線膨張係数
を大きくすることができる。
【００４５】絶縁性樹脂としては、熱硬化性樹脂や光硬
化性樹脂を用いることができる。耐熱性の高いエポキシ
樹脂、フェノール樹脂、シアネート樹脂を用いることに
より、電気絶縁層の耐熱性をあげることができる。ま
た、誘電正接の低いフッ素樹脂、ＰＴＦＥ樹脂、ＰＰＯ
樹脂、ＰＰＥ樹脂を含む樹脂、もしくはそれらの樹脂を
変性させた樹脂を用いることにより、電気絶縁層の高周
波特性が向上する。さらに分散剤、着色剤、カップリン
グ剤または離型剤を含んでいてもよい。分散剤によっ
て、絶縁性樹脂中のフィラーを均一性よく分散させるこ
とができる。着色剤によって、部品内蔵モジュールの放
熱性をよくすることができる。カップリング剤によっ
て、絶縁性樹脂とフィラーとの接着強度を高くすること
ができるため、電気絶縁層の絶縁性を向上できる。離型
剤によって、金型と混合物との離型性を向上できるた
め、生産性を向上できる。
化性樹脂を用いることができる。耐熱性の高いエポキシ
樹脂、フェノール樹脂、シアネート樹脂を用いることに
より、電気絶縁層の耐熱性をあげることができる。ま
た、誘電正接の低いフッ素樹脂、ＰＴＦＥ樹脂、ＰＰＯ
樹脂、ＰＰＥ樹脂を含む樹脂、もしくはそれらの樹脂を
変性させた樹脂を用いることにより、電気絶縁層の高周
波特性が向上する。さらに分散剤、着色剤、カップリン
グ剤または離型剤を含んでいてもよい。分散剤によっ
て、絶縁性樹脂中のフィラーを均一性よく分散させるこ
とができる。着色剤によって、部品内蔵モジュールの放
熱性をよくすることができる。カップリング剤によっ
て、絶縁性樹脂とフィラーとの接着強度を高くすること
ができるため、電気絶縁層の絶縁性を向上できる。離型
剤によって、金型と混合物との離型性を向上できるた
め、生産性を向上できる。
【００４６】配線パターン１０２ａ、１０２ｂは、電気
伝導性を有する物質からなり、例えば、金属箔や導電性
樹脂組成物、金属板を加工したリードフレームを用いる
ことができる。金属箔やリードフレームを用いることに
より、エッチング等により微細な配線パターンの作成が
容易となる。また、金属箔を用いる場合は、キャリアを
用いた転写等による配線パターンの形成も可能となる。
特に銅箔は値段も安く、電気伝導性も高いため好まし
い。また、キャリア上に配線パターンを形成することに
より、配線パターンが取り扱いやすくなる。導電性樹脂
組成物を用いる場合は、スクリーン印刷等による、配線
パターンの製作が可能となる。また導電性樹脂組成物を
用いる場合、金、銀、銅、ニッケル等の金属粉やカ−ボ
ン粉を用いることにより、低い電気抵抗の配線パターン
が得られる。また、樹脂としてエポキシ樹脂、フェノー
ル樹脂およびシアネート樹脂から選ばれた少なくとも一
つの熱硬化性樹脂を含むことにより、耐熱性の向上が図
れる。リードフレームを用いることにより、電気抵抗の
低い、厚みのある金属を使用できる。また、エッチング
による微細パターン化や打ち抜き加工等の簡易な製造法
が使える。リードフレームは、それぞれの配線パターン
をリードフレームの外周部で接続しておくことにより、
複数のパターンを一体として取り扱うことができる。ま
た、これらの配線パターン１０２ａ、１０２ｂは表面に
メッキ処理をする事により、耐食性や電気伝導性を向上
させることができる。また、配線パターン１０２ａ、１
０２ｂの電気絶縁層１０１との接触面を粗化すること
で、電気絶縁層１０１との接着性を向上させることがで
きる。以下の説明では、複数層（図１では３層）の配線
パターンのうち、部品内蔵モジュールの外表面に露出し
た配線パターンには添字「ａ」を付して「配線パターン
１０２ａ」と呼び、部品内蔵モジュール内に埋設された
配線パターンには添字「ｂ」を付して「配線パターン１
０２ｂ」又は「内部配線パターン１０２ｂ」と呼ぶ。後
述する実施の形態２〜４，７〜１０も同様である。
伝導性を有する物質からなり、例えば、金属箔や導電性
樹脂組成物、金属板を加工したリードフレームを用いる
ことができる。金属箔やリードフレームを用いることに
より、エッチング等により微細な配線パターンの作成が
容易となる。また、金属箔を用いる場合は、キャリアを
用いた転写等による配線パターンの形成も可能となる。
特に銅箔は値段も安く、電気伝導性も高いため好まし
い。また、キャリア上に配線パターンを形成することに
より、配線パターンが取り扱いやすくなる。導電性樹脂
組成物を用いる場合は、スクリーン印刷等による、配線
パターンの製作が可能となる。また導電性樹脂組成物を
用いる場合、金、銀、銅、ニッケル等の金属粉やカ−ボ
ン粉を用いることにより、低い電気抵抗の配線パターン
が得られる。また、樹脂としてエポキシ樹脂、フェノー
ル樹脂およびシアネート樹脂から選ばれた少なくとも一
つの熱硬化性樹脂を含むことにより、耐熱性の向上が図
れる。リードフレームを用いることにより、電気抵抗の
低い、厚みのある金属を使用できる。また、エッチング
による微細パターン化や打ち抜き加工等の簡易な製造法
が使える。リードフレームは、それぞれの配線パターン
をリードフレームの外周部で接続しておくことにより、
複数のパターンを一体として取り扱うことができる。ま
た、これらの配線パターン１０２ａ、１０２ｂは表面に
メッキ処理をする事により、耐食性や電気伝導性を向上
させることができる。また、配線パターン１０２ａ、１
０２ｂの電気絶縁層１０１との接触面を粗化すること
で、電気絶縁層１０１との接着性を向上させることがで
きる。以下の説明では、複数層（図１では３層）の配線
パターンのうち、部品内蔵モジュールの外表面に露出し
た配線パターンには添字「ａ」を付して「配線パターン
１０２ａ」と呼び、部品内蔵モジュール内に埋設された
配線パターンには添字「ｂ」を付して「配線パターン１
０２ｂ」又は「内部配線パターン１０２ｂ」と呼ぶ。後
述する実施の形態２〜４，７〜１０も同様である。
【００４７】半導体１０３としては、例えば、トランジ
スタ、ＩＣ(integrated circuit)、ＬＳＩなどの半導体
素子を用いることができる。半導体素子は、半導体ベア
チップであってもよい。また、半導体素子は封止樹脂を
用いて、半導体素子を、もしくは、半導体素子と配線パ
ターン１０２ａ、１０２ｂの接続部の少なくとも一部を
封止しても良い。配線パターン１０２ａ、１０２ｂと半
導体１０３との接続には、例えばフリップチップボンデ
ィングによる場合は、導電性接着剤、異方性導電フィル
ム（ＡＣＦ）が用いられる。また、バンプ１０５を形成
して接続してもよい。また、電気絶縁層１０１によって
半導体１０３を外気から遮断することができるため、湿
度による信頼性低下を防止することができる。また、電
気絶縁層１０１の材料として、フィラーと絶縁性樹脂と
の混合物を用いると、セラミック基板と異なり、高温で
焼成する必要がなく、半導体１０３を内蔵することが容
易である。
スタ、ＩＣ(integrated circuit)、ＬＳＩなどの半導体
素子を用いることができる。半導体素子は、半導体ベア
チップであってもよい。また、半導体素子は封止樹脂を
用いて、半導体素子を、もしくは、半導体素子と配線パ
ターン１０２ａ、１０２ｂの接続部の少なくとも一部を
封止しても良い。配線パターン１０２ａ、１０２ｂと半
導体１０３との接続には、例えばフリップチップボンデ
ィングによる場合は、導電性接着剤、異方性導電フィル
ム（ＡＣＦ）が用いられる。また、バンプ１０５を形成
して接続してもよい。また、電気絶縁層１０１によって
半導体１０３を外気から遮断することができるため、湿
度による信頼性低下を防止することができる。また、電
気絶縁層１０１の材料として、フィラーと絶縁性樹脂と
の混合物を用いると、セラミック基板と異なり、高温で
焼成する必要がなく、半導体１０３を内蔵することが容
易である。
【００４８】インナービア１０４を形成するためのビア
ペーストは、異なる層の配線パターン１０２ａと配線パ
ターン１０２ｂとの間を接続する機能を有する導電性粉
末と樹脂の混合物である。例えば、金属粉やカ−ボン粉
等の導電性粉末と、熱硬化性樹脂や光硬化性樹脂との混
合物を用いることができる。金属粉としては、金、銀、
銅またはニッケルなどを用いることができる。金、銀、
銅またはニッケルは導電性が高いため好ましい。銅は導
電性が高くマイグレーションも少ないため特に好まし
い。銅を銀で被覆した金属粉を用いても、導電性の高さ
とマイグレーションの少なさとの、両方の特性を満たす
ことができる。熱硬化性樹脂としては、例えば、エポキ
シ樹脂、フェノール樹脂またはシアネート樹脂を用いる
ことができる。エポキシ樹脂は、耐熱性が高いため特に
好ましい。また、光硬化性の樹脂も用いることができ
る。
ペーストは、異なる層の配線パターン１０２ａと配線パ
ターン１０２ｂとの間を接続する機能を有する導電性粉
末と樹脂の混合物である。例えば、金属粉やカ−ボン粉
等の導電性粉末と、熱硬化性樹脂や光硬化性樹脂との混
合物を用いることができる。金属粉としては、金、銀、
銅またはニッケルなどを用いることができる。金、銀、
銅またはニッケルは導電性が高いため好ましい。銅は導
電性が高くマイグレーションも少ないため特に好まし
い。銅を銀で被覆した金属粉を用いても、導電性の高さ
とマイグレーションの少なさとの、両方の特性を満たす
ことができる。熱硬化性樹脂としては、例えば、エポキ
シ樹脂、フェノール樹脂またはシアネート樹脂を用いる
ことができる。エポキシ樹脂は、耐熱性が高いため特に
好ましい。また、光硬化性の樹脂も用いることができ
る。
【００４９】本実施の形態においては、配線パターン１
０２ａ，１０２ｂの積層方向（図１の紙面の上下方向）
において、インナービア１０４の高さは、半導体１０３
が実装された配線パターン１０２ａの実装面から半導体
１０３の上面までの距離（好ましくは半導体１０３の厚
さ）より小さい。特に、該方向において、半導体１０３
が占める範囲と重複する範囲を占めるインナービア１０
４（即ち、図１の紙面の横方向において、半導体１０３
と対向して配置されたインナービア１０４）が、半導体
１０３と上記高さの関係を満足することが好ましい。前
記積層方向において対向する配線パターン１０２ａ，１
０２ａ間を一つのインナービアで直接接続するのではな
く、内部配線パターン１０２ｂを介在させて複数のイン
ナービア１０４で接続することにより、上記高さの関係
を満足させることができる。このように、内部配線パタ
ーン１０２ｂと配線パターン１０２ａとをインナービア
１０４で電気的に接続することで、インナービア１０４
の高さの直径に対する比を低減できる。本実施の形態に
おいては内部配線パターン１０２ｂを１層だけ形成して
いるので、上記の比は、内部配線パターン１０２ｂがな
い場合の約１／２となっている。その結果、信頼性の高
い接続が可能となり、半導体の内蔵に適した部品内蔵モ
ジュールを提供できる。
０２ａ，１０２ｂの積層方向（図１の紙面の上下方向）
において、インナービア１０４の高さは、半導体１０３
が実装された配線パターン１０２ａの実装面から半導体
１０３の上面までの距離（好ましくは半導体１０３の厚
さ）より小さい。特に、該方向において、半導体１０３
が占める範囲と重複する範囲を占めるインナービア１０
４（即ち、図１の紙面の横方向において、半導体１０３
と対向して配置されたインナービア１０４）が、半導体
１０３と上記高さの関係を満足することが好ましい。前
記積層方向において対向する配線パターン１０２ａ，１
０２ａ間を一つのインナービアで直接接続するのではな
く、内部配線パターン１０２ｂを介在させて複数のイン
ナービア１０４で接続することにより、上記高さの関係
を満足させることができる。このように、内部配線パタ
ーン１０２ｂと配線パターン１０２ａとをインナービア
１０４で電気的に接続することで、インナービア１０４
の高さの直径に対する比を低減できる。本実施の形態に
おいては内部配線パターン１０２ｂを１層だけ形成して
いるので、上記の比は、内部配線パターン１０２ｂがな
い場合の約１／２となっている。その結果、信頼性の高
い接続が可能となり、半導体の内蔵に適した部品内蔵モ
ジュールを提供できる。
【００５０】なお、本実施の形態では、部品内蔵モジュ
ールの両表面の配線パターン１０２ａが電気絶縁層に埋
設されていない場合を示したが、少なくとも一方の表面
では配線パターンが露出しておらず、電気絶縁層によっ
て覆われていてもよい。また、本実施の形態において
は、内部配線パターン１０２ｂが１層の場合を示した
が、層数は限定されるものではない。内部配線パターン
１０２ｂが複数層存在する場合には、異なる層にある内
部配線パターン１０２ｂ間もインナービア１０４で接続
される。また、内蔵される電子部品は、本実施の形態の
ような、いわゆる能動部品である半導体１０３に限られ
ず、他のいわゆる受動部品である回路部品（例えば、Ｌ
ＣＲ(inductance,resistance,capacitance)等のチップ
部品、ＳＡＷ(surface acoustic wave)フィルタ、バラ
ン）等であっても良い。
ールの両表面の配線パターン１０２ａが電気絶縁層に埋
設されていない場合を示したが、少なくとも一方の表面
では配線パターンが露出しておらず、電気絶縁層によっ
て覆われていてもよい。また、本実施の形態において
は、内部配線パターン１０２ｂが１層の場合を示した
が、層数は限定されるものではない。内部配線パターン
１０２ｂが複数層存在する場合には、異なる層にある内
部配線パターン１０２ｂ間もインナービア１０４で接続
される。また、内蔵される電子部品は、本実施の形態の
ような、いわゆる能動部品である半導体１０３に限られ
ず、他のいわゆる受動部品である回路部品（例えば、Ｌ
ＣＲ(inductance,resistance,capacitance)等のチップ
部品、ＳＡＷ(surface acoustic wave)フィルタ、バラ
ン）等であっても良い。
【００５１】（実施の形態２）実施の形態２は、図１に
示した部品内蔵モジュールを製造する方法の一例であ
る。部品内蔵モジュールの構成に用いられる材料は、実
施の形態１で説明した材料と同様である。図２Ａ〜図２
Ｇは、実施の形態２における部品内蔵モジュールの製造
方法を工程順に示す断面図である。
示した部品内蔵モジュールを製造する方法の一例であ
る。部品内蔵モジュールの構成に用いられる材料は、実
施の形態１で説明した材料と同様である。図２Ａ〜図２
Ｇは、実施の形態２における部品内蔵モジュールの製造
方法を工程順に示す断面図である。
【００５２】まず図２Ａに示すように、電気絶縁層２０
１を作成する。電気絶縁層２０１の作成方法の一例は以
下のとおりである。部品内蔵モジュールは基板形状をし
ており、電気絶縁層２０１としては、絶縁性樹脂や、フ
ィラーと絶縁性樹脂との混合物等を用いることができ
る。後者の場合は、最初にフィラーと絶縁性樹脂を混合
し、攪拌することによって、ペースト状の絶縁性樹脂混
合物を作製する。絶縁性樹脂混合物には、粘度を調整す
るために溶剤を添加しても良い。この絶縁性樹脂混合物
をシート形状に成形することによって、電気絶縁層２０
１を形成できる。シート形状に成形する方法としては、
例えば、ドクターブレード法等によって、フィルム上に
絶縁性樹脂混合物の層を作成する方法を用いることがで
きる。電気絶縁層２０１は、硬化温度以下の温度に加熱
して乾燥させることによって、粘着性を低下させること
ができる。この熱処理によって、板状の電気絶縁層の粘
着性が失われるため、フィルムとの剥離が容易になる。
未硬化状態（Ｂステージ）にすることにより、取り扱い
が容易となる。次に、板状の電気絶縁層にビア（ビアホ
ール）２０６を形成する。電気絶縁層２０１に形成する
ビア２０６は、例えば、レーザー加工やドリル加工、パ
ンチング加工によって作製することができる。レーザー
加工は微細なピッチでビアを形成することができ、削り
くずも発生しないため望ましい。レーザー加工の場合、
炭酸ガスレーザーやＹＡＧレーザー、エキシマレーザー
等を用いることができる。また、ドリル加工、パンチン
グ加工の場合、汎用性のある既存の設備でのビア形成が
容易である。
１を作成する。電気絶縁層２０１の作成方法の一例は以
下のとおりである。部品内蔵モジュールは基板形状をし
ており、電気絶縁層２０１としては、絶縁性樹脂や、フ
ィラーと絶縁性樹脂との混合物等を用いることができ
る。後者の場合は、最初にフィラーと絶縁性樹脂を混合
し、攪拌することによって、ペースト状の絶縁性樹脂混
合物を作製する。絶縁性樹脂混合物には、粘度を調整す
るために溶剤を添加しても良い。この絶縁性樹脂混合物
をシート形状に成形することによって、電気絶縁層２０
１を形成できる。シート形状に成形する方法としては、
例えば、ドクターブレード法等によって、フィルム上に
絶縁性樹脂混合物の層を作成する方法を用いることがで
きる。電気絶縁層２０１は、硬化温度以下の温度に加熱
して乾燥させることによって、粘着性を低下させること
ができる。この熱処理によって、板状の電気絶縁層の粘
着性が失われるため、フィルムとの剥離が容易になる。
未硬化状態（Ｂステージ）にすることにより、取り扱い
が容易となる。次に、板状の電気絶縁層にビア（ビアホ
ール）２０６を形成する。電気絶縁層２０１に形成する
ビア２０６は、例えば、レーザー加工やドリル加工、パ
ンチング加工によって作製することができる。レーザー
加工は微細なピッチでビアを形成することができ、削り
くずも発生しないため望ましい。レーザー加工の場合、
炭酸ガスレーザーやＹＡＧレーザー、エキシマレーザー
等を用いることができる。また、ドリル加工、パンチン
グ加工の場合、汎用性のある既存の設備でのビア形成が
容易である。
【００５３】次に図２Ｂに示すように、ビア２０６にビ
アペースト２０４を充填する。ビアペースト２０４の充
填には、印刷や注入による方法を用いることができる。
特に印刷の場合、配線パターンの形成も同時に行うこと
ができる。ビアペースト２０４を用いることで、複数層
の配線パターン間の接続が可能となる。
アペースト２０４を充填する。ビアペースト２０４の充
填には、印刷や注入による方法を用いることができる。
特に印刷の場合、配線パターンの形成も同時に行うこと
ができる。ビアペースト２０４を用いることで、複数層
の配線パターン間の接続が可能となる。
【００５４】次に図２Ｃに示すように、キャリア２０７
上に配線パターン２０２ａ、２０２ｂを形成する。配線
パターン２０２ａ、２０２ｂは、エッチング、印刷等の
方法を用いて形成することができる。特にエッチングを
用いる場合は、フォトリソグラフィ工法など微細な配線
パターンの形成法を利用できる。キャリア２０７として
は、ＰＥＴ（ポリエチレンテレフタレート）やＰＰＳ
（ポリフェニレンサルファイト）の様な樹脂フィルムの
他、銅箔、アルミ箔の様な金属箔等を用いることができ
る。キャリア２０７を用いることにより、配線パターン
２０２ａ、２０２ｂの取り扱いが容易となる。また、配
線パターン２０２ａ、２０２ｂをはがしやすくするため
に、配線パターン２０２ａ、２０２ｂとキャリア２０７
との間に剥離層を設けたり、キャリア２０７の表面に離
型処理を施したりしてもよい。形成した配線パターン２
０２ａ、２０２ｂと電気絶縁層２０１とを位置あわせ
し、重ねる。これを加圧することによって、配線パター
ン２０２ａ、２０２ｂを電気絶縁層２０１に転写するこ
とができる。
上に配線パターン２０２ａ、２０２ｂを形成する。配線
パターン２０２ａ、２０２ｂは、エッチング、印刷等の
方法を用いて形成することができる。特にエッチングを
用いる場合は、フォトリソグラフィ工法など微細な配線
パターンの形成法を利用できる。キャリア２０７として
は、ＰＥＴ（ポリエチレンテレフタレート）やＰＰＳ
（ポリフェニレンサルファイト）の様な樹脂フィルムの
他、銅箔、アルミ箔の様な金属箔等を用いることができ
る。キャリア２０７を用いることにより、配線パターン
２０２ａ、２０２ｂの取り扱いが容易となる。また、配
線パターン２０２ａ、２０２ｂをはがしやすくするため
に、配線パターン２０２ａ、２０２ｂとキャリア２０７
との間に剥離層を設けたり、キャリア２０７の表面に離
型処理を施したりしてもよい。形成した配線パターン２
０２ａ、２０２ｂと電気絶縁層２０１とを位置あわせ
し、重ねる。これを加圧することによって、配線パター
ン２０２ａ、２０２ｂを電気絶縁層２０１に転写するこ
とができる。
【００５５】図２Ｄに示すように、加圧後、キャリア２
０７を剥離することで、電気絶縁層２０１の表裏面に配
線パターン２０２ａ、２０２ｂを転写し、残留させる。
この工程は、絶縁性樹脂に熱硬化樹脂を用いた場合、電
気絶縁層２０１中の熱硬化性樹脂が硬化する温度以下
で、もしくは硬化時間以内に行う。これにより、電気絶
縁層２０１が未硬化の状態で配線パターン２０２ａ、２
０２ｂを形成することが可能となる。配線パターン２０
２ｂを形成することで、ビアペースト２０４の高さの直
径に対する比を低減することができ、信頼性の向上、ビ
ア径の低サイズ化を獲得することが可能となる。
０７を剥離することで、電気絶縁層２０１の表裏面に配
線パターン２０２ａ、２０２ｂを転写し、残留させる。
この工程は、絶縁性樹脂に熱硬化樹脂を用いた場合、電
気絶縁層２０１中の熱硬化性樹脂が硬化する温度以下
で、もしくは硬化時間以内に行う。これにより、電気絶
縁層２０１が未硬化の状態で配線パターン２０２ａ、２
０２ｂを形成することが可能となる。配線パターン２０
２ｂを形成することで、ビアペースト２０４の高さの直
径に対する比を低減することができ、信頼性の向上、ビ
ア径の低サイズ化を獲得することが可能となる。
【００５６】上記の工程と並行して、図２Ｅに示すよう
に、キャリア２０７上に配線パターン２０２ａを形成し
た部材をもう１つ作成する。そして、配線パターン２０
２ａ上に、半導体２０３を実装する。実装方法として
は、配線パターン２０２ａにクリーム半田を印刷し、加
熱により半田実装する方法を用いることができる。その
他、クリーム半田に代えて、ＡＣＦ、導電性接着剤（例
えば、金、銀、銅、銀−パラジウム合金などを熱硬化性
樹脂で混練したもの）を使用した方法でもよい。また、
金ワイヤボンディング法で作製したバンプ２０５または
半田によるバンプを、半導体２０３側にあらかじめ形成
し、熱処理によって金または半田を溶解して、半導体２
０３を実装することも可能である。さらに、バンプ２０
５と導電性接着剤とを併用することも可能である。な
お、半導体２０３と配線パターン２０２ａとの間に封止
樹脂を注入してもよい。封止樹脂の注入によって、後の
工程で半導体２０３を電気絶縁層２０１に埋設する際
に、半導体２０３と配線パターン２０２ａとの間に隙間
ができることを防止することができる。封止樹脂には通
常のフリップチップボンディングに使用されるアンダー
フィル樹脂を用いることができる。
に、キャリア２０７上に配線パターン２０２ａを形成し
た部材をもう１つ作成する。そして、配線パターン２０
２ａ上に、半導体２０３を実装する。実装方法として
は、配線パターン２０２ａにクリーム半田を印刷し、加
熱により半田実装する方法を用いることができる。その
他、クリーム半田に代えて、ＡＣＦ、導電性接着剤（例
えば、金、銀、銅、銀−パラジウム合金などを熱硬化性
樹脂で混練したもの）を使用した方法でもよい。また、
金ワイヤボンディング法で作製したバンプ２０５または
半田によるバンプを、半導体２０３側にあらかじめ形成
し、熱処理によって金または半田を溶解して、半導体２
０３を実装することも可能である。さらに、バンプ２０
５と導電性接着剤とを併用することも可能である。な
お、半導体２０３と配線パターン２０２ａとの間に封止
樹脂を注入してもよい。封止樹脂の注入によって、後の
工程で半導体２０３を電気絶縁層２０１に埋設する際
に、半導体２０３と配線パターン２０２ａとの間に隙間
ができることを防止することができる。封止樹脂には通
常のフリップチップボンディングに使用されるアンダー
フィル樹脂を用いることができる。
【００５７】その後、図２Ｆに示すように、配線パター
ン２０２ａ、２０２ｂを形成した図２Ｄの電気絶縁層２
０１、図２Ｂと同様の電気絶縁層２０１、及び半導体２
０３を実装した配線パターン２０２ａを備える図２Ｅの
キャリア２０７を位置合わせして重ねる。
ン２０２ａ、２０２ｂを形成した図２Ｄの電気絶縁層２
０１、図２Ｂと同様の電気絶縁層２０１、及び半導体２
０３を実装した配線パターン２０２ａを備える図２Ｅの
キャリア２０７を位置合わせして重ねる。
【００５８】これを加圧・加熱することによって、図２
Ｇに示すように、配線パターン２０２ａ、２０２ｂ、半
導体２０３を電気絶縁層２０１に埋設することができ
る。絶縁性樹脂として熱硬化樹脂を用いた場合、加圧
後、加熱することによって、電気絶縁層２０１中の熱硬
化性樹脂を硬化させ、半導体２０３が埋設された板状の
電気絶縁層２０１を形成できる。加熱は、熱硬化性樹脂
が硬化する温度以上の温度で行う。この工程によって、
配線パターン２０２ａ、２０２ｂと半導体２０３と電気
絶縁層２０１とが機械的に強固に接着する。なお、加熱
によって熱硬化性樹脂を硬化させる際に、加熱しながら
１００g/mm2〜２kg/mm2の圧力で加圧することによっ
て、部品内蔵モジュールの機械的強度を向上させること
ができる。電気絶縁層２０１を硬化させた後、キャリア
２０７を取り去ることによって、配線パターン２０２ｂ
と半導体２０３が電気絶縁層２０１内に内蔵された、実
施形態１で説明した部品内蔵モジュールが作製される。
Ｇに示すように、配線パターン２０２ａ、２０２ｂ、半
導体２０３を電気絶縁層２０１に埋設することができ
る。絶縁性樹脂として熱硬化樹脂を用いた場合、加圧
後、加熱することによって、電気絶縁層２０１中の熱硬
化性樹脂を硬化させ、半導体２０３が埋設された板状の
電気絶縁層２０１を形成できる。加熱は、熱硬化性樹脂
が硬化する温度以上の温度で行う。この工程によって、
配線パターン２０２ａ、２０２ｂと半導体２０３と電気
絶縁層２０１とが機械的に強固に接着する。なお、加熱
によって熱硬化性樹脂を硬化させる際に、加熱しながら
１００g/mm2〜２kg/mm2の圧力で加圧することによっ
て、部品内蔵モジュールの機械的強度を向上させること
ができる。電気絶縁層２０１を硬化させた後、キャリア
２０７を取り去ることによって、配線パターン２０２ｂ
と半導体２０３が電気絶縁層２０１内に内蔵された、実
施形態１で説明した部品内蔵モジュールが作製される。
【００５９】上記の図２Ｆにおいて、２枚の電気絶縁層
２０１のうち下側の電気絶縁層２０１の厚さは、半導体
２０３が実装された配線パターン２０２ａの実装面から
半導体２０３の上面までの距離（好ましくは半導体２０
３の厚さ）より小さい。これにより、ビアペースト２０
４のアスペクト比を小さくすることができる。
２０１のうち下側の電気絶縁層２０１の厚さは、半導体
２０３が実装された配線パターン２０２ａの実装面から
半導体２０３の上面までの距離（好ましくは半導体２０
３の厚さ）より小さい。これにより、ビアペースト２０
４のアスペクト比を小さくすることができる。
【００６０】なお、本実施の形態においては、配線パタ
ーン２０２ａ，２０２ｂの形成方法として転写法を例と
して説明したが、配線パターンの形成方法はこれに限定
されるものではない。
ーン２０２ａ，２０２ｂの形成方法として転写法を例と
して説明したが、配線パターンの形成方法はこれに限定
されるものではない。
【００６１】（実施の形態３）実施の形態３は、部品内
蔵モジュールの製造方法の一例である。図３Ａ〜図３Ｇ
は、実施の形態３における部品内蔵モジュールの製造工
程を工程順に示す断面図である。同図において、実施の
形態２と同一名称の要素は、実施の形態２と同様の構成
であって、同一の製造法により製造され、特に説明のな
い限り同様の機能を持つ。
蔵モジュールの製造方法の一例である。図３Ａ〜図３Ｇ
は、実施の形態３における部品内蔵モジュールの製造工
程を工程順に示す断面図である。同図において、実施の
形態２と同一名称の要素は、実施の形態２と同様の構成
であって、同一の製造法により製造され、特に説明のな
い限り同様の機能を持つ。
【００６２】図３Ａに示すように、電気絶縁層３０１に
は、図２Ａと同様のビア３０６に加えて、半導体を内蔵
するための空孔３０８があらかじめ形成される。空孔３
０８を形成しておくことにより、半導体３０３を電気絶
縁層３０１に内蔵する際に、ビア３０６の位置ずれがし
難くなる。
は、図２Ａと同様のビア３０６に加えて、半導体を内蔵
するための空孔３０８があらかじめ形成される。空孔３
０８を形成しておくことにより、半導体３０３を電気絶
縁層３０１に内蔵する際に、ビア３０６の位置ずれがし
難くなる。
【００６３】次に図３Ｂに示すように、ビア３０６にビ
アペースト３０４を充填する。
アペースト３０４を充填する。
【００６４】図３Ａ、図３Ｂの工程と平行して、図３Ｃ
に示すように、キャリア３０７上に配線パターン３０２
ａを形成し、配線パターン３０２ａ上に、半導体３０３
を実装する。実装方法としては、半田、ＡＣＦ、ＮＣＦ
(non-conductive particle film)による実装の他に、導
電性接着剤３０５を用いた方法を用いることができる。
導電性接着剤３０５としては、例えば、金、銀、銅、銀
−パラジウム合金などを熱硬化性樹脂で混練したものも
使用できる。また、あらかじめ配線パターン３０２ａ、
半導体３０３にキレート処理などを施すことにより接着
性を向上させておいても良い。なお、半導体３０３と配
線パターン３０２ａとの間に封止樹脂を注入してもよ
い。封止樹脂の注入によって、後の工程で半導体３０３
を電気絶縁層３０１に埋設する際に、半導体３０３と配
線パターン３０２ａとの間に隙間ができることを防止す
ることができる。封止樹脂としては、通常のフリップチ
ップボンディングに使用されるアンダーフィル樹脂を用
いることができる。導電性接着剤３０５は、加熱するこ
とによって硬化させることができるが、この工程では未
硬化状態のままでもよい。
に示すように、キャリア３０７上に配線パターン３０２
ａを形成し、配線パターン３０２ａ上に、半導体３０３
を実装する。実装方法としては、半田、ＡＣＦ、ＮＣＦ
(non-conductive particle film)による実装の他に、導
電性接着剤３０５を用いた方法を用いることができる。
導電性接着剤３０５としては、例えば、金、銀、銅、銀
−パラジウム合金などを熱硬化性樹脂で混練したものも
使用できる。また、あらかじめ配線パターン３０２ａ、
半導体３０３にキレート処理などを施すことにより接着
性を向上させておいても良い。なお、半導体３０３と配
線パターン３０２ａとの間に封止樹脂を注入してもよ
い。封止樹脂の注入によって、後の工程で半導体３０３
を電気絶縁層３０１に埋設する際に、半導体３０３と配
線パターン３０２ａとの間に隙間ができることを防止す
ることができる。封止樹脂としては、通常のフリップチ
ップボンディングに使用されるアンダーフィル樹脂を用
いることができる。導電性接着剤３０５は、加熱するこ
とによって硬化させることができるが、この工程では未
硬化状態のままでもよい。
【００６５】次に図３Ｄに示すように、別に作成した、
配線パターン３０２ｂを備え、半導体３０３に対応する
位置を開口させたキャリア３０７と、図３Ｂの電気絶縁
層３０１と、半導体３０３を実装した配線パターン３０
２ａを備える図３Ｃのキャリア３０７とを位置合わせし
て重ねる。ここで、電気絶縁層３０１の厚さは、半導体
３０３が実装された配線パターン３０２ａの実装面から
半導体３０３の上面までの距離（好ましくは半導体３０
３の厚さ）より小さい。
配線パターン３０２ｂを備え、半導体３０３に対応する
位置を開口させたキャリア３０７と、図３Ｂの電気絶縁
層３０１と、半導体３０３を実装した配線パターン３０
２ａを備える図３Ｃのキャリア３０７とを位置合わせし
て重ねる。ここで、電気絶縁層３０１の厚さは、半導体
３０３が実装された配線パターン３０２ａの実装面から
半導体３０３の上面までの距離（好ましくは半導体３０
３の厚さ）より小さい。
【００６６】積層後、加圧し、図３Ｅに示すように配線
パターン３０２ａ、３０２ｂ、半導体３０３を電気絶縁
層３０１に埋設する。このような埋設は、電気絶縁層３
０１の厚さが半導体３０３の高さより薄い場合であって
も、配線パターン３０２ｂを備えるキャリア３０７が開
口と所定の厚さとを有することにより、達成可能であ
る。この工程において、電気絶縁層３０１を硬化させて
もよい。絶縁性樹脂に熱硬化樹脂を用いた場合、加圧
後、加熱することによって、電気絶縁層３０１中の熱硬
化性樹脂を硬化させ、半導体３０３、ビアペースト３０
４が埋設された板状の電気絶縁層３０１が形成できる。
加熱は、熱硬化性樹脂が硬化する温度以上の温度で行
う。この工程によって、配線パターン３０２ａ，３０２
ｂと半導体３０３とビアペースト３０４と電気絶縁層３
０１とが機械的に強固に接着する。なお、加熱によって
熱硬化性樹脂を硬化させる際に、加熱しながら１００g/
mm2〜２kg/mm2の圧力で加圧することによって、部品内
蔵モジュールの機械的強度を向上させることができる。
この電気絶縁層３０１を硬化させる工程で、導電性接着
剤３０５も同時に硬化させることができる。同時硬化を
行うことによって、工程を削減でき、半導体３０３等に
加えられる熱量も低減でき、半導体３０３の特性劣化を
防ぐことができる。その後、配線パターン３０２ｂ側の
キャリア３０７を剥離して除去する。
パターン３０２ａ、３０２ｂ、半導体３０３を電気絶縁
層３０１に埋設する。このような埋設は、電気絶縁層３
０１の厚さが半導体３０３の高さより薄い場合であって
も、配線パターン３０２ｂを備えるキャリア３０７が開
口と所定の厚さとを有することにより、達成可能であ
る。この工程において、電気絶縁層３０１を硬化させて
もよい。絶縁性樹脂に熱硬化樹脂を用いた場合、加圧
後、加熱することによって、電気絶縁層３０１中の熱硬
化性樹脂を硬化させ、半導体３０３、ビアペースト３０
４が埋設された板状の電気絶縁層３０１が形成できる。
加熱は、熱硬化性樹脂が硬化する温度以上の温度で行
う。この工程によって、配線パターン３０２ａ，３０２
ｂと半導体３０３とビアペースト３０４と電気絶縁層３
０１とが機械的に強固に接着する。なお、加熱によって
熱硬化性樹脂を硬化させる際に、加熱しながら１００g/
mm2〜２kg/mm2の圧力で加圧することによって、部品内
蔵モジュールの機械的強度を向上させることができる。
この電気絶縁層３０１を硬化させる工程で、導電性接着
剤３０５も同時に硬化させることができる。同時硬化を
行うことによって、工程を削減でき、半導体３０３等に
加えられる熱量も低減でき、半導体３０３の特性劣化を
防ぐことができる。その後、配線パターン３０２ｂ側の
キャリア３０７を剥離して除去する。
【００６７】次いで、図３Ｆに示すように、図３Ｅの電
気絶縁層３０１、図２Ｂと同様の他の電気絶縁層３０
１、及び配線パターン３０２ａを備えるキャリア３０７
を位置あわせして重ねる。
気絶縁層３０１、図２Ｂと同様の他の電気絶縁層３０
１、及び配線パターン３０２ａを備えるキャリア３０７
を位置あわせして重ねる。
【００６８】積層後、図３Ｅと同様に電気絶縁層３０１
を硬化させる。その後、表裏のキャリア３０７を取り去
ることによって、配線パターン３０２ａ，３０２ｂと半
導体３０３とビアペースト３０４とが電気絶縁層３０１
内に内蔵された部品内蔵モジュールが完成する。
を硬化させる。その後、表裏のキャリア３０７を取り去
ることによって、配線パターン３０２ａ，３０２ｂと半
導体３０３とビアペースト３０４とが電気絶縁層３０１
内に内蔵された部品内蔵モジュールが完成する。
【００６９】（実施の形態４）実施形態４は、部品内蔵
モジュールの他の例である。図４は、本実施の形態にお
ける部品内蔵モジュールの断面図である。同図におい
て、実施の形態１と同一名称の要素は、実施の形態１と
同様の構成であって、同一の製造法により製造され、特
に説明のない限り同様の機能を持つ。
モジュールの他の例である。図４は、本実施の形態にお
ける部品内蔵モジュールの断面図である。同図におい
て、実施の形態１と同一名称の要素は、実施の形態１と
同様の構成であって、同一の製造法により製造され、特
に説明のない限り同様の機能を持つ。
【００７０】図４において、部品内蔵モジュールは、電
気絶縁層４０１、配線パターン（第一配線パターン）４
０２ａ、４０２ｂ、電子部品としての半導体４０３、ビ
アペーストからなるインナービア（第一インナービア）
４０４、及び電子部品としての回路部品４０６を有して
いる。
気絶縁層４０１、配線パターン（第一配線パターン）４
０２ａ、４０２ｂ、電子部品としての半導体４０３、ビ
アペーストからなるインナービア（第一インナービア）
４０４、及び電子部品としての回路部品４０６を有して
いる。
【００７１】本実施の形態においては、回路部品４０６
が電気絶縁層４０１に内蔵されている。回路部品４０６
を内蔵することで、部品内蔵モジュールの機能性を向上
することができる。また、配線長を短くすることがで
き、高周波化にも適している。
が電気絶縁層４０１に内蔵されている。回路部品４０６
を内蔵することで、部品内蔵モジュールの機能性を向上
することができる。また、配線長を短くすることがで
き、高周波化にも適している。
【００７２】回路部品４０６としては、例えば、ＬＣＲ
等のチップ部品、ＳＡＷフィルタ、あるいはバラン等の
部品を用いることができる。配線パターン４０２ａ、４
０２ｂと回路部品４０６との接続には、半田４０７や導
電性接着剤が用いられる。また、電気絶縁層４０１によ
って回路部品４０６を外気から遮断することができるた
め、湿度による信頼性低下を防止することができる。ま
た、電気絶縁層４０１の材料として、フィラーと絶縁性
樹脂との混合物を用いると、セラミック基板と異なり、
高温で焼成する必要がなく、ディスクリートの回路部品
４０６を内蔵することが可能となる。
等のチップ部品、ＳＡＷフィルタ、あるいはバラン等の
部品を用いることができる。配線パターン４０２ａ、４
０２ｂと回路部品４０６との接続には、半田４０７や導
電性接着剤が用いられる。また、電気絶縁層４０１によ
って回路部品４０６を外気から遮断することができるた
め、湿度による信頼性低下を防止することができる。ま
た、電気絶縁層４０１の材料として、フィラーと絶縁性
樹脂との混合物を用いると、セラミック基板と異なり、
高温で焼成する必要がなく、ディスクリートの回路部品
４０６を内蔵することが可能となる。
【００７３】また、電気絶縁層４０１に内蔵される半導
体４０３と回路部品４０６とを配線パターン４０２ａ，
４０２ｂの積層方向（厚み方向）に対向して配置してい
る。この構造により、内蔵する部品点数を増やすことが
でき、より高密度な実装が可能となる。
体４０３と回路部品４０６とを配線パターン４０２ａ，
４０２ｂの積層方向（厚み方向）に対向して配置してい
る。この構造により、内蔵する部品点数を増やすことが
でき、より高密度な実装が可能となる。
【００７４】また、外表面に露出した配線パターン４０
２ａ上に、半導体４０３と回路部品４０６が実装されて
いる。半導体４０３はバンプ４０５を形成して実装され
ている。回路部品４０６は半田４０７を用いて実装され
ている。半導体４０３及び回路部品４０６の実装には、
導電性接着剤を用いることもできる。ビアペーストから
なるインナービア４０４で電気接続することにより、外
表面全体に、半導体４０３や回路部品４０６を高密度に
実装できる。
２ａ上に、半導体４０３と回路部品４０６が実装されて
いる。半導体４０３はバンプ４０５を形成して実装され
ている。回路部品４０６は半田４０７を用いて実装され
ている。半導体４０３及び回路部品４０６の実装には、
導電性接着剤を用いることもできる。ビアペーストから
なるインナービア４０４で電気接続することにより、外
表面全体に、半導体４０３や回路部品４０６を高密度に
実装できる。
【００７５】本実施の形態においては、配線パターン４
０２ａ，４０２ｂの積層方向（図４の紙面の上下方向）
において、インナービア４０４の高さは、電気絶縁層４
０１中の半導体４０３や回路部品４０６が実装された配
線パターン４０２ａの実装面から該半導体４０３や該回
路部品４０６の上面までの距離（好ましくは、該半導体
４０３や該回路部品４０６の厚さ）より小さい。特に、
該方向において、電気絶縁層４０１中の半導体４０３や
回路部品４０６が占める範囲と重複する範囲を占めるイ
ンナービア４０４（即ち、図４の紙面の横方向におい
て、該半導体４０３や該回路部品４０６と対向して配置
されたインナービア４０４）が、該半導体４０３や該回
路部品４０６と上記の高さの関係を満足することが好ま
しい。前記積層方向において対向する配線パターン４０
２ａ，４０２ａ間を一つのインナービアで直接接続する
のではなく、内部配線パターン４０２ｂを介在させて複
数のインナービア４０４で接続することにより、上記の
高さの関係を満足させることができる。このように内部
配線パターン４０２ｂと配線パターン４０２ａとの間
を、もしくは異なる層にある内部配線パターン４０２
ｂ，４０２ｂ間をインナービア４０４で電気的に接続す
ることで、インナービア４０４の高さの直径に対する比
を低減できる。本実施の形態においては内部配線パター
ン４０２ｂを２層形成しており、インナービア４０４の
高さの直径に対する比は、内部配線パターン４０２ｂが
ない場合の約１／３となっている。その結果、信頼性の
高い接続が可能で、ビア径を減少させることもでき、半
導体の内蔵に適した部品内蔵モジュールを提供できる。
０２ａ，４０２ｂの積層方向（図４の紙面の上下方向）
において、インナービア４０４の高さは、電気絶縁層４
０１中の半導体４０３や回路部品４０６が実装された配
線パターン４０２ａの実装面から該半導体４０３や該回
路部品４０６の上面までの距離（好ましくは、該半導体
４０３や該回路部品４０６の厚さ）より小さい。特に、
該方向において、電気絶縁層４０１中の半導体４０３や
回路部品４０６が占める範囲と重複する範囲を占めるイ
ンナービア４０４（即ち、図４の紙面の横方向におい
て、該半導体４０３や該回路部品４０６と対向して配置
されたインナービア４０４）が、該半導体４０３や該回
路部品４０６と上記の高さの関係を満足することが好ま
しい。前記積層方向において対向する配線パターン４０
２ａ，４０２ａ間を一つのインナービアで直接接続する
のではなく、内部配線パターン４０２ｂを介在させて複
数のインナービア４０４で接続することにより、上記の
高さの関係を満足させることができる。このように内部
配線パターン４０２ｂと配線パターン４０２ａとの間
を、もしくは異なる層にある内部配線パターン４０２
ｂ，４０２ｂ間をインナービア４０４で電気的に接続す
ることで、インナービア４０４の高さの直径に対する比
を低減できる。本実施の形態においては内部配線パター
ン４０２ｂを２層形成しており、インナービア４０４の
高さの直径に対する比は、内部配線パターン４０２ｂが
ない場合の約１／３となっている。その結果、信頼性の
高い接続が可能で、ビア径を減少させることもでき、半
導体の内蔵に適した部品内蔵モジュールを提供できる。
【００７６】なお、本実施の形態においては、一方の表
面に露出した配線パターン４０２ａにのみ半導体及び回
路部品を実装した例を示したが、両面の配線パターン４
０２ａに実装しても良い。
面に露出した配線パターン４０２ａにのみ半導体及び回
路部品を実装した例を示したが、両面の配線パターン４
０２ａに実装しても良い。
【００７７】（実施の形態５）実施の形態５は、部品内
蔵モジュールの更に他の例である。図５は、本実施の形
態における部品内蔵モジュールの断面図である。同図に
おいて、実施の形態１と同一名称の要素は、実施の形態
１と同様の構成であって、同一の製造法により製造さ
れ、特に説明のない限り同様の機能を持つ。
蔵モジュールの更に他の例である。図５は、本実施の形
態における部品内蔵モジュールの断面図である。同図に
おいて、実施の形態１と同一名称の要素は、実施の形態
１と同様の構成であって、同一の製造法により製造さ
れ、特に説明のない限り同様の機能を持つ。
【００７８】図５において、部品内蔵モジュールは、電
気絶縁層５０１、配線パターン（第一配線パターン）５
０２ａ、電子部品としての半導体５０３、ビアペースト
からなるインナービア（第一インナービア）５０４、電
子部品としての回路部品５０６、及び配線板５０８を有
している。半導体５０３はバンプ５０５により、回路部
品５０６は半田５０７によりそれぞれ、配線パターン５
０２ａと接続されている。
気絶縁層５０１、配線パターン（第一配線パターン）５
０２ａ、電子部品としての半導体５０３、ビアペースト
からなるインナービア（第一インナービア）５０４、電
子部品としての回路部品５０６、及び配線板５０８を有
している。半導体５０３はバンプ５０５により、回路部
品５０６は半田５０７によりそれぞれ、配線パターン５
０２ａと接続されている。
【００７９】本実施の形態においては、配線板５０８を
電気絶縁層５０１で覆った構成が採用されている。配線
板５０８としては、ガラスエポキシ基板、セラミック基
板、又はインナービア接続を有する多層基板（例えば、
ビルドアップ基板、「ＡＬＩＶＨ」（松下電器産業
（株）の商標）を用いることができる。配線板５０８
は、少なくとも２層以上の配線パターン（第二配線パタ
ーン）５０２ｂと、異なる層の第二配線パターン５０２
ｂ間を接続するスルーホール５０９とを有する。スルー
ホール５０９を形成した配線板５０８を用いることで、
既存の信頼性のある電気接続を利用することができ、半
導体の内蔵に適した部品内蔵モジュールを提供できる。
また、一般に用いられている配線板を利用できる。電気
絶縁層５０１を介して、第一配線パターン５０２ａと配
線板５０８の最表層の第二配線パターン５０２ｂとをイ
ンナービア５０４で接続することにより、配線パターン
５０２ａの表面に半導体及び回路部品を実装すること
（実施の形態４を参照）が可能となり、高密度化に適し
た部品内蔵モジュールを提供できる。
電気絶縁層５０１で覆った構成が採用されている。配線
板５０８としては、ガラスエポキシ基板、セラミック基
板、又はインナービア接続を有する多層基板（例えば、
ビルドアップ基板、「ＡＬＩＶＨ」（松下電器産業
（株）の商標）を用いることができる。配線板５０８
は、少なくとも２層以上の配線パターン（第二配線パタ
ーン）５０２ｂと、異なる層の第二配線パターン５０２
ｂ間を接続するスルーホール５０９とを有する。スルー
ホール５０９を形成した配線板５０８を用いることで、
既存の信頼性のある電気接続を利用することができ、半
導体の内蔵に適した部品内蔵モジュールを提供できる。
また、一般に用いられている配線板を利用できる。電気
絶縁層５０１を介して、第一配線パターン５０２ａと配
線板５０８の最表層の第二配線パターン５０２ｂとをイ
ンナービア５０４で接続することにより、配線パターン
５０２ａの表面に半導体及び回路部品を実装すること
（実施の形態４を参照）が可能となり、高密度化に適し
た部品内蔵モジュールを提供できる。
【００８０】なお、本実施の形態においては、配線板５
０８の両面を電気絶縁層５０１で覆った例を示したが、
片面のみを覆う構成であってもよい。
０８の両面を電気絶縁層５０１で覆った例を示したが、
片面のみを覆う構成であってもよい。
【００８１】また、本実施の形態においては、スルーホ
ール５０９を用いた配線板５０８を内蔵した例を示した
が、インナービア（第二インナービア）を用いた配線板
でも良い。
ール５０９を用いた配線板５０８を内蔵した例を示した
が、インナービア（第二インナービア）を用いた配線板
でも良い。
【００８２】（実施の形態６）実施の形態６は、図５に
示した部品内蔵モジュールの製造方法の一例である。図
６Ａ〜図６Ｅは、実施の形態６における部品内蔵モジュ
ールの製造工程を工程順に示す断面図である。同図にお
いて、実施の形態１〜５と同一名称の要素は、実施の形
態１〜５と同様の構成であって、同一の製造法により製
造され、特に説明のない限り同様の機能を持つ。
示した部品内蔵モジュールの製造方法の一例である。図
６Ａ〜図６Ｅは、実施の形態６における部品内蔵モジュ
ールの製造工程を工程順に示す断面図である。同図にお
いて、実施の形態１〜５と同一名称の要素は、実施の形
態１〜５と同様の構成であって、同一の製造法により製
造され、特に説明のない限り同様の機能を持つ。
【００８３】図６Ａ、図６Ｂ、図６Ｃに示す工程は、図
２Ａ、図２Ｂ、図２Ｅとそれぞれ同様の工程である。図
６Ａに示すように、電気絶縁層６０１にビア６０６を形
成し、図６Ｂに示すように、ビア６０６にビアペースト
６０４を充填する。このときには、電気絶縁層６０１は
未硬化状態である。これと並行して、図６Ｃ示すよう
に、キャリア６０７上に形成した配線パターン（第一配
線パターン）６０２ａに、バンプ６０５を用いて半導体
６０３を実装する。
２Ａ、図２Ｂ、図２Ｅとそれぞれ同様の工程である。図
６Ａに示すように、電気絶縁層６０１にビア６０６を形
成し、図６Ｂに示すように、ビア６０６にビアペースト
６０４を充填する。このときには、電気絶縁層６０１は
未硬化状態である。これと並行して、図６Ｃ示すよう
に、キャリア６０７上に形成した配線パターン（第一配
線パターン）６０２ａに、バンプ６０５を用いて半導体
６０３を実装する。
【００８４】更に、これらとは別に、図６Ｄに示すよう
に、回路部品６０８をクリーム半田６０９を用いて実装
した配線パターン（第一配線パターン）６０２ａを備え
るキャリア６０７、複数層の配線パターン（第二配線パ
ターン）６０２ｂとこれらを接続するスルーホール６１
１とを有し、半導体６０３及び回路部品６０８を内蔵す
るための空孔６１２を形成した配線板６１０、及び配線
板６１０の空孔６１２を埋めるための未硬化状態の電気
絶縁材料６１４を準備する。電気絶縁材料６１４として
は、電気絶縁層６０１と同じ材料を用いることができ
る。そして、図６Ｄに示すように、上から順に、回路部
品６０８を実装した配線パターン６０２ａを備えるキャ
リア６０７と、図６Ｂの電気絶縁層６０１と、電気絶縁
材料６１４と、配線板６１０と、図６Ｂの電気絶縁層６
０１と、半導体６０３を実装した配線パターン６０２ａ
を備える図６Ｃのキャリア６０７とを、位置あわせして
重ねる。加圧・加熱することにより、それらの部材が一
体硬化される。同時に第一配線パターン６０２ａと第二
配線パターン６０２ｂがビアペースト６０４で電気接続
される。ここで、図６Ｄに示された２枚の電気絶縁層６
０１のうち上側の電気絶縁層６０１の厚さは、回路部品
６０８の高さより小さい。また、図６Ｄの下側の電気絶
縁層６０１の厚さは、半導体６０３の高さより小さい。
に、回路部品６０８をクリーム半田６０９を用いて実装
した配線パターン（第一配線パターン）６０２ａを備え
るキャリア６０７、複数層の配線パターン（第二配線パ
ターン）６０２ｂとこれらを接続するスルーホール６１
１とを有し、半導体６０３及び回路部品６０８を内蔵す
るための空孔６１２を形成した配線板６１０、及び配線
板６１０の空孔６１２を埋めるための未硬化状態の電気
絶縁材料６１４を準備する。電気絶縁材料６１４として
は、電気絶縁層６０１と同じ材料を用いることができ
る。そして、図６Ｄに示すように、上から順に、回路部
品６０８を実装した配線パターン６０２ａを備えるキャ
リア６０７と、図６Ｂの電気絶縁層６０１と、電気絶縁
材料６１４と、配線板６１０と、図６Ｂの電気絶縁層６
０１と、半導体６０３を実装した配線パターン６０２ａ
を備える図６Ｃのキャリア６０７とを、位置あわせして
重ねる。加圧・加熱することにより、それらの部材が一
体硬化される。同時に第一配線パターン６０２ａと第二
配線パターン６０２ｂがビアペースト６０４で電気接続
される。ここで、図６Ｄに示された２枚の電気絶縁層６
０１のうち上側の電気絶縁層６０１の厚さは、回路部品
６０８の高さより小さい。また、図６Ｄの下側の電気絶
縁層６０１の厚さは、半導体６０３の高さより小さい。
【００８５】その後、表裏のキャリア６０７を剥離し
て、図６Ｅに示す部品内蔵モジュールを得る。表面に露
出した配線パターン６０２ａ上に半導体及び回路部品を
実装すること（実施の形態４を参照）が可能となり、高
密度化に適した部品内蔵モジュールを提供できる。ま
た、信頼性の高いスルーホール６１１を利用して部品内
蔵モジュールが形成できる。
て、図６Ｅに示す部品内蔵モジュールを得る。表面に露
出した配線パターン６０２ａ上に半導体及び回路部品を
実装すること（実施の形態４を参照）が可能となり、高
密度化に適した部品内蔵モジュールを提供できる。ま
た、信頼性の高いスルーホール６１１を利用して部品内
蔵モジュールが形成できる。
【００８６】（実施の形態７）実施の形態７は、部品内
蔵モジュールを製造する方法の一例である。図７Ａ〜図
７Ｇは、実施の形態７における部品内蔵モジュールの製
造方法を工程順に示す断面図である。同図において、実
施の形態１〜６と同一名称の要素は、実施の形態１〜６
と同様の構成であって、同一の製造法により製造され、
特に説明のない限り同様の機能を持つ。
蔵モジュールを製造する方法の一例である。図７Ａ〜図
７Ｇは、実施の形態７における部品内蔵モジュールの製
造方法を工程順に示す断面図である。同図において、実
施の形態１〜６と同一名称の要素は、実施の形態１〜６
と同様の構成であって、同一の製造法により製造され、
特に説明のない限り同様の機能を持つ。
【００８７】まず図７Ａに示すように、電気絶縁層７０
１を作製する。電気絶縁層７０１の作製方法の一例は以
下のとおりである。部品内蔵モジュールは基板形状をし
ており、電気絶縁層７０１としては、絶縁性樹脂や、フ
ィラーと絶縁性樹脂との混合物等を用いることができ
る。また、ガラスクロスや不織布の様な補強材が入って
いても良い。電気絶縁層７０１は１層あたり５００μｍ
以下の厚みを通常用いることができ、本実施の形態にお
いては２００μｍのシートを用いた。次に、板状の電気
絶縁層７０１にビア７０８を形成する。ビア７０８の直
径は１ｍｍ以下が妥当であり、電気絶縁層７０１の厚み
に応じて選択する必要がある。本実施の形態において
は、直径２００μｍとした。
１を作製する。電気絶縁層７０１の作製方法の一例は以
下のとおりである。部品内蔵モジュールは基板形状をし
ており、電気絶縁層７０１としては、絶縁性樹脂や、フ
ィラーと絶縁性樹脂との混合物等を用いることができ
る。また、ガラスクロスや不織布の様な補強材が入って
いても良い。電気絶縁層７０１は１層あたり５００μｍ
以下の厚みを通常用いることができ、本実施の形態にお
いては２００μｍのシートを用いた。次に、板状の電気
絶縁層７０１にビア７０８を形成する。ビア７０８の直
径は１ｍｍ以下が妥当であり、電気絶縁層７０１の厚み
に応じて選択する必要がある。本実施の形態において
は、直径２００μｍとした。
【００８８】次に図７Ｂに示すように、ビア７０８にビ
アペースト７０４を充填する。
アペースト７０４を充填する。
【００８９】次に図７Ｃに示すように、キャリア７０９
上に配線パターン７０２ｂを形成する。図７Ｂの電気絶
縁層７０１の両面に、配線パターン７０２ｂを形成した
キャリア７０９を、位置あわせして重ねる。
上に配線パターン７０２ｂを形成する。図７Ｂの電気絶
縁層７０１の両面に、配線パターン７０２ｂを形成した
キャリア７０９を、位置あわせして重ねる。
【００９０】図７Ｄに示すように、加圧後、キャリア７
０９を剥離することで、表裏に配線パターン７０２ｂを
形成した電気絶縁層７０１を作製できる。この工程で、
配線パターン７０２ｂを電気絶縁層７０１に転写するこ
とができ、ビアペースト７０４で表裏の配線パターン７
０２ｂ間が電気接続される。ビアペースト７０４の表裏
に配線パターン７０２ｂを対向させて積層することで、
ビアペースト７０４が露出しない状態で電気絶縁層７０
１を取り扱うことができる。配線パターン７０２ｂの転
写形成は、電気絶縁層７０１が完全に硬化しない条件で
行った。完全硬化しない条件とは、絶縁性樹脂の硬化温
度以上で硬化時間以内（本実施の形態においては、１８
０℃×５分）もしくは、硬化温度以下を意味する。配線
パターン７０２ｂを形成することで、ビアペースト７０
４の高さの直径に対する比を低減することができ、信頼
性の向上、ビア径の低サイズ化を獲得することが可能と
なる。
０９を剥離することで、表裏に配線パターン７０２ｂを
形成した電気絶縁層７０１を作製できる。この工程で、
配線パターン７０２ｂを電気絶縁層７０１に転写するこ
とができ、ビアペースト７０４で表裏の配線パターン７
０２ｂ間が電気接続される。ビアペースト７０４の表裏
に配線パターン７０２ｂを対向させて積層することで、
ビアペースト７０４が露出しない状態で電気絶縁層７０
１を取り扱うことができる。配線パターン７０２ｂの転
写形成は、電気絶縁層７０１が完全に硬化しない条件で
行った。完全硬化しない条件とは、絶縁性樹脂の硬化温
度以上で硬化時間以内（本実施の形態においては、１８
０℃×５分）もしくは、硬化温度以下を意味する。配線
パターン７０２ｂを形成することで、ビアペースト７０
４の高さの直径に対する比を低減することができ、信頼
性の向上、ビア径の低サイズ化を獲得することが可能と
なる。
【００９１】上記の工程と並行して、図７Ｅに示すよう
に、キャリア７０９上に配線パターン７０２ａを形成し
た部材を２つ作製する。そして、各部材の配線パターン
７０２ａ上に、半導体７０３、回路部品７０６をそれぞ
れ実装する。回路部品７０６の実装方法としては、配線
パターン７０２ａにクリーム半田７０７を印刷し、加熱
により半田実装する方法を用いることができる。その
他、導電性接着剤を用いても良い。半導体７０３の実装
方法としては、ＡＣＦ、ＮＣＦ、ＮＣＰ(non-conductiv
e particle paste)、金−金接合、スタッドバンプを用
いたフリップチップ実装や、Ｒ−ＣＳＰ(Real-Chip-Siz
e-Package)による半田実装を用いることができる。本実
施の形態ではスタッドバンプ７０５を用いている。な
お、半導体７０３と配線パターン７０２ａとの間に封止
樹脂７１０を注入してもよい。封止樹脂７１０の注入に
よって、後の工程で半導体７０３を電気絶縁層７０１に
埋設する際に、半導体７０３と配線パターン７０２ａと
の間に隙間ができることを防止することができる。封止
樹脂７１０には通常のフリップチップボンディングに使
用されるアンダーフィル材を用いることができる。封止
樹脂７１０を用いることで、半導体７０３の破損防止、
信頼性向上が期待できる。半導体７０３と回路部品７０
６を異なる部材の配線パターン７０２ａに実装すること
で、異なる実装プロセス（例えば、半田実装とフリップ
チップ実装）を用いることが容易となる。また、半導体
７０３としてＲ−ＣＳＰを用いた場合は、半導体７０３
と回路部品７０６とに同一の実装プロセスを用いること
ができ、同じ配線パターン７０２ａ上への実装が容易と
なる。
に、キャリア７０９上に配線パターン７０２ａを形成し
た部材を２つ作製する。そして、各部材の配線パターン
７０２ａ上に、半導体７０３、回路部品７０６をそれぞ
れ実装する。回路部品７０６の実装方法としては、配線
パターン７０２ａにクリーム半田７０７を印刷し、加熱
により半田実装する方法を用いることができる。その
他、導電性接着剤を用いても良い。半導体７０３の実装
方法としては、ＡＣＦ、ＮＣＦ、ＮＣＰ(non-conductiv
e particle paste)、金−金接合、スタッドバンプを用
いたフリップチップ実装や、Ｒ−ＣＳＰ(Real-Chip-Siz
e-Package)による半田実装を用いることができる。本実
施の形態ではスタッドバンプ７０５を用いている。な
お、半導体７０３と配線パターン７０２ａとの間に封止
樹脂７１０を注入してもよい。封止樹脂７１０の注入に
よって、後の工程で半導体７０３を電気絶縁層７０１に
埋設する際に、半導体７０３と配線パターン７０２ａと
の間に隙間ができることを防止することができる。封止
樹脂７１０には通常のフリップチップボンディングに使
用されるアンダーフィル材を用いることができる。封止
樹脂７１０を用いることで、半導体７０３の破損防止、
信頼性向上が期待できる。半導体７０３と回路部品７０
６を異なる部材の配線パターン７０２ａに実装すること
で、異なる実装プロセス（例えば、半田実装とフリップ
チップ実装）を用いることが容易となる。また、半導体
７０３としてＲ−ＣＳＰを用いた場合は、半導体７０３
と回路部品７０６とに同一の実装プロセスを用いること
ができ、同じ配線パターン７０２ａ上への実装が容易と
なる。
【００９２】その後、図７Ａ、図７Ｂの工程を経て、ビ
アペースト７０４が充填された電気絶縁層７０１を同様
に２枚作製する。各電気絶縁層７０１に、回路部品７０
６及び半導体７０３を内蔵するための空孔７１２を形成
する。そして、図７Ｆに示すように、上から順に、回路
部品７０６を実装した配線パターン７０２ａを備える図
７Ｅのキャリア７０９と、空孔７１２を形成した電気絶
縁層７０１と、配線パターン７０２ｂを両面に形成した
図７Ｄの電気絶縁層７０１と、空孔７１２を形成した電
気絶縁層７０１と、半導体７０３を実装した配線パター
ン７０２ａを備える図７Ｅのキャリア７０９と、を位置
合わせして重ねる。ここで、図７Ｆに示された３枚の電
気絶縁層７０１のうち最も上の電気絶縁層７０１の厚さ
は、回路部品７０６の高さより小さい。また、図７Ｆの
最も下の電気絶縁層７０１の厚さは、半導体７０３の高
さより小さい。
アペースト７０４が充填された電気絶縁層７０１を同様
に２枚作製する。各電気絶縁層７０１に、回路部品７０
６及び半導体７０３を内蔵するための空孔７１２を形成
する。そして、図７Ｆに示すように、上から順に、回路
部品７０６を実装した配線パターン７０２ａを備える図
７Ｅのキャリア７０９と、空孔７１２を形成した電気絶
縁層７０１と、配線パターン７０２ｂを両面に形成した
図７Ｄの電気絶縁層７０１と、空孔７１２を形成した電
気絶縁層７０１と、半導体７０３を実装した配線パター
ン７０２ａを備える図７Ｅのキャリア７０９と、を位置
合わせして重ねる。ここで、図７Ｆに示された３枚の電
気絶縁層７０１のうち最も上の電気絶縁層７０１の厚さ
は、回路部品７０６の高さより小さい。また、図７Ｆの
最も下の電気絶縁層７０１の厚さは、半導体７０３の高
さより小さい。
【００９３】加圧・加熱することによって、半導体７０
３、回路部品７０６を電気絶縁層７０１に埋設すること
ができ、電気絶縁層７０１を一体に成形できる。実施の
形態６に示した、配線板６１０に空孔６１２を形成して
半導体、回路部品を内蔵する方法と異なり、内蔵する半
導体、回路部品を任意の位置に配置することができる。
加圧後、加熱することによって、電気絶縁層７０１を硬
化させる。硬化させた後、キャリア７０９を取り去るこ
とによって、表面に配線パターン７０２ａを有し、内部
配線パターン７０２ｂと、半導体７０３と、回路部品７
０６とを内蔵し、配線パターン７０２ｂによって、イン
ナービア（ビアペースト）７０４のアスペクト比を低減
させた部品内蔵モジュールが作製できる。
３、回路部品７０６を電気絶縁層７０１に埋設すること
ができ、電気絶縁層７０１を一体に成形できる。実施の
形態６に示した、配線板６１０に空孔６１２を形成して
半導体、回路部品を内蔵する方法と異なり、内蔵する半
導体、回路部品を任意の位置に配置することができる。
加圧後、加熱することによって、電気絶縁層７０１を硬
化させる。硬化させた後、キャリア７０９を取り去るこ
とによって、表面に配線パターン７０２ａを有し、内部
配線パターン７０２ｂと、半導体７０３と、回路部品７
０６とを内蔵し、配線パターン７０２ｂによって、イン
ナービア（ビアペースト）７０４のアスペクト比を低減
させた部品内蔵モジュールが作製できる。
【００９４】その後、表面の配線パターン７０２ａ上
に、別の半導体や回路部品を実装することにより、図４
に示した部品内蔵モジュールが得られる。
に、別の半導体や回路部品を実装することにより、図４
に示した部品内蔵モジュールが得られる。
【００９５】（実施の形態８）実施の形態８は、部品内
蔵モジュールの更に他の例である。図８は、本実施の形
態における部品内蔵モジュールの断面図である。同図に
おいて、実施の形態１〜７と同一名称の要素は、実施の
形態１〜７と同様の構成であって、同一の製造法により
製造され、特に説明のない限り同様の機能を持つ。
蔵モジュールの更に他の例である。図８は、本実施の形
態における部品内蔵モジュールの断面図である。同図に
おいて、実施の形態１〜７と同一名称の要素は、実施の
形態１〜７と同様の構成であって、同一の製造法により
製造され、特に説明のない限り同様の機能を持つ。
【００９６】図８において、部品内蔵モジュールは、電
気絶縁層８０１、配線パターン８０２ａ、８０２ｂ、電
子部品としての半導体８０３、ビアペーストからなるイ
ンナービア８０４、及び電子部品としての回路部品８０
６を有している。半導体８０３はバンプ８０５により、
回路部品８０６は半田８０７によりそれぞれ、配線パタ
ーン８０２ａと接続されている。また、半導体８０３と
配線パターン８０２ａとの接合部を封止樹脂８０８で保
護している。
気絶縁層８０１、配線パターン８０２ａ、８０２ｂ、電
子部品としての半導体８０３、ビアペーストからなるイ
ンナービア８０４、及び電子部品としての回路部品８０
６を有している。半導体８０３はバンプ８０５により、
回路部品８０６は半田８０７によりそれぞれ、配線パタ
ーン８０２ａと接続されている。また、半導体８０３と
配線パターン８０２ａとの接合部を封止樹脂８０８で保
護している。
【００９７】本実施の形態においては、半導体８０３，
回路部品８０６が電気絶縁層８０１に内蔵されている。
半導体８０３及び回路部品８０６と接している電気絶縁
層と、インナービア８０４と接している電気絶縁層とが
一体に形成されている。このように一体に形成すること
で、半導体８０３、回路部品８０６、及び内部配線パタ
ーン８０２ｂを電気絶縁層８０１内の任意の位置に形成
できる。このとき、内部配線パターン８０２ｂをランド
形状部のみとすると、半導体８０３や回路部品８０６を
内蔵できる領域が最大となり、より高密度な部品内蔵モ
ジュールを提供できる。ここで、「ランド形状部」と
は、上下のインナービア８０４のみと接続され、横方向
には相互に絶縁された配線パターンを言う。
回路部品８０６が電気絶縁層８０１に内蔵されている。
半導体８０３及び回路部品８０６と接している電気絶縁
層と、インナービア８０４と接している電気絶縁層とが
一体に形成されている。このように一体に形成すること
で、半導体８０３、回路部品８０６、及び内部配線パタ
ーン８０２ｂを電気絶縁層８０１内の任意の位置に形成
できる。このとき、内部配線パターン８０２ｂをランド
形状部のみとすると、半導体８０３や回路部品８０６を
内蔵できる領域が最大となり、より高密度な部品内蔵モ
ジュールを提供できる。ここで、「ランド形状部」と
は、上下のインナービア８０４のみと接続され、横方向
には相互に絶縁された配線パターンを言う。
【００９８】（実施の形態９）実施の形態９は、部品内
蔵モジュールの更に他の例である。図９は、本実施の形
態における部品内蔵モジュールの断面図である。同図に
おいて、実施の形態１〜８と同一名称の要素は、実施の
形態１〜８と同様の構成であって、同一の製造法により
製造され、特に説明のない限り同様の機能を持つ。
蔵モジュールの更に他の例である。図９は、本実施の形
態における部品内蔵モジュールの断面図である。同図に
おいて、実施の形態１〜８と同一名称の要素は、実施の
形態１〜８と同様の構成であって、同一の製造法により
製造され、特に説明のない限り同様の機能を持つ。
【００９９】図９において、部品内蔵モジュールは、電
気絶縁層９０１、配線パターン９０２ａ、９０２ｂ、電
子部品としての半導体９０３、インナービア９０４、及
び電子部品としての回路部品９０６を有している。半導
体９０３はバンプ９０５により内部配線パターン９０２
ｂと、また、回路部品９０６は半田９０７により配線パ
ターン９０２ａと接続されている。
気絶縁層９０１、配線パターン９０２ａ、９０２ｂ、電
子部品としての半導体９０３、インナービア９０４、及
び電子部品としての回路部品９０６を有している。半導
体９０３はバンプ９０５により内部配線パターン９０２
ｂと、また、回路部品９０６は半田９０７により配線パ
ターン９０２ａと接続されている。
【０１００】本実施の形態においては、半導体９０３を
実装している配線パターンは、電気絶縁層９０１の内部
に形成された内部配線パターン９０２ｂである。回路部
品９０６も内部配線パターン９０２ｂに実装することが
可能である。半導体９０３及び回路部品９０６のような
電子部品を内部配線パターン９０２ｂにも実装すること
で、最短距離の回路形成が可能となり、モジュールの小
型化につながる。
実装している配線パターンは、電気絶縁層９０１の内部
に形成された内部配線パターン９０２ｂである。回路部
品９０６も内部配線パターン９０２ｂに実装することが
可能である。半導体９０３及び回路部品９０６のような
電子部品を内部配線パターン９０２ｂにも実装すること
で、最短距離の回路形成が可能となり、モジュールの小
型化につながる。
【０１０１】本実施の形態のように、内部配線パターン
９０２ｂに電子部品を実装するためには、例えば、実施
の形態２に示した製造方法（図２Ａ〜図２Ｇ）におい
て、図２Ｇで得た部品内蔵モジュールの下面に、図２Ｂ
に示した電気絶縁層２０１と、図２Ｃに示した配線パタ
ーンを形成したキャリア２０７とを積層すればよい。
９０２ｂに電子部品を実装するためには、例えば、実施
の形態２に示した製造方法（図２Ａ〜図２Ｇ）におい
て、図２Ｇで得た部品内蔵モジュールの下面に、図２Ｂ
に示した電気絶縁層２０１と、図２Ｃに示した配線パタ
ーンを形成したキャリア２０７とを積層すればよい。
【０１０２】あるいは、表裏に配線パターンが形成さ
れ、両配線パターンをインナービアで接続した電気絶縁
層の一方の配線パターン上に電子部品を実装したもの
を、図２Ｅに示した実装体の代わりに用いて実施の形態
２と同様の工程を経て、または、図３Ｃに示した実装体
の代わりに用いて実施の形態３と同様の工程を経て、製
造することができる。
れ、両配線パターンをインナービアで接続した電気絶縁
層の一方の配線パターン上に電子部品を実装したもの
を、図２Ｅに示した実装体の代わりに用いて実施の形態
２と同様の工程を経て、または、図３Ｃに示した実装体
の代わりに用いて実施の形態３と同様の工程を経て、製
造することができる。
【０１０３】（実施の形態１０）実施の形態１０は、部
品内蔵モジュールの更に他の例である。図１０は、本実
施の形態における部品内蔵モジュールの断面図である。
同図において、実施の形態１〜９と同一名称の要素は、
実施の形態１〜９と同様の構成であって、同一の製造法
により製造され、特に説明のない限り同様の機能を持
つ。
品内蔵モジュールの更に他の例である。図１０は、本実
施の形態における部品内蔵モジュールの断面図である。
同図において、実施の形態１〜９と同一名称の要素は、
実施の形態１〜９と同様の構成であって、同一の製造法
により製造され、特に説明のない限り同様の機能を持
つ。
【０１０４】図１０において、部品内蔵モジュールは、
電気絶縁層１００１、配線パターン（第一配線パター
ン）１００２ａ、１００２ｂ、電子部品としての半導体
１００３、インナービア（第一インナービア）１００
４、電子部品としての回路部品１００６、及び、配線板
１００８を有している。配線板１００８は、少なくとも
２層以上の配線パターン（第二配線パターン）１００２
ｃと、異なる層の第二配線パターン１００２ｃ間を接続
するスルーホール１００９とを有する。半導体１００３
はバンプ１００５により、また回路部品１００６は半田
１００７により、それぞれ配線板１００８の表層の配線
パターン１００２ｃと接続されている。
電気絶縁層１００１、配線パターン（第一配線パター
ン）１００２ａ、１００２ｂ、電子部品としての半導体
１００３、インナービア（第一インナービア）１００
４、電子部品としての回路部品１００６、及び、配線板
１００８を有している。配線板１００８は、少なくとも
２層以上の配線パターン（第二配線パターン）１００２
ｃと、異なる層の第二配線パターン１００２ｃ間を接続
するスルーホール１００９とを有する。半導体１００３
はバンプ１００５により、また回路部品１００６は半田
１００７により、それぞれ配線板１００８の表層の配線
パターン１００２ｃと接続されている。
【０１０５】本実施の形態においては、半導体１００
３、回路部品１００６を実装している配線パターン１０
０２ｃは、配線板１００８に形成された配線パターン１
００２ｃである。配線板１００８の外表面に半導体１０
０３や回路部品１００６などの電子部品を実装した既存
のモジュール構造体を用い、該半導体１００３や該回路
部品１００６を電気絶縁層１００１内に埋設し、該電気
絶縁層１００１の表面に形成した配線パターン１００２
ａに、更に半導体１００３や回路部品１００６などの電
子部品を実装することができる。これにより、モジュー
ルの高密度実装化が可能となる。
３、回路部品１００６を実装している配線パターン１０
０２ｃは、配線板１００８に形成された配線パターン１
００２ｃである。配線板１００８の外表面に半導体１０
０３や回路部品１００６などの電子部品を実装した既存
のモジュール構造体を用い、該半導体１００３や該回路
部品１００６を電気絶縁層１００１内に埋設し、該電気
絶縁層１００１の表面に形成した配線パターン１００２
ａに、更に半導体１００３や回路部品１００６などの電
子部品を実装することができる。これにより、モジュー
ルの高密度実装化が可能となる。
【０１０６】本実施の形態の部品内蔵モジュールは、配
線板１００８の表面の配線パターン１００２ｃ上に電子
部品を実装したものを、図２Ｅに示した実装体の代わり
に用いて実施の形態２と同様の工程を経て、あるいは、
図３Ｃに示した実装体の代わりに用いて実施の形態３と
同様の工程を経て、製造することができる。
線板１００８の表面の配線パターン１００２ｃ上に電子
部品を実装したものを、図２Ｅに示した実装体の代わり
に用いて実施の形態２と同様の工程を経て、あるいは、
図３Ｃに示した実装体の代わりに用いて実施の形態３と
同様の工程を経て、製造することができる。
【０１０７】
【実施例】以下に、本発明の具体的な実施例を説明す
る。
る。
【０１０８】（実施例１）本発明の部品内蔵モジュール
の信頼性の、インナービアのアスペクト比（ビア径に対
するビア高さの比）に対する依存性について、その検討
結果の一例を説明する。
の信頼性の、インナービアのアスペクト比（ビア径に対
するビア高さの比）に対する依存性について、その検討
結果の一例を説明する。
【０１０９】本実施例では、表１に示すビア径、ビア高
さ、内部配線層数で部品内蔵モジュールを作製した。
さ、内部配線層数で部品内蔵モジュールを作製した。
【０１１０】この実施例では、フィラーにシリカ、絶縁
性樹脂としてエポキシ樹脂を用いたシート状の電気絶縁
層を用いた。電気絶縁層の厚さは、内部配線層数＝０の
場合は８００μｍ、内部配線層数＝１の場合は４００μ
ｍとし、いずれの場合も合計厚みは８００μｍとした。
性樹脂としてエポキシ樹脂を用いたシート状の電気絶縁
層を用いた。電気絶縁層の厚さは、内部配線層数＝０の
場合は８００μｍ、内部配線層数＝１の場合は４００μ
ｍとし、いずれの場合も合計厚みは８００μｍとした。
【０１１１】最初に未硬化状態（Ｂステージ）の電気絶
縁層にパンチャーを用いて、複数のビアを形成した。ビ
ア径は表１に示すとおりである。ビア形成後、ビアペー
スト（銀粒子、エポキシ−フェノール樹脂、及び硬化剤
の混合組成物）を充填した。
縁層にパンチャーを用いて、複数のビアを形成した。ビ
ア径は表１に示すとおりである。ビア形成後、ビアペー
スト（銀粒子、エポキシ−フェノール樹脂、及び硬化剤
の混合組成物）を充填した。
【０１１２】並行して、キャリア（フィルム）上に形成
した銅箔を露光・現像・エッチングすることにより、配
線パターンを形成した。形成した配線パターンに半導体
ベアチップ（厚み：５００μｍ）を半田バンプを用いて
実装した。
した銅箔を露光・現像・エッチングすることにより、配
線パターンを形成した。形成した配線パターンに半導体
ベアチップ（厚み：５００μｍ）を半田バンプを用いて
実装した。
【０１１３】半導体実装後、配線パターン（半導体実装
済み）／電気絶縁層／配線パターン（半導体の実装な
し）の順に位置あわせして重ね、６ＭＮの圧力で加圧し
ながら１７０℃の温度で１時間加熱することによって電
気絶縁層を硬化させた。同時にビアペーストも硬化し、
配線パターン間（内部配線層を形成した場合には、配線
パターンと内部配線パターンとの間）が電気的に接続さ
れた。内部配線層を形成した試料では、図２Ｄに示した
のと同様の、両面に配線パターンを形成した電気絶縁層
を、上記の電気絶縁層と配線パターンとの間に介在させ
て積層した。
済み）／電気絶縁層／配線パターン（半導体の実装な
し）の順に位置あわせして重ね、６ＭＮの圧力で加圧し
ながら１７０℃の温度で１時間加熱することによって電
気絶縁層を硬化させた。同時にビアペーストも硬化し、
配線パターン間（内部配線層を形成した場合には、配線
パターンと内部配線パターンとの間）が電気的に接続さ
れた。内部配線層を形成した試料では、図２Ｄに示した
のと同様の、両面に配線パターンを形成した電気絶縁層
を、上記の電気絶縁層と配線パターンとの間に介在させ
て積層した。
【０１１４】電気絶縁層の硬化後、キャリアを剥離し部
品内蔵モジュールを得た。
品内蔵モジュールを得た。
【０１１５】本実施例によって作製した部品内蔵モジュ
ールの信頼性を評価するため、半田リフロー試験を行っ
た。半田リフロー試験は、ベルト式リフロー試験機を用
い、最高温度が２６０℃で１０秒間保持した後に常温ま
で冷却する工程からなるサイクルを１０回繰り返すこと
で行った。半田リフロー試験前後で各インナービアの抵
抗値を測定し、試験後の抵抗値が試験前の抵抗値に比べ
て５０％以上変化したインナービアを「不良」と判断
し、このような不良のインナービアの割合をビア不良率
とした。その結果を表１に示す。
ールの信頼性を評価するため、半田リフロー試験を行っ
た。半田リフロー試験は、ベルト式リフロー試験機を用
い、最高温度が２６０℃で１０秒間保持した後に常温ま
で冷却する工程からなるサイクルを１０回繰り返すこと
で行った。半田リフロー試験前後で各インナービアの抵
抗値を測定し、試験後の抵抗値が試験前の抵抗値に比べ
て５０％以上変化したインナービアを「不良」と判断
し、このような不良のインナービアの割合をビア不良率
とした。その結果を表１に示す。
【０１１６】
【表１】
【０１１７】この表１に示すとおり、ビア径に対するビ
ア高さの比が部品内蔵モジュールの信頼性に影響を与え
ており、内部配線層を用いることで、同じビア径であっ
ても高い信頼性が得られることがわかった。
ア高さの比が部品内蔵モジュールの信頼性に影響を与え
ており、内部配線層を用いることで、同じビア径であっ
ても高い信頼性が得られることがわかった。
【０１１８】
【発明の効果】本発明によれば、信頼性が高く、高密度
実装可能な部品内蔵モジュールを提供できる。
実装可能な部品内蔵モジュールを提供できる。
【図１】 本発明の実施の形態１における部品内蔵モジ
ュールの断面図
ュールの断面図
【図２】 本発明の実施の形態２における部品内蔵モジ
ュールの製造方法を工程順に示した断面図
ュールの製造方法を工程順に示した断面図
【図３】 本発明の実施の形態３における部品内蔵モジ
ュールの製造方法を工程順に示した断面図
ュールの製造方法を工程順に示した断面図
【図４】 本発明の実施の形態４における部品内蔵モジ
ュールの断面図
ュールの断面図
【図５】 本発明の実施の形態５における部品内蔵モジ
ュールの断面図
ュールの断面図
【図６】 本発明の実施の形態６における部品内蔵モジ
ュールの製造方法を工程順に示した断面図
ュールの製造方法を工程順に示した断面図
【図７】 本発明の実施の形態７における部品内蔵モジ
ュールの製造方法を工程順に示した断面図
ュールの製造方法を工程順に示した断面図
【図８】 本発明の実施の形態８における部品内蔵モジ
ュールの断面図
ュールの断面図
【図９】 本発明の実施の形態９における部品内蔵モジ
ュールの断面図
ュールの断面図
【図１０】 本発明の実施の形態１０における部品内蔵
モジュールの断面図
モジュールの断面図
１０１、２０１、３０１、４０１、５０１、６０１、７
０１、８０１、９０１、１００１ 電気絶縁層 １０２ａ、１０２ｂ、２０２ａ、２０２ｂ、３０２ａ、
３０２ｂ、４０２ａ、４０２ｂ、５０２ａ、５０２ｂ、
６０２ａ、６０２ｂ、７０２ａ、７０２ｂ、８０２ａ、
８０２ｂ、９０２ａ、９０２ｂ、１００２ａ、１００２
ｂ、１００２ｃ配線パターン １０３、２０３、３０３、４０３、５０３、６０３、７
０３、８０３、９０３、１００３ 半導体 １０４、２０４、３０４、４０４、５０４、６０４、７
０４、８０４、９０４、１００４ ビアペースト（イン
ナービア） １０５、２０５、４０５、５０５、６０５、７０５、８
０５、９０５、１００５ バンプ ３０５ 導電性接着剤 ２０６、３０６、６０６、７０８ ビア ２０７、３０７、６０７、７０９ キャリア ４０６、５０６、６０８、７０６、８０６、９０６、１
００６ 回路部品 ４０７、５０７、６０９、７０７、８０７、９０７、１
００７ 半田 ３０８、６１２、７１２ 空孔 ５０８、６１０、１００８ 配線板 ５０９、６１１、１００９ スルーホール ７１０、８０８ 封止樹脂
０１、８０１、９０１、１００１ 電気絶縁層 １０２ａ、１０２ｂ、２０２ａ、２０２ｂ、３０２ａ、
３０２ｂ、４０２ａ、４０２ｂ、５０２ａ、５０２ｂ、
６０２ａ、６０２ｂ、７０２ａ、７０２ｂ、８０２ａ、
８０２ｂ、９０２ａ、９０２ｂ、１００２ａ、１００２
ｂ、１００２ｃ配線パターン １０３、２０３、３０３、４０３、５０３、６０３、７
０３、８０３、９０３、１００３ 半導体 １０４、２０４、３０４、４０４、５０４、６０４、７
０４、８０４、９０４、１００４ ビアペースト（イン
ナービア） １０５、２０５、４０５、５０５、６０５、７０５、８
０５、９０５、１００５ バンプ ３０５ 導電性接着剤 ２０６、３０６、６０６、７０８ ビア ２０７、３０７、６０７、７０９ キャリア ４０６、５０６、６０８、７０６、８０６、９０６、１
００６ 回路部品 ４０７、５０７、６０９、７０７、８０７、９０７、１
００７ 半田 ３０８、６１２、７１２ 空孔 ５０８、６１０、１００８ 配線板 ５０９、６１１、１００９ スルーホール ７１０、８０８ 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/12 Ｎ Ｂ (72)発明者 小松 慎五 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中谷 誠一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E346 AA12 AA15 AA43 CC08 CC09 CC13 CC14 CC32 CC37 CC38 CC39 DD02 DD12 DD32 DD34 DD44 DD45 EE32 EE33 FF18 GG15 GG18 GG19 GG22 GG25 GG28 HH25
Claims (28)
- 【請求項１】 電気絶縁層と、 前記電気絶縁層を介して積層された複数層の第一配線パ
ターンと、 異なる層にある前記第一配線パターン間を電気接続する
少なくとも一つの第一インナービアと、 前記電気絶縁層の内部に埋設され、前記複数層の第一配
線パターンのうちのいずれかに実装された少なくとも１
つの電子部品とを有し、 前記第一インナービアの少なくとも一つは、前記第一配
線パターンの積層方向において、前記電子部品が占める
範囲と重複する範囲を占め、かつ、前記方向におけるそ
の高さは前記電子部品の高さより低いことを特徴とする
部品内蔵モジュール。 - 【請求項２】 少なくとも２層の第二配線パターンと、
異なる層にある前記第二配線パターン間を電気接続する
スルーホール及び／または第二インナービアとを備える
配線板を更に有し、 前記配線板は前記電気絶縁層の内部に埋設されており、 前記複数層の第一配線パターンのうちのいずれかと、前
記第二配線パターンとがインナービアで電気接続されて
いることを特徴とする請求項１に記載の部品内蔵モジュ
ール。 - 【請求項３】 電気絶縁層と、 前記電気絶縁層を介して積層された複数層の第一配線パ
ターンと、 異なる層にある前記第一配線パターン間を電気接続する
少なくとも一つの第一インナービアと、 少なくとも２層の第二配線パターンと、異なる層にある
前記第二配線パターン間を電気接続するスルーホール及
び／または第二インナービアとを備える配線板と、 前記電気絶縁層の内部に埋設され、前記第二配線パター
ンのうちのいずれかに実装された少なくとも１つの電子
部品とを有し、 前記第一インナービアの少なくとも一つは、前記第一配
線パターンの積層方向において、前記電子部品が占める
範囲と重複する範囲を占め、かつ、前記方向におけるそ
の高さは前記電子部品の高さより低いことを特徴とする
部品内蔵モジュール。 - 【請求項４】 更に、前記複数層の第一配線パターンの
うちのいずれかに実装され、かつ、前記電気絶縁層内に
埋設されていない少なくとも１つの電子部品を備えるこ
とを特徴とする請求項１又は３に記載の部品内蔵モジュ
ール。 - 【請求項５】 前記電気絶縁層がフィラーと絶縁性樹脂
とを含む混合物からなることを特徴とする請求項１又は
３に記載の部品内蔵モジュール。 - 【請求項６】 前記フィラーが、アルミナ、マグネシ
ア、窒化ホウ素、窒化アルミ、窒化珪素、テトラフルオ
ロエチレン、及び、シリカから選ばれた少なくとも一つ
を含むことを特徴とする請求項５に記載の部品内蔵モジ
ュール。 - 【請求項７】 前記絶縁性樹脂が、エポキシ樹脂、フェ
ノール樹脂、フッ素樹脂、シアネート樹脂、ＰＴＦＥ樹
脂、ＰＰＯ樹脂および、ＰＰＥ樹脂から選ばれた少なく
とも一つの絶縁性樹脂を含むことを特徴とする請求項５
に記載の部品内蔵モジュール。 - 【請求項８】 前記第一配線パターンが、金属箔、リー
ドフレーム、導電性樹脂組成物の少なくとも一つで形成
されていることを特徴とする請求項１又は３に記載の部
品内蔵モジュール。 - 【請求項９】 前記電子部品が半導体ベアチップである
ことを特徴とする請求項１又は３に記載の部品内蔵モジ
ュール。 - 【請求項１０】 前記半導体ベアチップがフリップチッ
プボンディングにより実装されていることを特徴とする
請求項９に記載の部品内蔵モジュール。 - 【請求項１１】 前記第一インナービアが、導電性粉末
と熱硬化性樹脂とを含むビアペーストからなることを特
徴とする請求項１又は３に記載の部品内蔵モジュール。 - 【請求項１２】 前記配線板がセラミック基板、ガラス
エポキシ基板、又はインナービア接続を有する多層基板
で形成されていることを特徴とする請求項２又は３に記
載の部品内蔵モジュール。 - 【請求項１３】 前記電子部品と接する前記電気絶縁層
と、前記第一インナービアと接する前記電気絶縁層と
が、一体に形成されている請求項１又は３に記載の部品
内蔵モジュール。 - 【請求項１４】 前記第一配線パターンの積層方向にお
いて、複数の前記電子部品が互いに対向して配置されて
いることを特徴とする請求項１又は３に記載の部品内蔵
モジュール。 - 【請求項１５】 前記第一配線パターンは、前記第一イ
ンナービアと電気接続されたランド形状部を含むことを
特徴とする請求項１又は３に記載の部品内蔵モジュー
ル。 - 【請求項１６】 電気絶縁層に第一インナービアを形成
する工程と、 第一配線パターン上に電子部品を実装する工程と、 前記第一配線パターンの前記電子部品が実装された側の
面上に、前記電気絶縁層と、前記第一配線パターンとは
別の配線パターンとをこの順に積層して、前記電気絶縁
層を介して対向する前記第一配線パターンと前記別の配
線パターンとを前記第一インナービアで電気接続する工
程とを含み、 前記積層方向において、前記積層前の前記電気絶縁層の
厚さは、前記電子部品の高さより小さいことを特徴とす
る部品内蔵モジュールの製造方法。 - 【請求項１７】 前記別の配線パターンが前記電気絶縁
層とは別の電気絶縁層の一方の面に形成されており、前
記別の配線パターンは、前記別の電気絶縁層に形成され
たインナービアと接続されていることを特徴とする請求
項１６に記載の部品内蔵モジュールの製造方法。 - 【請求項１８】 前記別の配線パターンがキャリアに担
時されており、前記積層後に前記キャリアを剥離するこ
とを特徴とする請求項１６に記載の部品内蔵モジュール
の製造方法。 - 【請求項１９】 前記別の配線パターンが、少なくとも
２層の第二配線パターンと、異なる層にある前記第二配
線パターン間を電気接続するスルーホール及び／または
第二インナービアとを備える配線板の表面に露出した前
記第二配線パターンであることを特徴とする請求項１６
に記載の部品内蔵モジュールの製造方法。 - 【請求項２０】 電気絶縁層に第一インナービアを形成
する工程と、 少なくとも２層の第二配線パターンと、異なる層にある
前記第二配線パターン間を電気接続するスルーホール及
び／または第二インナービアとを備える配線板を作成す
る工程と、 前記配線板の表面に露出した前記第二配線パターン上に
電子部品を実装する工程と、 前記電子部品が実装された前記第二配線パターン上に、
前記電気絶縁層と、第一配線パターンとをこの順に積層
して、前記電気絶縁層を介して対向する前記第二配線パ
ターンと前記第一配線パターンとを前記第一インナービ
アで電気接続する工程とを含み、 前記積層方向において、前記積層前の前記電気絶縁層の
厚さは、前記電子部品の高さより小さいことを特徴とす
る部品内蔵モジュールの製造方法。 - 【請求項２１】 前記第一配線パターンが前記電気絶縁
層とは別の電気絶縁層の一方の面に形成されており、前
記第一配線パターンは、前記別の電気絶縁層に形成され
たインナービアと接続されていることを特徴とする請求
項２０に記載の部品内蔵モジュールの製造方法。 - 【請求項２２】 前記第一配線パターンがキャリアに担
時されており、前記積層後に前記キャリアを剥離するこ
とを特徴とする請求項２０に記載の部品内蔵モジュール
の製造方法。 - 【請求項２３】 積層前の前記電気絶縁層が、前記電子
部品を内蔵するための空孔を備えることを特徴とする請
求項１６又は２０に記載の部品内蔵モジュールの製造方
法。 - 【請求項２４】 前記電気接続する際に、前記電子部品
の少なくとも一部を前記電気絶縁層中に埋設することを
特徴とする請求項１６又は２０に記載の部品内蔵モジュ
ールの製造方法。 - 【請求項２５】 前記電気接続する際に、前記電気絶縁
層を硬化することを特徴とする請求項１６又は２０に記
載の部品内蔵モジュールの製造方法。 - 【請求項２６】 前記電気接続する際に、前記電子部品
の少なくとも一部を前記電気絶縁層中に埋設するととも
に、前記電気絶縁層を硬化することを特徴とする請求項
１６又は２０に記載の部品内蔵モジュールの製造方法。 - 【請求項２７】 前記積層前の前記電気絶縁層が未硬化
状態であることを特徴とする請求項１６又は２０に記載
の部品内蔵モジュールの製造方法。 - 【請求項２８】 前記別の電気絶縁層の他方の面にも配
線パターンが形成されており、前記他方の面の配線パタ
ーンが前記別の電気絶縁層の前記インナービアと接続さ
れていることを特徴とする請求項１７又は２１に記載の
部品内蔵モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395071A JP3553043B2 (ja) | 2001-01-19 | 2001-12-26 | 部品内蔵モジュールとその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001011656 | 2001-01-19 | ||
| JP2001-11656 | 2001-01-19 | ||
| JP2001395071A JP3553043B2 (ja) | 2001-01-19 | 2001-12-26 | 部品内蔵モジュールとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002290051A true JP2002290051A (ja) | 2002-10-04 |
| JP3553043B2 JP3553043B2 (ja) | 2004-08-11 |
Family
ID=26607976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001395071A Expired - Lifetime JP3553043B2 (ja) | 2001-01-19 | 2001-12-26 | 部品内蔵モジュールとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3553043B2 (ja) |
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004100264A1 (ja) * | 2003-05-09 | 2004-11-18 | Matsushita Electric Industrial Co. Ltd. | 回路素子内蔵モジュール |
| JP2005005692A (ja) * | 2003-05-16 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュールおよびその製造方法 |
| JP2005142178A (ja) * | 2003-11-04 | 2005-06-02 | Cmk Corp | 電子部品内蔵多層プリント配線板 |
| WO2005101934A1 (ja) * | 2004-04-06 | 2005-10-27 | Murata Manufacturing Co., Ltd. | 複合型電子部品及びその製造方法 |
| JP2006013023A (ja) * | 2004-06-24 | 2006-01-12 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP2006049424A (ja) * | 2004-08-02 | 2006-02-16 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板およびその製造方法 |
| JP2006513581A (ja) * | 2003-01-17 | 2006-04-20 | ゲッツェン ライナー | マイクロシステムの製作法 |
| JP2006517057A (ja) * | 2003-01-13 | 2006-07-13 | エプコス アクチエンゲゼルシャフト | カプセルを有するモジュール構造の部品 |
| JP2006344847A (ja) * | 2005-06-10 | 2006-12-21 | Murata Mfg Co Ltd | 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法 |
| JP2007073866A (ja) * | 2005-09-09 | 2007-03-22 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
| WO2007072616A1 (ja) * | 2005-12-22 | 2007-06-28 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュールおよびその製造方法 |
| JP2007234888A (ja) * | 2006-03-01 | 2007-09-13 | Oki Electric Ind Co Ltd | 部品内蔵基板の製造方法及びシステム基板 |
| JP2007535157A (ja) * | 2004-04-27 | 2007-11-29 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュール及びその製造方法 |
| JP2008503076A (ja) * | 2004-06-15 | 2008-01-31 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュールの製造方法 |
| JP2008177323A (ja) * | 2007-01-18 | 2008-07-31 | Matsushita Electric Ind Co Ltd | 部品内蔵基板の製造方法 |
| JP2008192740A (ja) * | 2007-02-02 | 2008-08-21 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
| US7544537B2 (en) | 2005-09-28 | 2009-06-09 | Tdk Corporation | Semiconductor IC-embedded substrate and method for manufacturing same |
| US7547975B2 (en) | 2003-07-30 | 2009-06-16 | Tdk Corporation | Module with embedded semiconductor IC and method of fabricating the module |
| EP2161747A1 (en) | 2008-09-04 | 2010-03-10 | Shinko Electric Industries Co., Ltd. | Electronic component package and method of manufacturing the same |
| WO2010052942A1 (ja) * | 2008-11-06 | 2010-05-14 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
| JP2010166074A (ja) * | 2010-03-12 | 2010-07-29 | Dainippon Printing Co Ltd | 電子部品内蔵配線基板 |
| WO2010095211A1 (ja) * | 2009-02-17 | 2010-08-26 | 株式会社村田製作所 | 部品内蔵モジュールの製造方法 |
| US7868464B2 (en) | 2004-09-16 | 2011-01-11 | Tdk Corporation | Multilayer substrate and manufacturing method thereof |
| US7929316B2 (en) | 2004-07-30 | 2011-04-19 | Murata Manufacturing Co., Ltd. | Composite electronic component |
| US8072769B2 (en) | 2007-05-02 | 2011-12-06 | Murata Manufacturing Co., Ltd. | Component-embedded module and manufacturing method thereof |
| JP2012070098A (ja) * | 2010-09-21 | 2012-04-05 | Taiyo Yuden Co Ltd | 電子部品およびその製造方法、並びに電子部品を備えた電子デバイス |
| JP2012256804A (ja) * | 2011-06-10 | 2012-12-27 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
| JP2013102047A (ja) * | 2011-11-08 | 2013-05-23 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| CN106783765A (zh) * | 2017-01-23 | 2017-05-31 | 合肥雷诚微电子有限责任公司 | 一种小型化高散热性的线性功率放大器结构及其制作方法 |
| JP2018190933A (ja) * | 2017-05-11 | 2018-11-29 | 大日本印刷株式会社 | 配線基板及びその製造方法 |
| US10342126B2 (en) | 2011-01-14 | 2019-07-02 | Harris Corporation | Electronic device having a liquid crystal polymer solder mask and related devices |
| WO2023223954A1 (ja) * | 2022-05-19 | 2023-11-23 | 株式会社村田製作所 | 高周波モジュール |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418787A (ja) * | 1990-03-30 | 1992-01-22 | Toshiba Corp | 印刷配線板の接続装置 |
| JPH07154073A (ja) * | 1993-11-30 | 1995-06-16 | Kyocera Corp | 積層セラミック基板の製造方法及び積層回路基板 |
| JPH0946046A (ja) * | 1995-07-26 | 1997-02-14 | Hitachi Ltd | 電子部品内蔵型多層回路板およびその製法 |
| JPH09199824A (ja) * | 1995-11-16 | 1997-07-31 | Matsushita Electric Ind Co Ltd | プリント配線板とその実装体 |
| JPH11126978A (ja) * | 1997-10-24 | 1999-05-11 | Kyocera Corp | 多層配線基板 |
| JP2000183536A (ja) * | 1998-12-17 | 2000-06-30 | Sony Corp | 機能モジュール及びその製造方法 |
-
2001
- 2001-12-26 JP JP2001395071A patent/JP3553043B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418787A (ja) * | 1990-03-30 | 1992-01-22 | Toshiba Corp | 印刷配線板の接続装置 |
| JPH07154073A (ja) * | 1993-11-30 | 1995-06-16 | Kyocera Corp | 積層セラミック基板の製造方法及び積層回路基板 |
| JPH0946046A (ja) * | 1995-07-26 | 1997-02-14 | Hitachi Ltd | 電子部品内蔵型多層回路板およびその製法 |
| JPH09199824A (ja) * | 1995-11-16 | 1997-07-31 | Matsushita Electric Ind Co Ltd | プリント配線板とその実装体 |
| JPH11126978A (ja) * | 1997-10-24 | 1999-05-11 | Kyocera Corp | 多層配線基板 |
| JP2000183536A (ja) * | 1998-12-17 | 2000-06-30 | Sony Corp | 機能モジュール及びその製造方法 |
Cited By (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006517057A (ja) * | 2003-01-13 | 2006-07-13 | エプコス アクチエンゲゼルシャフト | カプセルを有するモジュール構造の部品 |
| JP2006513581A (ja) * | 2003-01-17 | 2006-04-20 | ゲッツェン ライナー | マイクロシステムの製作法 |
| WO2004100264A1 (ja) * | 2003-05-09 | 2004-11-18 | Matsushita Electric Industrial Co. Ltd. | 回路素子内蔵モジュール |
| JP2005005692A (ja) * | 2003-05-16 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュールおよびその製造方法 |
| JP4509645B2 (ja) * | 2003-05-16 | 2010-07-21 | パナソニック株式会社 | 回路部品内蔵モジュールおよびその製造方法 |
| US7547975B2 (en) | 2003-07-30 | 2009-06-16 | Tdk Corporation | Module with embedded semiconductor IC and method of fabricating the module |
| JP2005142178A (ja) * | 2003-11-04 | 2005-06-02 | Cmk Corp | 電子部品内蔵多層プリント配線板 |
| WO2005101934A1 (ja) * | 2004-04-06 | 2005-10-27 | Murata Manufacturing Co., Ltd. | 複合型電子部品及びその製造方法 |
| JP2007535157A (ja) * | 2004-04-27 | 2007-11-29 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュール及びその製造方法 |
| JP4796057B2 (ja) * | 2004-06-15 | 2011-10-19 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュールの製造方法 |
| KR101034279B1 (ko) | 2004-06-15 | 2011-05-16 | 임베라 일렉트로닉스 오와이 | 도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법 |
| JP2008503076A (ja) * | 2004-06-15 | 2008-01-31 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュールの製造方法 |
| JP2006013023A (ja) * | 2004-06-24 | 2006-01-12 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP4524585B2 (ja) * | 2004-06-24 | 2010-08-18 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
| US7929316B2 (en) | 2004-07-30 | 2011-04-19 | Murata Manufacturing Co., Ltd. | Composite electronic component |
| JP4575071B2 (ja) * | 2004-08-02 | 2010-11-04 | 新光電気工業株式会社 | 電子部品内蔵基板の製造方法 |
| JP2006049424A (ja) * | 2004-08-02 | 2006-02-16 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板およびその製造方法 |
| US7868464B2 (en) | 2004-09-16 | 2011-01-11 | Tdk Corporation | Multilayer substrate and manufacturing method thereof |
| JP2006344847A (ja) * | 2005-06-10 | 2006-12-21 | Murata Mfg Co Ltd | 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法 |
| JP2007073866A (ja) * | 2005-09-09 | 2007-03-22 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
| US7544537B2 (en) | 2005-09-28 | 2009-06-09 | Tdk Corporation | Semiconductor IC-embedded substrate and method for manufacturing same |
| WO2007072616A1 (ja) * | 2005-12-22 | 2007-06-28 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュールおよびその製造方法 |
| EP1965615A1 (en) * | 2005-12-22 | 2008-09-03 | Murata Manufacturing Co., Ltd. | Module having built-in component and method for fabricating such module |
| KR100877292B1 (ko) * | 2005-12-22 | 2009-01-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 부품 내장 모듈의 제조방법 |
| JPWO2007072616A1 (ja) * | 2005-12-22 | 2009-05-28 | 株式会社村田製作所 | 部品内蔵モジュールおよびその製造方法 |
| EP1965615A4 (en) * | 2005-12-22 | 2009-11-11 | Murata Manufacturing Co | MODULE HAVING AN INTEGRATED COMPONENT AND METHOD FOR MANUFACTURING SUCH A MODULE |
| JP4714042B2 (ja) * | 2006-03-01 | 2011-06-29 | Ｏｋｉセミコンダクタ株式会社 | 部品内蔵基板の製造方法 |
| JP2007234888A (ja) * | 2006-03-01 | 2007-09-13 | Oki Electric Ind Co Ltd | 部品内蔵基板の製造方法及びシステム基板 |
| JP2008177323A (ja) * | 2007-01-18 | 2008-07-31 | Matsushita Electric Ind Co Ltd | 部品内蔵基板の製造方法 |
| JP2008192740A (ja) * | 2007-02-02 | 2008-08-21 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
| US8072769B2 (en) | 2007-05-02 | 2011-12-06 | Murata Manufacturing Co., Ltd. | Component-embedded module and manufacturing method thereof |
| EP2161747A1 (en) | 2008-09-04 | 2010-03-10 | Shinko Electric Industries Co., Ltd. | Electronic component package and method of manufacturing the same |
| WO2010052942A1 (ja) * | 2008-11-06 | 2010-05-14 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
| WO2010095211A1 (ja) * | 2009-02-17 | 2010-08-26 | 株式会社村田製作所 | 部品内蔵モジュールの製造方法 |
| JP2010166074A (ja) * | 2010-03-12 | 2010-07-29 | Dainippon Printing Co Ltd | 電子部品内蔵配線基板 |
| JP2012070098A (ja) * | 2010-09-21 | 2012-04-05 | Taiyo Yuden Co Ltd | 電子部品およびその製造方法、並びに電子部品を備えた電子デバイス |
| US10342126B2 (en) | 2011-01-14 | 2019-07-02 | Harris Corporation | Electronic device having a liquid crystal polymer solder mask and related devices |
| JP2012256804A (ja) * | 2011-06-10 | 2012-12-27 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
| JP2013102047A (ja) * | 2011-11-08 | 2013-05-23 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| CN106783765A (zh) * | 2017-01-23 | 2017-05-31 | 合肥雷诚微电子有限责任公司 | 一种小型化高散热性的线性功率放大器结构及其制作方法 |
| JP2018190933A (ja) * | 2017-05-11 | 2018-11-29 | 大日本印刷株式会社 | 配線基板及びその製造方法 |
| JP7182856B2 (ja) | 2017-05-11 | 2022-12-05 | 大日本印刷株式会社 | 配線基板及びその製造方法 |
| WO2023223954A1 (ja) * | 2022-05-19 | 2023-11-23 | 株式会社村田製作所 | 高周波モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3553043B2 (ja) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3553043B2 (ja) | 部品内蔵モジュールとその製造方法 | |
| US6489685B2 (en) | Component built-in module and method of manufacturing the same | |
| JP3375555B2 (ja) | 回路部品内蔵モジュールおよびその製造方法 | |
| JP4279893B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
| JP4272693B2 (ja) | 部品内蔵モジュールの製造方法 | |
| JP3547423B2 (ja) | 部品内蔵モジュール及びその製造方法 | |
| US7849591B2 (en) | Method of manufacturing a printed wiring board | |
| US7165321B2 (en) | Method for manufacturing printed wiring board with embedded electric device | |
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| JP3598060B2 (ja) | 回路部品内蔵モジュール及びその製造方法並びに無線装置 | |
| JP2003197849A (ja) | 部品内蔵モジュールとその製造方法 | |
| JP2002134653A (ja) | 半導体装置とその製造方法 | |
| JP2003188340A (ja) | 部品内蔵モジュールとその製造方法 | |
| JP4606685B2 (ja) | 回路部品内蔵モジュール | |
| JP2006210870A (ja) | 部品内蔵モジュール及びその製造方法 | |
| JP2004274035A (ja) | 電子部品内蔵モジュールとその製造方法 | |
| JP2001308470A (ja) | 回路部品モジュール及びその製造方法 | |
| JP2004055967A (ja) | 電子部品内蔵基板の製造方法 | |
| JP2007194516A (ja) | 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法 | |
| JP2004363566A (ja) | 電子部品実装体及びその製造方法 | |
| JP2010283300A (ja) | 突起電極付き配線基板及び突起電極付き配線基板の製造方法 | |
| JP2005045228A (ja) | 光学情報記録媒体とその製造方法 | |
| JP2005051204A (ja) | 電気部品実装モジュールおよびその製造方法 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JP3922350B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040427 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3553043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |