JP2006517057A - カプセルを有するモジュール構造の部品 - Google Patents

カプセルを有するモジュール構造の部品 Download PDF

Info

Publication number
JP2006517057A
JP2006517057A JP2006500549A JP2006500549A JP2006517057A JP 2006517057 A JP2006517057 A JP 2006517057A JP 2006500549 A JP2006500549 A JP 2006500549A JP 2006500549 A JP2006500549 A JP 2006500549A JP 2006517057 A JP2006517057 A JP 2006517057A
Authority
JP
Japan
Prior art keywords
substrate
component according
film cover
active
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006500549A
Other languages
English (en)
Other versions
JP4603527B2 (ja
Inventor
パトリック　ハイデ
レーメ フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2006517057A publication Critical patent/JP2006517057A/ja
Application granted granted Critical
Publication of JP4603527B2 publication Critical patent/JP4603527B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Transceivers (AREA)

Abstract

本発明は高々周波数部品、例えばマイクロ波モジュールまたはミリ波モジュール、およびそのケーシング技術に関する。高々周波数部品は例えばａ）特にダイオード、トランジスタまたは集積回路を含む個々の能動素子とｂ）集積回路素子を含む多層基板とを有しており、ここで個々の能動素子は基板表面に配置される。個々の素子を保護するためにフィルムカバーを使用することを提案する。

Description

本発明は高々周波数部品、例えばマイクロ波モジュールまたはミリ波モジュールおよびそのケーシング技術に関する。
１ＧＨｚ〜３０ＧＨｚの周波数領域はマイクロ波領域（ＭＷ領域）と称される。３０ＧＨｚ以上の周波数領域はミリ波領域（ｍｍＷ領域）と称される。特に５ＧＨｚ以上の高々周波数部品は、“導波体”すなわち例えばマイクロストリップ線路またはコプレーナ線路が使用されることにより、高周波数回路に対して区別される。
高々周波数部品は集積電子部品であり、１ＧＨｚ〜１００ＧＨｚの周波数領域の適用分野に対する種々の機能を満足する。これは一般にデータ伝送システム、例えば衛星放送受信機、ワイヤレスローカルデータネットワーク、例えばＬＡＮまたはＷＬＡＮ、Ｂｌｕｅｔｏｏｔｈ、光モジュール、例えば光マルチプレクサ、光変調器および光送受信ユニット、レーダー、例えば２４ＧＨｚ〜７７ＧＨｚの車載レーダー、ブロードバンド通信用のフロントエンドモジュール、例えばローカルマルチポイント配信サービスシステムＬＭＤＳ、基地局用の指向性無線機などに使用される。
ミリ波領域で使用される部品はこんにち薄膜基板をベースとして製造されるものがほとんどである。薄膜基板は１つまたは複数のチップモジュールを担持している。このチップモジュールはワイヤボンディングまたはフリップチップ技術により支持体基板上に配置され、電気的に接続されている。
また、セラミック基板を有しており、その上にマイクロ波チップまたはミリ波チップがケーシングに収容されないで被着されているマイクロ波モジュールまたはミリ波モジュールが公知である。基板はチップモジュールとともに金属またはセラミックのケーシングに収容され、高々周波数信号を伝達することにより外部回路と電気的に接続されている。この技術はきわめて煩雑なケーシング構造を要求する。こうしたモジュールは重く、必要面積も大きくなる。
既存の選択的手段として周知の表面実装技術（ＳＭＤ技術）を用いたミリ波回路が存在する。前述のモジュール技術ではまずモジュールまたは回路が形成され、そこにケーシングが設けられるのに対して、ＳＭＤ技術ではケーシングを有する素子が使用され、これにより全体のケーシングが省略される。ただしこの技術を使用すると、回路の製造差がかなり大きいことに起因して、高周波数に向かって伝送特性の損失も変動も大きくなる。なお前述の場合と同様にこの技術でも必要面積は大きくなる。
別の選択的手段としていわゆる基板集積ケーシングが挙げられる。これは基板がケーシングの役割を担うものである。ケーシングは基板、基板上の側壁および側壁上のカバーから成る。ここでは側壁がまず基板に接合され、回路または素子を形成ないし被着した後、例えば金属薄板を溶接するものや、まず基板を完成させ、その側壁上にカバーを被着するものがある。ただしこの手段は各素子の外寸法がケーシングの予成形のジオメトリに左右されるという欠点を有する。
高周波数部品、例えば移動無線機用部品の製造は、高々周波数部品の製造に比べて低コストな次のプロセスおよび材料を使用できる。
ａ）チップ＆ワイヤ技術：チップが基板側を向くように実装し、ワイヤボンディングでコンタクトする。機械的安定性のためにチップは付加的に注入材料（例えばグローブトップ）によって包囲される。
ｂ）フリップチップ技術：実装されたチップを注入材料（アンダフィラ／グローブトップ）によって機械的に安定となるように密封する。
この２つのコンセプトは高々周波数部品の製造へ適用するには不向きである。なぜなら上述の注入材料がマイクロ波領域での波伝搬を大きく減衰させてしまうからである。
さらに音響表面波で動作する部品（ＳＡＷ素子）ではいわゆるＣＳＳＰ技術（Chip Size SAW Package）が例えば欧州特許公開０９００４７７号公報および欧州特許公開０７５９２３１号公報などから公知である。ＳＡＷ素子をカプセル化する際には、音響面が注入材料に接触しないように注意しなければならない。なぜならこれらが接触すると音響波の伝搬速度が変化し、ＳＡＷ素子の電気的特性が強く影響を受けてしまうからである。こうした素子では、例えばチップの一方面に被着されたプラスティックから成る保護カバーを用い、注入材料が信号を伝搬する音響構造体に接触するのを阻止する。
別の手段として、欧州特許公開１０９３１５９号公報からは、ＳＡＷチップの後面側から保護シートを被せてカプセル化することが公知である。このコンセプトはこれまでＳＡＷ素子のケーシングにのみ適用されてきた。この手段の欠点は、フィンガ状の音響構造体の最小間隔つまりフィンガ周期が技術的に制限されてしまうこと、また、周波数が増大するにつれてバルク波損失が大きくなり、２ＧＨｚを超える高々周波数部品の製造には適さないことである。
本発明の課題は、個々の能動素子を有するマイクロ波モジュールまたはミリ波モジュールにおいて、種々の素子の電気的接続と、埃、機械的損傷および湿分などの外部影響からの高周波数部品の保護とを保証することである。その際もちろん高々周波数信号が減衰されてはならない。
この課題は本発明の請求項１の特徴を有する部品により解決される。本発明の有利な実施形態は従属請求項から得られる。
本発明の高々周波数領域で動作する部品は、少なくとも２つの誘電層、少なくとも１つの集積回路素子（特に能動素子）、上表面の少なくとも１つの導体路構造体および下表面の少なくとも１つの外部コンタクトを備えた基板と、基板表面に配置された少なくとも１つの能動素子と、少なくとも１つの素子を完全にカバーし、当該の素子を埃、湿分および機械的影響から保護する少なくとも１つのフィルムカバーとを有している。
このようにフィルムカバーは基板表面を密閉する。こうしたフィルムカバーにより、特に、素子の高々周波数信号の伝達部を埃、湿分および機械的影響から保護することができる。
フィルムカバーと個別の能動素子と基板とが閉鎖された中空室をなしている。
有利には、チップと基板とを接続する全ての電気線路（例えばバンプまたはボンディングワイヤ）がフィルムカバーに接触しないように閉鎖された中空室内に配置されている。さらに有利には、本発明の部品においては、基板の上表面および下表面に存在する全ての高々周波数構造体がフィルムカバーに接触しないように閉鎖された中空室内に配置されており、材料負荷および外部影響から保護されている。
本発明の有利な実施形態では、素子の一方側に露出された少なくとも１つの能動の高々周波数構造体が設けられている。この能動の高々周波数構造体はフィルムカバーに接触しないように閉鎖された中空室内に配置されている。
本発明のモジュール型に構成された部品の基板とチップとの界面は、望ましくない信号減衰が発生しやすい。なぜなら露出した信号線路の伝送特性は汚染またはカプセル材料との接触によって損なわれてしまうからである。したがって本発明の部品では、中空室内の高々周波数構造体（能動回路素子、電気線路）は、注入材料との望ましくない接触によって信号の電磁波が減衰されるという利点を有する。本発明の素子は特に低い入力インピーダンスが特長である。
受動回路素子とは、特に、インダクタンス、キャパシタンスおよび線路（接続線路または線路区間）である。これは周知のように導体路として多層基板の誘電層間に配置され、集積回路素子を形成する。種々の層の導体路の垂直方向の接続部（スルーコンタクト）も集積回路素子に含まれる。なぜならこれらは垂直方向で信号伝達を担い、高々周波数領域では寄生インダクタンスとも寄生容量ともなるからである。個々の集積回路素子は協働して集積回路、特にフィルタまたはミキサなどの受動回路を形成する。集積回路素子は少なくとも１つの能動回路の少なくとも一部を実現する。これは基板表面の能動素子と電気的に接続される。
高々周波数、特にミリ波の周波数領域では、キャパシタンスおよびインダクタンスはしばしば線路区間に分布する素子として設けられる。キャパシタンスはラジアルスタブとして構成される。
個別の能動素子とは非線形の離散的な回路素子であるか、ダイオードまたはトランジスタなどの能動回路素子であるか、またはケーシングその他を有さない少なくとも１つの能動素子を含むチップモジュールである。
チップモジュールとして構成された個別の能動素子はマイクロ波チップ、ミリ波チップ、またはＩＣモジュールである。ＩＣモジュールはＭＭＩＣ（Monolithic Microwave Integrated Circuit）であってよい。
個別の能動素子は例えばＳｉベース、ＳｉＧｅベース、ＧａＡｓベースまたはＩｎＰベースで形成される。
個別の能動素子は基板内に集積された回路素子への電気的接続を行う外部コンタクトを有している。
基板表面は少なくとも１つの導体路構造体を担持している。これは特に基板内の集積回路素子と基板表面の少なくとも１つの個別の能動素子とを電気的に接続するコンタクト、個別の能動素子間の接続線路、または大部分が基板内に集積された回路の一部である。
基板の下表面には端末機の配線板への電気的接続を行う外部コンタクトが設けられている。
少なくとも１つの個別の能動素子（特にＭＭＩＣ素子）は分周器、周波数逓倍器、増幅器、発振器またはミキサ回路を含む。これらの能動素子は本発明に関連する高々周波数領域ではフリップチップ技術により基板および集積回路素子と機械的かつ電気的に接続される。これらは基板の高々周波数領域の能動素子を担持する側（パターニング面）に向けられている。
少なくとも１つの個別の能動素子のほか、１つまたは複数の離散的な素子、例えばコイル、キャパシタまたは抵抗、および受動ＨＦ構造体を備えた１つまたは複数の支持体基板が基板表面に配置されていてもよい。受動構造体は例えばフィルタまたはミキサ、または特に薄膜技術でパターニングされた支持体基板である。
フィルムカバーは保護ないしは被覆すべき素子の形状に適合化された形状を有するフィルムである。フィルムカバーは個別の能動素子の後面上方に位置し、基板表面を全面にわたって閉鎖する。これにより個別の能動素子は完全にカバーされ、外部の機械的影響、埃および湿分から保護される。このようにして複数の高々周波数領域の能動素子がカプセル化されるか、または少なくとも１つの高々周波数領域の能動素子と他のディジタル素子または低周波数領域の素子とが個別にまたは共通にカプセル化される。有利には、本発明のフィルムカバーは基板表面に存在する個々の素子全てをカバーする。
本発明のカプセル化された部品は、従来技術に比べて、ケーシング技術に起因する高々周波数領域（特にミリ波領域）の電気損失がわずかであるという特長を有する。従来の基板集積型のケーシングに比べて、本発明の変形可能なフィルムによるカプセル化は、高々周波数モジュールの外寸法が基板表面に配置される個別の素子の寸法またはフィルムカバーの厚さに依存しないので有利である。こうした有利なカプセル化により、高々周波数部品の信頼性および伝送特性の高い品質が保証される。有利な実施形態では、本発明の部品において個々の素子どうしの電気的接続のみならず、外部の高周波数回路、低周波数回路、給電回路などへの接続も形成される。また多層基板に垂直方向で集積回路を配置することにより、必要面積を小さく保ったまま高い集積度を実現することができる。
本発明を以下に図示の実施例に則して詳細に説明する。ただし図は概略的なものであって縮尺通りに描かれていないので注意されたい。
図１には本発明の部品の概略的な断面図が示されている。図２，図３には本発明の部品の有利な実施例の概略的な断面図が示されている。
図１の本発明の部品の概略的な断面図に則して本発明の基本的な特徴を説明する。
図１には本発明の部品ＢＥの概略的な断面図が示されている。本発明の部品は２つの能動素子ＣＢと１つの多層基板ＳＵとを有している。個別の能動素子ＣＢはここでは少なくとも１つの能動回路素子すなわち能動の高々周波数構造体ＨＳ（特にダイオードまたはトランジスタ）を含むチップモジュールである。ここで高々周波数構造体ＨＳは個別の能動素子ＣＢの一方側に配置されており、露出している。高々周波数構造体ＨＳは基板ＳＵ、個別の能動素子ＣＢおよびフィルムカバーＳＦによって閉鎖された中空室内に配置されている。図１に示されている本発明の変形実施例では、高々周波数構造体ＨＳが個別の能動素子ＣＢの下方側に配置され、基板表面に向けられている。
個別の能動素子ＣＢはバンプＢＵを介して、多層基板ＳＵに埋め込まれている集積回路素子ＩＥに接続されている（フリップチップ技術）。基板ＳＵは上表面でのコンタクトを形成する導体路構造体ＬＳと例えば端末機用の配線板との電気的接続を形成する下表面の外部コンタクトＡＫとを有している。外部コンタクトＡＫはランドグリッドアレイＬＧＡとして構成されているか、または付加的に球状はんだＡＫ１（ボールグリッドアレイμＢＧＡ）を有している。なおニードル状の外部コンタクト（リード）や、当該の部品と外部へ接続される配線板とのあいだの非電流的な接合領域（チューブ状導体接合部またはスロット結合部）を形成することもできる。基板ＳＵ内での垂直方向の信号伝達はスルーコンタクトＤＫを介して行われる。
本発明の部品は有利にはモジュール構造で形成されており、複数の個別素子ＣＢを有する。これらは同じ基板ＳＵ上に配置され、共通のフィルムカバーによって完全に覆われている。ここでフィルムカバーは有利には各素子ごとに固有の中空室が対応するように個別に素子をカプセル化している。またフィルムカバーが唯一の中空室を形成し、その内部に複数の素子または全ての素子が配置されるようにしてもよい。
図１に示されている本発明の有利な実施例では、２つの能動素子ＣＢがフィルムカバーＳＦによって覆われている。個別の素子をフィルムによって覆うことをラミネーティングと称する。ラミネーティングではフィルムは変形された状態にとどまる。フィルムカバーは有利にはきわめて低い吸水性を有するポリマー、例えばポリテトラフルオルエチレンＰＴＦＥなどのフッ素ベースポリマーまたは例えば架橋されたポリプロピレンまたはポリエチレンなどのポリオレフィンから成る。なおフィルムカバーは金属から成っていても良く、ファイバで補強されたりまたは微粒子が充填されたりしていても良い。フィルムカバーは図示のように金属またはセラミックによってコーティングされていてもよい。
周囲からの遮蔽のためにフィルムカバーは付加的に金属層ＭＥによって上張りされている。この金属層は例えば電解めっき、ＣＶＤ、蒸着またはこれらのプロセスの組み合わせによって堆積される。機械的な安定のために、基板表面に存在する個々の素子はこの実施例では注入材料ＧＴによって覆われる。選択的に注入材料ＧＴを除去することもできる。注入材料とはここでは流体の状態でフィルムに被着することができ、硬化（化学反応）または固化（冷却）によって固定することのできる全ての物質であると解されたい。これには、カバー材料などの充填または非充填のポリマー、例えばグローブトップ材料、熱可塑性材料またはプラスティック接着剤など、金属、またはセラミック接着剤などのセラミック材料が挙げられる。グローブトップは注入材料であり、高い粘度によってわずかしか流れず、保護すべき個別の素子を滴状に包囲する。
図１に示されている本発明の実施例では、金属コーティングされたフィルムがラミネーティングにより注入材料の上方に上張りされる。ただし他の実施例として、金属層をフィルムカバーに上張りせず、注入材料の上方へ掛けわたしてもよい。
本発明のセラミック基板を有する部品の有利な実施例では、フィルムは基板に接する縁部で例えばレーザーにより部分的に除去され、そののち金属コーティングされる。このためカバーすべき個々の素子は完全に金属またはセラミックによって包囲されており、これにより密封されている。
フィルムカバーは基板ＳＵおよび個別の素子ＣＢとともに閉鎖された中空室を形成しており、ここに保護すべき高々周波数信号を伝達する部分、特に電気線路、および露出した高々周波数構造体が配置されている。本発明の全ての実施例において、フィルムカバーは電気線路またはチップと基板とのあいだで信号を伝達する高々周波数線路（バンプ）には接触しない。高々周波数線路は電磁波すなわち高々周波数信号が例えば周囲影響または安定化された注入材料によって影響を受けないように、フィルムカバーによって保護されている。
基板とは全てのタイプのプレーナ形支持体であると解されたい。これには、セラミック基板（薄膜セラミック、厚膜セラミック、セラミック多層基板としてのＬＴＣＣまたはＨＴＣＣ）、ポリマー基板（ＦＲ４などの従来の配線板、ポリマーベース例えばＰＴＦＥまたはポリオレフィンから成り典型的にはガラスファイバ強化されているかまたはセラミック粉末が充填されているいわゆるソフト基板）、シリコン基板、および金属基板が含まれる。金属基板では金属の導体路および金属のベースプレートがポリマーまたはセラミック材料によって相互に分離されている。また基板は熱可塑性ポリマーから成り、上部に導体路がパターニングされたいわゆる射出成型回路部品ＭＩＤであってもよい。
バンプＢＵは基板ＳＵに埋め込まれた集積回路素子ＩＥと少なくとも１つの能動素子ＣＢ、および場合により基板表面に配置された別の素子とのあいだの電気的接続を形成するために用いられる。バンプは通常、はんだ、例えば種々の濃度のＳｎＰｂ、ＳｎＡｕ、ＳｎＡｇ、ＳｎＣｕ、ＳｎＰｂＡｇ、ＳｎＡｇＣｕ、または金から成る。バンプがはんだから成る場合、部品ははんだ付けによって基板に接合される。バンプが金から成る場合には、個々の素子ＣＢおよび基板ＳＵは熱圧着、超音波ボンディングまたはサーモソニックボンディング（シンタリングプロセスまたは超音波溶接プロセス）によって接合される。フリップチップバンプの高さは、高々周波数分野での適用の際に個々の素子から放出される電磁放射がラミネートフィルムに僅かしか吸収されない程度に低くなければならない。フリップチップバンプの高さを低くする１つの手段として、特に熱圧着が挙げられる。
個別の能動素子は本発明の別の実施例ではＳＭＤ素子である。
外部の能動素子および受動素子、特に離散的なコイル、キャパシタ、抵抗または受動回路を備えた個別のチップ（例えばフィルタ、ミキサ、適合化回路）を基板表面に被着することもできる。このとき付加的な離散的な補償用受動構造体によりケーシングを介した素子どうしの同調外れを補償することができる。
個別の受動素子および集積回路素子は次の回路の少なくとも一部を形成する。すなわち、高周波数スイッチ、適合化回路、アンテナ、アンテナスイッチ、ダイオードスイッチ、ハイパスフィルタ、ローパスフィルタ、帯域通過フィルタ、帯域阻止フィルタ、パワーアンプ、ディプレクサ、デュプレクサ、カプラ、方向性カプラ、メモリエレメント、バランまたはミキサの少なくとも一部を形成する。
集積回路素子、特にスルーコンタクトおよび接続線路の機能は、専ら電気信号の伝達に制限される。
個別の受動素子は例えばフリップチップ技術、ダイ＆ワイヤボンディング技術（例えば図２を参照）またはＳＭＤ技術により電気的かつ機械的に基板に接続される。
ダイ＆ワイヤボンディング技術のボンディングワイヤＢＤとフィルムカバーとを接触させないようにするために、個別の素子に図２のように剛性の保護キャップＳＫを設けてもよい。こうした接続技術では個別の素子は接着材料またははんだＫＬを介して基板ＳＵに固定される。ボンディングワイヤは円形の断面を有する金またはアルミニウムワイヤから成っていても良いし、金属ストリップ（帯状ボンディング）から成っていても良い。
高々周波数構造体ＨＳは、本発明の変形実施例では、個別の素子ＣＢの表面に配置され、基板ＳＵには向き合わない。
本発明の部品はさらに図示されない少なくとも１つの個別の素子を含むことができる。有利には形状固定のフィルムカバーにより、複数の個別素子が共通の中空室内にカプセル化される。また形状固定のフィルムカバーを形成し、複数のキャップ状の領域によって個別の素子に対してそれぞれ固有の閉鎖された中空室が実現されるようにし、これを基板とともに密閉することもできる。これにより各素子は個別にカプセル化される。
図３には本発明の別の有利な実施例が示されている。この実施例では、フィルムはラミネーティング中、保護すべき素子をカバーする位置で、例えば保護キャップの戴置または前述の個別の素子上方でのフィルムのキャビティの変形によって生じる圧力負荷を軽減する。このときフィルムは個別の素子の上方に密接してではなく緩く架けわたされ、個別の素子の感応部または変形部を保護しなくてもよい。
個別の能動素子が保護すべき信号伝達構造体を表面に有さず、例えば全ての回路素子および回路が多層基板内に埋め込まれている場合、これらの素子をまず注入材料で被覆し、これを硬化した後にフィルムカバーを設けることもできる。
本発明の部品の信号線路は完全に基板内に埋め込まれていても良いし、また少なくとも一部が基板表面に配置されていても良い。
本発明をわかりやすさのために幾つかの実施例に則して説明したが、もちろん本発明はこれらの実施例に限定されるものではない。これ以外の変形および修正の手段として、図示の実施例とは異なるように素子、フィルムカバー、注入材料および金属層を構成することができる。さらに個別の素子と基板とのあいだ、また基板と外部の配線板とのあいだを接続する技術についても前述の説明と異なる手段を採用することができる。
本発明の部品の概略的な断面図である。 本発明の部品の第１の実施例の断面図である。 本発明の部品の第２の実施例の断面図である。

Claims (21)

  1. 少なくとも２つの誘電層（ＤＬ）、少なくとも１つの集積回路素子（ＩＥ）、上表面の少なくとも１つの導体路構造体（ＬＳ）、下表面の少なくとも１つの外部コンタクト（ＡＫ）を備えた基板（ＳＵ）と、
    基板表面に配置され、少なくとも１つの集積回路素子に電気的に接続された少なくとも１つの能動素子（ＣＢ）と、
    少なくとも１つの素子を完全にカバーし、当該の素子を埃、湿分および機械的影響から保護する少なくとも１つのフィルムカバー（ＳＦ）とを有している
    ことを特徴とする部品（ＢＥ）。
  2. 少なくとも１つの能動素子（ＣＢ）は少なくとも１つのダイオードまたは少なくとも１つのトランジスタを含む、請求項１記載の部品。
  3. 能動素子（ＣＢ）はマイクロ波チップ、ミリ波チップまたはＩＣモジュールのいずれかから選択される、請求項１または２記載の部品。
  4. 前記ＩＣモジュールはＭＭＩＣモジュール（Monolithic Microwave Integrated Circuit Module）である、請求項３記載の部品。
  5. 少なくとも１つの能動素子はフリップチップ技術、ワイヤボンディング技術またはＳＭＤ技術により機械的かつ電気的に基板（ＳＵ）に接続されている、請求項１から４までのいずれか１項記載の部品。
  6. 少なくとも１つの受動素子は、コイル、キャパシタおよび抵抗を含む離散的な受動回路素子、またはコイル、キャパシタ、抵抗またはこれらの素子の任意の組み合わせから選択される少なくとも１つの素子を含むコンパクトな回路ブロックから選択される、請求項１から５までのいずれか１項記載の部品。
  7. 前記少なくとも１つの受動素子は少なくとも１つのフィルタまたはミキサ回路を含む、請求項１から６までのいずれか１項記載の部品。
  8. 少なくとも１つの能動素子（ＣＢ）は注入物質（ＧＴ）によって包囲されている、請求項１から７までのいずれか１項記載の部品。
  9. 基板（ＳＵ）はＬＴＣＣセラミック（Low Temperature Cofired Ceramic）またはＨＴＣＣセラミック（High Temperature Cofired Ceramic）から成る少なくとも２つの層を含む、請求項１から８までのいずれか１項記載の部品。
  10. 基板（ＳＵ）内の少なくとも１つの集積回路素子（ＩＥ）はインダクタンス、キャパシタンス、接続線路またはスルーコンタクト（ＤＫ）によって実現される垂直方向の信号伝達部から選択される、請求項１から９までのいずれか１項記載の部品。
  11. 少なくとも１つの集積回路素子（ＩＥ）は受動機能を備えた回路の少なくとも一部を形成している、請求項１から１０までのいずれか１項記載の部品。
  12. 少なくとも１つの集積回路素子（ＩＥ）は適合化回路の少なくとも一部を形成している、請求項１から１１までのいずれか１項記載の部品。
  13. 全ての信号線路が基板（ＳＵ）に埋め込まれている、請求項１から１２までのいずれか１項記載の部品。
  14. 信号線路の少なくとも一部が基板（ＳＵ）の表面に配置されている、請求項１から１２までのいずれか１項記載の部品。
  15. フィルムカバー（ＳＦ）はポリイミドから成る、請求項１から１４までのいずれか１項記載の部品。
  16. フィルムカバー（ＳＦ）は金属から成る、請求項１から１４までのいずれか１項記載の部品。
  17. フィルムカバー（ＳＦ）は表面の全ての素子を完全にカバーする、請求項１から１６までのいずれか１項記載の部品。
  18. 複数の能動素子（ＣＢ）が設けられており、フィルムカバー（ＳＦ）は全ての能動素子を個別にカプセル化する、請求項１から１７記載の部品。
  19. フィルムカバー（ＳＦ）は基板（ＳＵ）の表面に接続されており、フィルムカバー（ＳＦ）と個別の能動素子（ＣＢ）と基板（ＳＵ）とが閉鎖された中空室をなしており、チップと基板とを接続する電気線路がフィルムカバー（ＳＦ）に接触しないように閉鎖された中空室内に配置されている、請求項１から１８までのいずれか１項記載の部品。
  20. 個別の能動素子（ＣＢ）はその一方側に、露出した少なくとも１つの能動の高々周波数構造体（ＨＳ）を有しており、該能動の高々周波数構造体（ＨＳ）はフィルムカバー（ＳＦ）に接触しないように閉鎖された中空室内に配置されている、請求項１９記載の部品。
  21. 基板表面および素子表面に配置された高々周波数信号を伝達する全ての構造体は閉鎖された中空室内に配置されている、請求項１９または２０記載の部品。
JP2006500549A 2003-01-13 2004-01-12 カプセルを有するモジュール構造の部品 Expired - Lifetime JP4603527B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10300958A DE10300958A1 (de) 2003-01-13 2003-01-13 Modul mit Verkapselung
PCT/EP2004/000150 WO2004064152A2 (de) 2003-01-13 2004-01-12 Modular aufgebautes bauelement mit verkapselung

Publications (2)

Publication Number Publication Date
JP2006517057A true JP2006517057A (ja) 2006-07-13
JP4603527B2 JP4603527B2 (ja) 2010-12-22

Family

ID=32519890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006500549A Expired - Lifetime JP4603527B2 (ja) 2003-01-13 2004-01-12 カプセルを有するモジュール構造の部品

Country Status (5)

Country Link
US (1) US20060103003A1 (ja)
JP (1) JP4603527B2 (ja)
DE (1) DE10300958A1 (ja)
FR (1) FR2849956B1 (ja)
WO (2) WO2004064140A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245098A (ja) * 2005-03-01 2006-09-14 Seiko Epson Corp 電子部品及びその製造方法、並びに電子機器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294904B1 (en) * 2005-02-10 2007-11-13 Xilinx, Inc. Integrated circuit package with improved return loss
US7466143B2 (en) * 2005-09-16 2008-12-16 General Electric Company Clearance measurement systems and methods of operation
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
US7404331B2 (en) * 2006-09-27 2008-07-29 General Electric Company Sensor assembly, transformers and methods of manufacture
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
US8177474B2 (en) * 2007-06-26 2012-05-15 General Electric Company System and method for turbine engine clearance control with rub detection
JP5823219B2 (ja) * 2011-09-08 2015-11-25 太陽誘電株式会社 電子部品
JP6491242B2 (ja) 2014-03-14 2019-03-27 スナップトラック・インコーポレーテッド キャリアアグリゲーションモード用フロントエンドモジュール
US9488719B2 (en) * 2014-05-30 2016-11-08 Toyota Motor Engineering & Manufacturing North America, Inc. Automotive radar sub-system packaging for robustness
DE102014115099B4 (de) * 2014-10-16 2021-05-06 Infineon Technologies Ag Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls
DE102015103149B4 (de) * 2015-03-04 2024-06-06 HELLA GmbH & Co. KGaA Radarvorrichtung
DE102016102742A1 (de) * 2016-02-17 2017-08-17 Snaptrack, Inc. HF-Frontend für ein Automobilradarsystem
US11244909B2 (en) * 2020-03-12 2022-02-08 Advanced Semiconductor Engineering, Inc. Package structure and method for manufacturing the same
US11605571B2 (en) * 2020-05-29 2023-03-14 Qualcomm Incorporated Package comprising a substrate, an integrated device, and an encapsulation layer with undercut

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04502238A (ja) * 1989-10-02 1992-04-16 ヒューズ・エアクラフト・カンパニー ３次元マイクロ回路構造およびそのセラミックテープからの製造方法
JP2001176995A (ja) * 1999-10-15 2001-06-29 Thomson Csf 電子部品のパッケージ方法
JP2002290051A (ja) * 2001-01-19 2002-10-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3388465A (en) * 1965-03-01 1968-06-18 Burroughs Corp Electronic assembly soldering process
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
JPH02186662A (ja) * 1989-01-13 1990-07-20 Hitachi Ltd 弾性表面波素子パッケージ
FR2666190B1 (fr) * 1990-08-24 1996-07-12 Thomson Csf Procede et dispositif d'encapsulation hermetique de composants electroniques.
US5049978A (en) * 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
JP3378338B2 (ja) * 1994-03-01 2003-02-17 新光電気工業株式会社 半導体集積回路装置
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
EP0759231B1 (de) * 1994-05-02 1998-12-23 SIEMENS MATSUSHITA COMPONENTS GmbH & CO. KG Verkapselung für elektronische bauelemente
WO1997002596A1 (fr) * 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
US6137125A (en) * 1995-12-21 2000-10-24 The Whitaker Corporation Two layer hermetic-like coating for on-wafer encapsulatuon of GaAs MMIC's having flip-chip bonding capabilities
US5694300A (en) * 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
WO1997045955A1 (de) * 1996-05-24 1997-12-04 Siemens Matsushita Components Gmbh & Co. Kg Elektronisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement
JP3144345B2 (ja) * 1997-06-27 2001-03-12 日本電気株式会社 弾性表面波チップの実装方法
US6150719A (en) * 1997-07-28 2000-11-21 General Electric Company Amorphous hydrogenated carbon hermetic structure and fabrication method
JPH1174403A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
JP3132449B2 (ja) * 1998-01-09 2001-02-05 日本電気株式会社 樹脂外装型半導体装置の製造方法
US6329739B1 (en) * 1998-06-16 2001-12-11 Oki Electric Industry Co., Ltd. Surface-acoustic-wave device package and method for fabricating the same
ATE331350T1 (de) * 1999-07-02 2006-07-15 Suisse Electronique Microtech Adaptiver matrixsensor und elektrische schaltung hierzu
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
DE10002852A1 (de) * 2000-01-24 2001-08-02 Infineon Technologies Ag Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
DE10016867A1 (de) * 2000-04-05 2001-10-18 Epcos Ag Bauelement mit Beschriftung
DE20011590U1 (de) * 2000-07-03 2000-09-07 Infineon Technologies Ag Halbleiterchip-Modul mit Schutzfolie
CN1254914C (zh) * 2000-07-06 2006-05-03 株式会社东芝 声表面波器件及其生产方法
JP4422323B2 (ja) * 2000-12-15 2010-02-24 株式会社ルネサステクノロジ 半導体装置
JP2002261177A (ja) * 2001-02-27 2002-09-13 Nec Corp 高周波装置
DE10137619A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Abdeckelement für Baugruppen
US6649446B1 (en) * 2001-11-29 2003-11-18 Clarisay, Inc. Hermetic package for multiple contact-sensitive electronic devices and methods of manufacturing thereof
DE10300956B3 (de) * 2003-01-13 2004-07-15 Epcos Ag Bauelement mit Höchstfrequenzverbindungen in einem Substrat

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04502238A (ja) * 1989-10-02 1992-04-16 ヒューズ・エアクラフト・カンパニー ３次元マイクロ回路構造およびそのセラミックテープからの製造方法
JP2001176995A (ja) * 1999-10-15 2001-06-29 Thomson Csf 電子部品のパッケージ方法
JP2002290051A (ja) * 2001-01-19 2002-10-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245098A (ja) * 2005-03-01 2006-09-14 Seiko Epson Corp 電子部品及びその製造方法、並びに電子機器
US7867830B2 (en) 2005-03-01 2011-01-11 Seiko Epson Corporation Manufacturing method for electronic component with sealing film
US8664730B2 (en) 2005-03-01 2014-03-04 Seiko Epson Corporation Manufacturing method for electronic component, electronic component, and electronic equipment

Also Published As

Publication number Publication date
WO2004064152A2 (de) 2004-07-29
FR2849956B1 (fr) 2006-02-03
US20060103003A1 (en) 2006-05-18
WO2004064140A1 (de) 2004-07-29
FR2849956A1 (fr) 2004-07-16
JP4603527B2 (ja) 2010-12-22
WO2004064152A3 (de) 2005-09-09
DE10300958A1 (de) 2004-07-22

Similar Documents

Publication Publication Date Title
US20060097906A1 (en) Radar-transceiver for microwave and millimetre applications
JP4603527B2 (ja) カプセルを有するモジュール構造の部品
US7961148B2 (en) Hybrid circuit with an integral antenna
US6828663B2 (en) Method of packaging a device with a lead frame, and an apparatus formed therefrom
US7268426B2 (en) High-frequency chip packages
KR100744979B1 (ko) 아날로그 반도체 칩 및 디지털 반도체 칩이 순서대로적층된 ｓｉｐ 타입 패키지, 및 그 제조 방법
US20030060172A1 (en) Radio frequency module
US8878727B2 (en) Antenna-module hybrid circuit
JP2003273571A (ja) 素子間干渉電波シールド型高周波モジュール
US9818706B2 (en) Moisture-resistant electronic component, notably microwave, and method for packaging such a component
JP2003060523A (ja) 無線通信モジュール
CN105161468A (zh) 一种射频芯片及其无源器件的封装结构和封装方法
CN109904128B (zh) 基于硅基载板的三维集成t/r组件封装结构及封装方法
JP2006513564A (ja) 基板に超高周波接続部を有する素子
US7763960B2 (en) Semiconductor device, method for manufacturing semiconductor device, and electric equipment system
WO2002015423A1 (fr) Module d'emetteur et de recepteur
US20100109145A1 (en) Sealed ball grid array package
CN108807657B (zh) 封装结构及其制法
CN219018789U (zh) 一种空腔滤波器封装结构、电路板及电子产品
KR100577079B1 (ko) 이종체 정렬, 적층 및 절단에 의한 집적 모듈 및 제작 방법
JP2001267487A (ja) 高周波モジュール
KR101349504B1 (ko) 고주파 모듈과 그 제조방법
CN112366141A (zh) 一种5g通信组件及其制造方法
JP2001230343A (ja) 高周波集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100903

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4603527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term