JP2010166074A - 電子部品内蔵配線基板 - Google Patents
電子部品内蔵配線基板 Download PDFInfo
- Publication number
- JP2010166074A JP2010166074A JP2010056185A JP2010056185A JP2010166074A JP 2010166074 A JP2010166074 A JP 2010166074A JP 2010056185 A JP2010056185 A JP 2010056185A JP 2010056185 A JP2010056185 A JP 2010056185A JP 2010166074 A JP2010166074 A JP 2010166074A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring
- wiring pattern
- board
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】電極パッドを含む第1配線パターンと、電極パッドに接続された電子部品と、電子部品の高さ方向が貫通するように第1配線パターン上に積層位置する第1絶縁基板と、配線パターンを備えた第1、第2の面を有し、第1の面の配線パターン上に導体バンプを有し、電子部品の高さ方向が突入できる開口部を備えて、該開口部の中に電子部品の高さ方向が突入し、導体バンプが第1絶縁基板を貫通して第1配線パターンに電気導通するように、第1絶縁基板上に積層位置するコア基板と、コア基板の第2の面上に積層位置する第2絶縁基板と、第2絶縁基板上に積層位置する第2配線パターンと、を具備し、コア基板の開口部の中の電子部品との隙間には、第1絶縁基板の樹脂が滲みだし位置している。
【選択図】図9
Description
以下、本発明の第1の実施の形態に係る電子部品内蔵配線基板の製造について説明する。図1は本実施形態に係る電子部品内蔵配線基板の製造方法のフローチャートであり、図2、図3及び図4は製造途中の本実施形態に係る電子部品内蔵配線基板の垂直断面図である。
以下、本発明の第2の実施の形態に係る電子部品内蔵配線基板の製造について説明する。図5は本実施形態に係る電子部品内蔵配線基板の製造方法のフローチャートであり、図6、図7及び図8は製造途中の本実施形態に係る電子部品内蔵配線基板の垂直断面図である。
本実施形態に係る電子部品内蔵配線基板では、積層した複数の絶縁性基板の一枚の中に、半導体素子が埋設されている。図10は本実施形態に係る電子部品内蔵配線基板の垂直断面図である。本実施形態に係る電子部品内蔵配線基板150では、7層に積層した絶縁性基板121〜127の中のひとつである絶縁性基板123の中に半導体素子281が埋設されている。各絶縁性基板121〜127の表面には配線パターン141がそれぞれ配設されている。各絶縁性基板121〜127の厚さ方向にはペーストバンプ141がそれぞれ貫挿されており、絶縁性基板表面の配線パターン141どうしを電気的に接続している。
本実施形態に係る電子部品内蔵配線基板では、多層に積層した絶縁性基板の中心のコア基板の中に、厚手の半導体素子が埋設されている。図11は本実施形態に係る電子部品内蔵配線基板の垂直断面図である。本実施形態に係る電子部品内蔵配線基板152では、7層に積層した絶縁性基板121〜127の中心に位置するコア基板121の中に厚手の半導体素子741が埋設されている。
本実施形態に係る電子部品内蔵配線基板では、多層に積層した絶縁性基板の異なる層の中に、複数個の半導体素子が埋設されている。図12は本実施形態に係る電子部品内蔵配線基板の垂直断面図である。本実施形態に係る電子部品内蔵配線基板154では、7層に積層した絶縁性基板121〜127のうち、絶縁性基板121と125の中に厚手の半導体素子741が埋設されている。また絶縁性基板123の中には薄手の半導体素子281が埋設されている。一方最上部の絶縁性基板124の上面にも薄手の半導体素子283が実装されている。厚さ方向中央のコア基板121ではスルーホール層181を介して層間接続が形成されている。一方それ以外の絶縁性基板122〜127ではそれぞれ厚さ方向に貫挿されたペーストバンプ221により層間接続が形成されている。
本実施形態に係る電子部品内蔵配線基板では、上記第5の実施形態に係る電子部品内蔵配線基板154において、コア基板121の層間接続にペーストバンプ221を用いた。図13は本実施形態に係る電子部品内蔵配線基板の垂直断面図である。本実施形態に係る電子部品内蔵配線基板156では、絶縁性基板121〜127の厚さ方向中央に位置するコア基板121の層間接続にスルーホール層181の代わりに、厚さ方向にペーストバンプ221を貫挿した。本実施形態に係る電子部品内蔵配線基板156を製造するには、コア基板121としてスルーホール層181を形成する代わりにペーストバンプ221を貫挿する以外は上記第5の実施形態の製造手順に従う。本実施形態によれば、スルーホール層181を形成することなく、複数の半導体素子741,281を絶縁性基板の中に埋設した電子部品内蔵配線基板156を形成することができる。
本実施形態に係る電子部品内蔵配線基板では、上記第5の実施形態の複数個の半導体素子に加え、複数の受動素子が、多層に積層した絶縁性基板の中に埋設されている。図14は本実施形態に係る電子部品内蔵配線基板の垂直断面図である。本実施形態に係る電子部品内蔵配線基板158では、上記第5の実施形態に係る電子部品内蔵配線基板154の半導体素子実装面と同じ絶縁性基板125,122,及び124上面の配線パターン141上にコンデンサーや抵抗体などの受動素子が実装され、絶縁性基板125,121,123内に埋設されている。
Claims (5)
- 電極パッドを含む第1の配線パターンと、
電極を有し、該電極が前記第1の配線パターンの前記電極パッドに電気的に接続された電子部品と、
前記電子部品の高さ方向が貫通するように前記第1の配線パターンの前記電子部品が接続された側上に積層位置する、補強材を含む樹脂製の第1の絶縁基板と、
第1の面と該第1の面に対向する第2の面とを有し、該第1、第2の面上にそれぞれ設けられた配線パターンと、該それぞれの配線パターンどうしを電気的に接続するように貫通して設けられた層間接続部材と、前記第1の面の前記配線パターン上に設けられた、導電性ペーストを由来とする導体バンプとを有し、かつ、前記電子部品の高さ方向が突入できる開口部を備えて、該開口部の中に前記電子部品の高さ方向が突入し、加えて前記導体バンプが前記第1の絶縁基板を貫通して前記第1の配線パターンに電気導通するように、前記第1の絶縁基板の、前記第1の配線パターンが設けられた側の面とは反対の側の面上に積層位置するコア基板と、
前記コア基板の前記第2の面上に積層位置する、該第2の面上の前記配線パターンに電気導通する第2の層間接続部材を有する第2の絶縁基板と、
前記第2の絶縁基板の前記コア基板が位置する側の面とは反対の側の面上に積層位置する、前記第2の層間接続部材に電気導通する第2の配線パターンと、を具備し、
前記コア基板の前記開口部の中の前記電子部品との隙間には、前記第1の絶縁基板の前記樹脂が滲みだし位置していること
を特徴とする電子部品内蔵配線基板。 - 前記第1の配線パターンの前記電極パッド上に設けられた導体バンプをさらに具備し、
前記電子部品が半導体素子であり、該電子部品の前記電極が、前記導体バンプを介して前記第1の配線パターンの前記電極パッドに電気的に接続されていること
を特徴とする請求項1記載の電子部品内蔵配線板。 - 前記第1の配線パターンの前記電極パッド上に設けられた前記導体バンプが、導電性ペーストを由来とするバンプと、該バンプの表面上にめっきで形成されたニッケル層および金層の積層膜とを有することを特徴とする請求項2記載の電子部品内蔵配線板。
- 前記第2の絶縁基板が、補強材を含む樹脂製であることを特徴とする請求項1記載の電子部品内蔵配線板。
- 前記第2の層間接続部材が、導電性ペーストを由来とする導体バンプであることを特徴とする請求項4記載の電子部品内蔵配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010056185A JP4978709B2 (ja) | 2010-03-12 | 2010-03-12 | 電子部品内蔵配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010056185A JP4978709B2 (ja) | 2010-03-12 | 2010-03-12 | 電子部品内蔵配線基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007197911A Division JP4593599B2 (ja) | 2007-07-30 | 2007-07-30 | 電子部品内蔵配線基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012040010A Division JP2012109615A (ja) | 2012-02-27 | 2012-02-27 | 電子部品内蔵配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010166074A true JP2010166074A (ja) | 2010-07-29 |
JP4978709B2 JP4978709B2 (ja) | 2012-07-18 |
Family
ID=42581945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010056185A Expired - Fee Related JP4978709B2 (ja) | 2010-03-12 | 2010-03-12 | 電子部品内蔵配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4978709B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101670666B1 (ko) * | 2014-05-05 | 2016-10-31 | 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 | 폴리머 매트릭스를 가진 인터포저 프레임의 제조 방법 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0314293A (ja) * | 1989-06-13 | 1991-01-22 | Japan Radio Co Ltd | 多層高密度実装モジュール |
JPH06120670A (ja) * | 1991-03-12 | 1994-04-28 | Japan Radio Co Ltd | 多層配線基板 |
JP2001015926A (ja) * | 1999-06-29 | 2001-01-19 | Nec Corp | プリント配線板 |
JP2001119147A (ja) * | 1999-10-14 | 2001-04-27 | Sony Corp | 電子部品内蔵多層基板及びその製造方法 |
JP2001274555A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 |
JP2002093957A (ja) * | 2000-09-11 | 2002-03-29 | Sony Corp | 電子回路装置およびその製造方法 |
JP2002290051A (ja) * | 2001-01-19 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールとその製造方法 |
JP2002335081A (ja) * | 2001-05-09 | 2002-11-22 | Hitachi Cable Ltd | 多層配線基板及びその製造方法 |
-
2010
- 2010-03-12 JP JP2010056185A patent/JP4978709B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0314293A (ja) * | 1989-06-13 | 1991-01-22 | Japan Radio Co Ltd | 多層高密度実装モジュール |
JPH06120670A (ja) * | 1991-03-12 | 1994-04-28 | Japan Radio Co Ltd | 多層配線基板 |
JP2001015926A (ja) * | 1999-06-29 | 2001-01-19 | Nec Corp | プリント配線板 |
JP2001119147A (ja) * | 1999-10-14 | 2001-04-27 | Sony Corp | 電子部品内蔵多層基板及びその製造方法 |
JP2001274555A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 |
JP2002093957A (ja) * | 2000-09-11 | 2002-03-29 | Sony Corp | 電子回路装置およびその製造方法 |
JP2002290051A (ja) * | 2001-01-19 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールとその製造方法 |
JP2002335081A (ja) * | 2001-05-09 | 2002-11-22 | Hitachi Cable Ltd | 多層配線基板及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101670666B1 (ko) * | 2014-05-05 | 2016-10-31 | 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 | 폴리머 매트릭스를 가진 인터포저 프레임의 제조 방법 |
KR101770148B1 (ko) * | 2014-05-05 | 2017-08-22 | 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 | 폴리머 매트릭스를 가진 인터포저 프레임 |
Also Published As
Publication number | Publication date |
---|---|
JP4978709B2 (ja) | 2012-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4792749B2 (ja) | 電子部品内蔵プリント配線板の製造方法 | |
JP4040389B2 (ja) | 半導体装置の製造方法 | |
JP2008034588A (ja) | 多層プリント配線板及びその製造方法 | |
JP2008034589A (ja) | 多層プリント配線板及びその製造方法 | |
JP2007266196A (ja) | 多層プリント配線板及びその製造方法 | |
JP4378511B2 (ja) | 電子部品内蔵配線基板 | |
JP2013211518A (ja) | 多層配線基板およびその製造方法 | |
JP2006114621A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP4593599B2 (ja) | 電子部品内蔵配線基板の製造方法 | |
JP2009054930A (ja) | 部品内蔵型多層プリント配線板及びその製造方法 | |
JP2002246536A (ja) | 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール | |
JP5761404B2 (ja) | 電子部品内蔵配線基板の製造方法 | |
JP4978709B2 (ja) | 電子部品内蔵配線基板 | |
JP2019121766A (ja) | プリント配線板およびその製造方法 | |
JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP2014204088A (ja) | 多層配線基板およびその製造方法 | |
JP5949978B2 (ja) | 電子部品内蔵配線基板 | |
JP5761405B2 (ja) | 電子部品内蔵配線基板 | |
JP2012109615A (ja) | 電子部品内蔵配線基板 | |
JP5671857B2 (ja) | 埋め込み部品具有配線板の製造方法 | |
JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP2006237526A (ja) | 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 | |
US20220248530A1 (en) | Wiring substrate | |
KR20120124845A (ko) | 인쇄회로기판의 제조 방법 | |
US20230328896A1 (en) | Circuit board with solder mask on internal copper pad |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4978709 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |