JP4714042B2 - 部品内蔵基板の製造方法 - Google Patents
部品内蔵基板の製造方法 Download PDFInfo
- Publication number
- JP4714042B2 JP4714042B2 JP2006055184A JP2006055184A JP4714042B2 JP 4714042 B2 JP4714042 B2 JP 4714042B2 JP 2006055184 A JP2006055184 A JP 2006055184A JP 2006055184 A JP2006055184 A JP 2006055184A JP 4714042 B2 JP4714042 B2 JP 4714042B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- component
- sheet
- opening
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 174
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 239000011347 resin Substances 0.000 claims description 144
- 229920005989 resin Polymers 0.000 claims description 144
- 238000000034 method Methods 0.000 claims description 46
- 239000000853 adhesive Substances 0.000 claims description 32
- 230000001070 adhesive effect Effects 0.000 claims description 32
- 238000005304 joining Methods 0.000 claims description 16
- 230000000149 penetrating effect Effects 0.000 claims description 16
- 238000002360 preparation method Methods 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 4
- 230000035515 penetration Effects 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 12
- 238000000227 grinding Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000003463 adsorbent Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
積層工程では、第1開口部が形成された第1樹脂シートと、第1開口部が投影されて重なる位置に第2開口部が形成されるとともに第3開口部が形成された第2樹脂シートと、第3開口部が投影されて重なる位置に第4開口部が形成された第3樹脂シートとが積層されて、第1面に第1凹部が形成され、第1面に対向する第2面に第2凹部が形成され、第1面と前記第2面との間には導電層が形成されていない樹脂基板が形成される。第1接合工程では、樹脂基板と第1剥離シートとが、第1面と第1導電層とが接するとともに第1凹部と第1部品とが嵌合するように接合される。第1剥離シートには、第1部品が実装されている。第2接合工程では、樹脂基板と第2剥離シートとが、第1面に対向する第2面と第2導電層とが接するとともに第2凹部と第2部品とが嵌合するように接合される。第2剥離シートには、第2部品が実装されている。熱圧着工程では、積層工程、第1接合工程及び第2接合工程の後に、第1剥離シート、樹脂基板及び第2剥離シートが熱圧着される。第1剥離工程では、第1剥離シートにおいて第1導電層から第1剥離層が剥離される。第2剥離工程では、第2剥離シートにおいて第2導電層から第2剥離層が剥離される。
この部品内蔵基板の製造方法では、第1接合工程において、樹脂基板と第1剥離シートとが、第1面と第1導電層とが接するとともに第1凹部と第1部品とが嵌合するように接合される。第1剥離工程において、第1剥離シートにおいて第1導電層から第1剥離層が剥離される。これらにより、簡易な工程で、樹脂基板に第1部品が内蔵された状態で第1導電層が樹脂基板の第1面に形成されるようにすることができる。
本発明の第1実施形態に係る部品内蔵基板の断面図を図1に示す。
部品内蔵基板1は、主として、樹脂基板30,第1導電層12,第2導電層22,第1スルーホール配線51,第2スルーホール配線52,第1部品P1,第2部品P2,第1保護膜61及び第2保護膜62を備える。
第1導電層12は、第3面12aを介してプリプレグ38に接合されている。また、第1導電層12は、第5面12bを介して第1保護膜61に接している。第1導電層12では、第1配線パターンとしてパターンが形成されている。また、第1導電層12の第3面12aには、第1部品P1が実装されている。
部品内蔵基板の製造方法を、図2〜図5に示す工程断面図及び図1を用いて説明する。
(1)
ここでは、第1接合工程S6において、樹脂基板30と第1剥離シート10とが、第1面38aと第1導電層12とが接するとともに第1凹部C1(C11,C12)と第1部品P1(P11,P12)とが嵌合するように接合される。また、第1剥離工程S8において、第1導電層12から第1剥離層11が剥離される。これらにより、簡易な工程で、樹脂基板30に第1部品P1が内蔵された状態で第1導電層12が樹脂基板30の上に形成されるようになっている。
ここでは、第2剥離工程S9において、第2導電層22から第2剥離層21が剥離される。これにより、樹脂基板30の両面(第1面38a及び第2面38b)に導電層を有する部品内蔵基板1が形成されるので、外付けの部品をさらに実装する際の自由度は向上している。
ここでは、第2接合工程S5において、樹脂基板30と第2剥離シート20とが、第2面38bと第2導電層22とが接するとともに第2凹部C2(C21,C22)と第2部品P2(P21,P22)とが嵌合するように接合される。これにより、第1導電層12だけでなく第2導電層22に部品を内蔵させることができるようになっているので、内蔵の部品を実装する際の自由度は向上している。
ここでは、配線パターン形成工程S11では、スルーホール配線形成工程S10の後に、第1導電層12がエッチングされて第1配線パターンが形成され、第2導電層22がエッチングされて第2配線パターンが形成される。これにより、第1スルーホール配線51及び第2スルーホール配線52と、第1配線パターン及び第2配線パターンとの位置合わせはそれぞれ容易に行われるので、第1スルーホール配線51や第2スルーホール配線52が接続される部分における第1配線パターンと第2配線パターンとの位置ずれを考慮したマージンを低減できる。このため、第1配線パターン及び第2配線パターンはファインピッチ化する。
(A)部品内蔵基板には、パッケージP11の代わりにチップ部品が実装されても良いし、チップ部品P12の代わりにウェハーレベルチップサイズパッケージなどのパッケージが実装されていても良いし、チップ部品P21の代わりにウェハーレベルチップサイズパッケージなどのパッケージが実装されていても良いし、チップ部品P22の代わりにウェハーレベルチップサイズパッケージなどのパッケージが実装されていても良い。
本発明の第2実施形態に係る部品内蔵基板の断面図を図11に示す。
本発明の第3実施形態に係る部品内蔵基板の断面図を図14に示す。
(A)接着剤塗布工程S213において接着剤(導電性接着剤291,絶縁性接着剤292)が塗布されるのは、第2導電層22において第1部品P1に向く部分22aである代わりに、第1部品P1において第2導電層22に向く部分であってもよいし、その両者であっても良い。また、接着剤塗布工程S213において接着剤(絶縁性接着剤293,絶縁性接着剤294)が塗布されるのは、第2部品P2において第1導電層12に向く部分(図15(c)参照)である代わりに、第1導電層12において第2部品P2に向く部分であってもよいし、その両者であっても良い。
10 第1剥離シート
11 第1剥離層
12,112 第1導電層
20 第2剥離シート
21 第2剥離層
22,122 第2導電層
30 樹脂基板
110 第1導電シート
120 第2導電シート
C1 第1凹部
C2 第2凹部
C201 第1貫通部
C202 第2貫通部
P1 第1部品
P2 第2部品
P3j 第1外付け部品
P4k 第2外付け部品
Claims (4)
- 第1導電層と、前記第1導電層の上に形成された第1剥離層とを有する第1剥離シートと、第2導電層と、前記第2導電層の上に形成された第2剥離層とを有する第2剥離シートとが準備される第1準備工程と、
前記第1導電層の上に第1部品が実装される第1実装工程と、
前記第2導電層の上に第2部品が実装される第2実装工程と、
第1開口部が形成された第1樹脂シートと、前記第1開口部が投影されて重なる位置に第2開口部が形成されるとともに第3開口部が形成された第2樹脂シートと、前記第3開口部が投影されて重なる位置に第4開口部が形成された第3樹脂シートとが積層されて、第1面に第1凹部が形成され、前記第1面に対向する第2面に第2凹部が形成され、前記第1面と前記第2面との間には導電層が形成されていない樹脂基板が形成される積層工程と、
前記樹脂基板と、前記第1部品が実装された前記第1剥離シートとが、前記第1面と前記第1導電層とが接するとともに前記第1凹部と前記第1部品とが嵌合するように接合される第1接合工程と、
前記樹脂基板と前記第2部品が実装された前記第2剥離シートとが、前記第2面と前記第2導電層とが接するとともに前記第2凹部と前記第2部品とが嵌合するように接合される第2接合工程と、
前記積層工程、前記第1接合工程及び前記第2接合工程の後に、前記第1剥離シート、前記樹脂基板及び前記第2剥離シートが熱圧着される熱圧着工程と、
前記第1剥離シートにおいて前記第1導電層から前記第1剥離層が剥離される第1剥離工程と、
前記第2剥離シートにおいて前記第2導電層から前記第2剥離層が剥離される第2剥離工程と、
を備えた、
部品内蔵基板の製造方法。 - 前記第1導電層と前記樹脂基板と前記第2導電層とが開口されてスルーホールが形成され、前記第1導電層と前記第2導電層とを電気的に接続するように導電性物質が前記スルーホールに埋められて、スルーホール配線が形成されるスルーホール配線形成工程と、
前記スルーホール配線形成工程の後に、前記第1導電層がエッチングされて第1配線パターンが形成され、前記第2導電層がエッチングされて第2配線パターンが形成される配線パターン形成工程と、
をさらに備えた、
請求項1に記載の部品内蔵基板の製造方法。 - 第1導電層と前記第1導電層の上に形成された第1剥離層とを有する第1剥離シートと、第2導電層と前記第2導電層の上に形成された第2剥離層とを有する第2剥離シートとが準備される第1準備工程と、
前記第1導電層の上に第1部品が実装される第1実装工程と、
前記第2導電層の上に第2部品が実装される第2実装工程と、
第1面から前記第1面に対向する第2面へと貫通する第1貫通部および第2貫通部が形成され、前記第1面と前記第2面との間には導電層が形成されていない樹脂基板と、前記第1部品が実装された前記第1剥離シートとが、前記第1面と前記第1導電層とが接するとともに前記第1貫通部と前記第1部品とが嵌合するように接合される第1接合工程と、
前記樹脂基板と、前記第2部品が実装された前記第2剥離シートとが、前記第2面と前記第2導電層とが接するとともに前記第2貫通部と前記第2部品とが嵌合するように接合される第2接合工程と、
第1開口部および第3開口部が形成された第1樹脂シートと、前記第1開口部および第3開口部がそれぞれ投影されて重なる位置に第2開口部および第4開口部が形成された第2樹脂シートとが積層されて、前記樹脂基板の前記第1貫通部および第2貫通部が形成される第1積層工程と、
前記第1剥離シートにおいて前記第1導電層から前記第1剥離層が剥離される第1剥離工程と、
前記第2剥離シートにおいて前記第2導電層から前記第2剥離層が剥離される第2剥離工程と、
前記第2接合工程の後であって前記第1接合工程の前に、前記第1部品において前記第2導電層に向く部分及び前記第2導電層において前記第1部品に向く部分の少なくとも一方に接着剤が塗布される接着剤塗布工程と、
を備えた、
部品内蔵基板の製造方法。 - 第1の導電層を有する第1導電シートと、第2の導電層を有する第2導電シートとが準備される第1準備工程と、
前記第1の導電層の上に第1部品が実装される第1実装工程と、
前記第2の導電層の上に第2部品が実装される第2実装工程と、
第1面から前記第1面に対向する第2面へと貫通する第1貫通部および第2貫通部が形成され、前記第1面と前記第2面との間には導電層が形成されていない樹脂基板と、前記第1部品が実装された前記第1導電シートとが、前記第1面と前記第1の導電層とが接するとともに前記第1貫通部と前記第1部品とが嵌合するように接合される第1接合工程と、
前記樹脂基板と、前記第2部品が実装された前記第2導電シートとが、前記第2面と前記第2導電層とが接するとともに前記第2貫通部と前記第2部品とが嵌合するように接合される第2接合工程と、
第1開口部および第3開口部が形成された第1樹脂シートと、前記第1開口部および第3開口部がそれぞれ投影されて重なる位置に第2開口部および第4開口部が形成された第2樹脂シートとが積層されて、前記樹脂基板の前記第1貫通部および第2貫通部が形成される第1積層工程と、
前記第2接合工程の後であって前記第1接合工程の前に、前記第1部品において前記第2の導電層に向く部分及び前記第2の導電層において前記第1部品に向く部分の少なくとも一方に接着剤が塗布される接着剤塗布工程と、
を備えた、
部品内蔵基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006055184A JP4714042B2 (ja) | 2006-03-01 | 2006-03-01 | 部品内蔵基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006055184A JP4714042B2 (ja) | 2006-03-01 | 2006-03-01 | 部品内蔵基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007234888A JP2007234888A (ja) | 2007-09-13 |
JP4714042B2 true JP4714042B2 (ja) | 2011-06-29 |
Family
ID=38555160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006055184A Expired - Fee Related JP4714042B2 (ja) | 2006-03-01 | 2006-03-01 | 部品内蔵基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4714042B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010055627A1 (de) * | 2010-12-22 | 2012-06-28 | Epcos Ag | Elektrisches Modul zur Aufnahme durch Bestückungsautomaten mittels Erzeugung eines Vakuums |
US10770439B2 (en) | 2017-02-13 | 2020-09-08 | Shindengen Electric Manufacturing Co., Ltd. | Electronic module |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001044641A (ja) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | 半導体素子内蔵配線基板およびその製造方法 |
JP2002261449A (ja) * | 2000-12-27 | 2002-09-13 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュール及びその製造方法 |
JP2002290051A (ja) * | 2001-01-19 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールとその製造方法 |
JP2003229672A (ja) * | 2001-11-30 | 2003-08-15 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2005317903A (ja) * | 2004-03-31 | 2005-11-10 | Alps Electric Co Ltd | 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60109296A (ja) * | 1983-11-17 | 1985-06-14 | 三洋電機株式会社 | 印刷配線基板の接続方法 |
JP2599424B2 (ja) * | 1987-11-30 | 1997-04-09 | 古河電気工業株式会社 | 電子回路ユニット |
JP2781019B2 (ja) * | 1989-09-06 | 1998-07-30 | 新光電気工業株式会社 | 半導体装置およびその製造方法 |
JP2547650B2 (ja) * | 1990-04-05 | 1996-10-23 | 三菱マテリアル 株式会社 | 抵抗体を内層した多層基板 |
-
2006
- 2006-03-01 JP JP2006055184A patent/JP4714042B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001044641A (ja) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | 半導体素子内蔵配線基板およびその製造方法 |
JP2002261449A (ja) * | 2000-12-27 | 2002-09-13 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュール及びその製造方法 |
JP2002290051A (ja) * | 2001-01-19 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールとその製造方法 |
JP2003229672A (ja) * | 2001-11-30 | 2003-08-15 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2005317903A (ja) * | 2004-03-31 | 2005-11-10 | Alps Electric Co Ltd | 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007234888A (ja) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8999759B2 (en) | Method for fabricating packaging structure having embedded semiconductor element | |
KR101253401B1 (ko) | 본딩용 패드의 제조 방법 | |
JP2012191204A (ja) | プリント配線板の製造方法 | |
JP2014049476A5 (ja) | ||
TW201133666A (en) | Integrated circuit packaging system with conductive pillars and method of manufacture thereof | |
JP2006222164A (ja) | 半導体装置及びその製造方法 | |
KR101696705B1 (ko) | 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지 | |
WO2014175133A1 (ja) | 半導体装置及びその製造方法 | |
JP2009141169A (ja) | 半導体装置 | |
TW201409653A (zh) | 具有內嵌元件及電磁屏障之線路板 | |
JP2015181155A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014127716A (ja) | コア基板及びその製造方法、並びに電子部品内蔵基板及びその製造方法 | |
JP2015228480A (ja) | パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法 | |
JP4714042B2 (ja) | 部品内蔵基板の製造方法 | |
US20130075144A1 (en) | Package substrate with mesh pattern and method for manufacturing the same | |
JP5886335B2 (ja) | 電子部品内蔵基板の製造方法及び電子部品内蔵基板 | |
JP2006339277A (ja) | 接続用基板及びその製造方法 | |
JP5201271B2 (ja) | 回路基板及びその製造方法 | |
JP2009117501A (ja) | Icチップ内蔵タイプの多層基板パッケージとその製造方法、並びにインバータ装置 | |
JP2865072B2 (ja) | 半導体ベアチップ実装基板 | |
WO2009122854A1 (ja) | 配線基板、その配線基板を用いた半導体装置。 | |
KR101046251B1 (ko) | 적층형 반도체 패키지 | |
JP2012099740A (ja) | スタックチップ半導体装置の製造方法、スタックチップ半導体装置の実装方法、及びスタックチップ半導体装置 | |
JP2008171895A (ja) | 半導体素子埋め込み支持基板の積層構造とその製造方法 | |
KR20150116526A (ko) | 패키지 적층 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4714042 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |