WO2010095211A1 - 部品内蔵モジュールの製造方法 - Google Patents

部品内蔵モジュールの製造方法 Download PDF

Info

Publication number
WO2010095211A1
WO2010095211A1 PCT/JP2009/052640 JP2009052640W WO2010095211A1 WO 2010095211 A1 WO2010095211 A1 WO 2010095211A1 JP 2009052640 W JP2009052640 W JP 2009052640W WO 2010095211 A1 WO2010095211 A1 WO 2010095211A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin layer
circuit component
component
built
resin
Prior art date
Application number
PCT/JP2009/052640
Other languages
English (en)
French (fr)
Inventor
靖浩 近藤
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to PCT/JP2009/052640 priority Critical patent/WO2010095211A1/ja
Publication of WO2010095211A1 publication Critical patent/WO2010095211A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15333—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Definitions

  • the present invention relates to a method for manufacturing a component built-in module.
  • the component built-in module in the present invention means a module having a component built-in layer in which a component is embedded in a resin layer, and a laminated layer of a plurality of component built-in layers or thin layers (components) This includes modules with built-in layers that are not embedded.
  • circuit components are embedded in a circuit board to produce a module, thereby reducing the mounting area of the circuit parts and reducing the size of the circuit board.
  • the component built-in module in which the circuit component is embedded in the resin layer is light and has an advantage that there are few restrictions on the built-in circuit component because it is not accompanied by high-temperature firing unlike the ceramic substrate.
  • Patent Document 1 discloses a method of reducing the overall height of a circuit board by incorporating a high-profile component across two resin layers.
  • FIG. 7 shows an example of the manufacturing method disclosed in Patent Document 1.
  • First, two printed wiring boards 50 and 51 having wiring patterns on both sides are prepared, a tall component 52 is mounted on one printed wiring board 50, and this tall component is mounted on the other printed wiring board 51.
  • An opening 53 for storing 52 is provided.
  • With the interlayer insulating layer 54 disposed between the printed wiring boards 50 and 51 the three layers are pressure-bonded, so that the tall component 52 is embedded across the upper two layers 51 and 54. .
  • An object of a preferred embodiment of the present invention is to provide a highly reliable manufacturing method of a component built-in module in which a tall component can be embedded without applying excessive pressure in manufacturing.
  • the present invention provides a step A in which a substrate on which a first wiring pattern including circuit component mounting lands is formed is formed, a first resin layer is formed on the substrate, and a second step on the first resin layer.
  • Step B for forming the wiring pattern
  • Step C for forming an opening in the first resin layer and exposing the circuit component mounting land
  • Step D for mounting a tall circuit component, and sealing the circuit component by crimping an uncured second resin layer on the first resin layer
  • a method for manufacturing a component built-in module comprising a curing step E is provided.
  • a substrate on which a first wiring pattern including circuit component mounting lands is formed is prepared, and a first resin layer is formed on the substrate.
  • the substrate may be a resin substrate such as a printed wiring board, a ceramic substrate, or a carrier (transfer plate) such as a metal plate or a resin film.
  • the method for forming the wiring pattern can be arbitrarily selected from a method for etching a copper foil, a method for plating after forming a resist pattern, a method for pattern printing, and the like.
  • a second wiring pattern is formed on the first resin layer, and an opening is formed in the first resin layer to expose the circuit component mounting land.
  • the second wiring pattern may be formed after the opening is formed.
  • the first wiring pattern is formed when the second wiring pattern is formed. Since the resin layer has a flat plate shape having no opening, the second wiring pattern can be easily and accurately formed by a conventional method (pattern formation, plating, etching, etc.).
  • a method for forming the opening for example, sandblasting or laser processing can be used.
  • a circuit component that is taller than the first resin layer is mounted on the exposed circuit component mounting land. In the mounted state, a part of the tall circuit component protrudes upward from the first resin layer.
  • the circuit component is sealed by press-bonding an uncured second resin layer on the first resin layer, and the second resin layer is cured.
  • the uncured second resin layer is pressure-bonded from above the first resin layer, the resin can easily wrap around the periphery including the upper surface of the tall circuit component. Therefore, it is possible to embed tall circuit components in the resin without applying excessive pressure to the first and second resin layers, and to prevent the resin layer from cracking and warping due to pressurization.
  • the wraparound of the resin becomes easy, the influence on other circuit components can be reduced.
  • solder paste is applied to the circuit component mounting land, and the solder paste is melted and solidified.
  • the solder layer may be remelted by heating at the stage of mounting the circuit component on the circuit component mounting land. In this case, the solder paste is once melted to form the solder layer and then remelted, so the flux in the solder layer is insufficient, but the circuit component is mounted on the circuit component mounting land with the flux attached. If mounted, good solderability can be secured.
  • the circuit component may be mounted on the circuit component mounting land and heated with the solder paste attached to the circuit component. In this case, it is not necessary to form a solder layer in advance on the circuit component mounting land.
  • a circuit component having a shorter height than the first resin layer may be embedded in the first resin layer. That is, a circuit component having a lower height than that of the resin layer can be embedded in the first resin layer.
  • a circuit component shorter than the second resin layer is mounted on the second wiring pattern
  • a short circuit component may be embedded in the second resin layer.
  • a circuit component having a lower height than that of the resin layer can be embedded in the second resin layer.
  • the low-profile circuit component is arranged in two upper and lower stages. Are arranged in parallel in the horizontal direction, so that no wasted space is generated above the low-profile circuit components, and the low-profile and high-profile circuit components can be arranged efficiently. .
  • the substrate is a transfer plate provided for transferring the first wiring pattern to the first resin layer, and a circuit component is formed by pressure bonding an uncured second resin layer on the first resin layer.
  • the transfer plate may be peeled off from the first resin layer after the step of sealing and curing the second resin layer. In this case, since the first resin layer is reinforced by the transfer plate, deformation when the second resin layer is pressure-bonded can be prevented.
  • the opening is formed in the first resin layer formed on the substrate, the circuit component mounting land is exposed, and then the circuit component mounting is performed. Since the circuit component that is taller than the first resin layer is mounted on the land, and then the uncured second resin layer is crimped onto the first resin layer to seal the circuit component.
  • the resin can easily wrap around the periphery including the upper surface of the tall circuit component. Therefore, it is possible to embed a tall circuit component across two resin layers without applying excessive pressure, and to prevent the occurrence of cracking and warping of the resin layer due to pressurization. Since the resin can be easily wrapped around, the influence on other circuit components can be reduced. As a result, a highly reliable component built-in module can be manufactured.
  • FIG. 4 is a process diagram showing the second half of the manufacturing process of the component built-in module shown in FIG. 1.
  • 2nd Example of the component built-in module concerning this invention.
  • FIG. 5 is a process diagram illustrating a second half of a manufacturing process of the component built-in module illustrated in FIG. 4.
  • FIG. 4 shows the structure of an example of the conventional component built-in module.
  • FIG. 1 shows the structure of a first embodiment of a component built-in module according to the present invention.
  • the component built-in module A of this embodiment is composed of two upper and lower resin layers 10 and 20 made of the same resin material.
  • the lower first resin layer 10 is made of a thermosetting resin such as an epoxy resin or a phenol resin, and a first wiring pattern including mounting lands 11a, 11b, 11c and a via land 11d is formed on the bottom surface thereof. .
  • a circuit component 12 having a small number of terminals such as a chip component is mounted on the mounting land 11a by soldering or the like, and a multi-terminal circuit component 13 such as an integrated circuit is mounted on the mounting land 11b via bumps 13a. Yes.
  • These circuit components 12 and 13 are components shorter than the thickness of the first resin layer 10 (hereinafter referred to as low-profile components), and are embedded in the first resin layer 10.
  • a circuit component (hereinafter referred to as a high-profile component) 14 having a height higher than the thickness of the first resin layer 10 is mounted on the mounting land 11c by soldering. It is accommodated in the opening 15, and a part thereof protrudes from the opening 15. The height of the high-profile component 14 is lower than the sum of the thicknesses of the first resin layer 10 and the second resin layer 20.
  • the via land 11d is connected to the bottom of the via 16 that penetrates the first resin layer 10 in the thickness direction.
  • a via hole having a via land 11d as a bottom surface is formed in the first resin layer 10, and a conductive material such as a conductive paste is filled therein.
  • a conductive film may be formed by filling a resin in the conductive film.
  • a second wiring pattern including mounting lands 21a, 21b and via lands 21c is formed on the bottom surface of the upper second resin layer 20, that is, at the interface with the first resin layer 10.
  • a circuit component 22 having a small number of terminals such as a chip component is mounted on the mounting land 21a by soldering or the like, and a multi-terminal circuit component 23 such as an integrated circuit is mounted on the mounting land 21b via bumps 23a. Yes.
  • the circuit components 22 and 23 are components shorter than the thickness of the second resin layer 20 (hereinafter referred to as low-profile components), and are embedded in the second resin layer 20.
  • the via land 21 c is connected to the upper surface of the via 16 formed in the first resin layer 10.
  • the second resin layer 20 covers the periphery including the upper surface of the tall component 14, and the tall component 14 is built across the two resin layers 10 and 20.
  • the low-profile parts 12, 13, 22, and 23 are embedded in the resin layers 10 and 20 laminated in the upper and lower layers, respectively, and the high-profile part 14 straddles the two resin layers 10 and 20.
  • the low-profile parts 12, 13, 22, 23 and the high-profile parts 14 are arranged in parallel in the horizontal direction. Therefore, the high-profile component 14 and the low-profile components 12, 13, 22, and 23 can be efficiently arranged without creating a useless space, and the component built-in module A having a high mounting density and a small thickness can be configured.
  • a transfer plate 30 made of a SUS plate or the like is prepared, and first wiring patterns 11a, 11b, 11c, and 11d made of copper foil are formed thereon.
  • the low-profile component 12 is mounted on the mounting lands 11a, and the mounting lands 11b are mounted.
  • the low-profile component 13 is mounted on the bump 13a.
  • Nothing is mounted on the mounting land 11c.
  • solder layer 31a is formed by melting and solidifying.
  • the uncured first resin layer 10 is stacked on the transfer plate 30 and thermocompression bonded.
  • the uncured state refers to a semi-cured (for example, B stage) state or a softer state.
  • the softened resin enters the gap between the low-profile parts 12 and 13 and the transfer plate 30, and the low-profile parts 12 and 13 are embedded in the first resin layer 10. .
  • a vacuum press is performed at the time of pressure bonding, bubbles and cavities can be prevented from being generated inside the resin layer 10 and the resin can be filled more easily.
  • the resin layer 10 is cured.
  • the temperature at this time is preferably about 150 ° C. to 250 ° C.
  • the pressure is preferably about 0.5 MPa to 4.0 MPa, for example, and is set to a temperature at which the solder does not remelt.
  • via holes are processed in the cured first resin layer 10 with a laser or the like, and a conductive paste is filled and cured therein to form vias 16. .
  • second wiring patterns 21 a, 21 b, 21 c are formed on the upper surface of the first resin layer 10.
  • various methods such as a method of printing a conductive paste, a method of etching after plating, and a method of plating after forming a resist are used.
  • the second wiring patterns 21a to 21c are not formed above the mounting land 11c for mounting the high-profile component 14.
  • a transfer plate on which the second wiring patterns 21 a to 21 c are formed in advance is arranged on the back side of the first resin layer 10. After the pressure bonding and curing, the transfer plate may be peeled off. In that case, the upper surfaces of the second wiring patterns 21 a to 21 c are flush with the upper surface of the first resin layer 10.
  • a metal mask 32 having a hole 32a is disposed on the first resin layer 10 at a position where the opening 15 is to be formed, and sandblasting is performed.
  • the opening 15 is formed in the first resin layer 10 by sandblasting, and the mounting land 11c is exposed on the bottom surface. Note that a melted and solidified solder layer 31a is formed on the mounting land 11c, and the solder layer 31a is not removed by sandblasting.
  • the solder paste 31 is applied to the mounting land 21a, the low-profile component 22 is mounted thereon, and the low-profile component 23 is mounted on the mounting land 21b via the bump 23a.
  • the flux 33 is transferred to the electrode 14 a of the high-profile component 14, and the high-profile component 14 is mounted on the solder layer 31 a exposed on the bottom surface of the opening 15.
  • the low-profile part 22 and the high-profile part 14 are not yet joined.
  • the flux is supplied onto the solder layer 31a exposed on the bottom surface of the opening 15 by dispensing or the like, it is not necessary to transfer the flux to the high-profile component 14.
  • an uncured (for example, B stage) second resin layer 20 is stacked on the first resin layer 10 and thermocompression bonded. Due to the thermocompression bonding, the softened resin of the second resin layer 20 wraps around the low-profile parts 22 and 23 and simultaneously wraps around the high-profile part 14. Therefore, the low-profile parts 22 and 23 are embedded in the second resin layer 20, and the high-profile parts 14 are embedded across the two resin layers 10 and 20.
  • the pressure bonding and curing conditions of the second resin layer 20 may be the same as those of the first resin layer 10, and the resin easily wraps around the upper surface of the high-profile part 14 without applying excessive pressure.
  • FIG. 3I shows a state in which cavities remain inside the opening 15, that is, the outer periphery and bottom surface of the high-profile part 14, but the temperature at which the uncured second resin layer 20 is pressure-bonded By adjusting the pressure or the like, it is possible to control the fluidity of the second resin layer 20 and completely fill the cavity with the second resin layer 20.
  • a resin layer may be further laminated on the second resin layer 20 to be multilayered.
  • a wiring pattern may be formed on the upper surface of the second resin layer 20, and an uncured resin layer may be sequentially laminated thereon.
  • the wiring pattern on the upper surface of the second resin layer 20 may be formed after the second resin layer 20 is cured, or the uncured second resin layer 20 may be formed on the first resin layer 10.
  • the wiring pattern may be transferred by placing a transfer plate on which a wiring pattern is previously formed with copper foil or the like on the second resin layer 20 and simultaneously pressing. It is also possible to laminate another resin layer under the first resin layer 10.
  • FIG. 4 shows the structure of a second embodiment of the component built-in module according to the present invention.
  • the component built-in module B of this embodiment is obtained by laminating two resin layers 10 and 20 on a core substrate 40. Portions corresponding to those of the first embodiment are denoted by the same reference numerals, and redundant description is omitted.
  • the core substrate 40 is made of, for example, a printed wiring board, and a first wiring pattern including the mounting lands 11a to 11c and the via lands 11d is formed on the upper surface thereof. Also, wiring patterns 41a to 41c are formed. The upper wiring patterns 11a to 11c and the lower wiring patterns 41a to 41c are connected via vias 42a to 42c.
  • the core substrate 40 may be a ceramic substrate or a multilayer substrate.
  • FIG. 5 and 6 show an example of a method for manufacturing the component built-in module B.
  • FIG. Portions common to FIGS. 2 and 3 are denoted by the same reference numerals, and redundant description is omitted.
  • the core substrate 40 is prepared.
  • the core substrate 40 may use an existing printed wiring board, or may be one in which a wiring pattern made of copper foil is attached from above and below with an uncured resin board in between.
  • the solder paste 31 is applied on the mounting land 11a, the low-profile component 12 is mounted on the mounting land 11a, and the low-profile component 13 and the bump 13a are mounted on the mounting land 11b. To implement through. The solder paste 31 is not applied on the mounting land 11c.
  • the uncured first resin layer 10 is stacked on the core substrate 40 and thermocompression bonded, and the low-profile parts 12 and 13 are placed in the first resin layer 10. Buried in Thereafter, the resin layer 10 is cured.
  • vias 16 are formed in the cured first resin layer 10, and mounting lands 21 a and 21 b and via lands 21 c are formed on the upper surface of the first resin layer 10. Form.
  • a laser beam is irradiated to a portion corresponding to the mounting land 11 c of the first resin layer 10 to form an opening 15.
  • the laser hits and reflects the mounting land 11c made of copper foil, the mounting land 11c is not damaged.
  • the opening 15 the mounting land 11 c is exposed.
  • a laser is used also when processing the via hole 16, it becomes possible to share the process with the laser processing for forming the opening 15. In that case, the via hole 16 and the opening 15 may be laser processed simultaneously at the stage of FIG.
  • the solder paste 31 is applied to the mounting land 21a, the low-profile component 22 is mounted thereon, and the low-profile component 23 is mounted on the mounting land 21b via the bumps 23a.
  • a solder precoat 43 is formed on the electrode 14 a on the bottom surface of the high-profile component 14, and a flux 44 is transferred onto the solder precoat 43, and the high-profile component 14 is exposed on the bottom surface of the opening 15. 11c.
  • the low-profile part 12 and the high-profile part 14 are not yet joined.
  • a solder paste may be applied to the high-profile component 14. In this case, since flux is contained in the solder paste, it is not necessary to apply the flux 44 separately.
  • solder paste 31 on the mounting land 21a is melted to mount the low-profile component 22, and at the same time, the solder precoat 43 is melted to increase the high-profile component. 14 is mounted on the mounting land 11c.
  • an uncured (for example, B stage) second resin layer 20 is stacked on the first resin layer 10 and pressure bonded.
  • the softened resin of the second resin layer 20 wraps around the low-profile parts 22 and 23 and at the same time, wraps around the periphery of the high-profile part 14. Therefore, the low-profile parts 22 and 23 are embedded in the second resin layer 20, and the high-profile parts 14 are embedded across the two resin layers 10 and 20.
  • FIG. 6 (i) shows a state in which cavities remain on the outer periphery and bottom surface of the high-profile part 14, the cavities can be completely filled with the second resin layer 20. Thereafter, the second resin layer 20 is cured to complete the component built-in module B.
  • the low-profile components embedded in the first resin layer 10 and the second resin layer 20 include the circuit components 12 and 22 that are solder-mounted and the circuit components 13 and 23 that are bump-connected. Although used, only one of these types may be used. It goes without saying that the circuit components 13 and 23 may be mounted using other bonding members such as solder balls in addition to the bumps. Furthermore, although the example which solder-mounts the high-profile component 14 to the mounting land 11c was shown, you may mount using a bump and may mount using a conductive adhesive and a solder ball.
  • the low-profile parts 12, 13, 22, and 23 are embedded in the first and second resin layers 10 and 20, respectively, but one low-profile part may be omitted.
  • the first resin layer 10 is thicker than the second resin layer 20
  • a low-profile component is embedded only in the first resin layer 10
  • a low-profile component is embedded in the second resin layer 20. It does not have to be.
  • A, B Component built-in module 10 First resin layers 11a to 11c Mounting land (first wiring pattern) 12, 13 Low profile parts (short circuit parts) 14 Tall parts (tall circuit parts) 15 Opening 16 Via 20 Second Resin Layer 21a, 21b Mounting Land (Second Wiring Pattern) 22, 23 Low profile parts (short circuit parts) 30 Transfer board (substrate) 40 Core substrate (substrate)

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】製造にあたって過大な圧力を掛けずに高背な部品を埋設でき、信頼性の高い部品内蔵モジュールの製造方法を提供する。 【解決手段】実装ランド１１ｃを含む第１配線パターンが形成された基板３０の上に第１の樹脂層１０を形成し、第１の樹脂層上に第２配線パターン２１ａ～２１ｃを形成し、第１の樹脂層に開口部１５を形成し、実装ランド１１ｃを露出させる。この露出した実装ランドに第１の樹脂層１０よりも背の高い回路部品１４を実装し、第１の樹脂層上に未硬化の第２の樹脂層２０を圧着することにより回路部品１４を封止し、第２の樹脂層２０を硬化させる。このように回路部品１４の上から未硬化樹脂２０を圧着するため、樹脂の回り込みが容易になり、回路部品１４を２層の樹脂層１０，２０に跨がって無理なく埋設できる。

Description

部品内蔵モジュールの製造方法
　本発明は、部品内蔵モジュールの製造方法に関するものである。本発明における部品内蔵モジュールとは、樹脂層に部品が埋設されている部品内蔵層を有するモジュールを意味し、複数の部品内蔵層を積層したものや、部品内蔵層の上下面に薄層（部品が埋設されていない層）がビルトアップされているモジュールも含む。
　近年、電子機器の小型化に伴い、チップ部品や集積回路等の回路部品を実装するための回路基板の小型化が求められている。これを受けて、回路基板内部に回路部品を埋設してモジュールを作製することにより、回路部品の実装面積を削減し、回路基板の小型化を図ることが行われている。中でも、樹脂層の内部に回路部品が埋設された部品内蔵モジュールは、軽量であり、かつセラミック基板のように高温焼成を伴わないため、内蔵する回路部品に制約が少ないという利点がある。
　樹脂層の内部に埋設される回路部品の中には、高さの異なる様々な種類の部品がある。低背部品と高背部品とを同じ樹脂層の中に混在させて埋設する場合、最も高背な部品に樹脂層の厚みを合わせる必要があるため、低背部品の上部に無駄がスペースが発生し、回路基板の高密度化や低背化を損なうという問題がある。
　特許文献１では、２層の樹脂層に跨がって高背部品を内蔵させることにより、回路基板全体を低背化する方法が開示されている。図７は特許文献１に示された製造方法の例を示す。まず、両面に配線パターンを有する２枚のプリント配線板５０，５１を用意し、一方のプリント配線板５０に高背な部品５２を実装し、他方のプリント配線板５１にはこの高背な部品５２を収納する開口部５３を設けておく。これらプリント配線板５０，５１の間に層間絶縁層５４を配置した状態で、３層を圧着することにより、高背な部品５２が上部２層５１，５４に跨がった状態で埋設される。
　ところが、上述のような方法で部品内蔵多層プリント配線板を得る場合、以下のような問題がある。すなわち、３層を圧着する際、高背な部品５２の上面にまで層間絶縁層５４を構成する樹脂を回り込ませる必要があるため、各プリント配線板５０，５１に対して相当に大きな圧力を加えなければならない。この圧力によってプリント配線板５０，５１に割れや反りが生じる可能性がある。また、高背な部品５２の上面に層間絶縁層５４を確実に回り込ませるために、層間絶縁層５４を大きく流動させる必要があるので、上側のプリント配線板５１に実装された低背な部品５５にも悪影響を与える可能性がある。その結果、部品内蔵多層プリント配線板の信頼性を損なうという問題がある。
特開２００５－１４２１７８号公報
　本発明の好ましい実施形態の目的は、製造にあたって過大な圧力を掛けずに高背な部品を埋設でき、信頼性の高い部品内蔵モジュールの製造方法を提供することにある。
　本発明は、回路部品実装ランドを含む第１の配線パターンが形成された基板を用意し、該基板上に第１の樹脂層を形成する工程Ａと、前記第１の樹脂層上に第２の配線パターンを形成する工程Ｂと、前記第１の樹脂層に開口部を形成し、前記回路部品実装ランドを露出させる工程Ｃと、露出した前記回路部品実装ランドに前記第１の樹脂層よりも背の高い回路部品を実装する工程Ｄと、前記第１の樹脂層上に未硬化状態の第２の樹脂層を圧着することにより前記回路部品を封止し、前記第２の樹脂層を硬化させる工程Ｅと、を備える部品内蔵モジュールの製造方法を提供する。
　ここで、本発明にかかる部品内蔵モジュールの製造方法について説明する。まず回路部品実装ランドを含む第１の配線パターンが形成された基板を用意し、この基板上に第１の樹脂層を形成する。基板としては、プリント配線板のような樹脂基板であってもよいし、セラミック基板であってもよく、さらには金属板又は樹脂フィルムのようなキャリア（転写板）であってもよい。配線パターンの形成方法も、銅箔をエッチングする方法や、レジストパターンを形成した後でめっきする方法、パターン印刷する方法など、任意に選択できる。
　次に、第１の樹脂層上に第２の配線パターンを形成するとともに、第１の樹脂層に開口部を形成し、回路部品実装ランドを露出させる。開口部を形成した後で第２の配線パターンを形成してもよいが、開口部を形成する前に第２の配線パターンを形成する場合には、第２の配線パターン形成時の第１の樹脂層が開口部を持たない平板状であるから、従来の方法（パターン形成、めっき、エッチング等）により容易かつ精度よく第２の配線パターンを形成できる。開口部の形成方法としては、例えばサンドブラストやレーザー加工などを用いることができる。
　次に、露出した回路部品実装ランドに第１の樹脂層よりも背の高い回路部品を実装する。実装した状態では、背の高い回路部品の一部が第１の樹脂層より上方に突出している。次に、第１の樹脂層上に未硬化状態の第２の樹脂層を圧着することにより回路部品を封止し、第２の樹脂層を硬化させる。このとき、未硬化の第２の樹脂層は第１の樹脂層の上から圧着されるので、背の高い回路部品の上面を含む周囲に樹脂が容易に回り込むことができる。そのため、第１，第２の樹脂層に過大な圧力を加えずに背の高い回路部品を樹脂内に埋設することができ、加圧に起因する樹脂層の割れや反りの発生を未然に防止できるとともに、樹脂の回り込みが容易になることから、他の回路部品への影響も少なくできる。
　背の高い回路部品を回路部品実装ランドに実装する方法として、例えば基板上に第１の樹脂層を形成する前に、回路部品実装ランドにはんだペーストを塗布し、このはんだペーストを溶融固化させてはんだ層を形成しておき、第１の樹脂層を形成した後、回路部品実装ランド上に回路部品を搭載する段階で、加熱してはんだ層を再溶融させるようにしてもよい。この場合には、はんだペーストを一旦溶融させてはんだ層を形成した後、再溶融させるため、はんだ層内のフラックスが不足するが、回路部品にフラックスを付着させた状態で回路部品実装ランド上に搭載すれば、良好なはんだ付け性を確保できる。また、上述のようなはんだ層を形成する方法に代えて、回路部品にはんだペーストを付着させた状態で、この回路部品を回路部品実装ランドに搭載し、加熱してもよい。この場合には、回路部品実装ランド上に事前にはんだ層を形成しておく必要はない。
　基板上に第１の樹脂層を形成する前に、第１の配線パターンに第１の樹脂層よりも背の低い回路部品を実装し、基板上に第１の樹脂層を形成する際に、第１の樹脂層よりも背の低い回路部品を第１の樹脂層に埋設してもよい。すなわち、第１の樹脂層内に、その樹脂層より低背の回路部品を埋設することができる。
　回路部品実装ランドに第１の樹脂層よりも背の高い回路部品を実装する際、第２の配線パターンに第２の樹脂層よりも背の低い回路部品を実装し、第２の樹脂層よりも背の低い回路部品を第２の樹脂層に埋設してもよい。この場合には、第２の樹脂層内に、その樹脂層より低背の回路部品を埋設することができる。特に、第１，第２の樹脂層内にそれぞれ低背の回路部品を埋設した場合には、低背の回路部品が上下二段に配置され、これら低背な回路部品と高背な回路部品とが横方向に並列配置されることになり、低背の回路部品の上部に無駄なスペースが発生せず、低背な回路部品と高背な回路部品とをスペース効率よく配置することができる。
　基板は第１の配線パターンを第１の樹脂層に転写するために設けられた転写板であって、第１の樹脂層上に未硬化状態の第２の樹脂層を圧着することにより回路部品を封止し、第２の樹脂層を硬化させる工程の後に、転写板を第１の樹脂層から剥離するようにしてもよい。この場合には、転写板によって第１の樹脂層が補強されているので、第２の樹脂層を圧着する際の変形を防止できる。
発明の好ましい実施形態の効果
　以上のように、本発明に係る部品内蔵モジュールの製造方法によれば、基板上に形成した第１の樹脂層に開口部を形成し、回路部品実装ランドを露出させた後、その回路部品実装ランドに第１の樹脂層よりも背の高い回路部品を実装し、その後で第１の樹脂層上に未硬化状態の第２の樹脂層を圧着して回路部品を封止するようにしたので、背の高い回路部品の上面を含む周囲に樹脂が容易に回り込むことができる。そのため、過大な圧力を加えずに背の高い回路部品を２層の樹脂層に跨がって埋設することができ、加圧に起因する樹脂層の割れや反りの発生を未然に防止できるとともに、樹脂の回り込みが容易になることから、他の回路部品への影響も少なくできる。その結果、信頼性の高い部品内蔵モジュールを製造できる。
本発明にかかる部品内蔵モジュールの第１実施例の断面図である。 図１に示す部品内蔵モジュールの製造工程の前半を示す工程図である。 図１に示す部品内蔵モジュールの製造工程の後半を示す工程図である。 本発明にかかる部品内蔵モジュールの第２実施例の断面図である。 図４に示す部品内蔵モジュールの製造工程の前半を示す工程図である。 図４に示す部品内蔵モジュールの製造工程の後半を示す工程図である。 従来の部品内蔵モジュールの一例の構造を示す断面図である。
発明を実施するための形態
　以下に、本発明の好ましい実施の形態を、実施例を参照して説明する。
　図１は本発明にかかる部品内蔵モジュールの第１実施例の構造を示す。本実施例の部品内蔵モジュールＡは、同じ樹脂材料よりなる上下２層の樹脂層１０，２０で構成されている。
　下側の第１の樹脂層１０は、エポキシ樹脂、フェノール樹脂などの熱硬化性樹脂よりなり、その底面に実装ランド１１ａ，１１ｂ，１１ｃとビアランド１１ｄとを含む第１配線パターンが形成されている。実装ランド１１ａにはチップ部品のような端子数の少ない回路部品１２がはんだ付けなどによって実装され、実装ランド１１ｂには集積回路のような多端子の回路部品１３がバンプ１３ａを介して実装されている。これら回路部品１２，１３は第１の樹脂層１０の厚みより背の低い部品（以下、低背部品と呼ぶ）であり、第１の樹脂層１０の中に埋設されている。実装ランド１１ｃには、第１の樹脂層１０の厚みより背が高い回路部品（以下、高背部品と呼ぶ）１４がはんだ付けにより実装され、この高背部品１４は第１の樹脂層１０の開口部１５内に収容され、その一部が開口部１５から突出している。なお、高背部品１４の高さは第１の樹脂層１０と第２の樹脂層２０との厚みの和より低い。ビアランド１１ｄには、第１の樹脂層１０を厚み方向に貫通するビア１６の底部が接続されている。この実施例のビア１６は、第１の樹脂層１０にビアランド１１ｄを底面とするビアホールを形成し、その中に導電性ペーストなどの導電材を充填したものであるが、ビアホールの内面にめっき等によって導電膜を形成し、その中に樹脂を充填したものでもよい。
　上側の第２の樹脂層２０の底面、つまり第１の樹脂層１０との界面には、実装ランド２１ａ，２１ｂとビアランド２１ｃとを含む第２配線パターンが形成されている。実装ランド２１ａにはチップ部品のような端子数の少ない回路部品２２がはんだ付けなどによって実装され、実装ランド２１ｂには集積回路のような多端子の回路部品２３がバンプ２３ａを介して実装されている。回路部品２２，２３は第２の樹脂層２０の厚みより背の低い部品（以下、低背部品と呼ぶ）であり、第２の樹脂層２０の中に埋設されている。ビアランド２１ｃは第１の樹脂層１０に形成されたビア１６の上面に接続されている。第２の樹脂層２０は、高背部品１４の上面を含む周囲を覆っており、高背部品１４は２層の樹脂層１０，２０に跨がって内蔵されている。
　このように、上下２層に積層された樹脂層１０，２０にそれぞれ低背部品１２，１３、２２，２３が埋設されると共に、高背部品１４が２層の樹脂層１０，２０に跨がって埋設されており、低背部品１２，１３、２２，２３と高背部品１４とが横方向に並列配置されている。そのため、高背部品１４と低背部品１２，１３、２２，２３とを無駄なスペースを生じさせずに効率よく配置でき、実装密度の高く、厚みの薄い部品内蔵モジュールＡを構成できる。
　ここで、前記構成よりなる部品内蔵モジュールＡの製造方法の一例を、図２，図３を参照して説明する。ここでは、子基板状態における部品内蔵モジュールＡの製造方法について説明するが、実際には集合基板状態で製造され、その後で子基板に分割される。
　まず図２の（ａ）に示すように、ＳＵＳ板などからなる転写板３０を準備し、その上に銅箔よりなる第１配線パターン１１ａ，１１ｂ，１１ｃ，１１ｄを形成する。
　次に、図２の（ｂ）に示すように、実装ランド１１ａ，１１ｃ上にはんだペースト３１をスクリーン印刷などによって塗布した後、実装ランド１１ａ上に低背部品１２を搭載すると共に、実装ランド１１ｂに低背部品１３をバンプ１３ａを介して実装する。実装ランド１１ｃ上には何も搭載しない。
　次に、図２の（ｃ）に示すように、リフローを実施し、実装ランド１１ａ上のはんだペースト３１を溶融させて低背部品１２をはんだ付けするとともに、実装ランド１１ｃ上のはんだペースト３１を溶融固化させ、はんだ層３１ａを形成する。
　次に、図２の（ｄ）に示すように、転写板３０上に未硬化の第１の樹脂層１０を重ねて熱圧着する。未硬化状態とは、半硬化（例えばＢステージ）状態あるいはそれより柔らかい状態のことをいう。第１の樹脂層１０を熱圧着すると、軟化した樹脂が低背部品１２，１３と転写板３０との隙間に入り込み、低背部品１２，１３は第１の樹脂層１０の中に埋設される。なお、圧着の際に真空プレスを行うと、樹脂層１０内部に気泡や空洞が生じるのを防止でき、樹脂の充填がより容易となる。その後、樹脂層１０を硬化させる。このときの温度は例えば１５０℃～２５０℃程度、圧力は例えば０．５ＭＰａ～４．０ＭＰａ程度がよく、はんだが再溶融しない温度に設定される。
　次に、図２の（ｅ）に示すように、硬化した第１の樹脂層１０に対してビアホールをレーザー等によって加工し、その中に導電性ペーストを充填、硬化させてビア１６を形成する。そして、第１の樹脂層１０の上面に第２配線パターン２１ａ，２１ｂ，２１ｃを形成する。このパターン形成は、導電性ペーストをパターン印刷する方法や、めっき後、エッチングする方法、レジストを形成した上でめっきする方法など、種々の方法が用いられる。第２配線パターン２１ａ～２１ｃは、高背部品１４を実装するための実装ランド１１ｃの上方には形成しない。なお、未硬化の第１の樹脂層１０を転写板３０に圧着する際に、第１の樹脂層１０の背面側に予め第２配線パターン２１ａ～２１ｃを形成した転写板を配置して、同時に圧着・硬化させた後で、その転写板を剥離してもよい。その場合には、第２配線パターン２１ａ～２１ｃの上面は第１の樹脂層１０の上面と面一となる。
　次に、図３の（ｆ）に示すように、第１の樹脂層１０の上に、開口部１５を形成すべき箇所に穴３２ａを有するメタルマスク３２を配置し、サンドブラスト加工を実施する。サンドブラストによって第１の樹脂層１０に開口部１５が形成され、その底面に実装ランド１１ｃが露出する。なお、実装ランド１１ｃ上には、溶融固化したはんだ層３１ａが形成されており、そのはんだ層３１ａはサンドブラストによっては除去されない。
　次に、図３の（ｇ）に示すように、実装ランド２１ａにはんだペースト３１を塗布しその上に低背部品２２を搭載し、実装ランド２１ｂに低背部品２３をバンプ２３ａを介して実装する。また、高背部品１４の電極１４ａにフラックス３３を転写し、高背部品１４を開口部１５の底面に露出したはんだ層３１ａ上に搭載する。この時点では、低背部品２２および高背部品１４はまだ接合されていない。なお、開口部１５の底面に露出したはんだ層３１ａ上にフラックスをディスペンス等によって供給した場合には、高背部品１４にフラックスを転写する必要はない。
　次に、図３の（ｈ）に示すように、リフローを実施し、実装ランド２１ａ上のはんだペーストを溶融させて低背部品２２を実装すると同時に、はんだ層３１ａを再溶融させて高背部品１４を実装ランド１１ｃに実装する。このとき、実装ランド１１ｃ上のはんだ層３１ａは一旦溶融固化したものであるため、フラックスが不足しているが、高背部品１４に付与されたフラックスによって接合強度が増し、良好な実装が行われる。
　最後に、図３の（ｉ）に示すように、未硬化（例えばＢステージ）の第２の樹脂層２０を第１の樹脂層１０の上に重ねて熱圧着する。熱圧着により、第２の樹脂層２０の軟化した樹脂が低背部品２２，２３の周囲に回りこむと同時に、高背部品１４の周囲にも回り込む。そのため、低背部品２２，２３は第２の樹脂層２０の中に埋設されると共に、高背部品１４は２層の樹脂層１０，２０に跨がって埋設される。第２の樹脂層２０の圧着、硬化条件は第１の樹脂層１０と同程度でよく、過大な圧力を掛けなくても樹脂が高背部品１４の上面を含む周囲に容易に回り込むので、第１の樹脂層１０の割れや変形を防止でき、かつ低背部品２２，２３への影響も小さくできる。その後、第２の樹脂層２０を硬化させ、転写板３０を第１の樹脂層１０から剥離することにより、部品内蔵モジュールＡが完成する。図３の（ｉ）では開口部１５の内側、つまり高背部品１４の外周や底面に空洞が残っている状態を示したが、未硬化の第２の樹脂層２０を圧着する際の温度や圧力等を調整することにより、第２の樹脂層２０の流動性を制御し、空洞を第２の樹脂層２０で完全に埋めることも可能である。
　図２，図３では、２層の樹脂層１０，２０を持つ部品内蔵モジュールＡの製造工程について説明したが、第２の樹脂層２０の上にさらに樹脂層を積層して多層化することも可能である。その場合には、第２の樹脂層２０の上面に配線パターンを形成しておき、その上に未硬化の樹脂層を順次積層していけばよい。その場合、第２の樹脂層２０の上面の配線パターンは、第２の樹脂層２０の硬化後に形成してもよいし、未硬化の第２の樹脂層２０を第１の樹脂層１０の上に重ねて圧着する際、第２の樹脂層２０の上側に予め銅箔などによって配線パターンを形成した転写板を配置し、同時に圧着することで、配線パターンを転写してもよい。なお、第１の樹脂層１０の下に別の樹脂層を積層することも可能である。
　図４は本発明に係る部品内蔵モジュールの第２実施例の構造を示す。この実施例の部品内蔵モジュールＢは、コア基板４０の上に２層の樹脂層１０，２０を積層したものである。第１実施例との対応部分には同一符号を付して重複説明を省略する。
　第２実施例の部品内蔵モジュールＢでは、コア基板４０は例えばプリント配線板で構成され、その上面に実装ランド１１ａ～１１ｃとビアランド１１ｄとを含む第１配線パターンが形成され、コア基板４０の下面にも配線パターン４１ａ～４１ｃが形成されている。上面の配線パターン１１ａ～１１ｃと下面の配線パターン４１ａ～４１ｃとがビア４２ａ～４２ｃを介して接続されている。なお、コア基板４０はセラミック基板でもよく、また多層基板であってもよい。
　図５，図６は部品内蔵モジュールＢの製造方法の一例を示す。図２，図３と共通する部分には同一符号を付して重複説明を省略する。図５の（ａ）では、コア基板４０を準備する。このコア基板４０は既存のプリント配線板を使用してもよいし、未硬化の樹脂板を間にして上下から銅箔よりなる配線パターンを貼り付けたものでもよい。
　次に、図５の（ｂ）のように実装ランド１１ａ上にはんだペースト３１を塗布し、実装ランド１１ａ上に低背部品１２を搭載すると共に、実装ランド１１ｂに低背部品１３をバンプ１３ａを介して実装する。実装ランド１１ｃ上にははんだペースト３１を塗布しない。
　次に、図５の（ｃ）に示すように、リフローを実施し、実装ランド１１ａ上のはんだペースト３１を溶融させて低背部品１２をはんだ付けする。
　次に、図５の（ｄ）に示すように、コア基板４０上に未硬化の第１の樹脂層１０を重ねて熱圧着し、低背部品１２，１３を第１の樹脂層１０の中に埋設する。その後、樹脂層１０を硬化させる。
　次に、図５の（ｅ）に示すように、硬化した第１の樹脂層１０に対してビア１６を形成すると共に、第１の樹脂層１０の上面に実装ランド２１ａ，２１ｂ及びビアランド２１ｃを形成する。
　次に、図６の（ｆ）に示すように、第１の樹脂層１０の実装ランド１１ｃと対応する箇所にレーザーを照射し、開口部１５を形成する。このとき、レーザーは銅箔よりなる実装ランド１１ｃに当たって反射するので、実装ランド１１ｃを損傷することがない。開口部１５を形成することにより、実装ランド１１ｃが露出する。なお、ビアホール１６を加工する場合にもレーザーを使用するので、開口部１５を形成するためのレーザー加工と工程の共用化が可能となる。その場合には、図５の（ｄ）の段階でビアホール１６と開口部１５とを同時にレーザー加工すればよい。
　次に、図６の（ｇ）に示すように、実装ランド２１ａにはんだペースト３１を塗布しその上に低背部品２２を搭載し、実装ランド２１ｂに低背部品２３をバンプ２３ａを介して実装する。また、高背部品１４の底面の電極１４ａにはんだプリコート４３を形成するとともに、そのはんだプリコート４３上にフラックス４４を転写しておき、この高背部品１４を開口部１５の底面に露出した実装ランド１１ｃ上に搭載する。この時点では、低背部品１２および高背部品１４はまだ接合されていない。なお、はんだプリコート４３に代えて、高背部品１４にはんだペーストを塗布してもよい。この場合には、はんだペーストにフラックスが含まれているので、別途フラックス４４を付与する必要はない。
　次に、図６の（ｈ）に示すように、リフローを実施し、実装ランド２１ａ上のはんだペースト３１を溶融させて低背部品２２を実装すると同時に、はんだプリコート４３を溶融させて高背部品１４を実装ランド１１ｃに実装する。
　最後に、図６の（ｉ）に示すように、未硬化（例えばＢステージ）の第２の樹脂層２０を第１の樹脂層１０の上に重ねて圧着する。圧着時に加熱することで、第２の樹脂層２０の軟化した樹脂が低背部品２２，２３の周囲に回りこむと同時に、高背部品１４の上面を含む周囲に回り込む。そのため、低背部品２２，２３は第２の樹脂層２０の中に埋設されると共に、高背部品１４は２層の樹脂層１０，２０に跨がって埋設される。図６の（ｉ）では高背部品１４の外周や底面に空洞が残っている状態を示したが、空洞を第２の樹脂層２０で完全に埋めることも可能である。その後、第２の樹脂層２０を硬化させることにより、部品内蔵モジュールＢが完成する。
　本発明は前記実施例に限定されるものではない。前記実施例では、第１の樹脂層１０，第２の樹脂層２０の中に埋設される低背部品として、はんだ実装される回路部品１２，２２とバンプ接続される回路部品１３，２３とを用いたが、いずれか一方の種類だけを用いてもよい。また、バンプのほかはんだボール等他の接合部材を用いて回路部品１３，２３を実装しても良いことは言うまでもない。さらに、高背部品１４を実装ランド１１ｃにはんだ実装する例を示したが、バンプを用いて実装してもよいし、導電性接着剤やはんだボールを用いて実装してもよい。
　前記実施例では、第１，第２の樹脂層１０，２０にそれぞれ低背部品１２，１３，２２，２３を埋設したが、一方の低背部品を省略してもよい。例えば、第１の樹脂層１０が第２の樹脂層２０より厚みが厚い場合、第１の樹脂層１０にのみ低背部品を埋設し、第２の樹脂層２０には低背部品を埋設しなくてもよい。
符号の説明
Ａ，Ｂ　　　部品内蔵モジュール
１０　　　　第１の樹脂層
１１ａ～１１ｃ　実装ランド（第１配線パターン）
１２，１３　低背部品（背の低い回路部品）
１４　　　　高背部品（背の高い回路部品）
１５　　　　開口部
１６　　　　ビア
２０　　　　第２の樹脂層
２１ａ，２１ｂ　実装ランド（第２配線パターン）
２２，２３　低背部品（背の低い回路部品）
３０　　　　転写板（基板）
４０　　　　コア基板（基板）

Claims (7)

  1. 回路部品実装ランドを含む第１の配線パターンが形成された基板を用意し、該基板上に第１の樹脂層を形成する工程Ａと、
    　前記第１の樹脂層上に第２の配線パターンを形成する工程Ｂと、
    　前記第１の樹脂層に開口部を形成し、前記回路部品実装ランドを露出させる工程Ｃと、
    　露出した前記回路部品実装ランドに前記第１の樹脂層よりも背の高い回路部品を実装する工程Ｄと、
    　前記第１の樹脂層上に未硬化状態の第２の樹脂層を圧着することにより前記回路部品を封止し、前記第２の樹脂層を硬化させる工程Ｅと、を備える部品内蔵モジュールの製造方法。
  2. 前記工程Ａは、前記基板上に第１の樹脂層を形成する前に、前記回路部品実装ランドにはんだペーストを塗布し、該はんだペーストを溶融固化させてはんだ層を形成する工程を含み、前記工程Ｄは、前記回路部品実装ランド上に前記回路部品を搭載し、加熱して前記はんだ層を再溶融させる工程を含むことを特徴とする請求項１に記載の部品内蔵モジュールの製造方法。
  3. 前記工程Ｄにおいて、前記回路部品にフラックスを付着させた状態で前記回路部品実装ランド上に搭載することを特徴とする請求項２に記載の部品内蔵モジュールの製造方法。
  4. 前記工程Ｄにおいて、前記回路部品にはんだペーストを付着させた状態で、該回路部品を前記回路部品実装ランドに搭載し、加熱することを特徴とする請求項１に記載の部品内蔵モジュールの製造方法。
  5. 前記工程Ａにおいて、前記基板上に第１の樹脂層を形成する前に、前記第１の配線パターンに前記第１の樹脂層よりも背の低い回路部品を実装し、前記基板上に第１の樹脂層を形成する際に、前記第１の樹脂層よりも背の低い回路部品を第１の樹脂層に埋設することを特徴とする請求項１乃至４のいずれか一項に記載の部品内蔵モジュールの製造方法。
  6. 前記工程Ｄにおいて、前記回路部品実装ランドに前記第１の樹脂層よりも背の高い回路部品を実装するとともに、前記第２の配線パターンに前記第２の樹脂層よりも背の低い回路部品を実装し、前記工程Ｅにおいて、前記第２の樹脂層よりも背の低い回路部品を前記第２の樹脂層に埋設することを特徴とする請求項１乃至５のいずれか一項に記載に部品内蔵モジュールの製造方法。
  7. 前記基板は前記第１の配線パターンを前記第１の樹脂層に転写するために設けられた転写板であって、工程Ｅの後に該転写板を前記第１の樹脂層から剥離することを特徴とする請求項１乃至６のいずれか一項に記載の部品内蔵モジュールの製造方法。
PCT/JP2009/052640 2009-02-17 2009-02-17 部品内蔵モジュールの製造方法 WO2010095211A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/052640 WO2010095211A1 (ja) 2009-02-17 2009-02-17 部品内蔵モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/052640 WO2010095211A1 (ja) 2009-02-17 2009-02-17 部品内蔵モジュールの製造方法

Publications (1)

Publication Number Publication Date
WO2010095211A1 true WO2010095211A1 (ja) 2010-08-26

Family

ID=42633514

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/052640 WO2010095211A1 (ja) 2009-02-17 2009-02-17 部品内蔵モジュールの製造方法

Country Status (1)

Country Link
WO (1) WO2010095211A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2560467A1 (en) * 2011-08-18 2013-02-20 BIOTRONIK SE & Co. KG Method for mounting a component to an electric circuit board, electric circuit board and electric circuit board arrangement
JP2014022551A (ja) * 2012-07-18 2014-02-03 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132647A (ja) * 1992-10-20 1994-05-13 Hitachi Ltd 表面実装形ｉｃのはんだ接続方法と装置およびそれにより作製した電子機器
JP2002290051A (ja) * 2001-01-19 2002-10-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2003133743A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2008066344A (ja) * 2006-09-04 2008-03-21 Toyota Industries Corp 多層基板と金属接合材料の印刷方法
JP2008124247A (ja) * 2006-11-13 2008-05-29 Toppan Printing Co Ltd 部品内蔵基板及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132647A (ja) * 1992-10-20 1994-05-13 Hitachi Ltd 表面実装形ｉｃのはんだ接続方法と装置およびそれにより作製した電子機器
JP2002290051A (ja) * 2001-01-19 2002-10-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2003133743A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2008066344A (ja) * 2006-09-04 2008-03-21 Toyota Industries Corp 多層基板と金属接合材料の印刷方法
JP2008124247A (ja) * 2006-11-13 2008-05-29 Toppan Printing Co Ltd 部品内蔵基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2560467A1 (en) * 2011-08-18 2013-02-20 BIOTRONIK SE & Co. KG Method for mounting a component to an electric circuit board, electric circuit board and electric circuit board arrangement
JP2014022551A (ja) * 2012-07-18 2014-02-03 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Similar Documents

Publication Publication Date Title
JP4766049B2 (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
JP4073945B1 (ja) 多層配線基板の製造方法
WO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
WO2009118925A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
JP5163806B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2017084997A (ja) プリント配線板及びその製造方法
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
JPWO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
JP2008311520A (ja) 電子部品内蔵基板の製造方法
JP5110163B2 (ja) 部品内蔵モジュールの製造方法
WO2010067508A1 (ja) 多層基板およびその製造方法
TW201419491A (zh) 層疊封裝結構及其製作方法
JP2009188144A (ja) 部品内蔵モジュールの製造方法
WO2010095211A1 (ja) 部品内蔵モジュールの製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
KR101865123B1 (ko) 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
WO2018030262A1 (ja) モジュール部品の製造方法
JP4451238B2 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
KR100942772B1 (ko) 솔더 레지스트와 언더필 잉크 주입 공정이 생략된 플립 칩실장 기술
JP2010067834A (ja) 電子部品内蔵型の２層配線基板の製造方法及び電子部品内蔵型の２層配線基板
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09840318

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09840318

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP