JP2006210870A - 部品内蔵モジュール及びその製造方法 - Google Patents
部品内蔵モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP2006210870A JP2006210870A JP2005183193A JP2005183193A JP2006210870A JP 2006210870 A JP2006210870 A JP 2006210870A JP 2005183193 A JP2005183193 A JP 2005183193A JP 2005183193 A JP2005183193 A JP 2005183193A JP 2006210870 A JP2006210870 A JP 2006210870A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- thermosetting resin
- inner via
- wiring boards
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】 インナービアの接続信頼性を高めた部品内蔵モジュールを提供する。
【解決手段】 部品内蔵モジュール100は、無機フィラー及び熱硬化性樹脂を含む混合物からなる電気絶縁層4と、電気絶縁層4の上下面をそれぞれ覆う一対の配線基板5、6とを備え、一対の配線基板5、6の少なくとも一方には電気絶縁層4に埋め込まれた回路部品3が接合され、電気絶縁層4の熱硬化性樹脂よりも低温で硬化したインナービア2が両配線基板5、6を電気的に接続して電気絶縁層4に設けられ、このインナービア2に対して回路部品3の反対側に電気絶縁層4の熱硬化性樹脂よりも低温で硬化したダミービア1を設けた。
【選択図】 図1
【解決手段】 部品内蔵モジュール100は、無機フィラー及び熱硬化性樹脂を含む混合物からなる電気絶縁層4と、電気絶縁層4の上下面をそれぞれ覆う一対の配線基板5、6とを備え、一対の配線基板5、6の少なくとも一方には電気絶縁層4に埋め込まれた回路部品3が接合され、電気絶縁層4の熱硬化性樹脂よりも低温で硬化したインナービア2が両配線基板5、6を電気的に接続して電気絶縁層4に設けられ、このインナービア2に対して回路部品3の反対側に電気絶縁層4の熱硬化性樹脂よりも低温で硬化したダミービア1を設けた。
【選択図】 図1
Description
本発明は、半導体等の能動部品、コンデンサ等の受動部品を電気絶縁層に内蔵した部品内蔵モジュール及びその製造方法に関する。
近年、電子機器に対する高性能化および小型化の要求に伴って、電子機器に用いられる回路基板もまた小型高密度のものが望まれている。このような要求に対して、従来のスルホール構造を有するガラス・エポキシ基板では高密度実装化への対応ができなくなりつつある。このため、高密度実装を実現する手段として、LSI間や部品間を最短距離で接続できるインナービア接続法を採用した高密度実装基板の開発が進められている。
このようなインナービア接続法を採用した高密度実装基板として、樹脂基板およびセラミック基板が一般的である。樹脂基板は樹脂系材料によって構成されるため、熱伝導性が低い。このため、回路部品実装がより高密度になればなるほど部品から発生する熱を放熱させることは困難となる。一方、セラミック基板は、熱伝導性が高いため放熱性には優れているがコスト高となる。
こうしたことから、最近、注目されているのが、無機質フィラーと熱硬化性樹脂との混合物を基板材料にした高密度実装基板である(例えば特許文献1参照)。
この高密度実装基板は、前述した樹脂基板およびセラミック基板と同様にインナービア接続ができ、高密度配線が可能であるばかりでなく、基板材料に熱伝導性の高い無機質フィラーが含まれているので、樹脂基板よりも放熱性に優れている。しかもセラミック基板のように1000℃以上の高温における製造プロセスが不要であるため、設備コストがかからない。さらに半導体等の能動部品やコンデンサ等の受動部品を基板に内蔵することができるので、より高密度、高性能化が期待できる。
以下図面を参照しながら、このような無機質フィラーと熱硬化性樹脂を基板材料にした高密度実装基板の構成および製造方法を説明する。
図7は、従来の部品内蔵モジュール90の構成を示す断面図である。部品内蔵モジュール90は、無機フィラー及び熱硬化性樹脂を含む混合物からなる電気絶縁層94を備える。この電気絶縁層94の上下面をそれぞれ覆う2層構成の配線基板95及び96が設けられる。両配線基板95及び96のそれぞれの両面には配線パターン97が形成され、電気絶縁層94側の面にはビアランド82が形成される。
配線基板95の配線パターン97には電気絶縁層94に埋め込まれた回路部品93が接合される。電気絶縁層94の熱硬化性樹脂よりも低温で硬化したインナービア92が両配線基板95、96をビアランド82により電気的に接続して電気絶縁層94に設けられる。配線基板96の表面の配線パターン97に回路部品83が接合される。
このように構成された部品内蔵モジュール90は、以下のようにして製造される。図8(a)〜(c)及び図9は従来の部品内蔵モジュール90の製造方法を示す断面図である。図8(a)を参照すると、まずインナービア92を形成した未硬化の電気絶縁層80を準備する。この電気絶縁層80は、未硬化のエポキシ樹脂等の熱硬化性樹脂とアルミナなどの無機質フィラーとを混合したシート状の材料で構成される。インナービア92は、レーザまたはパンチャーなどの装置によって電気絶縁層80に貫通穴を形成し、電気絶縁層
80の熱硬化性樹脂よりも低温で硬化する低温熱硬化性樹脂と銀等の導電性金属粉とを含む導電性ペーストを貫通穴に充填して形成する。
80の熱硬化性樹脂よりも低温で硬化する低温熱硬化性樹脂と銀等の導電性金属粉とを含む導電性ペーストを貫通穴に充填して形成する。
そして配線パターン97及びビアランド82を形成した2層構成の配線基板95を作製し、配線パターン97に回路部品93を接合するとともに、配線パターン97及びビアランド82を形成した2層構成の配線基板96を作製する。配線基板95及び96は、前述した電気絶縁層80と同等の熱硬化性樹脂と無機質フィラーとの混合材料、または既存のガラス・エポキシ基板やセラミック基板の材料で構成する。
次いで図8(c)に示すように、下金型13、配線基板95、電気絶縁層80、配線基板96及び上金型14をこの順番にプレス用治具にセットする。その後、熱プレス装置(図示せず)を用いて、電気絶縁層80の熱硬化性樹脂の硬化温度よりも低くインナービア92の硬化温度よりも高い温度で加熱した状態で両配線基板95及び96を電気絶縁層80に向けて加圧して回路部品93を電気絶縁層80に埋め込む。その後、電気絶縁層80の熱硬化性樹脂の硬化温度よりも高い温度で加熱して、熱硬化性樹脂を硬化させた図9に示す電気絶縁層94を形成する。
そしてプレス用治具から取り出した後、配線基板96の表面の配線パターン97に回路部品83を接合すると、前述した図7に示す構成の部品内蔵モジュール90が得られる。
特開平11−220262号公報
前述した従来の部品内蔵モジュール90の構成では、回路部品93を電気絶縁層94に埋設する際に生じるいくつかの解決すべき課題がある。以下その理由を詳述する。
図8(c)及び図9で前述したように、回路部品93を未硬化の電気絶縁層80内に埋め込む際に加熱、加圧すると、電気絶縁層80が含有する未硬化の熱硬化性樹脂が軟化して流動し易くなるので回路部品93を容易に埋め込むことができる。一方、電気絶縁層80のインナービア92は、両配線基板95及び96のビアランド82で圧縮されることにより低抵抗なビア接続が得られる。
しかしながら、軟化した熱硬化性樹脂は、埋め込まれる回路部品93により押されて電気絶縁層80の外側に向かって放射状に流動する。そのため図9に示すように、回路部品93の周りのインナービア92が、流動する熱硬化性樹脂により圧迫されてビアランド82との位置ずれを生じるおそれがある。それによって、インナービア92とビアランド82との接続が不十分になる。このため、インナービア92の接続抵抗が高くなり、また信頼性に悪影響を及ぼすという問題が生じる。
また、このような部品内蔵モジュールに用いられる半導体素子は、今後益々高周波動作になっていくことから発生ノイズの外部への影響や外乱ノイズの影響を受けて誤動作する問題が予測される。
本発明の目的は、上記従来例の問題点を解決し得る部品内蔵モジュール及びその製造方法を提供することにある。
本発明に係る部品内蔵モジュールは、無機フィラー及び熱硬化性樹脂を含む混合物からなる電気絶縁層と、電気絶縁層上下面をそれぞれ覆う一対の配線基板とを備え、一対の配線基板の少なくとも一方には電気絶縁層に埋め込まれた回路部品が接合され、電気絶縁層の熱硬化性樹脂よりも低温で硬化したインナービアが両配線基板を電気的に接続して電気絶縁層に設けられ、このインナービアに対して回路部品の反対側に電気絶縁層の熱硬化性樹脂よりも低温で硬化したインナービア位置ずれ防止体を設けたことを特徴とする。
この構成によれば、電気絶縁層の熱硬化性樹脂よりも低温で硬化したインナービアに対して回路部品の反対側に電気絶縁層の熱硬化性樹脂よりも低温で硬化したインナービア位置ずれ防止体が設けられる。このため、回路部品を電気絶縁層に埋め込む際に回路部品に押されてインナービアへ向かう熱硬化性樹脂の流動をインナービア位置ずれ防止体により抑制することができる。その結果、熱硬化性樹脂の流動によるインナービアの位置ずれを防止することができる。また、インナービア位置ずれ防止体が導電性材料で構成されているため、シールド効果を得ることができノイズの影響を防止することができる。
本発明に係る他の部品内蔵モジュールは、無機フィラー及び熱硬化性樹脂を含む混合物からなる電気絶縁層と、電気絶縁層上下面をそれぞれ覆う一対の配線基板とを備え、一対の配線基板の少なくとも一方には電気絶縁層に埋め込まれた回路部品が接合され、光により硬化したインナービアが両配線基板を電気的に接続して電気絶縁層に設けられ、このインナービアに対して回路部品の反対側に光により硬化したインナービア位置ずれ防止体を設けたことを特徴とする。
この構成によれば、光により硬化したインナービアに対して回路部品の反対側に光により硬化したインナービア位置ずれ防止体が設けられる。回路部品を電気絶縁層に埋め込む際に回路部品に押されてインナービアへ向かう熱硬化性樹脂の流動をインナービア位置ずれ防止体により抑制することができる。その結果、熱硬化性樹脂の流動によるインナービアの位置ずれを防止することができる。
インナービアは回路部品を囲んで複数個配置され、インナービア位置ずれ防止体は電気絶縁層の外周部に複数個配置されることが好ましい。電気絶縁層が配線基板の外周部からはみ出して厚みむらが生じることを防止できる。
複数個のインナービア位置ずれ防止体は複数個のインナービアを囲むように配置されることが好ましい。インナービア位置ずれ防止体をインナービアに対して回路部品の反対側に配置するためである。
インナービア位置ずれ防止体はダミービアで構成されることが好ましい。インナービアと同じ工程でインナービア位置ずれ防止体を作製できるからである。
また、インナービア位置ずれ防止体はそれぞれが電気的に接続されていることが好ましい。インナービア位置ずれ防止体はアース接続されていることが好ましい。インナービアインナービア位置ずれ防止体のシールド効果によりモジュール内部、外部からのノイズを遮断することができるからである。
インナービア及びダミービアは、銀、銅、金及びニッケルから選ばれる少なくとも1つを含む金属粉体と、光硬化樹脂又は電気絶縁層の熱硬化樹脂よりも低温で硬化する低温熱硬化性樹脂とを含むことが好ましい。インナービアと同じ材料でインナービア位置ずれ防止体を作製できるからである。
電気絶縁層は、70重量%以上95重量%以下の無機フィラーと5重量%以上30重量%以下の熱硬化性樹脂とを含むことが好ましい。電気絶縁層の線膨張係数、熱伝導度及び誘電率を容易に制御できるからである。
熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂及びシアネート樹脂から選ばれる少なくとも1つを含むことが好ましい。電気絶縁層の耐熱性を向上させるためである。
無機フィラーは、アルミナ、マグネシア、シリカ、窒化アルミニウム及び窒化珪素から選ばれる少なくとも1つを含むことが好ましい。アルミナ、窒化アルミニウムを用いると、従来のガラス・エポキシ基板よりも熱伝導度を高くすることができ、電気絶縁層に埋め込んだ回路部品からの発熱を容易に放熱することができる。特にアルミナはコストが安いという利点がある。シリカを用いると、電気絶縁層の線膨張係数がシリコン半導体に近くなり温度変化によるクラックの発生を防止できるため、半導体を直接実装するフリップチップ実装時に好ましい。またシリカを用いると、誘電率の低い電気絶縁層が得られ、比重
も軽くなるため、携帯電話等の高周波信号用基板に使用すると好ましい。窒化珪素を用いても誘電率の低い電気絶縁層が得られる。
も軽くなるため、携帯電話等の高周波信号用基板に使用すると好ましい。窒化珪素を用いても誘電率の低い電気絶縁層が得られる。
回路部品は、ベアICチップを含み、配線基板にフリップチップ実装されていることが好ましい。小型高密度な部品内蔵モジュールを構成できる。
回路部品は、抵抗、コンデンサ、及びインダクタから選ばれる少なくとも1つを含むことが好ましい。
本発明に係る部品内蔵モジュールの製造方法は、一対の配線基板の少なくとも一方に回路部品を接合し、上下面を各配線基板でそれぞれ覆って回路部品を埋め込むための電気絶縁層を無機フィラー及び未硬化状態の熱硬化性樹脂を含む混合物で形成し、熱硬化性樹脂よりも低温で硬化して両配線基板を電気的に接続するためのインナービアを電気絶縁層に形成し、熱硬化性樹脂よりも低温で硬化するインナービア位置ずれ防止体をインナービアに対して、埋め込まれた回路部品の反対側に位置するように電気絶縁層に形成し、両配線基板を電気絶縁層の上下側にそれぞれ配置し、電気絶縁層の熱硬化性樹脂の硬化温度よりも低くインナービア及びインナービア位置ずれ防止体の硬化温度よりも高い温度で加熱した状態で両配線基板を電気絶縁層に向けて加圧して回路部品を電気絶縁層に埋め込み、熱硬化性樹脂の硬化温度よりも高い温度で加熱することを特徴とする。
この構成によれば、熱硬化性樹脂よりも低温で硬化して両配線基板を電気的に接続するためのインナービアを電気絶縁層に形成し、熱硬化性樹脂よりも低温で硬化するインナービア位置ずれ防止体をインナービアに対して、埋め込まれた回路部品の反対側に位置するように電気絶縁層に形成して、そして、電気絶縁層の熱硬化性樹脂の硬化温度よりも低くインナービア及びインナービア位置ずれ防止体の硬化温度よりも高い温度で加熱した状態で両配線基板を電気絶縁層に向けて加圧して回路部品を電気絶縁層に埋め込む。このため、回路部品を電気絶縁層に埋め込む際に回路部品からインナービアへ向かう熱硬化性樹脂の流動をインナービア位置ずれ防止体により抑制することができる。その結果、熱硬化性樹脂の流動によるインナービアの位置ずれを防止することができる。また、インナービア位置ずれ防止体が導電性材料で構成されているため、シールド効果を得ることができノイズの影響を防止することができる。
本発明に係る他の部品内蔵モジュールの製造方法は、一対の配線基板の少なくとも一方に回路部品を接合し、上下面を各配線基板でそれぞれ覆って回路部品を埋め込むための電気絶縁層を無機フィラー及び未硬化状態の熱硬化性樹脂を含む混合物で形成し、光により硬化して両配線基板を電気的に接続するためのインナービアを電気絶縁層に形成し、光により硬化するインナービア位置ずれ防止体を、インナービアに対して、埋め込まれた回路部品の反対側に位置するように電気絶縁層に形成し、インナービア及びインナービア位置ずれ防止体に光を照射して硬化させ、両配線基板を電気絶縁層の上下側にそれぞれ配置し、両配線基板を電気絶縁層に向けて加圧して回路部品を電気絶縁層に埋め込み、熱硬化性樹脂の硬化温度よりも高い温度で加熱することを特徴とする。
この構成によれば、光により硬化して両配線基板を電気的に接続するためのインナービアを電気絶縁層に形成し、光により硬化するインナービア位置ずれ防止体を、インナービアに対して、埋め込まれた回路部品の反対側に位置するように電気絶縁層に形成し、インナービア及びインナービア位置ずれ防止体に光を照射して硬化させ、両配線基板を電気絶縁層に向けて加圧して回路部品を電気絶縁層に埋め込む。このため、回路部品を電気絶縁層に埋め込む際に回路部品からインナービアへ向かう熱硬化性樹脂の流動をインナービア位置ずれ防止体により抑制することができる。その結果、熱硬化性樹脂の流動によるインナービアの位置ずれを防止することができる。また、インナービア位置ずれ防止体が導電性材料で構成されているため、シールド効果を得ることができノイズの影響を防止することができる。
本発明によれば、インナービアの接続信頼性および耐ノイズ性を高めた部品内蔵モジュール及びその製造方法を提供することができる。
図1は本実施の形態に係る部品内蔵モジュール100の断面図であり、図2は図1の断面AAに沿った平面断面図である。部品内蔵モジュール100は、電気絶縁層4を備える。電気絶縁層4は、70重量%以上95重量%以下の無機フィラー及び5重量%以上30重量%以下の熱硬化性樹脂を含む混合物からなる。
この電気絶縁層4の上下面をそれぞれ覆う2層構成の配線基板5及び6が設けられる。両配線基板5及び6のそれぞれの両面には配線パターン7が形成され、電気絶縁層4側の面にはビアランド12が形成される。
配線基板5の配線パターン7には電気絶縁層4に埋め込まれた半導体チップ3が接合される。電気絶縁層4の熱硬化性樹脂よりも低温で硬化したインナービア2が、両配線基板5及び6をビアランド12により電気的に接続して電気絶縁層4に設けられる。このインナービア2は、半導体チップ3を囲んで複数個設けられる。
このインナービア2に対して半導体チップ3の反対側に、電気絶縁層4の熱硬化性樹脂よりも低温で硬化したダミービア1が、電気絶縁層4の外周部にインナービア2を囲むように複数個設けられる。
無機フィラー及び熱硬化性樹脂を選択することによって、電気絶縁層4の線膨張係数、熱伝導度、及び誘電率等を容易に制御することができる。
電気絶縁層4の無機フィラーとして例えば、アルミナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪素、テフロン(登録商標)及びシリカ等を用いることができる。アルミナ、窒化ホウ素及び窒化アルミを用いると、従来のガラス・エポキシ基板よりも熱伝導度の高い基板が製作可能となり、半導体チップ3の発熱を効果的に放熱させることができる。特にアルミナを用いるとコストが安いという利点も得られる。シリカを用いると、電気絶縁層4の線膨張係数がシリコン半導体に近づき、温度変化によるクラックの発生等を防止することができるため、半導体チップを直接実装するフリップチップ実装時に好ましい。またシリカは、誘電率の低い電気絶縁層が得られ、比重も軽いため、携帯電話等の高周波用基板として好ましい。窒化珪素やテフロン(登録商標)を用いても誘電率の低い電気絶縁層が得られる。また、窒化ホウ素を用いると線膨張係数を低減できる。
電気絶縁層4の熱硬化性樹脂として、耐熱性の高いエポキシ樹脂やフェノール樹脂、シアネート樹脂を用いると、電気絶縁層4の耐熱性が向上する。また、誘電正接の低いフッ素樹脂、PTFE樹脂(四フッ化エチレン樹脂)、PPO樹脂(ポリフェニレンオキサイド)、PPE樹脂(ポリフェニレンエーテル)を含む樹脂、もしくはそれらの樹脂を変性させた樹脂を用いると、電気絶縁層4の高周波特性が向上する。
電気絶縁層4は、分散剤、着色剤、カップリング剤または離型剤をさらに含んでもよい。分散剤により、熱硬化性樹脂中のフィラーを均一性よく分散させることができる。着色剤により、電気絶縁層4を着色することができるため、部品内蔵モジュールの放熱性が向上する。カップリング剤により、熱硬化性樹脂とフィラーとの接着強度を高くすることができるため、電気絶縁層4の電気絶縁性が高まる。離型剤により、金型と混合物との離型性が向上するため、生産性が向上する。
両配線基板5及び6の配線パターン7は、電気伝導性を有する物質からなり、例えば、
金属箔や導電性樹脂組成物、金属板を加工したリードフレームにより構成することができる。金属箔やリードフレームを用いると、エッチング等により微細な配線パターンを容易に形成できる。また、金属箔を用いると、離型フィルムを用いた転写等により配線パターンを形成できる。特に銅箔は値段も安く、電気伝導性も高いため好ましい。
金属箔や導電性樹脂組成物、金属板を加工したリードフレームにより構成することができる。金属箔やリードフレームを用いると、エッチング等により微細な配線パターンを容易に形成できる。また、金属箔を用いると、離型フィルムを用いた転写等により配線パターンを形成できる。特に銅箔は値段も安く、電気伝導性も高いため好ましい。
また、配線パターン7を導電性樹脂組成物により構成する場合、金、銀、銅及びニッケル等の金属粉やカ―ボン粉を用いることにより、電気抵抗が低い配線パターンを形成できる。
さらに、これらの配線パターン7の表面にメッキ処理をする事により、耐食性や電気伝導性を向上させることができる。さらに、配線パターン7の電気絶縁層4との接触面を粗化することで、電気絶縁層4との接着性を高めることができる。
半導体チップ3は、例えばトランジスタ、IC及びLSI等の半導体素子により構成する。半導体素子は、半導体ベアーチップであってもよい。また、半導体チップ3もしくは半導体チップ3と配線パターン7との接続部の少なくとも一部を封止樹脂により封止しても良い。配線パターン7と半導体チップ3とは、例えば導電性接着剤、異方性導電フィルム(ACF)を用いたフリップチップボンディングにより接続する。また、バンプ15を形成して接続してもよい。また、電気絶縁層4によって半導体チップ3を外気から遮断することができるため、湿度による信頼性低下を防止することができる。また、電気絶縁層4の材料としてフィラーと熱効果性樹脂との混合物を用いると、セラミック基板と異なり、高温で焼成する必要がなく、半導体チップ3を内蔵することが容易である。
インナービア2は、両配線基板5及び6の配線パターン7間を接続する機能を有する導電性粉末と電気絶縁層4の熱硬化性樹脂よりも低温で硬化する低温熱硬化性樹脂との混合物で構成する。例えば、金、銀、銅又はニッケル等の金属粉末やカ―ボン粉末と低温熱硬化性樹脂との混合物を用いることができる。電気絶縁層4の熱硬化性樹脂よりも低温で硬化する低温熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。金属粉末は、金、銀、銅またはニッケルが導電性が高いため好ましく、銅は導電性が高いのみならずマイグレーションも少ないため特に好ましい。銅を銀で被覆した金属粉を用いても、マイグレーションの少なさと導電性の高さとの両方の特性を満たすことができる。
ダミービア1は、インナービア2と同じ材料で構成することが好ましい。このダミービア1は後述するように、半導体チップ3を電気絶縁層4に埋め込むために加熱、加圧する際に発生する電気絶縁層4の樹脂の流れによるインナービア2の位置ずれを防止する。このダミービア1の形状や大きさは、埋め込む半導体チップ3やインナービア2の配置等の種々の条件に応じて、適宜選択する。
また、ダミービア1はそれぞれが電気的に接続されており、アース接続されていることが好ましい。位置ずれ防止体のシールド効果によりモジュール内部、外部からのノイズを遮断することができるからである。
このように構成された部品内蔵モジュール100は、以下のようにして製造する。図3(a)〜(c)並びに図4(a)及び(b)は本実施の形態に係る部品内蔵モジュール100の製造方法を示す断面図である。
まず未硬化状態の電気絶縁層10を作製する。未硬化状態の電気絶縁層10の作製方法の一例は、以下の通りである。未硬化の熱硬化性樹脂や、フィラーと未硬化の熱硬化性樹脂との混合物により電気絶縁層10を作製する。最初にフィラーと未硬化の熱硬化性樹脂とを混合して攪拌することにより、電気絶縁層10をシート状に形成する。シート形状に成形する方法としては、例えばドクターブレード法等によって、フィラーと熱硬化性樹脂との混合物の層をフィルム上に作製する方法を用いることができる。電気絶縁層10は、硬化温度以下で乾燥させることによって、粘着性を低下させることができる。この熱処理
によって、板状の電気絶縁層10の粘着性が失われるため、フィルムとの剥離が容易になる。未硬化状態(Bステージ)にすることにより、電気絶縁層10の取扱いが容易となる。
によって、板状の電気絶縁層10の粘着性が失われるため、フィルムとの剥離が容易になる。未硬化状態(Bステージ)にすることにより、電気絶縁層10の取扱いが容易となる。
次に図3(a)に示すように、未硬化の電気絶縁層10にインナービアを形成する為の貫通孔8及びダミービアを形成する為の貫通孔9を作製する。これらの貫通孔8及び9は、例えばパンチング加工やドリル加工、レーザー加工によって形成することができる。
次に図3(b)に示すように、貫通孔8にビアペースト(導電性ペースト)を充填してインナービア2を形成する。同時に貫通孔9にビアペースト(導電性ペースト)を充填してダミービア1を形成する。貫通孔8及び9へのビアペーストの充填には、印刷や注入による方法を用いることができる。
次に図3(c)に示すように、未硬化状態の電気絶縁層10の上下面側に配線基板6及び5をそれぞれ位置合わせして重ねる。そして図4(a)に示すように、電気絶縁層10の熱硬化性樹脂の硬化温度よりも低くインナービア2及びダミービア1の硬化温度よりも高い温度で加熱して、電気絶縁層10は未硬化のままインナービア2及びダミービア1を硬化させた状態で、両配線基板6及び5を電気絶縁層10に向けて加圧して半導体チップ3を電気絶縁層10に埋め込む。
半導体チップ3を電気絶縁層10に埋め込む際に半導体チップ3に押されてインナービア2へ向かう未硬化の熱硬化性樹脂の流動を、上下配線基板6及び5のビアランド12により圧縮されるダミービア1が抑制する。
このように、加圧前に電気絶縁層10の熱硬化性樹脂が硬化しない程度に加熱してペースト状のインナービア2及びダミービア1を硬化させておくことで、電気絶縁層10の外周部に配置されて硬化したダミービア1が壁となり、加熱、加圧する際に発生する電気絶縁層10の樹脂の流れを抑制する。このため、インナービア2がビアランド12に対して位置ずれしにくくなり、インナービアの高い接続信頼性を確保することができる。
次に電気絶縁層10の熱硬化性樹脂の硬化温度よりも高い温度で加熱すると、図4(b)に示すように、熱硬化性樹脂が硬化した電気絶縁層4を形成できる。このようにして部品内蔵モジュール100を完成させることができる。
図5は、第1変形例に係る部品内蔵モジュールの製造方法を示す断面図であり、前述した図3(c)に対応する。図5に示すように、半導体チップ3を埋め込むためのキャビティ11を未硬化の電気絶縁層10Aに形成してもよい。このキャビティ11により、半導体チップ3を電気絶縁層10Aに埋め込む際の体積分に相当する樹脂の流れを抑制することができる。
図6(a)は第2変形例に係る部品内蔵モジュールの平面図であり、(b)は第3変形例に係る部品内蔵モジュールの平面図である。部品内蔵モジュール100を多面取りモジュール200に多数個同時に作成する場合は、図6(a)に示すように各部品内蔵モジュール100のそれぞれの外周部に沿ってダミービア1を設けてもよい。また、図6(b)に示すように多面取りモジュール200の外周部に沿ってダミービア1を設けてもよい。
なお本実施の形態ではダミービア1を設けた例を示したが、本発明はこれに限定されず、電気絶縁層の熱硬化性樹脂よりも低温で硬化するインナービア位置ずれ防止体を設ければよい。
また、インナービア2およびダミービア1が電気絶縁層の熱硬化性樹脂よりも低温で硬化する低温熱硬化性樹脂を有する例を示したが、本発明はこれに限定されず、インナービア2およびダミービア1は光硬化性樹脂を有してもよい。この場合は、インナービア2及びダミービア1に光を照射して硬化させた後、両配線基板6及び5を未硬化の電気絶縁層10に向けて加圧して半導体チップ3を電気絶縁層10に埋め込めば前述した効果と同様の効果を得ることができる。
さらに、半導体チップ3を電気絶縁層4に内蔵した例を示したが、抵抗、コンデンサ、及びインダクタから選ばれる少なくとも1つを内蔵してもよい。また、両者を内蔵してもよい。
本発明は、半導体等の能動部品、コンデンサ等の受動部品を電気絶縁層に内蔵した部品内蔵モジュール及びその製造方法に適用することができる。
1 ダミービア
2 インナービア
3 回路部品
4 電気絶縁層
5、6配線基板
7 配線パターン
8、9貫通孔
10 電気絶縁層
11 キャビティ
100 部品内蔵モジュール
200 多面取りモジュール
2 インナービア
3 回路部品
4 電気絶縁層
5、6配線基板
7 配線パターン
8、9貫通孔
10 電気絶縁層
11 キャビティ
100 部品内蔵モジュール
200 多面取りモジュール
Claims (15)
- 無機フィラー及び熱硬化性樹脂を含む混合物からなる電気絶縁層と、電気絶縁層上下面をそれぞれ覆う一対の配線基板とを備え、一対の配線基板の少なくとも一方には電気絶縁層に埋め込まれた回路部品が接合され、電気絶縁層の熱硬化性樹脂よりも低温で硬化したインナービアが両配線基板を電気的に接続して電気絶縁層に設けられ、このインナービアに対して回路部品の反対側に電気絶縁層の熱硬化性樹脂よりも低温で硬化したインナービア位置ずれ防止体を設けたことを特徴とする部品内蔵モジュール。
- 無機フィラー及び熱硬化性樹脂を含む混合物からなる電気絶縁層と、電気絶縁層上下面をそれぞれ覆う一対の配線基板とを備え、一対の配線基板の少なくとも一方には電気絶縁層に埋め込まれた回路部品が接合され、光により硬化したインナービアが両配線基板を電気的に接続して電気絶縁層に設けられ、このインナービアに対して回路部品の反対側に光により硬化したインナービア位置ずれ防止体を設けたことを特徴とする部品内蔵モジュール。
- インナービアは回路部品を囲んで複数個配置され、インナービア位置ずれ防止体は電気絶縁層の外周部に複数個配置される請求項1又は2記載の部品内蔵モジュール。
- 複数個のインナービア位置ずれ防止体は複数個のインナービアを囲むように配置される請求項3記載の部品内蔵モジュール。
- インナービア位置ずれ防止体はダミービアで構成される請求項1乃至4の何れかに記載の部品内蔵モジュール。
- インナービア位置ずれ防止体はそれぞれが電気的に接続されている請求項1乃至5記載の部品内蔵モジュール。
- インナービア位置ずれ防止体はアース接続されている請求項1乃至6の何れかに記載の部品内蔵モジュール。
- インナービア及びダミービアは、銀、銅、金及びニッケルから選ばれる少なくとも1つを含む金属粉体と、光硬化樹脂又は電気絶縁層の熱硬化樹脂よりも低温で硬化する低温熱硬化性樹脂とを含む請求項5乃至7の何れかに記載の部品内蔵モジュール。
- 電気絶縁層は、70重量%以上95重量%以下の無機フィラーと5重量%以上30重量%以下の熱硬化性樹脂とを含む請求項1乃至8の何れかに記載の部品内蔵モジュール。
- 熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂及びシアネート樹脂から選ばれる少なくとも1つを含む請求項1乃至9の何れかに記載の部品内蔵モジュール。
- 無機フィラーは、アルミナ、マグネシア、シリカ、窒化アルミニウム及び窒化珪素から選ばれる少なくとも1つを含む請求項1乃至10の何れかに記載の部品内蔵モジュール。
- 回路部品は、ベアICチップを含み、配線基板にフリップチップ実装されている請求項1乃至11の何れかに記載の部品内蔵モジュール。
- 回路部品は、抵抗、コンデンサ、及びインダクタから選ばれる少なくとも1つを含む請求項1乃至12の何れかに記載の部品内蔵モジュール。
- 一対の配線基板の少なくとも一方に回路部品を接合し、上下面を各配線基板でそれぞれ覆って回路部品を埋め込むための電気絶縁層を無機フィラー及び未硬化状態の熱硬化性樹脂を含む混合物で形成し、熱硬化性樹脂よりも低温で硬化して両配線基板を電気的に接続するためのインナービアを電気絶縁層に形成し、熱硬化性樹脂よりも低温で硬化するインナービア位置ずれ防止体をインナービアに対して、埋め込まれた回路部品の反対側に位置するように電気絶縁層に形成し、両配線基板を電気絶縁層の上下側にそれぞれ配置し、電気
絶縁層の熱硬化性樹脂の硬化温度よりも低くインナービア及びインナービア位置ずれ防止体の硬化温度よりも高い温度で加熱した状態で両配線基板を電気絶縁層に向けて加圧して回路部品を電気絶縁層に埋め込み、熱硬化性樹脂の硬化温度よりも高い温度で加熱することを特徴とする部品内蔵モジュールの製造方法。 - 一対の配線基板の少なくとも一方に回路部品を接合し、上下面を各配線基板でそれぞれ覆って回路部品を埋め込むための電気絶縁層を無機フィラー及び未硬化状態の熱硬化性樹脂を含む混合物で形成し、光により硬化して両配線基板を電気的に接続するためのインナービアを電気絶縁層に形成し、光により硬化するインナービア位置ずれ防止体を、インナービアに対して、埋め込まれた回路部品の反対側に位置するように電気絶縁層に形成し、インナービア及びインナービア位置ずれ防止体に光を照射して硬化させ、両配線基板を電気絶縁層の上下側にそれぞれ配置し、両配線基板を電気絶縁層に向けて加圧して回路部品を電気絶縁層に埋め込み、熱硬化性樹脂の硬化温度よりも高い温度で加熱することを特徴とする部品内蔵モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005183193A JP2006210870A (ja) | 2004-12-28 | 2005-06-23 | 部品内蔵モジュール及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004379603 | 2004-12-28 | ||
JP2005183193A JP2006210870A (ja) | 2004-12-28 | 2005-06-23 | 部品内蔵モジュール及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006210870A true JP2006210870A (ja) | 2006-08-10 |
Family
ID=36967314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005183193A Pending JP2006210870A (ja) | 2004-12-28 | 2005-06-23 | 部品内蔵モジュール及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006210870A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009004584A (ja) * | 2007-06-22 | 2009-01-08 | Panasonic Corp | 部品内蔵モジュールおよびその製造方法 |
JP2011108922A (ja) * | 2009-11-19 | 2011-06-02 | Murata Mfg Co Ltd | 回路基板 |
JP2011159799A (ja) * | 2010-02-01 | 2011-08-18 | Dainippon Printing Co Ltd | パッケージ化半導体装置、パッケージ化半導体装置の製造方法 |
WO2015156021A1 (ja) * | 2014-04-10 | 2015-10-15 | 株式会社村田製作所 | 部品内蔵基板 |
KR20170053313A (ko) * | 2015-11-06 | 2017-05-16 | 삼성전기주식회사 | 전자부품 패키지 및 그 제조방법 |
US9773763B2 (en) | 2016-01-28 | 2017-09-26 | Shinko Electric Industries Co., Ltd. | Semiconductor device |
US9826646B2 (en) | 2014-05-27 | 2017-11-21 | Fujikura Ltd. | Component built-in board and method of manufacturing the same, and mounting body |
US9966323B2 (en) | 2016-03-18 | 2018-05-08 | Shinko Electric Industries Co., Ltd. | Semiconductor device |
KR20190043342A (ko) * | 2017-10-18 | 2019-04-26 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 포함하는 패키지 기판 |
-
2005
- 2005-06-23 JP JP2005183193A patent/JP2006210870A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009004584A (ja) * | 2007-06-22 | 2009-01-08 | Panasonic Corp | 部品内蔵モジュールおよびその製造方法 |
JP2011108922A (ja) * | 2009-11-19 | 2011-06-02 | Murata Mfg Co Ltd | 回路基板 |
JP2011159799A (ja) * | 2010-02-01 | 2011-08-18 | Dainippon Printing Co Ltd | パッケージ化半導体装置、パッケージ化半導体装置の製造方法 |
US9974185B2 (en) | 2014-04-10 | 2018-05-15 | Murata Manufacturing Co., Ltd. | Component-embedded substrate |
JP5817954B1 (ja) * | 2014-04-10 | 2015-11-18 | 株式会社村田製作所 | 部品内蔵基板 |
WO2015156021A1 (ja) * | 2014-04-10 | 2015-10-15 | 株式会社村田製作所 | 部品内蔵基板 |
US9826646B2 (en) | 2014-05-27 | 2017-11-21 | Fujikura Ltd. | Component built-in board and method of manufacturing the same, and mounting body |
KR20170053313A (ko) * | 2015-11-06 | 2017-05-16 | 삼성전기주식회사 | 전자부품 패키지 및 그 제조방법 |
KR102019350B1 (ko) | 2015-11-06 | 2019-09-09 | 삼성전자주식회사 | 전자부품 패키지 및 그 제조방법 |
US9773763B2 (en) | 2016-01-28 | 2017-09-26 | Shinko Electric Industries Co., Ltd. | Semiconductor device |
US9966323B2 (en) | 2016-03-18 | 2018-05-08 | Shinko Electric Industries Co., Ltd. | Semiconductor device |
KR20190043342A (ko) * | 2017-10-18 | 2019-04-26 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 포함하는 패키지 기판 |
KR20230025849A (ko) * | 2017-10-18 | 2023-02-23 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 포함하는 패키지 기판 |
KR102502866B1 (ko) | 2017-10-18 | 2023-02-23 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 포함하는 패키지 기판 |
KR102669579B1 (ko) | 2017-10-18 | 2024-05-28 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 포함하는 패키지 기판 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4272693B2 (ja) | 部品内蔵モジュールの製造方法 | |
US7849591B2 (en) | Method of manufacturing a printed wiring board | |
US6489685B2 (en) | Component built-in module and method of manufacturing the same | |
KR100811034B1 (ko) | 전자소자 내장 인쇄회로기판의 제조방법 | |
JP4833192B2 (ja) | 電子装置 | |
JP3553043B2 (ja) | 部品内蔵モジュールとその製造方法 | |
JP2006210870A (ja) | 部品内蔵モジュール及びその製造方法 | |
JP2008153693A (ja) | 回路部品内蔵モジュールの製造方法 | |
KR100898451B1 (ko) | 회로 기판 제조 방법 및 통신 기기 | |
JP2008226945A (ja) | 半導体装置およびその製造方法 | |
JP5127315B2 (ja) | 部品内蔵モジュール | |
JP2003188340A (ja) | 部品内蔵モジュールとその製造方法 | |
WO2011030542A2 (ja) | 電子部品モジュールおよびその製造方法 | |
JP2004274035A (ja) | 電子部品内蔵モジュールとその製造方法 | |
JP6228851B2 (ja) | 配線基板、配線基板の製造方法 | |
US11882648B2 (en) | Dielectric layer for component carrier with varying material properties | |
JP2001308470A (ja) | 回路部品モジュール及びその製造方法 | |
JP2007335675A (ja) | 電源装置および電源装置の製造方法 | |
JP2011233915A (ja) | 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法 | |
JP2007194516A (ja) | 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法 | |
JP2004055967A (ja) | 電子部品内蔵基板の製造方法 | |
KR100888561B1 (ko) | 능동소자 내장형 인쇄회로기판 제조 방법 | |
JP4287757B2 (ja) | 回路部品内蔵モジュール及びその製造方法 | |
JP2003078250A (ja) | 部品内蔵モジュールおよびその製造方法 | |
JP2008243966A (ja) | 電子部品が実装されたプリント基板及びその製造方法 |