JPWO2007072616A1 - 部品内蔵モジュールおよびその製造方法 - Google Patents

部品内蔵モジュールおよびその製造方法 Download PDF

Info

Publication number
JPWO2007072616A1
JPWO2007072616A1 JP2007509813A JP2007509813A JPWO2007072616A1 JP WO2007072616 A1 JPWO2007072616 A1 JP WO2007072616A1 JP 2007509813 A JP2007509813 A JP 2007509813A JP 2007509813 A JP2007509813 A JP 2007509813A JP WO2007072616 A1 JPWO2007072616 A1 JP WO2007072616A1
Authority
JP
Japan
Prior art keywords
substrate
module
wiring
circuit component
module substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007509813A
Other languages
English (en)
Inventor
雅人 野村
雅人 野村
勉 家木
勉 家木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2007072616A1 publication Critical patent/JPWO2007072616A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】コスト低減が可能で、歩留り向上を達成できる部品内蔵モジュールを提供する。【解決手段】部品内蔵モジュールＡは、上面に第１の配線２を有するモジュール基板１と、モジュール基板の第１の配線上に実装された第１の回路部品７と、第１の回路部品が実装された箇所以外のモジュール基板の第１の配線上に実装され、モジュール基板より小面積のサブモジュール基板１０と、サブモジュール基板の上面の第２の配線１１に実装された第２の回路部品１５と、モジュール基板の上面全面に、第１の回路部品、第２の回路部品およびサブモジュール基板を包み込むように形成された絶縁樹脂層２０とを備える。サブモジュール基板１０としてモジュール基板１より配線精度の高い基板を使用することで、サブモジュール基板上に集積回路素子１５ａを搭載でき、信頼性が高く安価な部品内蔵モジュールを得る。【選択図】 図１

Description

本発明は、複数の回路部品を内蔵した部品内蔵モジュールおよびその製造方法に関するものである。
従来、携帯電話、自動車電話などの無線機器やその他の各種通信機器に、回路部品を絶縁樹脂層に埋設する部品内蔵基板を用いた部品内蔵モジュールが用いられている。この種の部品内蔵モジュールとして、特許文献１には、セラミック多層基板よりなるモジュール基板上に複数の回路部品を搭載し、モジュール基板の上面全面に回路部品を包み込むように絶縁樹脂層を形成したモジュールが提案されている。
ところで、モジュール基板上に搭載される回路部品には、半導体集積回路のような集積回路素子のほか、フィルタ、コンデンサのような周辺受動部品も含まれる。一般に、集積回路素子は非常に入出力端子が多く、これら端子が狭ピッチで配置されているため、外部の回路と接続するために、集積回路素子を搭載する基板には多数のランドや配線を精度よく形成しておく必要がある。一方、フィルタ等の受動部品は、端子数が少ないため、それを搭載する基板のランドや配線の寸法精度は集積回路素子を搭載する基板に比べて低くて済む。
１枚のモジュール基板に集積回路素子と受動部品とを共に搭載した部品内蔵モジュールの場合、モジュール基板に形成されるランドや配線の寸法精度は集積回路素子に対応した精度が求められる。そのため、ランドや配線を高い精度で形成したモジュール基板を準備する必要があり、コスト上昇の原因になるという問題があった。
また、ＢＧＡ（Ball Grid Array)やＷＬＰ（Wafer Level Package)など多ピン、狭ピッチの集積回路素子をモジュール基板に搭載する場合、フリップチップ実装することが多い。この場合、実装状態（接続状態）が正常であるかどうかを確認しにくく、モジュール完成後に検査によって接続不良が発見される可能性が高く、歩留り低下の原因になるという問題がある。
特開２００３−１８８５３８号公報
そこで、本発明の好ましい実施形態の目的は、コスト低減が可能で、歩留り向上を達成でき、信頼性の高い部品内蔵モジュールおよびその製造方法を提供することにある。
本発明の好ましい第１の実施形態にかかる部品内蔵モジュールは、上面に第１の配線を有するモジュール基板と、上記モジュール基板の第１の配線上に実装された第１の回路部品と、上記モジュール基板より小面積に形成され、上記第１の回路部品が実装された箇所以外のモジュール基板の第１の配線上に実装され、上面に第２の配線を有するサブモジュール基板と、上記サブモジュール基板の第２の配線上に実装された第２の回路部品と、上記モジュール基板の上面全面に、上記第１の回路部品、上記第２の回路部品および上記サブモジュール基板を包み込むように形成された絶縁樹脂層と、を備えたことを特徴とする。
本発明の好ましい第２の実施形態にかかる部品内蔵モジュールは、絶縁樹脂層と、上記絶縁樹脂層の下面に設けられた第１の配線と、上記第１の配線上に実装され、上記絶縁樹脂層に埋設された第１の回路部品と、上記絶縁樹脂層より小面積に形成され、上記第１の回路部品が埋設された箇所以外の上記絶縁樹脂層に埋設され、上面に第２の配線を有するサブモジュール基板と、上記サブモジュール基板の第２の配線上に実装され、上記絶縁樹脂層に埋設された第２の回路部品と、を備えたことを特徴とする。
本発明の好ましい第１の実施形態にかかる部品内蔵モジュールの製造方法として、上面に第１の配線が形成されたモジュール基板を準備する工程と、上記モジュール基板の第１の配線上に第１の回路部品を実装する工程と、上記モジュール基板より小面積に形成され、上面に第２の配線を有するサブモジュール基板を準備する工程と、上記第２の配線上に第２の回路部品を実装する工程と、上記モジュール基板の第１の回路部品を実装する箇所以外のモジュール基板の第１の配線上に、上記第２の回路部品を実装済みのサブモジュール基板を実装する工程と、上記モジュール基板の上面全面に、上記第１の回路部品、上記第２の回路部品および上記サブモジュール基板を包み込むように絶縁樹脂層を形成する工程と、を含む方法を提案する。
本発明の好ましい第２の実施形態にかかる部品内蔵モジュールの製造方法として、支持板上に第１の配線を形成する工程と、上記第１の配線上に第１の回路部品を実装する工程と、上面に第２の配線を有するサブモジュール基板を準備する工程と、上記第２の配線上に第２の回路部品を実装する工程と、上記第１の回路部品を実装する箇所以外の上記支持板上に、上記第２の回路部品を実装済みのサブモジュール基板を配置する工程と、上記支持板の上面に、上記第１の回路部品、上記第２の回路部品および上記サブモジュール基板を包み込むように絶縁樹脂層を形成する工程と、上記絶縁樹脂層の硬化後に上記支持板から上記絶縁樹脂層を剥離する工程と、を含む方法を提案する。
ここで、本発明の好ましい第１の実施形態にかかる部品内蔵モジュールについて説明する。モジュール基板の上面の第１の配線上に第１の回路部品を実装し、第１の回路部品が実装された箇所以外のモジュール基板の第１の配線上にサブモジュール基板を実装する。このサブモジュール基板はモジュール基板より小面積であり、その上面に第２の配線が設けられている。そして、サブモジュール基板の第２の配線上には第２の回路部品が実装されている。モジュール基板の上面全面に、第１、第２の回路部品、およびサブモジュール基板を包み込むように絶縁樹脂層を形成することで、部品内蔵モジュールが構成される。なお、第１および第２の配線とは、回路部品を実装するためのランドと、ランド同士を相互に接続し、あるいはランドと他の電極とを接続するための配線とを含むものである。
絶縁樹脂層の形成方法としては、例えばＢステージ（半硬化）状態の絶縁樹脂層をモジュール基板上に圧着し、硬化させてもよいし、モジュール基板上に絶縁樹脂をモールドし、硬化させてもよい。そのほか、絶縁樹脂層の形成方法は任意である。絶縁樹脂層を形成することで、モジュール基板とサブモジュール基板との固定、モジュール基板と第１の回路部品との固定、サブモジュール基板と第２の回路部品との固定が確実になり、回路部品間の絶縁性も向上する。
例えば、第１の回路部品がフィルタやコンデンサのような端子数の少ない個別部品で、第２の回路部品が端子数の多い集積回路素子の場合、第２の回路部品を搭載するサブモジュール基板として配線精度の高い基板（例えば多層基板など）を用い、第１の回路部品を搭載するモジュール基板としては比較的配線精度の低い基板（例えば単層基板など）を用いることができる。配線精度の高い基板は配線精度の低い基板に比べて単位面積当たりの単価が高い。そのため、モジュール基板として安価な基板を用いることができ、一方サブモジュール基板の単位面積当たりの価格は高くなるが、サブモジュール基板の面積がモジュール基板より小さいので、全体としてコスト低減を実現できる。
サブモジュール基板の下面にはモジュール基板の第１の配線と接続される端子電極が設けられるが、サブモジュール基板の内部で適切な配線接続を行うことで、端子電極の数をサブモジュール基板の上面に実装される集積回路素子の端子数に比べて減らしたり、端子電極の間隔を集積回路素子の端子の間隔より広げることが可能である。そのため、比較的配線精度の低いモジュール基板の上に、配線精度の高いサブモジュール基板を実装できる。
サブモジュール基板に搭載される第２の回路部品がフリップチップ実装される集積回路素子である場合、その搭載状態（接続状態）を確認しにくく、モジュール完成後に検査によって不良品が発見されることがあり、歩留り低下の原因になる。これに対し、本発明では、第２の回路部品をサブモジュール基板に搭載しているため、サブモジュール基板の段階で第２の回路部品の接続状態を検査でき、修復も可能であり、歩留り低下を抑制できる。
第１の回路部品が第２の回路部品より背丈の高い回路部品を含む場合に、本発明は効果的である。近年、携帯機器等に用いられる半導体集積回路のパッケージは、従来のモールドパッケージではなく、シリコンウエハーに直接バンピングしたフリップチップ構造や再配線後に半田バンプを取り付けたウエハレベルパッケージ等、小型・低背化が進んでいる。このような集積回路素子に比べて、フィルタやコンデンサ等の周辺受動部品の方が背が高くなる場合が多い。そこで、背の低い第２の回路部品をサブモジュール基板上に搭載し、背の高い第１の回路部品をモジュール基板上に搭載することで、第１の回路部品の高さと、サブモジュール基板と第２の回路部品の高さの合計とを平均化でき、モジュールの薄型化を実現することができる。
サブモジュール基板を間隔をあけて複数個配置し、サブモジュール基板が配置された部位の中間位置に第１の回路部品を配置してもよい。この場合には、両側にサブモジュール基板が配置されるので、基板の反りと衝撃に対する強度を改善することができる。
絶縁樹脂層の上面にシールド層を設け、第１の配線または第２の配線がグランド電極を含み、シールド層とグランド電極とを接続するビア導体を絶縁樹脂層に形成するのがよい。この場合には、シールド性に優れた部品内蔵モジュールを実現できる。
本発明の好ましい第２の実施形態にかかる部品内蔵モジュールでは、第１の実施形態にかかる部品内蔵モジュールと異なり、モジュール基板を備えておらず、絶縁樹脂層自体が基板層としての役割を有する。絶縁樹脂層の下面には第１の配線が形成され、第１の配線上に実装された第１の回路部品は絶縁樹脂層に埋設される。第１の回路部品が埋設された箇所以外の絶縁樹脂層には、絶縁樹脂層より小面積のサブモジュール基板が埋設される。サブモジュール基板の上面の第２の配線には第２の回路部品が実装され、この第２の回路部品も絶縁樹脂層に埋設される。上記部品内蔵モジュールでは、モジュール基板を備えていないので、さらに薄型に構成できる。その反面、モジュールの機械的強度が不十分になる可能性があるが、内蔵されるサブモジュール基板が絶縁樹脂層を補強する役割を果たすので、反りなどの発生を防止できる。
 発明の好ましい実施形態の効果
以上のように、本発明に係る部品内蔵モジュールによれば、モジュール基板の上に第１の回路部品と第２の回路部品を実装したサブモジュール基板とを搭載するようにしたので、第１の回路部品と第２の回路部品とをそれぞれの配線精度に応じた最適な基板に搭載することができる。特に、第２の回路部品として集積回路素子を用いた場合、サブモジュール基板として配線精度の高い基板を使用することで、信頼性の高いモジュールを実現でき、かつモジュール基板全体を配線精度の高い基板とした場合に比べて、コスト低減を図ることができる。また、第２の回路部品をサブモジュール基板に実装した段階で検査を実施できるので、モジュール完成後に検査を実施する場合に比べて歩留りを改善できる。
以下に、本発明の実施の形態を、実施例を参照して説明する。
図１〜図３は本発明にかかる部品内蔵モジュールの第１実施例を示す。図１は断面図、図２は絶縁樹脂層を除外した平面図、図３は製造工程断面図である。
部品内蔵モジュールＡは、樹脂基板などの絶縁性基板よりなるモジュール基板１を備えている。図１に示すように、モジュール基板１の上面には複数の配線電極２が形成されており、ビア導体３を介して下面のシールド電極４および端子電極５と接続されている。ここでは、モジュール基板１として単層構造の基板を示したが、多層基板を用いてもよい。シールド電極４はモジュール基板１の下面中央部に形成されており、端子電極５はシールド電極４を取り囲むように複数個環状に配列されている。シールド電極４ははんだレジスト膜６によって覆われている。モジュール基板１の上面の配線電極２に対して、フィルタやコンデンサのような個別受動部品よりなる第１回路部品７が実装されている。第１回路部品７には、後述する第２回路部品１５より背丈の高い部品が含まれている。
第１回路部品７が実装された領域以外のモジュール基板１上に、サブモジュールＡ１が搭載されている。サブモジュールＡ１は、モジュール基板１より小面積のサブモジュール基板１０とその上面に搭載された第２回路部品１５とで構成されている。サブモジュール基板１０は多層基板、例えば樹脂多層基板やセラミック多層基板よりなる。サブモジュール基板１０の上面には複数の配線電極１１が形成されており、これら配線電極１１はビア導体１２を介して内部電極１３および下面の端子電極１４に接続されている（図３の（ａ）参照）。配線電極１１には、集積回路素子１５ａや個別受動部品１５ｂなどよりなる第２回路部品１５が実装されている。ここでは、集積回路素子１５ａ以外に個別受動部品１５ｂを実装したが、集積回路素子１５ａのみを実装してもよい。集積回路素子１５ａは下面に多数の端子を有する素子であり、配線電極１１に対してフリップチップ実装されている。サブモジュール基板１０の内部で適切な配線接続を行うこで、下面の端子電極１４は上面の配線電極１１のランド部より個数が少なく、あるいは電極間隔が広く形成されている。サブモジュール基板１０の端子電極１４は、はんだボール、はんだペースト、導電性接着剤などを用いて、モジュール基板１の配線電極２に実装されている。
上記のように、サブモジュール基板１０に集積回路素子１５ａを搭載し、モジュール基板１に個別受動部品７を搭載する関係で、サブモジュール基板１０はモジュール基板１に比べて配線精度の高い基板が用いられている。すなわち、サブモジュール基板１０はモジュール基板１に比べて厳しい設計ルールに基づいて製造された基板である。そのため、サブモジュール基板１０の単位面積当たりの単価はモジュール基板１に比べて高いが、モジュール基板１より小形であるため、モジュール基板１全体を配線精度の高い基板で構成する場合に比べてコストを低減できる。
サブモジュール基板１０として、熱膨張係数が集積回路素子１５ａと近い材料を使用し、モジュール基板１として、熱膨張係数がサブモジュール基板１０と部品内蔵モジュールＡを搭載すべきマザーボードの熱膨張係数との中間となる材料を使用するのが望ましい。この場合には、集積回路素子１５ａとマザーボードの熱膨張係数の違いを、モジュール基板１とサブモジュール基板１０を用いて緩和することができ、温度変化に伴う電極（端子）の剥離といった不具合を解消できる。なお、後述する絶縁樹脂層２０もモジュール基板１と同様に中間的な熱膨張係数を有する材料を使用するのが望ましい。
モジュール基板１の上面全面には絶縁樹脂層２０が形成され、第１回路部品７、第２回路部品１５およびサブモジュール基板１０が絶縁樹脂層２０の中に埋設されている。図２では、サブモジュール基板１０の１つの側面が絶縁樹脂層２０の側面から露出しているが、露出していなくてもよい。絶縁樹脂層２０は、例えば熱硬化性樹脂または熱硬化性樹脂と無機フィラーとの混合物よりなる樹脂組成物であり、モジュール基板１とサブモジュール基板１０、モジュール基板１と第１回路部品７、サブモジュール基板１０と第２回路部品１５のそれぞれの固定強度を高め、かつ部品間の絶縁性を高める機能を有する。絶縁樹脂層２０の上面には銅箔などよりなるシールド層２１が形成されている。モジュール基板１の配線電極２とサブモジュール基板１０の配線電極１１には、グランド電極２ａ，１１ａが含まれており、これらグランド電極２ａ，１１ａは絶縁樹脂層２０に形成されたビア導体２２を介してシールド層２１と接続されている。なお、グランド電極２ａ，１１ａはそれぞれビア導体３，１２を介してモジュール基板１の下面の端子電極（グランド用）５と接続されている。そのため、シールド層２１を確実にグランド電位に接続できる。
ここで、上記構成よりなる部品内蔵モジュールの製造方法の一例を、図３を参照して説明する。図３の（ａ）は、モジュール基板１とサブモジュールＡ１とを準備した状態を示す。サブモジュールＡ１は、サブモジュール基板１０の上に第２回路部品１５を予め実装したものである。ここでは、子基板状態におけるモジュール基板１を用いて説明するが、実際には、モジュール基板１は子基板を複数個集合した集合基板である。
図３の（ｂ）は、モジュール基板１上の配線電極２に、サブモジュールＡ１を実装するとともに、サブモジュールＡ１に隣接して第１回路部品７を実装した状態を示す。実装方法は、リフローはんだ付けでもよいし、バンプを用いてフリップチップ実装してもよいし、さらには導電性接着剤を用いて実装してもよい。第１回路部品７には第２回路部品１５に比べて背丈の高い部品が含まれているので、第１回路部品７の高さと、サブモジュールＡ１の高さ（サブモジュール基板１０と第２回路部品１５の高さの和）とが平均化され、全体として低背化できる。なお、モジュール基板１とサブモジュール基板１０との間にできる隙間をアンダーフィル樹脂やはんだレジスト等によって別途埋めてもよい。
図３の（ｃ）は、モジュール基板１の上面全面にサブモジュールＡ１および第１回路部品７を包み込むように絶縁樹脂層２０を形成し、その上面にシールド層２１を形成した状態を示す。絶縁樹脂層２０は集合基板状態のモジュール基板１の全面に形成される。絶縁樹脂層２０およびシールド層２１の形成方法としては、例えばＢステージ（半硬化）状態の絶縁樹脂層２０を、その上面にシールド層２１となる銅箔を配してモジュール基板１上に圧着し、硬化させてもよいし、モジュール基板１上に絶縁樹脂をモールドし、硬化させた後で、絶縁樹脂層２０の上面にシールド層２１を無電解めっき等によって形成してもよい。そのほか、絶縁樹脂層２０およびシールド層２１の形成方法は任意である。
図３の（ｄ）は、絶縁樹脂層２０に対して、モジュール基板１の上面のグランド電極２ａおよびサブモジュール基板１０の上面のグランド電極１１ａに至る貫通穴を形成し、その中に導電性接着剤などの導体を充填、硬化させることで、ビア導体２２を形成し、シールド層２１と接続した状態を示す。貫通穴は、パンチング、ドリル、レーザーなどによって形成される。なお、ビア導体２２は内部に導体を充填したものに限らず、貫通穴の内面に電極膜を無電解めっき等によって形成し、シールド層２１と接続したスルーホールでもよい。
図３の（ｅ）は、モジュール基板１の下面中央部のシールド電極４を覆うはんだレジスト膜６を形成した状態を示す。このはんだレジスト膜６によって、部品内蔵モジュールＡをマザーボードに実装したとき、シールド層４がマザーボードのグランド電位以外の電極などに接触するのを防止できる。その後、集合基板状態のモジュール基板１および絶縁樹脂層２０を子基板に分割することにより、部品内蔵モジュールＡを得ることができる。
上記のように、多数の端子を有する集積回路素子１５ａはサブモジュール基板１０上にフリップチップ実装されるが、外観から実装状態（接続状態）を確認することが困難であるため、電気的に検査を行う必要がある。サブモジュールＡ１をモジュール基板１に実装した後で検査を行うことも可能であるが、もし不良が発見された場合には、モジュール全体を廃棄しなければならない。これに対し、図３の製造方法では、集積回路素子１５ａをサブモジュール基板１０に予め搭載しておき、このサブモジュールＡ１をモジュール基板１に搭載するようにしているので、サブモジュールＡ１の段階で集積回路素子１５ａの接続状態を検査することができる。具体的には、サブモジュール基板１０の端子電極１４を利用して電気特性を測定すればよい。もし、この段階で不良が発見されれば、集積回路素子１５ａをサブモジュール基板１０から取り外し、再度実装しなおすことも可能であり、歩留りを向上させることができる。
図４は部品内蔵モジュールの第２実施例を示し、絶縁樹脂層を除外した平面図を示す。第１実施例との対応部分には同一符号を付して重複説明を省略する。
この部品内蔵モジュールＢでは、モジュール基板１上に２つのサブモジュール基板１０ａ，１０ｂを間隔をあけて搭載し、両サブモジュール基板１０ａ，１０ｂの間のモジュール基板１上に、第２回路部品１５より背丈の高い第１回路部品７ａを搭載したものである。一方のサブモジュール基板１０ａの上には集積回路素子１５ａと個別受動部品１５ｂとを搭載するとともに、他方のサブモジュール基板１０ｂには個別受動部品１５ｂのみを搭載してある。この例では、サブモジュール基板１０ａ，１０ｂの間のモジュール基板１上に、比較的背丈の低い第１回路部品７ｂも搭載されており、第１回路部品７ｂの一部はサブモジュール基板１０ａ，１０ｂの側面に形成された端子電極１６ａ，１６ｂと接続されている。このため、接続状態を容易に確認することができる。
この実施例では、１枚のモジュール基板１上に基板長手方向に２つのサブモジュール基板１０ａ，１０ｂが搭載されているので、モジュール基板１の長手方向の両端部のバランスが取れ、モジュール基板１の反りを低減することができる。なお、上記実施例では、一方のサブモジュール基板１０ａにのみ集積回路素子１５ａを搭載したが、両方のサブモジュール基板１０ａ，１０ｂに集積回路素子を搭載してもよい。
図５は部品内蔵モジュールの第３実施例を示す。第１実施例との対応部分には同一符号を付して重複説明を省略する。この部品内蔵モジュールＣでは、サブモジュール基板１０の側面に端子電極１７を形成し、この端子電極１７と第１回路部品７とをはんだまたは導電性接着剤を用いて接続したものである。この場合には、外観観察によって接続状態を確認できるため、導通不良を低減することが可能である。また、サブモジュール基板１０の下面に形成される端子電極１４の間にはんだレジスト膜１８を設けることで、電極間の短絡やはんだ流れを抑制することができる。
なお、サブモジュール基板１０の他の端子電極１４も、端子電極１７と同様にサブモジュール基板１０の下面から側面に回り込むように形成することで、モジュール基板１との接続状態を確認しやすくすることもできる。
図６，図７は部品内蔵モジュールの第４実施例を示す。第１実施例との対応部分には同一符号を付して重複説明を省略する。この実施例の部品内蔵モジュールＤは、第１実施例におけるモジュール基板１を省略し、絶縁樹脂層２０が基板本体を構成したものである。すなわち、絶縁樹脂層２０の下面に配線電極２を形成し、その上に第１回路部品７を実装するとともに、サブモジュールＡ１を実装してある。サブモジュールＡ１は、第１実施例と同様に、サブモジュール基板１０の上に第２回路部品１５を搭載したものである。部品内蔵モジュールＤの下面に露出した配線電極２がマザーボード等との接続用端子電極となる。
この実施例では、モジュール基板１を有しないので、全体として薄型の部品内蔵モジュールＤを得ることができる。なお、モジュール基板１を有しない関係で機械的強度が低下する恐れがあるが、絶縁樹脂層２０の中に埋設されたサブモジュール基板１０が補強材の役割を果たすので、反りや撓みを防止できる。
なお、この例ではサブモジュール基板１０の全ての端子電極１４を配線電極２上に実装したが、その一部を配線電極２上に実装して、サブモジュール基板１０の下面に形成された端子電極１４の残りを絶縁樹脂層２０の下面に露出させ、サブモジュール基板１０の下側の配線電極２を部分的に省略してもよい。
上記部品内蔵モジュールＤの製造方法を図７に示す。なお、図７では単一のモジュールの製造工程について説明するが、実際には集合基板状態で作製し、最終的に子基板に分割する。
図７の（ａ）は、上面に配線電極２を金属箔をパターニングすることにより形成した支持板３０と、サブモジュールＡ１と、第１回路部品７とを準備した状態を示す。
図７の（ｂ）は、支持板３０上の配線電極２に、サブモジュールＡ１を実装するとともに、第１回路部品７を実装した状態を示す。実装方法は、リフローはんだ付けでもよいし、バンプを用いてフリップチップ実装してもよいし、さらには導電性接着剤を用いて実装してもよい。
図７の（ｃ）は、支持板３０の上面全面にサブモジュールＡ１および第１回路部品７を包み込むように絶縁樹脂層２０を形成し、その上面にシールド層２１を形成した状態を示す。具体的には、Ｂステージ（半硬化）状態の絶縁樹脂層２０を、その上面にシールド層２１となる銅箔を配して支持板３０上に圧着し、硬化させる。
図７の（ｄ）は、絶縁樹脂層２０に対して、支持板３０の上面のグランド電極２ａおよびサブモジュール基板１０の上面のグランド電極１１ａに至る貫通穴を形成し、その中に導電性接着剤などを充填、硬化させることで、ビア導体２２を形成し、シールド層２１と接続した状態を示す。
図７の（ｅ）は、硬化済みの絶縁樹脂層２０を支持板３０から剥離した状態を示す。これにより、部品内蔵モジュールＤが完成する。
本発明にかかる部品内蔵モジュールの第１実施例の断面図である。 図１の部品内蔵モジュールの絶縁樹脂層を除外した平面図である。 図１に示す部品内蔵モジュールの製造工程を示す断面図である。 本発明にかかる部品内蔵モジュールの第２実施例の絶縁樹脂層を除外した平面図である。 本発明にかかる部品内蔵モジュールの第３実施例の断面図である。 本発明にかかる部品内蔵モジュールの第４実施例の断面図である。 図６に示す部品内蔵モジュールの製造工程を示す断面図である。
符号の説明
Ａ〜Ｄ 部品内蔵モジュール
Ａ１ サブモジュール
１ モジュール基板
２ 配線電極（第１配線）
３ ビア導体
４ シールド電極
５ 端子電極
７ 第１回路部品
１０ サブモジュール基板
１１ 配線電極（第２配線）
１２ ビア導体
１３ 内部導体
１４ 端子電極
１５ 第２回路部品
１５ａ 集積回路素子
１５ｂ 個別受動部品
２０ 絶縁樹脂層
２１ シールド層
２２ ビア導体
３０ 支持板

Claims (9)

  1. 上面に第１の配線を有するモジュール基板と、
    上記モジュール基板の第１の配線上に実装された第１の回路部品と、
    上記モジュール基板より小面積に形成され、上記第１の回路部品が実装された箇所以外のモジュール基板の第１の配線上に実装され、上面に第２の配線を有するサブモジュール基板と、
    上記サブモジュール基板の第２の配線上に実装された第２の回路部品と、
    上記モジュール基板の上面全面に、上記第１の回路部品、上記第２の回路部品および上記サブモジュール基板を包み込むように形成された絶縁樹脂層と、を備えたことを特徴とする部品内蔵モジュール。
  2. 絶縁樹脂層と、
    上記絶縁樹脂層の下面に設けられた第１の配線と、
    上記第１の配線上に実装され、上記絶縁樹脂層に埋設された第１の回路部品と、
    上記絶縁樹脂層より小面積に形成され、上記第１の回路部品が埋設された箇所以外の上記絶縁樹脂層に埋設され、上面に第２の配線を有するサブモジュール基板と、
    上記サブモジュール基板の第２の配線上に実装され、上記絶縁樹脂層に埋設された第２の回路部品と、を備えたことを特徴とする部品内蔵モジュール。
  3. 上記第２の回路部品は多数の端子を持つ集積回路素子を含み、
    上記集積回路素子の各端子は上記サブモジュール基板の第２の配線とそれぞれ接続固定されており、
    上記サブモジュール基板の下面には、上記第１の配線と接続固定される端子電極が形成されていることを特徴とする請求項１または２に記載の部品内蔵モジュール。
  4. 上記第１の回路部品は、上記集積回路素子より端子数の少ない個別回路部品であることを特徴とする請求項３に記載の部品内蔵モジュール。
  5. 上記第１の回路部品は、上記第２の回路部品より背丈の高い回路部品を含むことを特徴とする請求項１ないし４のいずれか１項に記載の部品内蔵モジュール。
  6. 上記サブモジュール基板は間隔をあけて複数個配置されており、
    上記サブモジュール基板が配置された部位の中間位置に上記第１の回路部品が配置されていることを特徴とする請求項１ないし５のいずれか１項に記載の部品内蔵モジュール。
  7. 上記絶縁樹脂層の上面にシールド層が設けられており、
    上記第１の配線または上記第２の配線はグランド電極を含み、
    上記シールド層と上記グランド電極とを接続するビア導体が上記絶縁樹脂層に形成されていることを特徴とする請求項１ないし６のいずれか１項に記載の部品内蔵モジュール。
  8. 上面に第１の配線が形成されたモジュール基板を準備する工程と、
    上記モジュール基板の第１の配線上に第１の回路部品を実装する工程と、
    上記モジュール基板より小面積に形成され、上面に第２の配線を有するサブモジュール基板を準備する工程と、
    上記第２の配線上に第２の回路部品を実装する工程と、
    上記モジュール基板の第１の回路部品を実装する箇所以外のモジュール基板の第１の配線上に、上記第２の回路部品を実装済みのサブモジュール基板を実装する工程と、
    上記モジュール基板の上面全面に、上記第１の回路部品、上記第２の回路部品および上記サブモジュール基板を包み込むように絶縁樹脂層を形成する工程と、を含む部品内蔵モジュールの製造方法。
  9. 支持板上に第１の配線を形成する工程と、
    上記第１の配線上に第１の回路部品を実装する工程と、
    上面に第２の配線を有するサブモジュール基板を準備する工程と、
    上記第２の配線上に第２の回路部品を実装する工程と、
    上記第１の回路部品を実装する箇所以外の上記支持板上に、上記第２の回路部品を実装済みのサブモジュール基板を配置する工程と、
    上記支持板の上面に、上記第１の回路部品、上記第２の回路部品および上記サブモジュール基板を包み込むように絶縁樹脂層を形成する工程と、
    上記絶縁樹脂層の硬化後に上記支持板から上記絶縁樹脂層を剥離する工程と、を含む部品内蔵モジュールの製造方法。
JP2007509813A 2005-12-22 2006-10-05 部品内蔵モジュールおよびその製造方法 Pending JPWO2007072616A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005369685 2005-12-22
JP2005369685 2005-12-22
PCT/JP2006/319937 WO2007072616A1 (ja) 2005-12-22 2006-10-05 部品内蔵モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2007072616A1 true JPWO2007072616A1 (ja) 2009-05-28

Family

ID=38188399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007509813A Pending JPWO2007072616A1 (ja) 2005-12-22 2006-10-05 部品内蔵モジュールおよびその製造方法

Country Status (6)

Country Link
US (1) US20070170582A1 (ja)
EP (1) EP1965615A4 (ja)
JP (1) JPWO2007072616A1 (ja)
KR (2) KR100901985B1 (ja)
CN (1) CN101080958A (ja)
WO (1) WO2007072616A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008136251A1 (ja) 2007-05-02 2008-11-13 Murata Manufacturing Co., Ltd. 部品内蔵モジュール及びその製造方法
JP2009038111A (ja) * 2007-07-31 2009-02-19 Toshiba Corp 半導体パッケージ、プリント配線板構造および電子機器
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP5468940B2 (ja) * 2010-03-03 2014-04-09 セイコーインスツル株式会社 パッケージの製造方法
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
CN102835193A (zh) * 2010-04-15 2012-12-19 古河电气工业株式会社 基板以及基板的制造方法
WO2011148915A1 (ja) 2010-05-26 2011-12-01 株式会社村田製作所 モジュール基板およびその製造方法
KR101147343B1 (ko) 2010-05-28 2012-05-22 엘지이노텍 주식회사 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR101118817B1 (ko) 2010-07-05 2012-03-12 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
KR101175901B1 (ko) 2011-10-25 2012-08-23 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
JP6003532B2 (ja) * 2012-10-25 2016-10-05 株式会社村田製作所 部品内蔵基板およびその製造方法
US9300254B2 (en) 2014-06-26 2016-03-29 Freescale Semiconductor Inc. Radio frequency devices with surface-mountable capacitors for decoupling and methods thereof
JP6202177B1 (ja) * 2016-01-21 2017-09-27 東洋インキＳｃホールディングス株式会社 電磁波シールドシートおよびプリント配線板
DE102016217452A1 (de) * 2016-09-13 2017-10-26 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Verfahren zur Herstellung eines Schaltungsträgers und einer elektrischen Schaltung
US20180374798A1 (en) * 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods
CN107613640B (zh) * 2017-08-16 2020-03-17 福建联迪商用设备有限公司 一种表面贴装方法和印刷电路板组件
CN109727928B (zh) * 2017-10-30 2021-02-26 长鑫存储技术有限公司 具有电磁干扰屏蔽的半导体封装结构及制造方法
US11031373B2 (en) * 2019-03-29 2021-06-08 International Business Machines Corporation Spacer for die-to-die communication in an integrated circuit
US11362036B2 (en) * 2020-01-06 2022-06-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
WO2022080360A1 (ja) * 2020-10-16 2022-04-21 株式会社村田製作所 電子部品モジュール、サブモジュールおよびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6375069U (ja) * 1986-11-04 1988-05-19
JPH05136558A (ja) * 1991-11-11 1993-06-01 Fujitsu Ltd プリント板ユニツトの実装方法
JPH08191128A (ja) * 1995-01-09 1996-07-23 Hitachi Ltd 電子装置
JP2001177043A (ja) * 1999-12-15 2001-06-29 Matsushita Electric Ind Co Ltd 電子モジュール
JP2002290051A (ja) * 2001-01-19 2002-10-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
JPH04304693A (ja) * 1991-04-01 1992-10-28 Matsushita Electric Ind Co Ltd チップ実装体と複合チップ実装体
DE4141775A1 (de) * 1991-12-18 1993-06-24 Manfred Band Verfahren zur herstellung einer elektronischen schaltung
JP2570637B2 (ja) * 1994-11-28 1997-01-08 日本電気株式会社 Ｍｃｍキャリア
EP1311072A1 (en) 2000-08-17 2003-05-14 Hitachi, Ltd. Transmitter and receiver module
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP2003188538A (ja) 2001-12-18 2003-07-04 Murata Mfg Co Ltd 多層基板、および多層モジュール
JP4096302B2 (ja) * 2002-12-16 2008-06-04 ソニー株式会社 磁気メモリ装置
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
US7042398B2 (en) * 2004-06-23 2006-05-09 Industrial Technology Research Institute Apparatus of antenna with heat slug and its fabricating process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6375069U (ja) * 1986-11-04 1988-05-19
JPH05136558A (ja) * 1991-11-11 1993-06-01 Fujitsu Ltd プリント板ユニツトの実装方法
JPH08191128A (ja) * 1995-01-09 1996-07-23 Hitachi Ltd 電子装置
JP2001177043A (ja) * 1999-12-15 2001-06-29 Matsushita Electric Ind Co Ltd 電子モジュール
JP2002290051A (ja) * 2001-01-19 2002-10-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法

Also Published As

Publication number Publication date
CN101080958A (zh) 2007-11-28
KR100901985B1 (ko) 2009-06-08
KR20080064203A (ko) 2008-07-08
EP1965615A1 (en) 2008-09-03
EP1965615A4 (en) 2009-11-11
KR20070100239A (ko) 2007-10-10
US20070170582A1 (en) 2007-07-26
WO2007072616A1 (ja) 2007-06-28
KR100877292B1 (ko) 2009-01-07

Similar Documents

Publication Publication Date Title
KR100877292B1 (ko) 부품 내장 모듈의 제조방법
JP4424449B2 (ja) 部品内蔵モジュール及びその製造方法
US10879219B2 (en) Lower IC package structure for coupling with an upper IC package to form a package-on-package (PoP) assembly and PoP assembly including such a lower IC package structure
US6765288B2 (en) Microelectronic adaptors, assemblies and methods
US9716075B2 (en) Semiconductor chip assembly and method for making same
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
KR101695846B1 (ko) 적층형 반도체 패키지
JP4830120B2 (ja) 電子パッケージ及びその製造方法
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
US7450395B2 (en) Circuit module and circuit device including circuit module
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
WO2006100738A1 (ja) 半導体装置及びその製造方法
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
US20050167817A1 (en) Microelectronic adaptors, assemblies and methods
WO2019111873A1 (ja) モジュール
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
JP5267540B2 (ja) 半導体装置
KR100809254B1 (ko) 칩 스케일의 sip 모듈.
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
US11804382B2 (en) Method of forming package substrate with partially recessed capacitor
JP5171720B2 (ja) 半導体装置
KR100924705B1 (ko) 반도체 장치
KR100871380B1 (ko) 수동소자가 탑재된 반도체 패키지

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005