DE19641838A1 - Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen - Google Patents

Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen

Info

Publication number
DE19641838A1
DE19641838A1 DE19641838A DE19641838A DE19641838A1 DE 19641838 A1 DE19641838 A1 DE 19641838A1 DE 19641838 A DE19641838 A DE 19641838A DE 19641838 A DE19641838 A DE 19641838A DE 19641838 A1 DE19641838 A1 DE 19641838A1
Authority
DE
Germany
Prior art keywords
layer
polysilicon
insulation material
openings
diffused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19641838A
Other languages
English (en)
Inventor
Daniel M Kinzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE19641838A1 publication Critical patent/DE19641838A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung bezieht sich auf Halbleiterbauteile und insbesondere auf eine Abschlußstruktur für Halbleiterbau­ teile, wie z. B. Halbleiterbauteile mit MOS-Gatesteuerung.
Halbleiterbauteile mit MOS-Gatesteuerung sind in der Technik gut bekannt und schließen Bauteile ein, wie sie beispielsweise in der US-Patentanmeldung 08/299 533 vom 1. September 1994 be­ schrieben sind, deren Inhalt durch diese Bezugnahme hier mit aufgenommen wird. Halbleiterbauteile mit MOS-Gatesteuerung schließen weiterhin Leistungs-MOSFET′s, Thyristoren mit MOS- Gatesteuerung, Bauteile mit Gate-Abschaltung und dergleichen ein.
Diese Halbleiterbauteile mit MOS-Gatesteuerung sind typischer­ weise durch eine Vielzahl von aktiven Zellen gebildet, die Zellen einschließen, die sich am Umfang des Halbleiterplättchens befinden. Wenn die am Umfang angeordneten Zellen der vollen Source-/Drain-Spannung ausgesetzt sind, neigen sie zu einem Lawinendurchbruch zwischen dem äußersten Teil der Zelle und dem benachbarten Trenn- oder Straßenbereich.
Es ist daher erforderlich, eine Bauteilstruktur zu schaffen, die einen Durchbruch an den aktiven Umfangsbereichen des Halb­ leiterplättchens verhindert.
Das Herstellungsverfahren für Bauteile, die derartige Strukturen einschließen, schließt eine Anzahl von photolithographischen Maskierungsschritten und kritischen Maskenausrichtschritten ein, die jeweils zur Herstellungszeit und zu den Herstellungs­ kosten beitragen und gleichzeitig mögliche Quellen von Bau­ teilfehlern darstellen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Abschlußstruktur sowie eine Abschlußstruktur zu schaffen, die einen minimalen Oberflächenbereich des Halb­ leiterplättchens einnimmt und keine zusätzlichen Maskierungs­ schritte erfordert.
Diese Aufgabe wird durch die im Anspruch 1 oder 28 bzw. 16 oder 42 angegebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den jeweiligen Unteransprüchen.
Die vorliegende Erfindung ergibt eine Abschlußstruktur, die den aktiven Umfang eines Halbleiterbauteils abschließt, um einen Durchbruch am Umfang des Halbleiterbauteils zu verhin­ dern. Eine Feldplatte wird aus der gleichen Polysiliziumschicht gebildet, die die Gateelektrode bildet, und sie ändert die Krümmung der elektrischen Felder, die am Rand der Diffusions­ bereiche erzeugt werden.
Ein Grundgedanke der vorliegenden Erfindung bezieht sich auf eine Abschlußstruktur für ein Halbleiterbauteil und ein Ver­ fahren zur Herstellung der Abschlußstruktur. Eine Schicht aus Feldisolationsmaterial wird oberhalb eines Siliziumsubstrats gebildet. Ein oder mehrere ausgewählte Bereiche der Feldiso­ lationsschicht werden mit einem Muster versehen und fortgeätzt, um zumindestens eine Öffnung und zumindestens einen verbleiben­ den Abschnitt zu bilden. Eine Polysiliziumschicht wird in den Öffnungen und über den verbleibenden Abschnitten der Feldiso­ lations-Materialschicht abgeschieden, und ausgewählte Teile der Polysiliziumschicht werden mit einem Muster versehen und fortgeätzt, um mit Abstand angeordnete Öffnungen zu bilden. Jede der mit Abstand angeordneten Öffnungen weist zumindestens einen ersten Teil auf, der in einer jeweiligen Öffnung des Feldisolationsmaterials ausgebildet ist und sich benachbart zu dem Feldisolationsmaterial befindet. Ein Teil der Polysilizium­ schicht, die über der Feldisolationsschicht liegt, definiert eine Polysilizium-Feldplatte. Erste diffundierte Bereiche werden durch Einführen von Verunreinigungen eines ersten Leitungstyps in Siliziumsubstrat-Oberflächenbereiche gebildet, die unter dem ersten Teil der Öffnungen in der Polysiliziumschicht liegen. Zweite diffundierte Bereiche werden aus Verunreinigungen eines zweiten Leitungstyps, der vom entgegengesetzten Typ zum ersten Leitfähigkeitstyp ist, gebildet und in den Siliziumsubstrat- Oberflächenbereich eingeführt. Die ersten diffundierten Bereiche sind tiefer und breiter als die zweiten diffundierten Bereiche. Eine darüberliegende Isolierschicht wird abgeschieden, worauf ausgewählte Teile mit einem Muster versehen und fortgeätzt wer­ den, um die darunterliegenden Oberflächenbereiche der Polysili­ zium-Feldplatte und darunterliegende Bereiche der Silizium­ substrat-Oberflächenbereiche freizulegen. Eine leitende Schicht wird über der Isolierschicht und über den darunterliegenden Polysilizium-Feldplatten-Oberflächenbereichen und den darunter­ liegenden Siliziumsubstrat-Oberflächenbereichen abgeschieden. Die leitende Schicht wird geätzt, um ein oder mehrere Elek­ troden, die mit der Polysilizium-Feldplatte in Kontakt stehen, und eine oder mehrere Elektroden zu bilden, die mit den darun­ terliegenden Bereichen der Siliziumsubstrat-Oberflächenbereiche in Kontakt stehen.
Gemäß diesem Grundgedanken der vorliegenden Erfindung kann die Polysilizium-Feldplatte die ersten diffundierten Bereiche über­ lappen. Ein Polysiliziumfinger kann in einem Bereich gebildet werden, der zwischen einem jeweiligen Paar von Öffnungen in der Polysiliziumschicht liegt. Die Breite des Polysilizium­ fingers kann ausreichend klein sein, so daß sich die ersten diffundierten Bereiche eines Paares von Öffnungen überlappen.
Eine Öffnung in dem Feldisolationsmaterial kann das Halbleiter­ bauteil umgeben, um einen Straßenbereich zu bilden, und ein Äquipotentialring kann oberhalb des Feldisolationsmaterials und des Straßenbereichs gebildet werden, um den Straßenbereich auf einem vorgegebenen Potential zu halten.
Das Feldisolationsmaterial kann isotrop geätzt werden, so daß es eine geneigte Kante hat, und Verunreinigungen können durch die geneigte Kante eingeführt werden. Eine Polysilizium-Feld­ platte kann sich über die geneigte Kante des Feldisolations­ materials erstrecken.
Der erste Leitungstyp kann der P-Typ sein, während der zweite Leitungstyp der N-Typ sein kann. Alternativ ist der erste Lei­ tungstyp der N-Typ und der zweite Leitungstyp ist der P-Typ. Die Polysilizium-Feldplatte kann sich über eine Kante der Schicht aus Feldisolationsmaterial erstrecken.
Die Öffnungen in der Polysiliziumschicht können einen zweiten Teil einschließen, der oberhalb des verbleibenden Teils der Schicht aus Feldisolationsmaterial gebildet ist. Das Feldiso­ lationsmaterial kann Siliziumdioxyd sein, und die Verunreini­ gungen vom ersten und zweiten Leitungstyp können durch Implan­ tieren der Verunreinigung in das Siliziumsubstrat und nachfol­ gendes Eintreiben der Verunreinigungen eingeführt werden. Die darüberliegende Isolierschicht kann eine Niedrigtemperatur- Oxydschicht sein.
Gemäß einem weiteren Grundgedanken der vorliegenden Erfindung wird ein Halbleiterbauteil geschaffen, das die Abschlußstruktur der vorliegenden Erfindung aufweist, und es wird weiterhin ein Verfahren zur Herstellung des Halbleiterbauteils geschaffen. Das Bauteil und dessen Herstellungsverfahren schließen eine Schicht aus Gateisoliermaterial ein, die oberhalb des Silizium­ substrates in zumindest einer Öffnung in der Schicht aus Feldisolationsmaterial gebildet ist. Mit Abstand angeordnete Öffnungen werden in der Polysiliziumschicht ausgebildet und schließen Umfangsöffnungen ein, die einen ersten Teil aufwei­ sen, der oberhalb der Schicht aus Gateisolationsmaterial und benachbart zu der verbleibenden Feldisolationsmaterialschicht ausgebildet ist. Dritte diffundierte Bereiche werden weiterhin in die Siliziumsubstrat-Oberflächenbereiche eingeführt. Die zweiten diffundierten Bereiche weisen eine abschließende Tiefe auf, die kleiner als die der dritten diffundierten Bereiche ist, und die ersten diffundierten Bereiche sind tiefer und breiter und weisen eine niedrigere Konzentration als die dritten diffun­ dierten Bereiche auf. Vertiefungen werden in die darunterlie­ genden Bereiche der Siliziumsubstrat-Oberflächenbereiche ein­ geätzt und weisen eine Tiefe auf, die größer als die Tiefe der zweiten diffundierten Bereiche ist. Weitere Teile der Silizium­ substratoberfläche werden benachbart zu den Vertiefungen in den darunterliegenden Bereichen freigelegt und umgeben diese. Die leitende Schicht umfaßt zumindest einen Gatekontakt, der mit der Polysiliziumfeldplatte in Kontakt steht, und zumindest einen Sourcekontakt, der mit den dritten diffundierten Bereichen am Boden der Vertiefungen und den zweiten diffundierten Berei­ chen an den oberen Teilen der Vertiefungen und an den weiteren Teilen in Kontakt steht.
Entsprechend diesem Grundgedanken der vorliegenden Erfindung kann das Gateisolationsmaterial Siliziumdioxyd sein, und die Polysiliziumfeldplatte kann sich über einen Teil der Gateiso­ lationsschicht erstrecken.
Ausführungsbeispiele der Erfindung werden im folgenden anhand der Zeichnungen noch näher erläutert.
In der Zeichnung zeigen:
Fig. 1 eine Draufsicht auf ein Halbleiterbauteil mit MOS-Gatesteuerung gemäß einer Ausführungsform der vorliegenden Erfindung,
Fig. 2 die Zellentopologie der Oberfläche eines bekannten Halbleiterbauteils mit MOS-Gatesteuerung,
Fig. 3 eine Querschnittsansicht des Halbleiterbauteils mit MOS-Gatesteuerung nach Fig. 2 entlang der Schnittlinie 2-2 nach Fig. 2,
Fig. 4 die Zellentopologie eines Teils der äußersten aktiven Zellen und des Abschlußbereiches des Halbleiterbauteils mit MOS-Gatesteuerung nach Fig. 1,
Fig. 5 eine Querschnittsansicht des Halbleiterbauteils mit MOS-Gatesteuerung nach Fig. 4 entlang der Schnittlinie 5-5 nach Fig. 4,
Fig. 6 eine Querschnittsansicht des Halbleiterbauteils mit MOS-Gatesteuerung nach Fig. 4 entlang der Schnittlinie 6-6 nach Fig. 4,
Fig. 7 eine Querschnittsansicht eines Bereiches des Halbleiterbauteils mit MOS-Gatesteuerung nach Fig. 1, der eine in der Mitte liegende Gate-Sammelschiene einschließt,
Fig. 8 eine vergrößerte Ansicht des Gateoxyd-Stufen­ teils des in Fig. 7 gezeigten Bereiches,
Fig. 9 ein Diagramm, das die I-V-Durchbruchscharak­ teristik eines bekannten P-Kanal-Bauteils und eines P-Kanal- Bauteils gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, und
Fig. 10 eine vergrößerte Ansicht eines Gateoxyd- Stufenteils eines P-Kanal-Bauteils gemäß einer Ausführungsform der vorliegenden Erfindung.
Die vorliegende Erfindung ist auf eine Abschlußstruktur und auf ein Herstellungsverfahren gerichtet, die bzw. das zum Abschluß irgendeiner Art eines Halbleiterbauteils verwendet werden kann. Die Abschlußstruktur bzw. das Verfahren sind je­ doch besonders zur Verwendung mit einem Halbleiterbauteil und einem Verfahren anwendbar, wie es in der oben erwähnten US- Patentanmeldung 08/299 533 beschrieben ist.
Fig. 1 zeigt eine Draufsicht eines MOSFET-Halbleiterplättchens 20, in das die Abschlußstruktur der vorliegenden Erfindung eingefügt werden kann. Das MOSFET-Halbleiterplättchen 20 kann ein Halbleiterplättchen vom Leistungs-MOSFET-HEX-2.5-Typ sein, wie es von der Firma International Rectifier Corp., El Segundo, Kalifornien, USA vertrieben wird. Typischerweise weist das Halbleiterplättchen 20 eine Abmessung von etwa 2,8 × 3,56 mm auf, und es weist eine Sourcekontaktoberfläche 21, ein Gate­ kissen 22 und Gate-Sammelschienen 24, 25 und 26 auf, die sich von diesem aus erstrecken. Ein (nicht gezeigter) Drainkontakt befindet sich auf der Unterseite des Halbleiterplättchens 20.
Das Bauteil kann jedoch irgendein gewünschtes Grenzschicht­ muster haben, das ein gewünschtes Halbleiterbauteil mit MOS- Gatesteuerung bildet. Fig. 2 und Fig. 3, die einen Quer­ schnitt nach Fig. 2 entlang der Schnittlinie 2-2 darstellt, zeigen ein typisches Grenzschichtmuster, das beispielsweise in dem von dem Kreis umgebenen und mit "Fig. 2 und 3" bezeich­ neten Bereich nach Fig. 1 verwendet werden kann, wobei dieses Grenzschichtmuster dem der US-Patentanmeldung 08/299 533 ent­ spricht. Die Fig. 2 und 3 zeigen einige wenige der parallel geschalteten, mit Abstand voneinander angeordneten hexagonalen oder sechseckförmigen zellularen MOSFET-Elemente, die in einem epitaxial gebildeten N⁻-Bereich 30 ausgebildet sind und die identische, mit Abstand voneinander angeordnete P⁻-Basis- oder Kanal-Diffusionsbereiche 40 und 41 einschließen, die jeweils einen N⁺-Sourcebereich 51 und einen P⁺-Bereich 50 enthalten, der unter den N⁺-Sourcebereichen liegt. Der umkehrbare P⁻- Kanal 52 ist unterhalb einer Gateoxydschicht 31 und einer Poly­ silizium-Gateschicht 32 angeordnet, wie dies in Fig. 3 gezeigt ist.
Eine Niedrigtemperatur-Oxydschicht (LTO) 80, 82, 83 liegt über den Segmenten des Gate-Polysiliziums 32 und isoliert diese, um eine Verbindung des Polysiliziums 32 mit den N⁺-Sourceberei­ chen über das Sourcemetall (Aluminium) 84 zu verhindern.
Das Verfahren, das das in den Fig. 2 und 3 gezeigte Grenz­ schichtmuster bildet, ist in gleicher Weise in der US-Patent­ anmeldung 08/299 533 beschrieben. Gemäß einer darin beschrie­ benen Ausführungsform kann der in Fig. 3 gezeigte N⁻-Haupt­ körper 30 eine Epitaxialschicht sein, die auf einem (nicht gezeigten) N⁺-Substrat aufgewachsen ist. Eine Gateisolier­ schicht 31 ist über dem N⁺-Hauptkörperbereich 30 ausgebildet und kann eine thermisch aufgewachsene Siliziumdioxydschicht sein. Die Gateoxydschicht 31 wird dann ihrerseits durch eine Schicht aus Polysilizium 32 abgedeckt.
Eine Photolackschicht wird dann über der Polysiliziumschicht abgeschieden und unter Verwendung eines geeigneten photolitho­ graphischen Maskierungsschrittes mit einem Muster versehen. Öffnungen werden durch den Photolack bis zur Oberfläche der Polysiliziumschicht 32 gebildet. Nach der Ausbildung der Öff­ nungen in der Photolackschicht wird eine anisotrope Ätzung verwendet, um die freiliegenden Teile des Polysiliziums zu ätzen. Die Ätzung ist selektiv genug, um die freiliegenden Polysiliziumteile zu entfernen, doch stoppt sie vor einer vollständigen Entfernung von Oxyd irgendwo auf dem Halbleiter­ plättchen. Danach kann das darunterliegende freiliegende Siliziumdioxyd, falls gewünscht, mit einer isotropen Naßätzung entfernt werden. Es ist jedoch auch möglich, das Gateoxyd in diesem Schritt in dem Verfahren weitgehend intakt zu lassen und nachfolgend Dotierungsmittel mit ausreichend hoher Energie zu implantieren, damit diese das Gateoxyd durchdringen.
Danach wird eine Implantierung durch die Fenster in dem Poly­ silizium durchgeführt, wobei Bor als Implantationsspezies ver­ wendet wird. Nach diesem Implantierungsvorgang wird der Photo­ lack 33 abgestreift und die Implantierungen von P-Typ werden eingetrieben, um die Bereiche 40 und 41 von P-Leitungstyp zu bilden. Dann wird eine relativ hohe N⁺-Dosis von Arsen oder Phosphor durch die Polysiliziumfenster implantiert, und nach­ folgend wird eine P⁺-Dosis von Bor durch die Fenster implan­ tiert.
Danach wird eine Schicht von Niedrigtemperaturoxyd (LTO) 80, 82, 83 über der Oberfläche des Halbleiterplättchens abgeschie­ den und darauffolgend werden die N⁺- und P⁺-Implantierungen eingetrieben, um die Bereiche 50 und 51 zu bilden. Die N⁺- Schicht 51 ist um einen von dem Konstrukteur ausgewählten und durch die verwendeten Spezies und Dosen bestimmten Betrag flacher als die P⁺-Schicht 50.
Eine weitere Photolackschicht wird dann über der LTO-Schicht 80, 82, 83 aufgetragen und in einem zweiten Maskierungsschritt mit einem Muster versehen, um gut ausgerichtete kleine Mittel­ öffnungen zu bilden, die sich an der Achse jeder der einzelnen Zellen befinden. Die LTO-Schicht 80, 82, 83 wird dann durch eine anisotrope Oxydätzung geätzt, um eine Mittelöffnung an die Siliziumoberfläche zu öffnen.
Danach ätzt eine weitere anisotrope Ätzung die freiliegende Siliziumoberfläche, so daß Löcher in der Siliziumoberfläche gebildet werden, die die N⁺-Schichten 51 durchdringen und die P⁺-Schicht 50 für jede Zelle erreichen. Das Halbleiter­ plättchen wird dann einer isotropen Naßätzung unterworfen, wodurch die LTO-Schichten 80, 82, 83 hinterschnitten werden. Der Photolack wird dann abgestreift, und ein Sourcekontakt­ metall 84, wie z. B. Aluminium, wird über der gesamten Oberfläche des Bauteils abgeschieden, um die Öffnungen in der LTO-Schicht und die Öffnungen in dem Siliziumsubstrat zu füllen und um über den freiliegenden Siliziumschultern zu liegen, die durch die Hinterschneidungen in der LTO-Schicht bebildet sind. Damit verbindet das Sourcekontaktmetall 84 die N⁺-Sourcebereiche mit ihren jeweiligen darunterliegenden P⁺-Bereichen.
Ein (nicht gezeigter) Drain- (oder Anoden-) Kontakt kann mit dem N⁺-Substrat verbunden werden oder zur Verbindung an einer Oberfläche des Halbleiterplättchens zur Verfügung stehen. Wenn das Bauteil in Form eines IGBT ausgebildet werden soll, so wird eine dünne N⁺-Pufferschicht und eine P⁺-Bodenschicht an der Unterseite der Halbleiterplättchenstruktur in üblicher Weise hinzugefügt.
Obwohl die Zellen irgendwelche gewünschten Abmessungen haben können, haben die in Fig. 3 gezeigten Zellen typischerweise eine Breite von ungefähr 5,8 µm und eine typische Trennung von ungefähr 5,8 µm. Die Kontaktöffnung weist eine kurze Abmessung von typischerweise ungefähr 2 µm auf. Jede Zelle kann in der dargestellten Weise auf eine nichtkritische horizontale Ab­ messung langgestreckt sein.
Obwohl das vorstehende Bauteil in Form eines N-Kanal-Bauteils gezeigt ist, ist es für den Fachmann erkennbar, daß die ent­ gegengesetzten Leitungstypen für jeden Bereich eingesetzt wer­ den können, um das Bauteil zu einem P-Kanal-Bauteil zu machen. Die vollständigen Bauteile können weiterhin in einem Gehäuse für die Oberflächenbefestigung oder in einem anderen Gehäuse, wie z. B. einem TO220-Gehäuse angeordnet werden.
Die Fig. 4 bis 7 zeigen eine Ausführungsform einer neuarti­ gen Abschlußstruktur, die sowohl für N- als auch für P-Kanal- Bauteile geeignet ist, und die unter Verwendung der gleichen Verfahrensschritte hergestellt werden kann, die zur Herstellung der in den Fig. 2 und 3 gezeigten Zellen verwendet werden.
Der von einem Kreis umgebene Bereich nach Fig. 1, der mit "Fig. 4, 5 und 6" bezeichnet ist, umfaßt die Abschlußstruk­ tur der Gate-Sammelschiene 24 nach Fig. 1. Der mit einem Kreis umgebene Bereich in Fig. 1, der mit "Fig. 7" bezeichnet ist, umfaßt die Abschlußstruktur für die Gate-Sammelschienen 25 und 26.
Zunächst wird auf Fig. 4 Bezug genommen, in der zwei der letzten oder äußersten vollständigen aktiven Zellen 100 und 101 des aktiven Bereichs gezeigt sind. Die Fig. 4 zeigt diese Zellen bei freigelegter Oberseite der Poylsiliziumschicht 31, so daß die N⁺-Source 102 und die P⁺-Schichten der Zellen gezeigt sind. Die Zellen 100 und 101 des aktiven Bereiches sind in Fig. 6 in einer Querschnittsansicht der Fig. 4 entlang der Linie 6-6 gezeigt. Die Fig. 6 zeigt weiterhin die darüberliegende Niedrigtemperatur-Oxydschicht sowie den Sourcekontakt 84 und die Gate-Sammelschiene 24.
Die aktiven Zellen 100 und 101 befinden sich benachbart zu abschließenden Halbzellen 103 und 104, die in den Fig. 4 und 5 gezeigt sind, und die während der gleichen Verfahrens­ schritte gebildet werden, die die Zellen 100 und 101 bilden. Fig. 5 ist eine Querschnittsansicht der Fig. 4 entlang der Linie 5-5.
Eine Feldoxydschicht 110 nach den Fig. 5 und 6 wird über dem N-Leitungstyp-Hauptkörperteil vor dem Verfahren ausgebildet, das in der oben genannten US-Patentanmeldung 08/299,533 be­ schrieben ist. Eine Photolackschicht wird über dem Feldoxyd abgeschieden und dann unter Verwendung eines geeigneten photo­ lithographischen Maskierungsschrittes mit einem Muster versehen, um Öffnungen zur Feldoxydschicht zu bilden. Die freiliegenden Teile des Feldoxyds werden dann fortgeätzt, um die aktiven Bauteilbereiche freizulegen. Vorzugsweise wird eine isotrope Naßätzung verwendet, um zu bewirken, daß die Kanten des Feld­ oxyds ein abgeschrägtes Profil aufweisen. Es kann jedoch auch ein anisotropes Ätzverfahren verwendet werden. Die Gate- Oxydschicht wird dann über den aktiven Bauteilbereichen auf­ gewachsen, und eine Polysiliziumschicht wird dann über dem Gate-Oxyd und den Feldoxydschichten abgeschieden. Das Bauteil wird dann in der vorstehend beschriebenen Weise bearbeitet.
Die Feldoxydschicht 110 dient als eine Isolierschicht zwischen der Gate-Sammelschiene und dem Siliziumsubstrat. Die Kante des Feldoxyds 110 dient weiterhin in Kombination mit der Kante des Polysiliziums des aktiven Bereichs als ein Diffusions­ fenster, um die P⁻-, N⁺- und P⁺-Teile der abschließenden Halbzellen 103 und 104 zu definieren, die teilweise unter dem Feldoxyd 110 liegen. Die obere Oberfläche des Feldoxyds 110 ist weiterhin teilweise mit einem Polysilizium-Streifen 32a bedeckt, der in den gleichen Verfahrensschritten abgeschieden und mit einem Muster versehen wird, wie das Haupt-Polysilizium- Gate 32 des aktiven Bereiches.
Wie dies in Fig. 6 gezeigt ist, erstrecken sich schmale Finger 32b der Polysiliziumschicht von dem Hauptgitter 32 der Poly­ siliziumschicht und stehen mit dem Streifen 32a in Verbindung. Die Breite der Finger sollte zu einem Minimum gemacht werden, damit die P⁻-Bereiche unter den Fingern 32b zusammendiffun­ dieren und einen ununterbrochenen Bereich am Rand des Halb­ leiterplättchens bilden können (beispielsweise mit einer Breite von 2 µm). Breitere Trennungen führen zu einer niedrigeren Lawinendurchbruchsspannung. Der Streifen 32a ist seinerseits mit der Gate-Sammelschiene 24 verbunden, die einfach ein isolierter Streifen der gleichen Metallschicht ist, die zur Bildung des Source-Kontaktes 84 abgeschieden wird.
Die LTO-Schicht nach den Fig. 5 und 6 wird zur gleichen Zeit wie die LTO-Schicht 80, 82, 83 in Fig. 3 abgeschieden. Ein Äquipotential-Ring aus Polysilizium (EQR-Ring) 32C wird eben­ falls während der Formung des Polysiliziums 32 des aktiven Be­ reiches gebildet, liegt jedoch über der Kante des Feldoxyds 110, wie dies gezeigt ist. Der EQR-Ring steht weiterhin mit der Gate-Oxydschicht in Kontakt, die über dem Bereich benachbart zum Straßenbereich angeordnet ist, um die Bildung eines In­ versionskanals zu verhindern, der einen Leckstrom hervorrufen kann. Er ist mit dem Straßenbereich verbunden, der sich typi­ scherweise auf Drain-Potential befindet.
Fig. 7 zeigt die Art und Weise, wie die Abschlußstruktur nach den Fig. 4, 5 und 6 auf die abschließenden Halbzellen angewandt werden kann, die benachbart zur Gate-Sammelschiene 25 oder 26 angeordnet sind, die auf der Innenseite des Halbleiterplätt­ chens liegt. Entsprechend sind die abschließenden Halbzellen 140 und 141, die ähnlich zu den Zellen 103 und 104 nach den Fig. 4 und 5 sind, durch eine Struktur abgeschlossen, die ähn­ lich der symmetrischen linken Seite, bezogen auf die Sammel­ schiene 24, in den Fig. 5 und 6 ist.
Gemäß einem wichtigen Merkmal der vorliegenden Erfindung sollte, wie dies in den Fig. 5 und 7 gezeigt ist, die Polysiliziumplatte 32a nahe an der Kante des P⁻-Basisbereiches der Abschlußzellen 103, 104 oder 140, 141 liegen, oder optimal über diesen liegen. Das Polysilizium wirkt als Feldplatte, um das elektrische Feld aufzuspreizen, das an den Randzellen erzeugt wird. Ein Abstand von mehreren Mikrometern zwischen der Kante des P⁻-Basisbe­ reichs und der Feldplatte ist noch akzeptabel, führt jedoch zu einer abnehmenden Durchbruchsspannung, wenn die Trennung oder der Abstand größer wird.
Fig. 8 zeigt eine vergrößerte Ansicht des Kanten- oder Rand­ bereichs des Feldoxyds 110. Wie dies weiter oben beschrieben wurde, ist das Feldoxyd vorzugsweise isotrop geätzt und die Kante des Feldoxyds hat somit ein abgeschrägtes Profil. Diese Abschrägung 200 in dem Feldoxyd ist für N-Kanal-Bauteile vor­ teilhaft, weil der tiefe implantierte P⁺-Bereich teilweise durch die Abschrägung hindurch implantiert wird und die Source umgibt, um die Oberfläche zu erreichen. Die Abschrägung er­ weitert weiterhin das Profil des P⁻-Bereichs, der ebenfalls teilweise durch die Abschrägung hindurch implantiert wird. Diese Profile der P⁻- und P⁺-Bereiche verhindern ein Kanal­ lecken und verringern den Basiswiderstand der Randzellen.
Wie dies weiter oben erwähnt wurde, ist die Abschlußstruktur der vorliegenden Erfindung auch auf P-Kanal-Bauteile anwend­ bar. Im einzelnen wird ein P⁺-Source-Bereich anstelle des N⁺-Source-Bereiches nach Fig. 8 eingesetzt, ein N⁺-Bereich wird für den P⁺-Bereich eingesetzt, ein N⁻-Basisbereich wird für den P⁻-Basisbereich eingesetzt, und es wird ein Substrat vom P-Leitungstyp verwendet. Wenn die Abschlußstruk­ tur jedoch mit P-Kanal-Bauteilen verwendet wird, so hat es sich herausgestellt, daß das P-Kanal-Bauteil eine "weiche" I-V Durchbruchscharakteristik aufweist, die durch die Kurve 90 in Fig. 9 gezeigt ist. Die weiche Durchbruchscharakteristik wird teilweise durch die abrupte Ecke hervorgerufen, die durch die Überschneidung zwischen dem Polysilizium und Feldoxydmasken gebildet wird. Hierdurch wird die Spitzendotierungs-Konzentra­ tion des N⁻-Basisbereichs an den Ecken verringert, was an­ dererseits zu einem vorzeitigen Durchschlag führt. Dieser Effekt wird durch die Oxyd-Abschrägung weiter verstärkt, die es dem implantierten P⁺-Source-Bereich ermöglicht, sich weiter unter das Oxyd zu erstrecken.
Um dieses Problem zu beseitigen ist gemäß einem weiteren Grund­ gedanken der Erfindung vorgesehen, daß sich die Polysilizium- Schicht 32a geringfügig über die Kante des Feldoxyds 110 (um ungefähr 0,5 Mikrometer) erstreckt, um die Schulter der Feld­ oxyd-Abschrägung 200 "quadratischer" zu machen, wie dies in Fig. 10 gezeigt ist. Obwohl ein P⁻-Kanal-Bauteil gezeigt ist, ist die Polysilizium-Erstreckung auch für N⁻-Kanal-Bauteile vorteilhaft. Die Polysilizium-Erstreckung maskiert weiterhin die Einführung von Dotierungsmitteln in das Substrat für den gezeigten Teil der Zelle. Es wurde festgestellt, daß diese Konstruktion den "weichen" Durchbruch, insbesondere für P-Kanal- Bauteile, verhindert, und eine stärker quadratische Durchbruchs­ charakteristik hervorruft, die durch die gestrichelte Kurve 91 in Fig. 9 gezeigt ist.
Die Polysilizium-Erstreckung kann von Null bis zu mehreren Mikrometern reichen, sollte jedoch optimal so klein sein, wie dies Konstruktionsregeln ermöglichen, weil längere Erstreckun­ gen zu hohen Feldbeanspruchungen an der Stufe von dem Gate- Oxyd zum Feldoxyd führen. Diese Feldbeanspruchungen können die Zuverlässigkeit des Abschlusses aufgrund einer Injektion von heißen Trägern und eines zeitabhängigen dielektrischen Durch­ bruchs verringern. Sie ruft weiterhin eine "ausweichende" I-V Charakteristik hervor, bei der das Bauteil bei einer verringer­ ten Spannung einen Lawinendurchbruch ausführt, die dann gradiell ansteigt, während Träger in das Oxyd an dem Bean­ spruchungspunkt injiziert und eingefangen werden.

Claims (53)

1. Verfahren zur Herstellung einer Abschlußstruktur eines Halbleiter-Bauteils, wobei das Verfahren die folgenden Schritte umfaßt:
Ausbilden einer Schicht aus Feldisolationsmaterial über einem Silizium-Substrat,
Ausbilden eines Musters und Fortätzen von zumindest einem ausgewählten Bereich der Schicht aus Feldisolationsmaterial, um zumindest eine Öffnung in der Schicht aus Feldisolationsmaterial und zumindest einen verbleibenden Teil zu bilden,
Abscheiden einer Schicht aus Polysilizium in der zumindest einen Öffnung in der Schicht aus Feldisolationsmaterial und über dem verbleibenden Teil der Schicht aus Feldisolationsmaterial,
Ausbilden eines Musters und Fortätzen ausgewählter Teile der Schicht aus Polysilizium zur Bildung einer Vielzahl von mit Abstand voneinander angeordneten Öffnungen in der Schicht aus Polysilizium, die jeweils zumindest einen jeweiligen ersten Teil aufweisen, der in der zumindest einen Öffnung der Schicht aus Feldisolationsmaterial und benachbart zu dem verbleibenden Teil der Schicht aus Feldisolationsmaterial ausgebildet ist, wobei ein Teil der Schicht aus Polysilizium, der über der Schicht aus Feldisolationsmaterial liegt, eine Polysilizium- Feldplatte bildet,
Einführen von Verunreinigungen eines ersten Leitungstyps in Oberflächenbereiche des Siliziumsubstrats, die unter dem jeweiligen ersten Teil der Vielzahl von Öffnungen in der Schicht aus Polysilizium liegen, um erste diffundierte Bereiche zu bilden,
Einführen von Verunreinigungen eines zweiten Leitungstyps, der den entgegengesetzten Leitungstyp zu dem ersten Leitungs­ typ aufweist, in die entsprechenden Oberflächenbereiche des Siliziumsubstrats, um zweite diffundierte Bereiche zu bilden, wobei die ersten diffundierten Bereiche tiefer und breiter als die zweiten diffundierten Bereiche sind,
Abscheiden einer darüberliegenden Isolierschicht,
Ausbildung eines Musters und Fortätzen ausgewählter Teile der darüberliegenden Isolierschicht, um in dieser erste Öffnun­ gen, die darunterliegende Oberflächenbereiche der Polysilizium- Feldplatte freilegen, und zweite Öffnungen auszubilden, die jeweilige darunterliegende Bereiche der Oberflächenbereiche des Siliziumsubstrats freilegen,
Abscheiden einer leitenden Schicht über der darüberlie­ genden Isolierschicht und über den darunterliegenden Ober­ flächenbereichen der Polysilizium-Feldplatte und den darunter­ liegenden Bereichen der Oberflächenbereiche des Siliziumsub­ strats, und
Ausbildung eines Musters und Fortätzen von Teilen der leitenden Schicht, um zumindest eine Elektrode, die mit der Polysilizium-Feldplatte in Kontakt steht, und zumindest eine Elektrode zu bilden, die mit den darunterliegenden Bereichen der Oberflächenbereiche des Siliziumsubstrats in Kontakt steht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Teil der Polysilizium-Feldplatte über einem Teil der ersten diffundierten Bereiche liegt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Bereich der Polysilizium- Schicht, der zwischen einem jeweiligen Paar der mit Abstand angeordneten Öffnungen liegt, einen Polysilizium-Finger bildet.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Breite des Polysilizium-Fingers ausreichend klein ist, damit der erste diffundierte Bereich einer des jeweiligen Paares von mit Abstand angeordneten Öffnungen den ersten diffundierten Bereich einer anderen des Paares der jeweiligen mit Abstand voneinander angeordneten Öffnungen überlappt.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht aus Feldisolations­ material eine zweite Öffnung einschließt, die am Rand des Halbleiter-Bauteils liegt und einen Straßenbereich bildet, und daß die Schicht aus Polysilizium einen Äquipotential-Ring mit einem ersten Teil, der über der Schicht aus Feldisolations­ material liegt und einen zweiten Teil einschließt, der über dem Straßenbereich liegt, um den Straßenbereich auf einem vorgegebenen Potential zu halten.
6. Verfahren nach Anspruch 1 dadurch gekennzeichnet, daß der Schritt der Ausbildung eines Musters und des Fortätzens der Schicht aus Feldisolations­ material das isotrope Ätzen des Feldisolationsmaterials derart einschließt, daß eine Kante der Schicht aus Feldisolations­ material, die am Rand des ersten Teils der Vielzahl von mit Abstand angeordneten Öffnungen liegt, ein geneigtes Profil aufweist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Schritte der Einführung der Verunreinigungen von einem ersten und einem zweiten Leitungstyp die Einführung der Verunreinigungen durch die geneigte Kante in der Schicht aus Feldisolationsmaterial einschließt.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß sich die Polysilizium-Feldplatte über die geneigte Kante in der Schicht aus Feldisolations­ material erstreckt.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Leitungstyp der P- Leitungstyp ist, und daß der zweite Leitungstyp der N-Leitungs­ typ ist.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Leitungstyp der N- Leitungstyp ist, und daß der zweite Leitungstyp der P-Leitungs­ typ ist.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß sich die Polysilizium-Feldplatte über eine Kante der Schicht aus Feldisolationsmaterial erstreckt, die an den ersten Teil der mit Abstand voneinander angeordneten Öffnungen in der Schicht aus Polysilizium angrenzt.
12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß jede der Vielzahl von mit Abstand angeordneten Öffnungen einen jeweiligen zweiten Teil einschließt, der über dem verbleibenden Teil der Schicht aus Feldisolationsmaterial ausgebildet ist.
13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Feldisolationsmaterial Siliziumdioxyd ist.
14. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schritte der Einführung von Verunreinigungen des ersten und zweiten Leitungstyps das Implantieren dieser Verunreinigungen in das Siliziumsubstrat und das nachfolgende Eintreiben dieser Verunreinigungen einschließt.
15. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die darüberliegende Isolierschicht eine Niedrigtemperatur-Oxydschicht ist.
16. Abschlußstruktur für ein Halbleiter-Bauteil, dadurch gekennzeichnet, daß die Abschlußstruktur folgende Teile aufweist:
eine Schicht aus Feldisolationsmaterial, die über einem Siliziumsubstrat ausgebildet ist und zumindest eine darin ausgebildete Öffnung und zumindest einen verbleibenden Teil aufweist,
eine Schicht aus Polysilizium, die in der zumindest einen Öffnung in der Schicht aus Feldisolationsmaterial und über dem verbleibenden Teil der Schicht aus Feldisolationsmaterial abge­ schieden ist, wobei die Schicht aus Polysilizium eine Vielzahl von darin mit Abstand voneinander angeordneten Öffnungen ein­ schließt, die jeweils zumindest einen jeweiligen ersten Teil aufweisen, der in der zumindest einen Öffnung der Schicht aus Feldisolationsmaterial und benachbart zu dem verbleibenden Teil der Schicht aus Feldisolationsmaterial ausgebildet ist, wobei ein Teil der Schicht aus Polysilizium, der über der Schicht aus Feldisolationsmaterial liegt, eine Polysilizium-Feldplatte bildet,
erste diffundierte Bereiche, die aus Verunreinigungen eines ersten Leitungstyps gebildet sind, die in Oberflächen­ bereiche des Siliziumsubstrats eingeführt werden, die unter dem jeweiligen ersten Teil der Vielzahl von Öffnungen in der Schicht aus Polysilizium liegen,
zweite diffundierte Bereiche, die aus Verunreinigungen eines zweiten Leitungstyps gebildet sind, der den entgegen­ gesetzten Leitungstyp zu dem ersten Leitungstyp aufweist, die in die entsprechenden Oberflächenbereiche des Silizium­ substrats eingeführt werden, wobei die ersten diffundierten Bereiche tiefer und breiter als die zweiten diffundierten Bereiche sind,
eine darüberliegende Isolierschicht, die erste darin ausgebildete Öffnungen, die darunterliegende Oberflächen­ bereiche der Polysilizium-Feldplatte freilegen und zweite Öffnungen aufweist, die jeweilige darunterliegende Bereiche der Oberflächenbereiche des Siliziumsubstrats freilegen, und
eine leitende Schicht, die über der darüberliegenden Isolierschicht und in den ersten und zweiten Öffnungen in der darüberliegenden Isolierschicht abgeschieden ist und die zumindest eine Elektrode, die mit der Polysilizium- Feldplatte in Kontakt steht, und zumindest eine Elektrode umfaßt, die mit den darunterliegenden Bereichen der Ober­ flächenbereiche des Siliziumsubstrats in Kontakt steht.
17. Bauteil nach Anspruch 16, dadurch gekennzeichnet, daß ein Teil der Polysilizium-Feldplatte über einem Teil der ersten diffundierten Bereiche liegt.
18. Bauteil nach Anspruch 16, dadurch gekennzeichnet, daß ein Bereich der Polysilizium- Schicht, der zwischen einem jeweiligen Paar der mit Abstand voneinander angeordneten Öffnungen liegt, einen Polysilizium- Finger bildet.
19. Bauteil nach Anspruch 18, dadurch gekennzeichnet, daß die Breite des Polysilizium-Fingers ausreichend klein ist, so daß der erste diffundierte Bereich einer der jeweiligen Paare von mit Abstand voneinander angeordneten Öffnungen den ersten diffundierten Bereich einer anderen des Paares von jeweiligen mit Abstand voneinander angeordneten Öffnungen überlappt.
20. Bauteil nach Anspruch 16, dadurch gekennzeichnet, daß die Schicht aus Feldisolations­ material eine zweite Öffnung einschließt, die am Rand des Halbleiter-Bauteils liegt und einen Straßenbereich bildet, und daß die Schicht aus Polysilizium einen Äquipotential-Ring einschließt, der einen ersten Teil, der über der Schicht aus Feldisolationsmaterial liegt und einen zweiten Teil aufweist, der über dem Straßenbereich liegt, um den Straßenbereich auf einem vorgegebenen Potential zu halten.
21. Bauteil nach Anspruch 16, dadurch gekennzeichnet, daß sich die Polysilizium-Feldplatte über die geneigte Kante in der Schicht aus Feldisolationsmaterial erstreckt.
22. Bauteil nach Anspruch 16, dadurch gekennzeichnet, daß der erste Leitungstyp der P- Leitungstyp ist, und daß der zweite Leitungstyp der N- Leitungstyp ist.
23. Bauteil nach Anspruch 16, dadurch gekennzeichnet, daß der erste Leitungstyp der N- Leitungstyp ist, und daß der zweite Leitungstyp der P- Leitungstyp ist.
24. Bauteil nach Anspruch 23, dadurch gekennzeichnet, daß sich die Polysilizium-Feldplatte über eine Kante der Schicht aus Feldisolationsmaterial erstreckt, die an den ersten Teil der mit Abstand voneinander angeordneten Öffnungen in der Schicht aus Polysilizium angrenzt.
25. Bauteil nach Anspruch 16, dadurch gekennzeichnet, daß jede der Vielzahl von mit Abstand voneinander angeordneten Öffnungen einen jeweiligen zweiten Teil einschließt, der über dem verbleibenden Teil der Schicht aus Feldisolationsmaterial angeordnet ist.
26. Bauteil nach Anspruch 16, dadurch gekennzeichnet, daß das Feldisolationsmaterial Siliziumdioxyd ist.
27. Bauteil nach Anspruch 16, dadurch gekennzeichnet, daß die darüberliegende Isolierschicht eine Niedrigtemperatur-Oxydschicht ist.
28. Verfahren zur Herstellung eines Halbleiterbauteils mit einer Abschlußstruktur, dadurch gekennzeichnet, daß das Verfahren die folgenden Schritte umfaßt:
Ausbilden einer Schicht aus Feldisolationsmaterial über einem Siliziumsubstrat,
Ausbilden eines Musters und Fortätzen von zumindest einem ausgewählten Bereich der Schicht aus Feldisolationsmaterial zur Bildung von zumindest einer Öffnung in der Schicht aus Feld­ isolationsmaterial und zumindest eines verbleibenden Teils,
Ausbilden einer Schicht aus Gate-Isolationsmaterial über dem Siliziumsubstrat in der zumindest einen Öffnung in der Schicht aus Feldisolationsmaterial,
Abscheiden einer Schicht aus Polysilizium über dem ver­ bleibenden Teil der Schicht aus Feldisolationsmaterial und der Schicht aus Gate-Isolationsmaterial,
Ausbilden eines Musters und Fortätzen ausgewählter Teile der Schicht aus Polysilizium zur Bildung einer Vielzahl von mit Abstand voneinander angeordneten Öffnungen in der Schicht von Polysilizium, die eine Vielzahl von Umfangsöffnungen einschließen, die jeweils zumindest einen jeweiligen ersten Teil aufweisen, der über der Schicht aus Gate-Isolations­ material und benachbart zu dem verbleibenden Teil der Schicht aus Feldisolationsmaterial ausgebildet ist, wobei ein Teil der Schicht aus Polysilizium, der über der Schicht aus Feld­ isolationsmaterial liegt, damit eine Polysilizium-Feldplatte bildet,
Einführen von Verunreinigungen eines ersten Leitungstyps in Oberflächenbereiche des Siliziumsubstrats, die unter dem jeweiligen ersten Teil der Umfangsöffnungen in der Schicht aus Polysilizium liegen, um erste diffundierte Bereiche zu bilden,
Einführen von Verunreinigungen eines zweiten Leitungs­ typs, der zu dem ersten Leitungstyp entgegengesetzt ist, in die entsprechenden Oberflächenbereiche des Siliziumsubstrats, um zweite diffundierte Bereiche zu bilden,
Einführen von Verunreinigungen des ersten Leitungstyps in die Oberflächenbereiche des Siliziumsubstrats zur Bildung dritter diffundierter Bereiche, wobei die zweiten diffundier­ ten Bereiche eine abschließende Tiefe aufweisen, die kleiner als die der dritten diffundierten Bereiche ist, und wobei die ersten diffundierten Bereiche tiefer und breiter als die dritten diffundierten Bereiche sind und eine niedrigere Kon­ zentration als diese aufweisen,
Abscheiden einer darüberliegenden Isolierschicht,
Ausbildung eines Musters und Fortätzen ausgewählter Teile der darüberliegenden Isolierschicht zur Bildung erster Öff­ nungen in der darüberliegenden Isolierschicht, die darunter­ liegende Oberflächenbereiche der Polysilizium-Feldplatte freilegen, und zweiter Öffnungen, die jeweilige darunterlie­ gende Bereiche der Oberflächenbereiche des Siliziumsubstrats freilegen und Seitenwände aufweisen,
Ätzen von Vertiefungen in den darunterliegenden Be­ reichen der Oberflächenbereiche des Siliziumsubstrats bis zu einer Tiefe, die größer als die Tiefe der zweiten diffundier­ ten Bereiche ist,
Ätzen der Seitenwände zur Bildung von hinterschnittenen Teilen, die weitere Teile der Oberfläche des Siliziumsubstrats freilegen, die benachbart zu den Vertiefungen in den darunter­ liegenden Bereichen der Oberflächenbereiche des Silizium­ substrats liegen und diese umgeben,
Abscheiden einer leitenden Schicht über der darüberlie­ genden Isolierschicht und über den darunterliegenden Ober­ flächenbereichen der Polysilizium-Feldplatte, den dritten diffundierten Bereichen am Boden der Vertiefungen und den zweiten diffundierten Bereichen an den oberen Teilen der Vertiefungen und an den weiteren Teilen der Oberfläche des Siliziumsubstrats, und
Ausbilden eines Musters und Fortätzen von Teilen der leitenden Schicht, um zumindest einen Gate-Kontakt, der mit der Polysilizium-Feldplatte in Kontakt steht, und zumindest einen Source-Kontakt zu bilden, der mit den zweiten und dritten diffundierten Bereichen in Kontakt steht.
29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß ein Teil der Polysilizium-Feldplatte über einem Teil der ersten diffundierten Bereiche liegt.
30. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß ein Bereich der Polysiliziumschicht, der zwischen einem jeweiligen Paar der Umfangsöffnungen liegt, einen Polysilizium-Finger bildet.
31. Verfahren nach Anspruch 30, dadurch gekennzeichnet, daß die Breite des Polysilizium-Fingers ausreichend klein ist, derart, daß der erste diffundierte Bereich einer des jeweiligen Paares von Umfangsöffnungen den ersten diffundierten Bereich einer anderen des Paares von jeweiligen Umfangsöffnungen überlappt.
32. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die Schicht aus Feldisolationsmaterial eine zweite Öffnung einschließt, die am Rand des Halbleiter-Bauteils liegt und einen Straßenbereich bildet, und daß die Schicht aus Polysilizium einen Äquipoten­ tial-Ring einschließt, der einen ersten Teil, der über der Schicht aus Feldisolationsmaterial liegt und einen zweiten Teil aufweist, der über dem Straßenbereich liegt, um den Straßenbereich auf einem vorgegebenen Potential zu halten.
33. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß der Schritt der Ausbildung eines Musters und des Ätzens der Schicht aus Feldisolationsmaterial das isotrope Ätzen des Feldisolationsmaterials derart ein­ schließt, daß eine Kante der Schicht aus Feldisolationsmaterial, die am Rand des ersten Teils der Vielzahl von Umfangsrechnungen liegt, ein geneigtes Profil aufweist.
34. Verfahren nach Anspruch 33, dadurch gekennzeichnet, daß die Schritte der Einführung von Verunreinigungen eines ersten und zweiten Leitungstyps die Einführung der Verunreini­ gungen durch die geneigte Kante in der Schicht aus Feldisola­ tionsmaterial hindurch einschließen.
35. Verfahren nach Anspruch 33, dadurch gekennzeichnet, daß sich die Polysilizium-Feldplatte über die geneigte Kante in der Schicht aus Feldisolations­ material erstreckt.
36. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß der erste Leitungstyp der P- Leitungstyp ist, und daß der zweite Leitungstyp der N- Leitungstyp ist.
37. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß der erste Leitungstyp der N- Leitungstyp ist, und daß der zweite Leitungstyp der P- Leitungstyp ist.
38. Verfahren nach Anspruch 37, dadurch gekennzeichnet, daß sich die Polysilizium-Feldplatte über eine Kante der Schicht aus Feldisolationsmaterial erstreckt, die an dem ersten Teil der mit Abstand voneinander angeordneten Öffnungen in der Schicht aus Polysilizium angrenzt.
39. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß jede der Vielzahl von mit Abstand voneinander angeordneten Öffnungen einen jeweiligen zweiten Teil einschließt, der über dem verbleibenden Teil der Schicht aus Feldisolationsmaterial ausgebildet ist.
40. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die Schicht aus Gate-Isolations­ material Siliziumdioxyd ist.
41. Verfahren nach Anspruch 38, dadurch gekennzeichnet, daß sich die Polysilizium-Feldplatte weiterhin über einen Teil der Schicht aus Gate-Isolations­ material erstreckt.
42. Halbleiter-Bauteil mit einer Abschlußstruktur, dadurch gekennzeichnet, daß das Bauteil folgende Teile aufweist:
eine Schicht aus Feldisolationsmaterial, die über einem Siliziumsubstrat ausgebildet ist und zumindest eine darin ausgebildete Öffnung und zumindest einen verbleiben­ den Teil aufweist,
eine Schicht aus Gate-Isolationsmaterial, die über dem Siliziumsubstrat in der zumindestens einen Öffnung in der Schicht aus Feldisolationsmaterial ausgebildet ist,
eine Schicht aus Polysilizium, die über dem verbleiben­ den Teil der Schicht aus Feldisolationsmaterial und der Schicht aus Gate-Isolationsmaterial abgeschieden ist, wobei die Schicht aus Polysilizium eine Vielzahl von mit Abstand voneinander an­ geordneten Öffnungen aufweist, die eine Vielzahl von Umfangs­ öffnungen einschließen, die jeweils zumindest einen jeweiligen ersten Teil aufweisen, der über der Schicht aus Gate-Isolations­ material und benachbart zu dem verbleibenden Teil der Schicht aus Feldisolationsmaterial ausgebildet ist, wobei ein Teil der Schicht aus Polysilizium, der über der Schicht aus Feldisola­ tionsmaterial liegt, eine Polysilizium-Feldplatte bildet,
erste diffundierte Bereiche, die aus Verunreinigungen eines ersten Leitungstyps gebildet sind, die in Oberflächenbereiche des Siliziumsubstrats eingeführt sind, die unter dem jeweiligen ersten Teil der Umfangsöffnungen in der Schicht aus Polysilizium liegen,
zweite diffundierte Bereiche, die aus Verunreinigungen eines zweiten Leitungstyps gebildet sind, der zum ersten Lei­ tungstyp entgegengesetzt ist, wobei die Verunreinigungen in die entsprechenden Oberflächenbereiche des Siliziumsubstrats einge­ führt werden,
dritte diffundierte Bereiche, die aus Verunreinigungen des ersten Leitungstyps gebildet sind, die in die Oberflächen­ bereiche des Siliziumsubstrats eingeführt werden, wobei die zweiten diffundierten Bereiche eine abschließende Tiefe auf­ weisen, die kleiner als die der dritten diffundierten Bereiche ist, wobei die ersten diffundierten Bereiche tiefer und breiter sind als die dritten diffundierten Bereiche und eine niedrigere Konzentration als diese aufweisen,
eine darüberliegende Isolierschicht, in der erste Öffnun­ gen, die darunterliegende Oberflächenbereiche der Polysilizium- Feldplatte freilegen, und zweite Öffnungen ausgebildet sind, die jeweilige darunterliegende Bereiche der Oberflächenbereiche des Siliziumsubstrats freilegen, wobei die darunterliegenden Bereiche der Oberflächenbereiche des Siliziumsubstrats darin ausgebildete Vertiefungen mit einer Tiefe aufweisen, die größer als die Tiefe der zweiten diffundierten Bereiche ist, wobei die zweiten Öffnungen weitere Teile der Oberfläche des Sili­ ziumsubstrats freilegen, die benachbart zu den Vertiefungen in den darunterliegenden Bereichen der Oberflächenbereiche des Siliziumsubstrats liegen und diese umgeben, und
eine leitende Schicht, die über der darüberliegenden Isolierschicht und in den ersten und zweiten Öffnungen in der darüberliegenden Isolierschicht abgeschieden ist, und die zumindest einen Gate-Kontakt, der mit der Polysilizium-Feld­ platte in Kontakt steht und zumindest einen Source-Kontakt umfaßt, der mit den dritten diffundierten Bereichen am Boden der Vertiefungen und den zweiten diffundierten Bereichen an den oberen Teilen der Vertiefungen und an den weiteren Teilen der Oberfläche des Siliziumsubstrats in Kontakt steht.
43. Bauteil nach Anspruch 42, dadurch gekennzeichnet, daß ein Teil der Polysilizium-Feldplatte über einem Teil der ersten diffundierten Bereiche liegt.
44. Bauteil nach Anspruch 42, dadurch gekennzeichnet, daß ein Bereich der Polysiliziumschicht, der zwischen einem jeweiligen Paar Umfangsöffnungen liegt, einen Polysilizium-Finger bildet.
45. Bauteil nach Anspruch 44, dadurch gekennzeichnet, daß die Breite des Polysilizium-Fingers ausreichend klein ist, derart, daß der erste diffundierte Bereich einer des jeweiligen Paares von Umfangsöffnungen den ersten diffundierten Bereich einer anderen des Paares von jeweiligen Umfangsöffnungen überlappt.
46. Bauteil nach Anspruch 42, dadurch gekennzeichnet, daß die Schicht aus Feldisolations­ material eine zweite Öffnung einschließt, die am Rand des Halbleiter-Bauteils liegt und einen Straßenbereich bildet, und daß die Schicht aus Polisilizium einen Äquipotential-Ring einschließt, der einen ersten Teil, der über der Schicht aus Feldisolationsmaterial liegt, und einen zweiten Teil aufweist, der über dem Straßenbereich liegt, um den Straßenbereich auf einem vorgegebenen Potential zu halten.
47. Bauteil nach Anspruch 42, dadurch gekennzeichnet, daß sich die Polysilizium-Feldplatte über die geneigte Kante in der Schicht aus Feldisolations­ material erstreckt.
48. Bauteil nach Anspruch 42, dadurch gekennzeichnet, daß der erste Leitungstyp der P- Leitungstyp ist, und daß der zweite Leitungstyp der N- Leitungstyp ist.
49. Bauteil nach Anspruch 42, dadurch gekennzeichnet, daß der erste Leitungstyp der N- Leitungstyp ist, und daß der zweite Leitungstyp der P- Leitungstyp ist.
50. Bauteil nach Anspruch 49, dadurch gekennzeichnet, daß sich die Polysilizium-Feldplatte über eine Kante der Schicht aus Feldisolationsmaterial erstreckt, die an den ersten Teil der mit Abstand voneinander angeordneten Öffnungen in der Schicht aus Polysilizium angrenzt.
51. Bauteil nach Anspruch 42, dadurch gekennzeichnet, daß jede der Vielzahl von mit Abstand angeordneten Öffnungen einen jeweiligen zweiten Teil einschließt, der über dem verbleibenden Teil der Schicht aus Feldisolationsmaterial ausgebildet ist.
52. Bauteil nach Anspruch 42, dadurch gekennzeichnet, daß die Schicht aus Gate-Isolations­ material Siliziumdioxyd ist.
53. Bauteil nach Anspruch 49, dadurch gekennzeichnet, daß sich die Polysilizium-Feldplatte weiterhin über einen Teil der Schicht aus Gate-lsolations­ material erstreckt.
DE19641838A 1995-10-11 1996-10-10 Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen Ceased DE19641838A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US507695P 1995-10-11 1995-10-11
US668895P 1995-11-14 1995-11-14

Publications (1)

Publication Number Publication Date
DE19641838A1 true DE19641838A1 (de) 1997-06-05

Family

ID=26673893

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19641838A Ceased DE19641838A1 (de) 1995-10-11 1996-10-10 Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen

Country Status (8)

Country Link
US (1) US5940721A (de)
JP (1) JP3069054B2 (de)
KR (1) KR100214408B1 (de)
DE (1) DE19641838A1 (de)
FR (1) FR2739976B1 (de)
GB (1) GB2306249B (de)
IT (1) IT1285780B1 (de)
SG (1) SG47184A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6022790A (en) * 1998-08-05 2000-02-08 International Rectifier Corporation Semiconductor process integration of a guard ring structure
US6355508B1 (en) * 1998-09-02 2002-03-12 Micron Technology, Inc. Method for forming electrostatic discharge protection device having a graded junction
US7098506B2 (en) 2000-06-28 2006-08-29 Renesas Technology Corp. Semiconductor device and method for fabricating the same
JP2000196075A (ja) * 1998-12-25 2000-07-14 Hitachi Ltd 半導体装置及びその製造方法
US6642558B1 (en) * 2000-03-20 2003-11-04 Koninklijke Philips Electronics N.V. Method and apparatus of terminating a high voltage solid state device
US6833984B1 (en) 2000-05-03 2004-12-21 Rambus, Inc. Semiconductor module with serial bus connection to multiple dies
US6781203B2 (en) * 2001-11-09 2004-08-24 International Rectifier Corporation MOSFET with reduced threshold voltage and on resistance and process for its manufacture
US6744117B2 (en) * 2002-02-28 2004-06-01 Motorola, Inc. High frequency semiconductor device and method of manufacture
US6721189B1 (en) * 2002-03-13 2004-04-13 Rambus, Inc. Memory module
JP2003318395A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
US20050259368A1 (en) * 2003-11-12 2005-11-24 Ted Letavic Method and apparatus of terminating a high voltage solid state device
JP5128100B2 (ja) * 2006-09-29 2013-01-23 三菱電機株式会社 電力用半導体装置
JP2007036299A (ja) * 2006-11-13 2007-02-08 Renesas Technology Corp 半導体装置及びその製造方法
JP5353093B2 (ja) * 2008-07-15 2013-11-27 株式会社デンソー 半導体装置の製造方法
US20110084332A1 (en) * 2009-10-08 2011-04-14 Vishay General Semiconductor, Llc. Trench termination structure
US9269765B2 (en) * 2013-10-21 2016-02-23 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having gate wire disposed on roughened field insulating film
US9543208B2 (en) 2014-02-24 2017-01-10 Infineon Technologies Ag Method of singulating semiconductor devices using isolation trenches

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3012430A1 (de) * 1980-03-31 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Planare halbleiteranordnung mit erhoehter durchbruchsspannung
US4414560A (en) * 1980-11-17 1983-11-08 International Rectifier Corporation Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
DE3382294D1 (de) * 1982-02-22 1991-07-04 Toshiba Kawasaki Kk Mittel zum verhindern des durchbruchs einer isolierschicht in halbleiteranordnungen.
US4532534A (en) * 1982-09-07 1985-07-30 Rca Corporation MOSFET with perimeter channel
US4966858A (en) * 1989-11-02 1990-10-30 Motorola, Inc. Method of fabricating a lateral semiconductor structure including field plates for self-alignment
JP2934325B2 (ja) * 1990-05-02 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US5240872A (en) * 1990-05-02 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
IT1254799B (it) * 1992-02-18 1995-10-11 St Microelectronics Srl Transistore vdmos con migliorate caratteristiche di tenuta di tensione.
US5430324A (en) * 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
IT1272567B (it) * 1992-09-15 1997-06-23 Int Rectifier Corp Dispositivo transistore di potenza, dotato di una regione ultraprofonda a concentrazione maggiorata
TW290735B (de) * 1994-01-07 1996-11-11 Fuji Electric Co Ltd
JP2870402B2 (ja) * 1994-03-10 1999-03-17 株式会社デンソー 絶縁ゲート型電界効果トランジスタ

Also Published As

Publication number Publication date
FR2739976B1 (fr) 1999-04-02
GB2306249B (en) 1999-11-17
FR2739976A1 (fr) 1997-04-18
JP3069054B2 (ja) 2000-07-24
JPH09172175A (ja) 1997-06-30
GB2306249A (en) 1997-04-30
KR970024163A (ko) 1997-05-30
KR100214408B1 (ko) 1999-08-02
SG47184A1 (en) 1998-03-20
GB9621156D0 (en) 1996-11-27
IT1285780B1 (it) 1998-06-18
ITMI962099A1 (it) 1998-04-10
US5940721A (en) 1999-08-17

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE19701189B4 (de) Halbleiterbauteil
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE10261464B4 (de) Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
DE102014107325A1 (de) Halbleiterbauelement
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE102007023885A1 (de) Siliziumcarbid-Halbleitervorrichtung vom Graben-MOS-Typ und Verfahren zur Herstellung derselben
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE3145231A1 (de) Halbleiteranordnung fuer hohe spannungen
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE10000754A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19747159A1 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung
DE19949364A1 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur
DE19900313A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE19935442C1 (de) Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE19908477A1 (de) Halbleitervorrichtung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/765

8131 Rejection