DE10000754A1 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu seiner Herstellung

Info

Publication number
DE10000754A1
DE10000754A1 DE10000754A DE10000754A DE10000754A1 DE 10000754 A1 DE10000754 A1 DE 10000754A1 DE 10000754 A DE10000754 A DE 10000754A DE 10000754 A DE10000754 A DE 10000754A DE 10000754 A1 DE10000754 A1 DE 10000754A1
Authority
DE
Germany
Prior art keywords
zones
layer
drift
separation
separation zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10000754A
Other languages
English (en)
Other versions
DE10000754B4 (de
Inventor
Yasushi Miyasaka
Tatsuhiko Fujihira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE10000754A1 publication Critical patent/DE10000754A1/de
Application granted granted Critical
Publication of DE10000754B4 publication Critical patent/DE10000754B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Beschrieben wird ein Halbleiterbauelement mit einer ersten Schicht, die eine erste Hauptfläche und eine zweite Hauptfläche aufweist, einer ersten Elektrode an der zweiten Hauptfläche der ersten Schicht, einer pn-Laminatschicht, die mit einer ersten Fläche die erste Hauptfläche kontaktiert und eine der ersten Fläche gegenüberliegende zweite Fläche aufweist, und wenigstens einer zweiten Elektrode auf der zweiten Hauptfläche. Die pn-Laminatschicht enthält Driftzonen eines ersten Leitfähigkeitstyps und Trennzonen eines zweiten Leitfähigkeitstyps, entgegengesetzt dem ersten Leitfähigkeitstyps, die sich vertikal zwischen der ersten Fläche und der zweiten Fläche der pn-Laminatschicht parallel zueinander und einander in Horizontalrichtung abwechselnd erstrecken. Die pn-Laminatschicht bildet einen Strompfad, wenn das Halbleiterbauelement im EIN-Zustand ist, während sie verarmt ist, wenn das Halbleiterbauelement im AUS-Zustand ist. Ein Verfahren zur Herstellung des Halbleiterbauelements umfaßt: Implantieren von Dotierstoffionen und Wärmebehandeln der implantierten Dotierstoffionen zur Ausbildung der Driftzonen oder der Trennzonen.

Description

Die Erfindung betrifft ein Halbleiterbauelement, etwa in Form eines Feldeffekttransistors mit isoliertem Gate (MOSFET), eines Bipolartransistors mit isoliertem Gate (IGBT), eines Bipolartransi­ stors, einer Diode oder dergleichen Halbleiterbauelement, das einen vertikalen Halbleiteraufbau aufweist und sowohl eine hohe Durchbruchsspannung als auch eine große Strombeständigkeit besitzt. Die Erfindung bezieht sich außerdem auf ein Verfahren zur Herstellung eines Halbleiter­ bauelements mit einem solchen vertikalen Halbleiteraufbau.
Bei vertikalen Halbleiterbauelementen fließt Strom zwischen Elektroden an den beiden einander gegenüberliegenden Hauptflächen. Zur Erhöhung der Durchbruchsspannung solcher Bauelemente ist es erforderlich, eine entsprechend dickere Schicht hohen Widerstands zwischen den Elektro­ den vorzusehen. Eine dicke Schicht hohen Widerstands bedingt aber andererseits eine höhere Durchlaßspannung zur Erzielung eines Stromflusses zwischen den Elektroden und einen höheren Durchlaßwiderstand. Die höhere Durchlaßspannung und der höhere Durchlaßwiderstand erhöhen die Verluste. Es besteht somit ein Gegensatz zwischen dem Wunsch nach einer niedrigen Durchlaßspannung bzw. einem geringen Durchlaßwiderstand (Strombelastbarkeit) einerseits und einer hohen Durchbruchsspannung andererseits.
Die Druckschriften EP-A-0 053 854, US-A-5,216,275, US-A-5,438,215 und JP-A-09- 266311 /1997 offenbaren Halbleiterbauelemente, die eine Driftschicht enthalten, die abwechselnd auf- bzw. aneinandergeschichtete stark dotierte n Zonen und p Zonen aufweist, um die vorge­ nannten Probleme zu lösen. Die abwechselnd aufeinandergeschichteten n Zonen und p Zonen verarmen im Sperrzustand des Bauelements und übernehmen dann die Durchbruchsspannung.
Fig. 18 zeigt einen Teilquerschnitt des Vertikal-MOSFETs gemäß einem Ausführungsbeispiel der US-A-5,216,275. Der in Fig. 18 gezeigte Vertikal-MOSFET unterscheidet sich von herkömmli­ chen vertikalen Halbleiterbauelementen darin, daß er eine Driftschicht 12 enthält, bei der es sich nicht um eine einzelne oder einlagige Schicht handelt, sondern vielmehr um eine mehrlagige Schicht, die sich aus n Driftzonen 12a und p Trennzonen 12b zusammensetzt, die abwechselnd angeordnet sind. In Fig. 18 ist mit 13 eine p Wannenzone, mit 14 eine n+ Sourcezone, mit 15 ein Gateisolierfilm, mit 16 eine Gateelektrode, mit 17 eine Sourceelektrode und mit 18 eine Drain­ elektrode bezeichnet. Obwohl ein Driftstrom durch die Driftzonen 12a fließt, werden hier die Driftzonen 12a und die Trennzonen 12b zusammen als Driftschicht 12 bezeichnet.
Die Driftschicht 12 wird in folgender Weise ausgebildet. Zuerst wird auf einer n+ Drainschicht 11 epitaxial eine n Schicht hohen Widerstands aufgewachsen. Die Driftzonen 12a werden durch Ätzen der n Schicht und Bilden von Gräben bis hinunter zur Drainschicht 11 gebildet. Die Trennzonen 12b werden dann dadurch gebildet, daß in den Gräben p Schichten oder Zonen epitaxial aufgewachsen werden.
Nachfolgend wird ein Halbleiterbauelement mit solch einer Driftschicht abwechselnder Leitfähig­ keitstypen, die im Einschaltzustand des Bauelements einen Strompfad bildet und im Sperrzustand des Bauelements verarmt ist, als ein "Halbleiterbauelement mit einer Schicht abwechselnder Leitfähigkeitstypen" bezeichnet.
Die in der US-A-5,216,275 beschriebenen Dimensionierungen sind wie folgt. Wenn die Durch­ bruchsspannung mit Vs bezeichnet wird, beträgt die Dicke der Driftschicht 12 0,024 VB 1,2 µm. Wenn die Driftzonen 12a und die Trennzonen 12b dieselbe Breite b und dieselbe Dotierstoffkon­ zentration aufweisen, dann beträgt die Dotierstoffkonzentration 7,2 × 1016 VB -0,2/b cm-3. Wenn VB 300 V beträgt und b 5 µm beträgt, wird die Driftschicht 12 23 µm dick, und die Dotierstoffkon­ zentration beträgt 4,6 × 1015 cm3. Da die Dotierstoffkonzentration für eine einlagige Driftschicht bei 5 × 1014 cm3 liegt, wird der Durchlaßwiderstand durch die Driftschicht 12 verringert. Wenn man jedoch herkömmliche Techniken für das Epitaxialwachstum einsetzt, ist es schwierig, eine Halbleiterschicht guter Qualität in solch einem schmalen und tiefen Graben (mit einem großen Seitenverhältnis) zu vergraben bzw. auszubilden.
Dem Erfordernis, zwischen dem Durchlaßwiderstand und der Durchbruchsspannung abzuwägen, begegnet man allgemein auch bei lateralen Halbleiterbauelementen. Die vorgenannten Druck­ schriften EP-A-0 053 854, US-A-5,438,215 und JP-A-09-266311/11997 offenbaren laterale Halbleiterbauelemente mit einer Schicht abwechselnder Leitfähigkeitstypen sowie Verfahren, die für die lateralen Halbleiterbauelemente und die vertikalen Halbleiterbauelemente gleich sind, zur Ausbildung der Schicht abwechselnder Leitfähigkeitstypen. Diese Verfahren machen von selektiven Ätztechniken zur Ausbildung der Gräben und von der Technik des Epitaxialwachstums zum Auffüllen der Gräben Gebrauch.
Es ist jedoch schwierig, die selektive Ätztechnik zum Ausbilden der Gräben und die Epitaxial­ wachstumstechnik zum Auffüllen der Gräben bei der Herstellung der vertikalen Halbleiterbauele­ mente mit einer Schicht abwechselnder Leitfähigkeitstypen einzusetzen, wie unter Bezugnahme auf die US-A-5,216,275 erläutert. Die JP-A-09-266311/1997 beschreibt eine Nukleartransforma­ tion mittels eines Neutronenstrahls oder der gleichen radioaktiven Strahls. Solche Nukleartrans­ formationsprozesse erfordern jedoch große Ausrüstungen und sind nicht leicht einzusetzen.
Aufgabe der Erfindung ist es, ein Halbleiterbauelement mit einer Schicht abwechselnder Leitfä­ higkeitstypen zu schaffen, bei dem der Widerspruch zwischen einer niedrigen Durchlaßspannung oder einem niedrigen Durchlaßwiderstand einerseits und einer hohen Durchbruchsspannung andererseits verringert wird. Eine weitere Aufgabe der Erfindung ist es, ein Halbleiterbauelement mit einer Schicht abwechselnder Leitfähigkeitstypen und mit einer hohen Durchbruchsspannung zu schaffen, das das Stromleitvermögen durch Verringerung der Durchlaßspannung und des Durchlaßwiderstands erhöht. Noch eine weitere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung solch eines Halbleiterbauelements mit einer Schicht abwechselnder Leitfähigkeits­ typen zu schaffen, das leicht ausführbar ist und sich für die Massenproduktion eignet.
Diese Aufgaben werden durch ein Verfahren gemäß Patentanspruch 1 und 6 bzw. ein Halbleiter­ bauelement gemäß Patentanspruch 7 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Die Ionenimplantation und thermische Behandlung sind einschlägige Techniken zur leichteren Ausbildung einer Zone eines bestimmten Leitfähigkeitstyps als mit anderen herkömmliche Techniken, die erfordern, daß ein Graben mit einem großen Seitenverhältnis ausgebildet und mit einer Epitaxialschicht gefüllt wird.
Wenn von den Driftzonen und den Trennzonen eine Zonenart durch Ionenimplantation ausgebildet wird, wird die andere Zonenart vorteilhafterweise gebildet durch Exitaxialwachstum, durch Ionenimplantation oder durch thermische Diffusion von Dotierstoffionen von der Oberfläche aus. Wenn von den Driftzonen und den Trennzonen eine Zonenart durch Diffusion von Dotierstoffio­ nen von der Oberfläche einer Epitaxialschicht oder einer Diffusionsschicht ausgebildet wird, wird die andere Zonenart vorteilhafterweise durch Implantation von Dotierstoffionen von der Oberflä­ che der Epitaxialschicht oder der Diffusionsschicht und durch thermische Behandlung der implantierten Dotierstoffionen gebildet.
Gemäß einer Ausführungsform der Erfindung werden die Driftzonen und die Trennzonen durch gleichzeitiges Implantieren jeweiliger Dotierstoffionen und thermische Behandlung der implantier­ ten Ionen ausgebildet.
Mit der Weiterbildung gemäß Anspruch 4 können in Tiefenrichtung kontinuierliche Zonen gebildet werden.
Wenn bei dem Verfahren gemäß Patentanspruch 6 die Driftzonen und die Trennzonen dadurch eng nebeneinander und miteinander abwechselnd ausgebildet werden, daß mittels einschlägiger Techniken Ionen in Oberflächenabschnitte implantiert und durch ebenfalls einschlägige Techniken thermisch diffundiert werden, werden pn-Zonenübergänge zwischen den Driftzonen und den Trennzonen gebildet.
Wenn gemäß der Weiterbildung des Anspruchs 8 die Tiefe y der Zonenübergänge zwischen den Driftzonen und den Trennzonen größer ist als die Breite x der Driftzonen und der Trennzonen, dehnt sich die Verarmungsschicht zuerst über die gesamte Breite der Driftzonen und der Trennzonen und danach nach unten aus.
Wenn gemäß Weiterbildung des Anspruchs 9 die Tiefe yp des Zonenübergangs der Trennzonen kleiner als die Tiefe yn des Zonenübergangs der Driftzonen ist, werden die unteren Abschnitte der Driftzonen, die sich tiefer als die Trennzonen erstrecken, nicht verarmt, was zu einer Verringe­ rung der Durchbruchsspannung führt.
Die Weiterbildung des Anspruchs 10 beruht auf der Erkenntnis, daß eine Tiefe yp des Zonenüber­ gangs der Trennzonen, die sehr viel größer als die Tiefe yn des Zonenübergangs der Driftzonen ist, nutzlos ist.
Die leicht dotierte Schicht des ersten Leitfähigkeitstyps bei der Weiterbildung gemäß Anspruch 11 ist eine Schicht hohen Widerstands, die die Durchlaßspannung und den Durchlaßwiderstand erhöht. Wenn diese Schicht dick ist, neigen Verarmungsschichten dazu, sich auszudehnen und den Strompfad einzuengen, was zu dem JFET-Effekt führt. Daher nehmen die Durchlaßspannung und der Durchlaßwiderstand zu.
Wenn gemäß Weiterbildung des Anspruchs 13 die Hauptfläche eine (110)-Ebene eines Silicium­ kristalls ist, können Dotierstoffionen durch Ausnutzung des Kanaleffekts bei gleicher Beschleuni­ gungsspannung doppelt so tief implantiert werden wie dies der Fall ist, wenn die Hauptfläche eine andere Ebene eines Siliciumkristalls ist.
Weitere Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aus der nachfolgenden detaillierten Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beiliegenden Zeichnungen. Es zeigen:
Fig. 1(a) einen Teilquerschnitt einer Diode gemäß einem ersten Ausführungsbeispiel der Erfindung,
Fig. 1(b) einen Teilquerschnitt einer Modifikation der Diode des ersten Ausführungsbeispiels,
Fig. 2(a) das Profil einer Dotierstoffverteilung längs der Linie A-A in Fig. 1(a),
Fig. 2(b) das Profil einer Dotierstoffverteilung längs der Linie B-B in Fig. 1(a),
Fig. 2(c) das Profil einer Dotierstoffverteilung längs der Linie C-C in Fig. 1(a).
Fig. 3(a) bis 3(d) Teilquerschnittsansichten zur Erläuterung einzelner Schritte eines Verfahrens zur Herstellung der Diode gemäß dem ersten Ausführungsbeispiel,
Fig. 4 einen Teilquerschnitt einer Diode gemäß einem zweiten Ausführungsbeispiel der Erfindung,
Fig. 5 das Profil einer Dotierstoffverteilung längs der Linie D-D in Fig. 4,
Fig. 6(a) bis 6(e) Teilquerschnitte zur Erläuterung einzelner Schritte eines Verfahrens zur Herstellung der Diode gemäß einem dritten Ausführungsbeispiel der Erfindung,
Fig. 7 einen Teilquerschnitt einer Diode gemäß einem vierten Ausführungsbeispiel der Erfindung,
Fig. 8 das Profil einer Dotierstoffverteilung längs der Linie E-E in Fig. 7,
Fig. 9(a) bis 9(d) Teilquerschnittsansichten zur Erläuterung von Schritten eines Verfahrens zur Herstellung der Diode des vierten Ausführungsbeispiels,
Fig. 10 einen Teilquerschnitt einer Diode gemäß einem fünften Ausführungsbeispiel der Erfindung,
Fig. 11 das Profil einer Dotierstoffverteilung längs der Linie F-F in Fig. 10,
Fig. 12(a) bis 12(d) Teilquerschnittsansichten zur Erläuterung von Schritten eines Verfahrens zur Herstellung der Diode gemäß dem fünften Ausführungsbeispiel der Erfindung,
Fig. 13 einen Querschnitt einer Schottky-Diode gemäß einem sechsten Ausführungsbeispiel der Erfindung,
Fig. 14 Kennlinien des Durchlaßstroms über der Durchlaßspannung für eine beispielhafte Schottky-Diode, die in gleicher Weise wie die Diode des ersten Ausführungsbeispiels hergestellt wurde, und eine herkömmliche Schottky-Diode,
Fig. 15 einen Teilquerschnitt eines MOSFETs gemäß einem siebten Ausführungsbeispiel der Erfindung,
Fig. 16 einen Teilquerschnitt einer Modifikation des MOSFETs von Fig. 15,
Fig. 17 einen Teilquerschnitt einer anderen Modifikation des MOSFETs von Fig. 15, und
Fig. 18 einen Teilquerschnitt des Vertikal-MOSFETs gemäß einem Ausführungsbeispiel der US- A-5,216,275.
In der nachfolgenden Beschreibung bedeutet der Zusatz "n" zu einer Schicht oder Zone, daß Elektronen die Majoritätsladungsträger sind, während der Zusatz "p" bedeutet, daß Löcher die Majoritätsladungsträger sind. Ein hochgestelltes "+" nach einem "n" oder einem "p" bedeutet eine starke Dotierung der Schicht oder Zone, während ein hochgestelltes "-" nach einem "n" oder einem "p" bedeutet, daß es sich um eine schwach dotierte Schicht oder Zone handelt.
Erstes Ausführungsbeispiel
Fig. 1(a) zeigt eine Teilquerschnittsansicht einer Diode mit einer Schicht abwechselnder Leitfähig­ keitstypen gemäß einem ersten Ausführungsbeispiel der Erfindung. Die Diode von Fig. 1(a) besitzt zusätzlich zu dem dargestellten Teil und um letzteren herum einen Abschnitt, der die Sperrspannung bzw. Durchbruchsspannung aufnimmt. Dieser Abschnitt weist einen Schutz­ ringaufbau oder einen Feldplattenaufbau auf, wie sie bei herkömmlichen Halbleiterbauelementen eingesetzt werden und deshalb nicht näher beschrieben werden.
In Fig. 1(a) ist ein Laminat- oder Schichtaufbau 22 auf einer n+ Kathodenschicht 21 ausgebildet. Das Laminat 22 enthält n Driftzonen 22a und p Trennzonen 22b, die seitlich nebeneinander abwechselnd angeordnet sind. Dieses Laminat wird nachfolgend als "Driftschicht" bezeichnet. Auf dieser Driftschicht 22 ist eine p+ Anodenschicht 23 ausgebildet. Eine Anode 28 steht mit der Anodenschicht 23 in Kontakt. Eine Kathode 27 steht mit der Kathodenschicht 21 in Kontakt. Die Driftzonen 22a und die Trennzonen 22b sind in Form von Streifen ausgebildet, die sich in der Darstellung horizontal erstrecken.
Wenn eine Vorspannung in Durchlaßrichtung angelegt wird, werden Löcher von der Anoden­ schicht 23 zu den Driftzonen 22a injiziert, während Elektronen von der Kathodenschicht 21 zu den Trennzonen 22b injiziert werden. Die injizierten Löcher und Elektronen bewirken eine Leitfähigkeitsmodulation, die in einem Stromfluß resultiert.
Wenn eine Vorspannung in Sperrichtung angelegt wird, dehnen sich Verarmungsschichten in die Driftschicht 22 mit ihren parallel zueinander angeordneten Driftzonen 22a und Trennzonen 22b aus. Die Driftschicht 22 trägt die Sperrspannung. Insbesondere wenn die Driftschicht 22 aus den Driftzonen 22a und den Trennzonen 22b in abwechselnder Anordnung gebildet ist, dehnen sich Verarmungsschichten von dem pn-Zonenübergang zwischen einer jeweiligen Driftzone 22a und einer angrenzenden Trennzone 22b seitlich in diese beiden Zonen aus. Zusätzlich dehnt sich eine Verarmungsschicht von der an die andere Seite dieser Driftzone 22a angrenzenden Trennzone 22b aus, während sich eine Verarmungsschicht in der erstgenannten Trennzone 22b von der anderen an diese angrenzenden Driftzone 22a ausdehnt. Auf diese Weise wird die Driftschicht 22 schnell verarmt. Daher können die Driftzonen 22a stärker dotiert werden.
Die Breite xn der Driftzonen 22a und die Breite xp der Trennzonen 22b sind so gewählt, daß sie kleiner als die jeweiligen Tiefen yn bzw. yp sind. Da sich die Verarmungsschichten zuerst über die gesamte Breite der Driftzonen 22a und der Trennzonen 22b und erst dann nach unten erstrecken, kann auf diese Weise eine hohe Sperrspannung von einer schmalen Fläche bzw. einem schmalen Bereich getragen werden. Wenn die Breiten xn und xp gleich sind, wird die Verarmung gefördert.
Fig. 2(a) zeigt ein Profil der Dotierstoffverteilung längs der Linie A-A in Fig. 1(a). Die Fig. 2(b) und 2(c) zeigen entsprechende Profile längs der Linien B-B bzw. C-C in Fig. 1 (a). In diesen Figuren ist die Dotierstoffkonzentration auf der Ordinate in logarithmischem Maßstab aufgetra­ gen. Wie aus Fig. 2(a) ersichtlich, wiederholen sich die Dotierstoffverteilungen in den abwech­ selnd angeordneten Driftzonen 22a und Trennzonen 22b. Da die Driftzonen 22a durch Epitaxial­ wachstum gebildet sind, ist die Dotierstoffverteilung in ihnen nahezu gleichförmig. Da die Trennzonen 22b durch Ionenimplantation und nachfolgende Wärmebehandlung gebildet sind, entstehen an ihren Rändern Konzentrationsgradienten. Fig. 2(b) zeigt den Dotierstoffgradienten, der von der Diffusion von der Oberfläche der Anodenschicht 23 herrührt, die nahezu gleichför­ mige Dotierstoffverteilung über die Trennzone 22b und die Dotierstoffverteilung über die Kathodenschicht 21 mit niedrigem elektrischen Widerstand. Fig. 2(c) zeigt den Dotierstoffgra­ dienten, der von der Diffusion von der Oberfläche der Anodenschicht 23 herrührt, die nahezu gleichförmige Dotierstoffverteilung über die Driftzone 22a und die Dotierstoffverteilung über die Kathodenschicht 21.
Die Abmessungen und die Dotierstoffkonzentrationen für eine beispielhafte Diode der 300 V Klasse sind wie folgt. Der spezifische Widerstand der Kathodenschicht 21 beträgt 0,01 Ω.cm. Die Dicke der Kathodenschicht 21 beträgt 350 µm. Die Breite xn der Driftzone 22a beträgt 3 µm. Der spezifische Widerstand der Driftzone 22a beträgt 0,3 Ω.cm entsprechend einer Dotierstoffkonzen­ tration von 2 × 1016 cm-3. Die Breite xp der Trennzonen 22b beträgt 3 µm. Der Abstand zwischen den Mitten der Zonen (22a bzw. 22b) gleichen Leitfähigkeitstyps beträgt 6 µm. Die mittlere Dotierstoffkonzentration der Trennzonen 22b beträgt 2 × 1016 cm-3. Die Dicke der Driftschicht 22 beträgt 10 µm. Die Diffusionstiefe der Anodenschicht 23 beträgt 1 µm. Die Oberflächendotier­ stoffkonzentration der Anodenschicht 23 beträgt 5 × 1019 cm-3. Um die Schichtanordnung von pn-Zonenübergängen, die von den abwechselnd angeordneten Driftzonen 22a und Trennzonen 22b gebildet wird, im Ausschaltzustand des Bauelements zu verarmen, ist es nötig, daß die Dotierstoffmengen in den Zonen 22a und 22b beider Leitfähigkeitstypen nahezu gleich sind. Wenn die Dotierstoffkonzentration in den Zonen eines der Leitfähigkeitstypen halb so groß wie diejenige in den Zonen des entgegengesetzten Leitfähigkeitstyps ist, dann sollten die Zonen des einen Leitfähigkeitstyps doppelt so breit wie die des entgegengesetzten anderen Leitfähigkeits­ typs sein. Wenn die Dotierstroffkonzentrationen in den Zonen beider Leitfähigkeitstypen gleich sind, wird die Halbleiteroberfläche effizienter ausgenutzt, da die Zonen des einen Leitfähigkeits­ typs nicht breiter als die des anderen Leitfähigkeitstyps zu sein brauchen.
Die Fig. 3(a) bis 3(d) zeigen Teilquerschnittsansichten zur Erläuterung einzelner Schritte eines Verfahrens zur Herstellung der Diode gemäß dem ersten Ausführungsbeispiel der Erfindung.
Gemäß Fig. 3(a) wird eine n Driftschicht 22a epitaxial auf eine n+ Kathodenschicht 21 aufge­ wachsen, die als n Substrat mit niedrigem elektrischen Widerstand dient.
Gemäß Fig. 3(b) wird eine erste Maske 1 auf der Driftschicht 22a durch Abscheiden eines Wolfram-Films mit einer Dicke von 3 µm mittels eines CVD-Verfahrens und anschließende fotolithografische Mustergebung ausgebildet. Da implantierte Ionen sich über die Breite der Fenster der Maske hinaus verteilen, muß die Breite der Fenster sorgfältig festgelegt werden. Es werden dann Borionen 2a implantiert. Die Beschleunigungsspannung für die Ionenimplantation wird kontinuierlich zwischen 100 keV und 10 MeV geändert, so daß die Konzentration der implantierten Borionen 2b gleichförmig 2 × 1016 cm-3 wird.
Gemäß Fig. 3(c) wird die erste Maske 1 wird dann entfernt, und Borionen 2a zur Ausbildung einer p+ Anodenschicht 23 werden unter einer Beschleunigungsspannung von 100 keV mit einer Dosis von 3 × 1016 cm-2 implantiert.
Gemäß Fig. 3(d) wird der resultierende Halbleiterkörper thermisch eine Stunde lang bei 1000°C zur Aktivierung der implantierten Dotierstoffionen, zum Ausglühen von Defekten sowie zur Bildung der n Driftzonen 22a, der p Trennzonen 22b und der p+ Anodenschicht 23 behandelt.
Dann werden eine Kathode 27 und eine Anode 28 ausgebildet, um die Diode mit der Schicht abwechselnder Leitfähigkeitstypen gemäß dem ersten Ausführungsbeispiel der Erfindung fertigzustellen.
Da die maximale Beschleunigungsspannung bei der Ionenimplantation auf einen hohen Wert gesetzt ist und zur Ausbildung der Trennzone 22b kontinuierlich verändert wird, werden zwischen den Trennzonen 22b und den Driftzonen 22a tiefe und stetige pn-Zonenübergangsebe­ nen gebildet.
Wenn eine bestimmte Kristallorientierung, etwa die (110)-Ebene eines Siliciumkristalls, gewählt wird, wird eine Ionenimplantationszone mit im Vergleich zur üblichen Ionenimplantation doppelter Tiefe durch Ausnutzung des Kanaleffekts der implantierten Ionen gebildet.
Bei der Diode des ersten Ausführungsbeispiels weisen die Driftzonen 22a und die Trennzonen 22b nahezu gleiche Abmessungen und nahezu die gleichen Dotierstoffkonzentrationen auf. Wenn eine Vorspannung in Sperrichtung an diese Diode des ersten Ausführungsbeispiels angelegt wird, wird die Driftschicht 22 verarmt, und trägt die Sperrspannung.
Zur Schaffung herkömmlicher Dioden mit einer einlagigen Driftschicht hohen Widerstands und einer Durchbruchspannung der 300 V-Klasse, muß die Driftschicht eine Dotierstoffkonzentration von 2 × 1014 cm-3 und eine Dicke von etwa 40 µm aufweisen. Bei der Diode des ersten Ausfüh­ rungsbeispiels wird der Durchlaßwiderstand auf ein Fünftel desjenigen der herkömmlichen Dioden dadurch verringert, daß die Dotierstoffkonzentration in den Driftzonen 22a erhöht wird und die Dicke der Driftschicht 22 entsprechend der Zunahme der Dotierstoffkonzentration verringert wird.
Wie oben erläutert, wird eine Diode mit einer Schicht abwechselnder Leitfähigkeitstypen geschaffen, die sich durch eine hohe Durchbruchsspannung und eine niedrige Durchlaßspannung auszeichnet, wobei die Herstellung leicht unter Einsatz bekannter Techniken, wie des Epitaxial­ wachstums, der Ionenimplantation und der thermischen Diffusion ohne Erfordernis eine Ausbil­ dung von Gräben mit einem großen Seitenverhältnis und des Auffüllens der einzelnen Gräben mit einer Epitaxialschicht hoher Qualität erfolgen kann.
Durch weiteres Verengen der Driftzonen 22a und Erhöhen von deren Dotierstoffkonzentration, kann der Durchlaßwiderstand weiter verringert werden und der Widerspruch zwischen niedrigem Durchlaßwiderstand und hoher Durchbruchsspannung weiter entschärft werden.
Fig. 1(b) zeigt einen Teilquerschnitt einer Modifikation der Diode des ersten Ausführungsbei­ spiels. Die modifizierte Diode von Fig. 1(b) unterscheidet sich von derjenigen gemäß Fig. 1(a) dadurch, daß die Tiefe yp der Trennzonen 22b größer als die Tiefe yn der Driftzonen 22a ist.
Wenn die Tiefe yp der Trennzonen 22b kleiner als die Tiefe yn der Driftzonen 22a ist, erstrecken sich die Driftzonen 22a unter die Trennzonen 22b. Die sich unter die Trennzonen 22b er­ streckenden Abschnitte der Driftzonen 22a werden nicht vollständig verarmt, was zu einer Ver­ ringerung der Durchbruchsspannung führt. Zur Vermeidung dieses Problems ist es günstig, die Trennzonen 22b tiefer als die Driftzonen 22a auszubilden und die Trennzonen 22b bis hinunter zur Kathodenschicht 21 zu erstrecken.
Es ist allerdings nicht sehr sinnvoll, die Tiefe yp viel größer als die Tiefe yn zu machen. Als Faustregel hat es sich als günstig erwiesen, die Tiefe yp etwa 20% größer als die Tiefe yn zu machen. D. h., vorzugsweise erfüllen die Tiefen yp und yn die Beziehung yn < yp ≦ 1,2 yn. Durch Einstellen der Tiefen yp und yn in dieser Weise wird die Sperrspannung von der Driftschicht 22 (dem pn-Laminat) getragen und die Durchlaßspannung wird verringert.
Die Trennzonen 22b werden dadurch tiefer gemacht, daß die Beschleunigungsspannung für die Ionenimplantation erhöht wird. Eine Diode mit einer höheren Durchbruchsspannung kann durch weiteres Erhöhen der Beschleunigungsspannung bei der Ionenimplantation hergestellt werden.
Die Anordnung der Driftzonen 22a und der Trennzonen 22b ist nicht auf die planare Streifenan­ ordnung beschränkt, die in Verbindung mit dem ersten Ausführungsbeispiel beschrieben wurde. Die Driftzonen und die Trennzonen bei den folgenden Ausführungsbeispielen können in einem Gittermuster, einem Netzmuster, einem Bienenwabenmuster und dergleichen Mustern angeordnet werden.
Statt, wie beschrieben, zuerst eine n Driftschicht und daran anschließend die Trennzonen auszubilden, können auch zuerst eine p Trennschicht epitaxial aufgewachsen und anschließend Donatorionen in die Trennschicht zur Ausbildung von n Driftzonen 22a zwischen p Trennzonen 22b implantiert werden.
Zweites Ausführungsbeispiel
Fig. 4 zeigt einen Teilquerschnitt einer Diode mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß einem zweiten Ausführungsbeispiel der Erfindung.
Bei der Diode von Fig. 4 unterscheiden sich die Trennzonen 22b von denjenigen des ersten Ausführungsbeispiels durch eine andere Form. Beim zweiten Ausführungsbeispiel sind die Grenzen zwischen den n Driftzonen 22a und den p Trennzonen 22b durch Kurven dargestellt (dreidimensional gekrümmte Flächen).
Fig. 5 zeigt ein Profil der Dotierstoffverteilung längs der Linie D-D in Fig. 4. Wieder ist auf der Ordinate die Dotierstoffkonzentration in logarithmischem Maßstab aufgetragen. Gemäß Darstel­ lung in Fig. 5 schließt sich an den Dotierstoffkonzentrationsgradienten über die p+ Anodenschicht 23 eine zyklische Änderung der Dotierstoffkonzentration an, die durch die Diffusionsform unterschiedlicher Dotierstoffquellen zur Ausbildung der Trennzonen 22b herrührt. Diese zyklische Änderung der Dotierstoffkonzentrationsverteilung geht in die Dotierstoffkonzentrationsverteilung über die n+ Kathodenschicht 21 über. Da die Driftzonen 22a epitaxial ausgebildet sind, ist die Konzentrationsverteilung über die Driftzonen 22a nahezu gleichförmig, ähnlich wie dies in Fig. 2(c) der Fall ist.
Die Diode des zweiten Ausführungsbeispiels wird zunächst mit den unter Bezugnahme auf die Fig. 3(a) und 3(b) beschriebenen Schritten hergestellt. Allerdings wird die Beschleunigungs­ spannung bei der Implantation der Borionen nicht kontinuierlich geändert. Borionen 2a werden mehrfach unter stufenweiser Änderung der Beschleunigungsspannung in aufsteigender Reihen­ folge implantiert, etwa 100 keV, 200 keV, 500 keV, 1 MeV, 2 MeV, 5 MeV und 10 MeV.
Die Diode gemäß dem zweiten Ausführungsbeispiel zeichnet sich durch eine hohe Durchbruchs­ spannung und eine niedrige Durchlaßspannung aus und läßt sich leicht mit bekannten Techniken wie Epitaxialwachstum, Ionenimplantation und thermischer Diffusion, herstellen.
Bei der Herstellung eines Halbleiterbauelements mit niedriger Durchbruchsspannung kann dessen dünne Driftschicht mit einer einstufigen Ionenimplantation ausgebildet werden.
Drittes Ausführungsbeispiel
Eine Diode gemäß Fig. 1(b) kann auch durch ein anderes Herstellungsverfahren hergestellt werden.
Die Fig. 6(a) bis 6(e) zeigen Teilquerschnittsansichten zur Erläuterung der Schritte zur Herstellung der Diode als drittes Ausführungsbeispiel der Erfindung.
Gemäß Fig. 6(a) wird eine n+ Kathodenschicht 21 dadurch ausgebildet, daß Donatordotierstoff von einer Oberfläche eines n Wafers hohen Widerstands tief diffundiert wird. Eine n- Schicht 22c befindet sich dann auf der n+ Kathodenschicht 21. Dotierstoff kann in gegenüberliegende Oberflächenabschnitte eines n Wafers hohen Widerstands diffundiert werden, und eine der Diffusionszonen kann dann entfernt werden.
Gemäß Fig. 6(b) wird ein Wolfram-Film mit einer Dicke von 3 µm auf der Schicht 22c beispiels­ weise mittels eines CVD-Verfahrens abgeschieden. Der abgeschiedene Wolfram-Film wird fotolithografisch zu einer ersten Maske 1 gemustert. Phosphorionen 3a werden durch die Fenster der ersten Maske 1 in die Schicht 22c implantiert, wobei die Beschleunigungsspannung zwischen 100 keV und 15 MeV so geändert wird, daß die Konzentration implantierter Phosphorionen 3b in den implantierten Zonen gleichförmig bei 2 × 1016 cm-3 liegt. Die erste Maske 1 wird dann entfernt.
Gemäß Fig. 6(c) wird dann eine zweite Maske 4 auf gleiche Weise wie die erste Maske 1 ausgebildet. Borionen 2a werden durch die Fenster der zweiten Maske 4 in die Schicht 22c implantiert, wobei die Beschleunigungsspannung zwischen 100 keV und 10 MeV so geändert wird, daß die Konzentration implantierter Borionen 2b in den implantierten Zonen gleichförmig bei 2 × 1016 cm-3 liegt.
Gemäß Fig. 6(d) wird die zweite Maske 4 dann entfernt. Eine p+ Anodenschicht 23 wird durch Implantieren von Borionen 2a bei einer Beschleunigungsspannung von 100 keV mit einer Dosis von 3 × 1015 cm-2 ausgebildet. Der resultierende Halbleiterkörper wird eine Stunde lang bei 1000°C wärmebehandelt, um die implantierten Dotierstoffionen zu aktivieren, Defekte auszuglü­ hen und n Driftzonen 22a, p Trennzonen 22b und die p+ Anodenschicht 23 zu bilden, wie in Fig. 6(e) gezeigt. Die n- Schicht 22c bleibt nur im Umfangsbereich der Diode zurück, um die Sperr­ spannung zu tragen, nicht aber in deren Zentralbereich. Es werden dann eine Kathode und eine Anode ausgebildet, um die Diode des dritten Ausführungsbeispiels der Erfindung fertigzustellen.
Da die maximalen Beschleunigungsspannungen für die Ionenimplantation auf hohe Werte gesetzt sind und die Beschleunigungsspannungen für die Ionenimplantation kontinuierlich geändert werden, werden tiefe und stetige pn-Zonenübergangsebenen zwischen den Trennzonen 22b und den Driftzonen 22a gebildet. Somit zeichnet sich die Diode des dritten Ausführungsbeispiels durch eine hohe Durchbruchsspannung und eine niedrige Durchlaßspannung aus und kann mit bekannten Techniken wie Epitaxialwachstum, Ionenimplantation und thermische Diffusion, leicht hergestellt werden.
Da die Diode des dritten Ausführungsbeispiels eine Driftschicht 22 aus den Driftzonen 22a und den Trennzonen 22b nahezu gleicher Abmessungen und nahezu gleicher Dotierstoffkonzentratio­ nen aufweist, wird diese Driftschicht 22 verarmt, um die Sperrspannung zu tragen, wenn über der Diode eine Vorspannung in Sperrichtung angelegt wird.
Der oben beschriebene Aufbau ermöglicht die Herstellung der Diode mit einer Schicht abwech­ selnder Leitfähigkeitstypen gemäß dem dritten Ausführungsbeispiel durch einen Prozeß, der eine Ionenimplantation und eine Wärmebehandlung als Hauptschritte enthält.
Die Driftzonen 22a und die Trennzonen 22b können durch Implantieren jeweiliger Dotierstoffe mit nahezu gleicher Tiefe gemäß Darstellung in Fig. 1(a) ausgebildet werden. Alternativ können die Driftzonen 22a und die Trennzonen 22b durch Implantation jeweiliger Dotierstoffe unter schrittweise geänderter Beschleunigungsspannung in gleicher Weise wie beim zweiten Ausfüh­ rungsbeispiel ausgebildet werden.
Die Kathodenschicht 21 wird bei dem dritten Ausführungsbeispiel durch Diffusion von Dotier­ stoffionen in eine Schicht hohen Widerstands ausgebildet, die als n Schicht 22c hohen Wider­ stands dient. Alternativ kann ein Epitaxialwafer mit einer n Schicht 22c hohen Widerstands verwendet werden, die epitaxial auf einem Substrat niedrigen elektrischen Widerstands ausgebil­ det wurde, welches als n+ Kathodenschicht 21 dient.
Viertes Ausführungsbeispiel
Fig. 7 zeigt einen Teilquerschnitt einer Diode gemäß einem vierten Ausführungsbeispiel der Erfindung.
Obwohl der Aufbau der Diode von Fig. 7 dem der Diode von Fig. 1(b) gleicht, unterscheidet sich die Diode von Fig. 7 von derjenigen in Fig. 1(b), weil die Herstellungsverfahren verschieden sind. Bei der Diode von Fig. 1(b) werden die Driftzonen 22a epitaxial ausgebildet, weshalb ihre Dotierstoffverteilung gleichförmig ist. Bei der Diode von Fig. 7 werden die n Driftzonen 22a durch Diffusion von Dotierstoffionen von der Oberfläche eines Substrats hohen Widerstands ausgebil­ det, weshalb ihre Dotierstoffkonzentration die von der Diffusion herrührende Verteilung zeigt.
Fig. 8 zeigt ein Profil der Dotierstoffverteilung längs der Linie E-E in Fig. 7. Wiederum ist die Dotierstoffkonzentration in logarithmischem Maßstab auf der Ordinate aufgetragen. Fig. 8 zeigt die Dotierstoffkonzentrationsverteilungen über die p+ Anodenschicht 23, die n Driftzone 22a und die n+ Kathodenschicht 21.
Die Fig. 9(a) bis 9(e) zeigen Teilquerschnittsansichten zur Erläuterung von Schritten eines Verfahrens zur Herstellung der Diode des vierten Ausführungsbeispiels der Erfindung.
Gemäß Fig. 9(a) wird eine n+ Kathodenschicht 21 durch tiefe Diffusion von Donatordotierstoff von der Oberfläche eines n Wafers hohen Widerstands ausgebildet. Eine n- Schicht 22c hohen Widerstands befindet sich nun auf der Kathodenschicht 21. Phosphorionen 3a werden in den Oberflächenabschnitt der Schicht 22c bei einer Beschleunigungsspannung von 100 keV mit einer Dosis von 2 × 1013 cm-2 implantiert.
Wie in Fig. 9(b) gezeigt, wird eine n Driftschicht 22a durch Diffusion der implantierten Phos­ phorionen während 10 Stunden bei 1250°C gebildet, so daß die Driftschicht 22a die Kathoden­ schicht 21 erreicht. Somit verbleibt die Schicht 22c hohen Widerstands nur im Umfangsbereich der Diode, um die Sperrspannung zu tragen, nicht dagegen in deren Zentralbereich.
Gemäß Fig. 9(c) wird ein Wolfram-Film mit einer Dicke von 3 µm mittels eines CVD-Verfahrens auf der Driftschicht 22a abgeschieden. Der abgeschiedene Wolfram-Film wird fotolithografisch zu einer ersten Maske 1 gemustert. Borionen 2a werden durch die Fenster der ersten Maske 1 in die Driftschicht 22a implantiert, wobei die Beschleunigungsspannung zwischen 100 keV und 10 MeV so geändert wird, daß die Konzentration implantierter Borionen 2b in den implantierten Zonen (p Trennzonen 22b) gleichförmig 2 × 1016 cm-3 beträgt.
Die erste Maske 1 wird dann entfernt, wonach gemäß Darstellung in Fig. 9(d) Borionen 2a selektiv zur Ausbildung der p+ Anodenschicht 23 implantiert werden.
Der resultierende Halbleiterkörper wird dann eine Stunde lang bei 1000°C wärmebehandelt, um die implantierten Dotierstoffionen zu aktivieren, Defekte auszuglühen und die n Driftzonen 22a, die p Trennzonen 22b und die p+ Anodenschicht 23 zu bilden, wie in Fig. 9(e) gezeigt. Dann werden eine Kathode und eine Anode ausgebildet, um die Diode des vierten Ausführungsbeispiels der Erfindung fertigzustellen.
Die Abmessungen und die Dotierstoffkonzentrationen einer beispielhaften Diode der 300 V- Klasse sind wie folgt. Die Oberflächendotierstoffkonzentration der Kathodenschicht 21 beträgt 3 × 1020 cm-3. Die Diffusionstiefe der Kathodenschicht 21 beträgt 200 µm. Die Breite der Driftzo­ nen 22a beträgt 3 µm. Die Oberflächendotierstoffkonzentration der Driftzonen 22a beträgt 1 × 1017 cm-3. Die Diffusionstiefe der Driftzonen 22a beträgt 10 µm. Die Breite der Trennzonen 22b beträgt 3 µm. Die durchschnittliche Dotierstoffkonzentration der Trennzonen 22b beträgt 2 × 1016 cm-3. Die Diffusionstiefe der Anodenschicht 23 beträgt 1 µm. Die Oberflächendotierstoff­ konzentration der Anodenschicht 23 beträgt 5 × 1019 cm-3.
Die Diode mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß dem vierten Ausführungs­ beispiel der Erfindung zeichnet sich durch eine hohe Durchbruchsspannung und eine niedrige Durchlaßspannung aus und kann leicht mit bekannten Techniken wie Epitaxialwachstum, Ionenimplantation und thermische Diffusion, hergestellt werden.
Statt, wie beschrieben, zunächst eine n Driftschicht 22a auszubilden und anschließend Phos­ phorionen zu implantieren, kann alternativ zunächst eine p Trennschicht 22b durch Diffusion hergestellt werden, wonach Donatorionen in die Trennschicht 22b implantiert werden, um die n Driftzonen 22a zwischen p Trennzonen 22b zu bilden.
Ein Epitaxialwafer mit einer epitaxial auf einem Substrat niedrigen elektrischen Widerstands, das als eine n+ Kathodenschicht 21 dient, ausgebildeten n- Schicht 22c hohen Widerstands kann verwendet werden.
Die Driftzonen 22a und die Trennzonen 22b können durch Implantation jeweiliger Dotierstoffe mit im wesentlichen gleicher Tiefe ausgebildet werden, wie in Fig. 1(a) gezeigt. Alternativ können die Driftzonen 22a und die Trennzonen 22b durch Implantation jeweiliger Dotierstoffe mit schritt­ weise geänderten Beschleunigungsspannungen in gleicher Weise wie beim zweiten Ausführungs­ beispiel ausgebildet werden.
Fünftes Ausführungsbeispiel
Fig. 10 zeigt einen Teilquerschnitt einer Diode gemäß einem fünften Ausführungsbeispiel der Erfindung.
Obwohl der in Fig. 10 gezeigte Aufbau dem in Fig. 1(b) ähnlich ist, unterscheiden sich die Dioden, weil ihre Herstellungsverfahren unterschiedlich sind. Bei der Diode von Fig. 10 sind die n Driftzonen 22a und die p Trennzonen 22b durch Diffusion jeweiliger Dotierstoffionen von der Oberfläche eines Wafers hohen Widerstands ausgebildet, weshalb die Dotierstoffkonzentrationen in den Driftzonen 22a und den Trennzonen 22b den von der Diffusion herrührenden Verlauf aufweisen.
Fig. 11 zeigt ein Profil der Dotierstoffverteilung längs der Linie F-F in Fig. 10. Wieder ist die Dotierstoffkonzentration in logarithmischem Maßstab auf der Ordinate aufgetragen. Fig. 11 zeigt die Dotierstoffkonzentrationsverteilungen über die p+ Anodenschicht 23, eine Trennzone 22b und die n+ Kathodenschicht 21. Obwohl nicht dargestellt, ist die Dotierstoffkonzentrationsverteilung über die Driftzonen 22a ähnlich derjenigen über die Trennzonen 22b.
Die Fig. 12(a) bis 12(d) zeigen Teilquerschnittsansichten zur Erläuterung von Schritten eines Verfahrens zur Herstellung der Diode gemäß dem fünften Ausführungsbeispiel der Erfindung. Gemäß Fig. 12(a) wird eine n+ Kathodenschicht 21 durch tiefe Diffusion von Donatorionen von der Oberfläche eines n Wafers hohen Widerstands ausgebildet. Danach befindet sich eine n- Schicht 22c hohen Widerstands auf der Kathodenschicht 21.
Gemäß Fig. 12(b) wird ein Oxidfilm auf der Schicht 22c zur Bildung einer ersten Maske 1 ausgebildet. Borionen 2a werden durch die Fenster der ersten Maske 1 bei einer Beschleuni­ gungsspannung von 100 keV mit einer Dosis von 7 × 1012 cm-2 in die Schicht 22c implantiert. Die implantierten Borionen sind mit 2b bezeichnet.
Gemäß Fig. 12(c) werden die implantierten Borionen 2b während 30 Stunden bei 1200°C wärmebehandelt. Dann wird eine zweite Maske 4 auf den Zonen ausgebildet, in welche die Borionen diffundiert sind. Dann werden Phosphorionen 3a durch die Fenster der zweiten Maske 4 bei einer Beschleunigungsspannung von 100 keV mit einer Dosis von 7 × 1012 cm-2 in die Schicht 22c implantiert. Die implantierten Phosphorionen sind mit 3b bezeichnet. Alternativ können die Dotierstoffionen durch Gasdotierung eingebracht werden. Zuerst werden die Dotierstoffionen mit kleinem Diffusionskoeffizienten eingebracht und dann wärmebehandelt.
Gemäß Fig. 12(d) werden die Borionen 2b und die Phosphorionen 3b während 50 Stunden bei 1200°C wärmebehandelt, um n Driftzonen 22a und p Trennzonen 22b bis hinunter zur Katho­ denschicht 21 auszubilden. Die Schicht 22c hohen Widerstands verbleibt lediglich im Umfangsbe­ reich der Diode, um die Sperrspannung zu übernehmen, nicht dagegen in ihrem Zentralbereich. Anschließend werden Borionen 2a implantiert, um die p+ Anodenschicht 23 zu bilden.
Der resultierende Halbleiterkörper wird eine Stunde lang bei 1000°C wärmebehandelt, um die implantierten Dotierstoffionen zu aktivieren, Defekte auszuglühen und die Driftzonen 22a, die Trennzonen 22b und die Anodenschicht 23 zu bilden, wie in Fig. 12(e) gezeigt. Dann werden eine Kathode und eine Anode ausgebildet, um die Diode des fünften Ausführungsbeispiels der Erfindung fertigzustellen.
Somit wird auf einfache Weise eine Diode mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß dem fünften Ausführungsbeispiel der Erfindung hergestellt, die sich durch eine hohe Durchbruchsspannung und eine niedrige Durchlaßspannung auszeichnet, und zwar hergestellt unter Einsatz bekannter Techniken wie Epitaxialwachstum, Ionenimplantation und thermische Diffusion.
Die Reihenfolge der Herstellungsschritte ist deshalb so wie beschrieben, weil der Diffusions­ koeffizient von Bor kleiner als der von Phosphor ist. Andere Kombinationen von Donatordotier­ stoff und Akzeptordotierstoff können verwendet werden. Dann müssen die Zeitspannen für die Diffusion entsprechend den Diffusionskoeffizienten der jeweiligen Dotierstoffionen geeignet gewählt werden.
Sechstes Ausführungsbeispiel
Fig. 13 zeigt einen Teilquerschnitt einer Schottky-Diode (Schottky-Barrier-Diode (SBD)) mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß einem sechsten Ausführungsbeispiel der Erfindung.
Gemäß Darstellung in Fig. 13 umfaßt die Schottky-Diode eine n+ Kathodenschicht 21, eine Driftschicht 22 mit n Driftzonen 22a und p Trennzonen 22b, eine Schottky-Elektrode 28' auf der Driftschicht 22 und eine Kathode 27 in ohmschem Kontakt mit der Kathodenschicht 21. Schottky-Sperrschichten werden zwischen der Schottky-Elektrode 28' und den Driftzonen 22a gebildet.
Bei dieser Diode des sechsten Ausführungsbeispiels weisen die Driftzonen 22a und die Trennzo­ nen 22b nahezu die gleichen Abmessungen und nahezu die gleichen Dotierstoffkonzentrationen auf. Wenn eine Vorspannung in Sperrichtung an die Diode angelegt wird, wird die Drifischicht 22 verarmt, um die Sperrspannung aufzunehmen. Die Folge von pn-Zonenübergängen der Drift­ schicht 22 wird beispielsweise mit den Schritten ausgebildet, die in Verbindung mit dem ersten Ausführungsbeispiel beschrieben wurden. Danach werden die Schottky-Elektrode 28' und die Kathode 27 auf der Driftschicht 22 bzw. der Kathodenschicht 21 ausgebildet. Alternativ kann die Diode des sechsten Ausführungsbeispiels mit einem der Verfahren zur Herstellung der Dioden gemäß dem zweiten bis fünften Ausführungsbeispiel hergestellt werden.
Wenn eine Vorspannung in Sperrichtung angelegt wird, breiten sich Verarmungsschichten in das pn-Laminat der Driftschicht 22 aus und tragen die Sperrspannung. Wenn eine Vorspannung in Durchlaßrichtung angelegt wird, fließt ein Driftstrom durch die Driftzonen 22a.
Die Breiten und die Tiefen der Driftzonen 22a und der Trennzonen 22b sind ähnlich jenen der Diode des ersten Ausführungsbeispiels.
Fig. 14 zeigt im Vergleich zwei Kennlinien des Durchlaßstroms IF über der Durchlaßspannung VF, und zwar für eine beispielhafte Schottky-Diode, die in gleicher Weise wie die Diode des ersten Ausführungsbeispiels hergestellt wurde, und für eine herkömmliche Schottky-Diode. In der Figur ist die Durchlaßspannung VF auf der Abszisse und der Durchlaßstrom IF auf der Ordinate aufgetragen. Die Schottky-Elektrode 28' der beispielhaften Schottky-Diode besteht aus Molyb­ dän. Die zum Vergleich verwendete herkömmliche Schottky-Diode enthält eine gleichförmige Driftschicht.
Fig. 14 zeigt deutlich, daß die Durchlaßspannung VF bei gleicher Durchbruchsspannungsklasse bei der Schottky-Diode sehr viel stärker als die der herkömmlichen Schottky-Diode verringert ist.
Da die Driftzonen 22a und die Trennzonen 22b leicht verarmt werden, kann ihre Dotierstoffkon­ zentration erhöht und die Dicke der Driftschicht 22 verringert werden. Infolge der erhöhten Dotierstoffkonzentrationen und der verringerten Dicke der Driftschicht 22 wird die Durchlaßspan­ nung stark verringert, und der Widerspruch zwischen einer niedrigen Durchlaßspannung einer­ seits und einer hohen Durchbruchsspannung andererseits wird erheblich entschärft.
Die Schottky-Diode gemäß dem sechsten Ausführungsbeispiel zeichnet sich durch eine hohe Durchbruchsspannung und eine niedrige Durchlaßspannung aus und kann leicht unter Einsatz bekannter Techniken wie Ionenimplantation und thermische Diffusion hergestellt werden.
Siebtes Ausführunosbeispiel
Fig. 15 zeigt eine Teilquerschnittsansicht eines MOSFETs mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß einem siebten Ausführungsbeispiel der Erfindung.
Der MOSFET enthält eine Driftschicht 22 (pn-Laminat) auf einer n+ Drainschicht 81 niedrigen elektrischen Widerstands. Die Driftschicht 22 enthält n Driftzonen 22a und p Trennzonen 22b. In dem Oberflächenabschnitt der Driftschicht 22 sind n-Kanalzonen 22d in Kontakt mit den Driftzonen 22a ausgebildet, während p Wannenzonen 83a in Kontakt mit den Trennzonen 22b ausgebildet sind. In den Wannenzonen 83a sind n+ Sourcezonen 84 ausgebildet. Gateelektroden 86 sind auf einem Gateisolierfilm 85 über dem Teil der Wannenzonen 83a angeordnet, der sich zwischen einer Sourcezone 84 und einer Kanalzone 22d erstreckt. Eine Sourceelektrode 87 ist im Kontakt sowohl mit den Sourcezonen 84 als auch den Wannenzonen 83a angeordnet. Eine Drainelektrode 88 ist an der Rückseite der Drainschicht 81 angeordnet. Ein Isolierfilm 89 ist zum Schutz und zur Stabilisierung der Oberfläche des MOSFETs ausgebildet. Der Isolierfilm 89 besteht aus einem thermischen Oxidfilm und Phosphorsilikatglas (PSG). Wie in der Figur dargestellt, erstreckt sich die Sourceelektrode manchmal über die Gateelektroden 86 mit dem Isolierfilm 89 dazwischen. Ein Driftstrom fließt durch die Driftzonen 22a.
Die Anordnung der Driftzonen 22a und der Trennzonen 22b ist nicht auf die dargestellte planare Streifenanordnung beschränkt. Die Driftzonen 22a oder die Trennzonen 22b können statt dessen auch in einem Gittermuster, einem Netzmuster, einem Bienenwabenmuster oder dergleichen Muster angeordnet werden.
Die Wannenzonen 83a und die Trennzonen 22b müssen nicht unbedingt mit ähnlichen planaren Formen (Formen in der Draufsicht) ausgebildet werden. Solange die Wannenzonen 83a und die Trennzonen 22b miteinander verbunden sind, können sie unterschiedliche Formen aufweisen. Beispielsweise können die Wannenzonen 83a und die Trennzonen 22b in jeweils senkrecht zueinander verlaufenden Streifen ausgebildet sein.
Bei dem MOSFET des siebten Ausführungsbeispiels haben die Driftzonen 22a und die Trennzo­ nen 22b nahezu die gleichen Abmessungen und nahezu die gleichen Dotierstoffkonzentrationen.
Wenn eine Vorspannung in Sperrichtung an den MOSFET angelegt wird, wird die Driftschicht 22 verarmt, um die Sperrspannung aufzunehmen.
Die Drainschicht 81, die Driftzonen 22a und die Trennzonen 22b können mit irgendeinem der Verfahren zur Herstellung der Dioden des ersten bis fünften Ausführungsbeispiels ausgebildet werden.
Danach werden die Kanalzonen 22d epitaxial ausgebildet. In ähnlicher Weise wie bei einem herkömmlichen Vertikal-MOSFET werden die Wannenzonen 83a und die Sourcezonen 84 im Oberflächenbereich der Driftschicht 22 durch selektive Ionenimplantation und nachfolgende Wärmebehandlung ausgebildet.
Danach werden die Gateisolierfilme 85 durch thermische Oxidation ausgebildet. Die Gateelektro­ den 86 werden durch Abscheiden eines polykristallinen Siliciumfilms mittels eines Vacuum-CVD- Verfahrens und Mustern dieses Siliciumfilms durch Fotolithografie ausgebildet. Der Isolierfilm 89 wird abgeschieden und Fenster werden fotolithografisch geöffnet. Die Sourceelektrode 87 wird durch Abscheiden eines Aluminiumlegierungsfilms und Mustern dieses Films auf fotolithografi­ sche Weise ausgebildet. Die Drainelektrode 88 wird an der Rückseite der Drainschicht 81 ausgebildet. Außerdem wird noch ein nicht dargestellter Gateanschluß ausgebildet. Auf diese Weise wird der MOSFET mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß Darstellung in Fig. 15 fertiggestellt.
Dieser in Fig. 15 gezeigte MOSFET arbeitet wie folgt. Wenn eine vorbestimmte positive Span­ nung an die Gateelektroden 86 angelegt wird, werden lnversionsschichten in den Oberflächenab­ schnitten der Wannenzonen 83a jeweils unterhalb der Gateelektroden 86 erzeugt. Elektronen werden von den Sourcezonen 84 über die Inversionsschichten in die Kanalzonen 22d injiziert. Die injizierten Elektronen erreichen die Drainschicht 81 über die Driftzonen 22a, die die Drainelek­ trode 88 elektrisch mit der Sourceelektrode 87 verbinden.
Wenn die positive Spannung von den Gateelektroden 86 abgenommen wird, verschwinden die lnversionsschichten in den Oberflächenabschnitten der Wannenzonen 83a, womit die Drainelek­ trode 88 elektrisch von der Sourceelektrode 87 getrennt wird. Wenn eine Vorspannung in Sperrichtung erhöht wird, dehnen sich Verarmungsschichten in die Kanalzonen 22d, die Driftzonen 22a und die Trennzonen 22b von den pn Zonenübergängen Ja zwischen den Wannen­ zonen 83a und den Kanalzonen 22d sowie den pn-Zonenübergängen Jb zwischen den Trennzo­ nen 22b und den Driftzonen 22a sowie nicht gezeigten pn-Zonenübergängen zwischen den Trennzonen 22b und den Kanalzonen 22d aus, da die Trennzonen 22b durch die Sourceelektrode 87 über die Wannenzonen 83a miteinander verbunden sind. Somit werden die Kanalzonen 22d, die Driftzonen 22a und die Trennzonen 22b verarmt.
Wenn die Driftzonen 22a und die Trennzonen 22b in einem beispielhaften MOSFET der 300 V- Klasse ähnliche Abmessungen wie jene der in Verbindung mit Fig. 1(a) beschriebenen Diode aufweisen, sind die Abmessungen und die Dotierstoffkonzentrationen in den anderen Zonen und Schichten wie folgt. Der spezifische Widerstand der Drainschicht 81 beträgt 0,01 Ω.cm. Die Dicke der Drainschicht 81 beträgt 350 µm. Die Diffusionstiefe der Wannenzonen 83a beträgt 1 µm. Die Oberflächendotierstoffkonzentration der Wannenzonen 83a beträgt 3 × 1018 cm-3. Die Diffusionstiefe der Sourcezonen 84 beträgt 0,3 µm. Die Oberflächendotierstoffkonzentration der Sourcezonen 84 beträgt 1 × 1020 cm-3.
Zur Schaffung eines Vertikal-MOSFETs mit einer herkömmlichen einlagigen Driftschicht hohen Widerstands und einer Durchbruchsspannung der 300 V-Klasse muß die Driftschicht eine Dotierstoffkonzentration von 2 × 1014 cm-3 und eine Dicke von etwa 40 µm aufweisen. Der Durchlaßwiderstand des MOSFETs gemäß dem siebten Ausführungsbeispiel ist gegenüber demjenigen solch eines herkömmlichen MOSFETs auf ein Fünftel dadurch verringert, daß die Dotierstoffkonzentration in den Driftzonen 22a erhöht und die Dicke der Driftschicht 22 entspre­ chend dieser Dotierstoffkonzentrationszunahme in den Driftzonen 22a verringert ist.
Das Epitaxialwachstum einer Schicht mit einer Dicke von mehreren µm und die Ausbildung einer vergrabenen Zone durch thermische Diffusion implantierter Dotierstoffionen sind bekannte Techniken. Der MOSFET gemäß dem siebten Ausführungsbeispiel, bei dem der Widerspruch zwischen einem niedrigen Durchlaßwiderstand und einer hohen Durchbruchsspannung entschärft ist, kann leicht mit an sich bekannten Techniken hergestellt werden.
Durch weiteres Verengen der Driftzonen 22a und Erhöhen ihrer Dotierstoffkonzentration kann der Durchlaßwiderstand weiter verringert werden, und der Widerspruch zwischen einem niedrigen Durchlaßwiderstand und einer hohen Durchbruchsspannung kann weiter entschärft werden.
Fig. 16 ist ein Teilquerschnitt einer Modifikation des MOSFETs von Fig. 15. Bei dieser Modifika­ tion ist unter den Driftzonen 22a und den Trennzonen 22b eine n Schicht 22c hohen Wider­ stands verblieben. Bei einem beispielhaften MOSFET der 300 V-Klasse betrug der spezifische Widerstand dieser Schicht 22c 10 Ω.cm. Die Abmessungen und Dotierstoffkonzentrationen der übrigen Schichten und Zonen waren die gleichen wie die des beispielhaften MOSFETs, der in Verbindung mit Fig. 15 beschrieben wurde.
Wenn die Trennzonen 22b tief genug sind, stellt die zurückbleibende Schicht 22c kein Problem dar. Die Schicht 22c, die zwischen den Driftzonen 22a und der Drainschicht 81 verbleibt, erhöht jedoch den Durchlaßwiderstand. Da darüber hinaus der JFET-Effekt auftritt, bei dem die Verar­ mungsschicht, die sich von den Trennzonen 22b ausdehnen, die Strompfade verengt, ist es günstig, die Schicht 22c nicht zu dick zu machen. Insbesondere sollte die Schicht 22c dünner als die Trennzonen 22b sein.
Fig. 17 ist ein Teilquerschnitt einer anderen Modifikation des MOSFETs von Fig. 15.
In diesem Fall ist eine stark dotierte p+ Kontaktzone 83b im Oberflächenabschnitt jeder der Wannenzonen 83a ausgebildet. Die Kontaktzone 83b, die sich zwischen den Sourcezonen 84 befindet, verringert den Kontaktwiderstand zwischen der Wannenzone 83a und der Sourceelek­ trode 87. Dadurch, daß man die Diffusionstiefe der Kontaktzonen 83b kleiner als die der Sourcezonen 84 macht, wird die Verarmung der Driftschicht 22 nicht verhindert.
Die Halbleiterstrukturen mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß der vorlie­ genden Erfindung sind nicht nur auf Dioden, Schottky-Dioden und MOSFETs anwendbar, die voranstehend beispielhaft beschrieben wurden, sondern gleichermaßen auf nahezu alle anderen Halbleiterbauelemente, wie Bipolartransistoren, IGBTs, JFETs, Thyristoren, MESFETs und HEMTs. Die Leitfähigkeitstypen können nach Bedarf vertauscht werden.
Wie voranstehend erläutert, enthält das Halbleiterbauelement mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß der Erfindung eine erste Hauptfläche, eine zweite Hauptfläche, eine erste Elektrode auf der ersten Hauptfläche, eine zweite Elektrode auf der zweiten Hauptfläche, ein pn-Laminat aus Driftzonen eines ersten Leitfähigkeitstyps und Trennzonen eines zweiten Leitfähigkeitstyps entgegengesetzt dem ersten Leitfähigkeitstyp, wobei sich die Driftzonen und die Trennzonen vertikal parallel zueinander zwischen der ersten Hauptfläche und der zweiten Hauptfläche erstrecken und abwechselnd angeordnet sind und das pn-Laminat im Einschaltzu­ stand des Bauelements einen Strompfad bereitstellt, während es im Ausschaltzustand des Bauelements verarmt ist. Von den Driftzonen und den Trennzonen ist wenigstens eine Zonenart durch einstufige Ionenimplantation mit kontinuierlich veränderter Beschleunigungsspannung oder mehrstufige Ionenimplantation mit stufenweise geänderter Beschleunigungsspannung ausgebil­ det. Die Zonen der nicht durch Ionenimplantation gebildeten Zonenart werden durch Epitaxial­ wachstum oder Dotierstoffdiffusion gebildet. Sowohl die Driftzonen als auch die Trennzonen können durch Ionenimplantation gebildet werden.
Ein charakteristischer Halbleiteraufbau mit einem pn-Laminat, das von abwechselnd angeordneten p Zonen und n Zonen gebildet wird, wird durch einschlägige Techniken wie Ionenimplantation und Wärmebehandlung realisiert, ohne daß es erforderlich wäre, Gräben mit einem großen Seitenverhältnis auszubilden und jeden Graben mit einer Epitaxialschicht hoher Qualität aufzufül­ len.
Da die Dotierstoffkonzentrationen in dem pn-Laminat erhöht sind und die Dicke des pn-Laminats entsprechend der Zunahme der Dotierstoffkonzentrationen verringert ist, werden die Durchlaß­ spannung und der Durchlaßwiderstand stark vermindert und der Widerspruch zwischen einer niedrigen Durchlaßspannung bzw. einem niedrigen Durchlaßwiderstand und einer hohen Durch­ bruchsspannung entschärft.
Der Halbleiteraufbau mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß der Erfindung ermöglicht die Realisierung eines neuen Leistungs-Halbleiterbauelements mit drastisch verringer­ ter Verlustleistung.

Claims (13)

1. Verfahren zur Herstellung eines Halbleiterbauelements mit einer ersten Schicht (21), die eine erste Hauptfläche und eine zweite Hauptfläche aufweist, einer ersten Elektrode (27) an der zweiten Hauptfläche, einer pn-Laminatschicht (22), die mit einer ersten Fläche die erste Hauptfläche kontaktiert und eine der ersten Fläche gegenüberliegende zweite Fläche aufweist, und wenigstens einer zweiten Elektrode (28) an der ersten Hauptfläche, wobei die pn- Laminatschicht (22) Driftzonen (22a) eines ersten Leitfähigkeitstyps und Trennzonen (22b) eines zweiten Leitfähigkeitstyps, entgegengesetzt dem ersten Leitfähigkeitstyp, enthält, die sich vertikal zwischen der ersten Fläche und der zweiten Fläche der pn-Laminatschicht (22) parallel zueinander erstrecken und einander in Horizontalrichtung abwechselnd angeordnet sind, und wobei die pn-Laminatschicht (22) einen Strompfad bereitstellt, wenn das Halbleiterbauelement im EIN-Zustand ist, während sie verarmt ist, wenn das Halbleiterbauelement im AUS-Zustand ist, wobei das Verfahren die Schritte umfaßt:
Implantieren von Dotierstoffionen, und
Wärmebehandeln der implantierten Dotierstoffionen zur Ausbildung der Driftzonen (22a) oder der Trennzonen (22b).
2. Verfahren nach Anspruch 1, ferner umfassend:
Aufwachsen einer Epitaxialschicht (22a) auf der ersten Schicht (21) zur Ausbildung der Driftzonen oder der Trennzonen, in welcher Schicht die jeweils anderen Zonen dann durch Ionenimplantation und nachfolgende Wärmebehandlung ausgebildet werden.
3. Verfahren nach Anspruch 1, ferner umfassend:
Ausbilden einer zweiten Schicht (22c) auf der ersten Schicht (21),
Einführen von Dotierstoffionen in den Oberflächenabschnitt der zweiten Schicht (22c), und
thermisches Diffundieren der eingeführten Dotierstoffionen, um dadurch eine Diffusions­ schicht entweder für die Driftzonen (22a) oder die Trennzonen (22b) zu bilden, in welcher Diffusionsschicht dann die jeweils anderen Zonen durch Ionenimplantation in die Diffusions­ schicht ausgebildet werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Be­ schleunigungsspannung bei der Ionenimplantation schrittweise geändert wird.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Be­ schleunigungsspannung bei der Ionenimplantation kontinuierlich geändert wird.
6. Verfahren zur Herstellung eines Halbleiterbauelements mit einer ersten Schicht (21), die eine erste Hauptfläche und eine zweite Hauptfläche aufweist, einer ersten Elektrode (27) an der zweiten Hauptfläche, einer pn-Laminatschicht (22), die mit einer ersten Fläche die erste Hauptfläche kontaktiert und eine der ersten Fläche gegenüberliegende zweite Fläche aufweist, und wenigstens einer zweiten Elektrode (28) an der ersten Hauptfläche, wobei die pn- Laminatschicht (22) Driftzonen (22a) eines ersten Leitfähigkeitstyps und Trennzonen (22b) eines zweiten Leitfähigkeitstyps, entgegengesetzt dem ersten Leitfähigkeitstyp, enthält, die sich vertikal zwischen der ersten Fläche und der zweiten Fläche der pn-Laminatschicht (22) parallel zueinander erstrecken und einander in Horizontalrichtung abwechselnd angeordnet sind, und wobei die pn-Laminatschicht (22) einen Strompfad bereitstellt, wenn das Halbleiterbauelement im EIN-Zustand ist, während sie verarmt ist, wenn das Halbleiterbauelement im AUS-Zustand ist, wobei das Verfahren die Schritte umfaßt:
Ausbilden einer zweiten Schicht (22c) zur Bildung der Driftzonen (22a) und der Trenn­ zonen (22b),
Einführen von Dotierstoffionen in die Oberflächenabschnitte der zweiten Schicht, und thermisches Diffundieren der eingeführten Dotierstoffionen zur Bildung der Driftzonen, der Trennzonen und von pn-Zonenübergängen zwischen den Driftzonen und den Trennzonen.
7. Halbleiterbauelement, umfassend:
eine erste Schicht (21) mit einer ersten Hauptfläche und einer zweiten Hauptfläche,
eine erste Elektrode (27) an der zweiten Hauptfläche der ersten Schicht,
eine pn-Laminatschicht mit einer die erste Hauptfläche der ersten Schicht (21) kontaktie­ renden ersten Fläche und einer der ersten Fläche gegenüberliegenden zweiten Fläche, und
wenigstens einer zweiten Elektrode (28) an der ersten Hauptfläche, wobei
die pn-Laminatschicht (22) Driftzonen (22a) eines ersten Leitfähigkeitstyps und Trenn­ zonen (22b) eines zweiten, dem ersten entgegengesetzten Leitfähigkeitstyps aufweist, die sich vertikal zwischen der ersten Fläche und der zweiten Fläche der pn-Laminatschicht parallel zueinander und in Horizontalrichtung einander abwechselnd erstrecken, und wobei die pn- Laminatschicht (22) einen Strompfad bereitstellt, wenn sich das Halbleiterbauelement im EIN- Zustand befindet, während sie verarmt ist, wenn sich das Halbleiterbauelement im AUS-Zustand befindet.
8. Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, daß die Tiefe des Zonenübergangs zwischen den Driftzonen (22a) und den Trennzonen (22b) größer als die Breite der Driftzonen und der Trennzonen ist.
9. Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, daß die Tiefe des Zonenübergangs der Trennzonen (22b) größer als die Tiefe des Zonenübergangs der Driftzonen (22a) ist.
10. Halbleiterbauelement nach Anspruch 9, dadurch gekennzeichnet, daß die Tiefe vp des Zonenübergangs der Trennzonen (22b) und die Tiefe yn des Zonenübergangs der Driftzonen (22a) die Bedingung erfüllen yn < yp ≦ 1,2 yn.
11. Halbleiterbauelement nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß es ferner eine leicht dotierte Schicht (22c) des ersten Leitfähigkeitstyps unterhalb der Trennzonen (22b) aufweist.
12. Halbleiterbauelement nach Anspruch 11, dadurch gekennzeichnet, daß die Dicke der leicht dotierten Schicht (22c) kleiner als die Tiefe des Zonenübergangs der Trennzonen (22b) ist.
13. Halbleiterbauelement nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, daß die zweite Hauptfläche der ersten Schicht (21) und die zweite Fläche der pn-Laminatschicht (22) parallel zur (110)-Ebene eines Siliciumkristalls liegen.
DE10000754A 1999-01-11 2000-01-11 Halbleiterbauelement und Verfahren zu seiner Herstellung Expired - Lifetime DE10000754B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4176/99 1999-01-11
JP00417699A JP4447065B2 (ja) 1999-01-11 1999-01-11 超接合半導体素子の製造方法
DE10066412A DE10066412B4 (de) 1999-01-11 2000-01-11 Halbleiterbauelement und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE10000754A1 true DE10000754A1 (de) 2000-07-13
DE10000754B4 DE10000754B4 (de) 2009-04-16

Family

ID=11577417

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10066412A Expired - Lifetime DE10066412B4 (de) 1999-01-11 2000-01-11 Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10000754A Expired - Lifetime DE10000754B4 (de) 1999-01-11 2000-01-11 Halbleiterbauelement und Verfahren zu seiner Herstellung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE10066412A Expired - Lifetime DE10066412B4 (de) 1999-01-11 2000-01-11 Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (2) US6673679B1 (de)
JP (1) JP4447065B2 (de)
DE (2) DE10066412B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1267415A2 (de) * 2001-06-11 2002-12-18 Kabushiki Kaisha Toshiba Leistungshalbleiterbauelement mit RESURF-Schicht
DE10239312B4 (de) * 2002-08-27 2006-08-17 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Driftzone und einer Feldstoppzone und Halbleiterbauelement mit einer Driftzone und einer Feldstoppzone

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3851744B2 (ja) 1999-06-28 2006-11-29 株式会社東芝 半導体装置の製造方法
JP2006210368A (ja) * 1999-07-02 2006-08-10 Toyota Central Res & Dev Lab Inc 縦型半導体装置及びその製造方法
JP2001094094A (ja) 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
JP4770009B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合ショットキーダイオード
DE10052170C2 (de) * 2000-10-20 2002-10-31 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement
EP1261036A3 (de) 2001-05-25 2004-07-28 Kabushiki Kaisha Toshiba Leistungs-MOSFET-Halbleiteranordnung und Verfahren zu deren Herstellung
JP3994703B2 (ja) * 2001-08-29 2007-10-24 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2003028108A1 (fr) 2001-09-19 2003-04-03 Kabushiki Kaisha Toshiba Semi-conducteur et procede de fabrication
US6521954B1 (en) 2001-12-21 2003-02-18 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US6995426B2 (en) 2001-12-27 2006-02-07 Kabushiki Kaisha Toshiba Semiconductor device having vertical metal insulator semiconductor transistors having plural spatially overlapping regions of different conductivity type
JP3925319B2 (ja) * 2002-06-14 2007-06-06 富士電機デバイステクノロジー株式会社 半導体素子
DE10346838A1 (de) * 2002-10-08 2004-05-13 International Rectifier Corp., El Segundo Superjunction-Bauteil
DE10309400B4 (de) * 2003-03-04 2009-07-30 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) * 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2005243716A (ja) * 2004-02-24 2005-09-08 Sanyo Electric Co Ltd 半導体装置
JP2005277220A (ja) 2004-03-25 2005-10-06 Matsushita Electric Ind Co Ltd 不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置
JP2005340465A (ja) * 2004-05-26 2005-12-08 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
EP1696490A1 (de) * 2005-02-25 2006-08-30 STMicroelectronics S.r.l. Ladungskompensationshalbleiterbauelement und dazugehoriges Herstellungsverfahren
JP4939760B2 (ja) * 2005-03-01 2012-05-30 株式会社東芝 半導体装置
JP2006287127A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
EP1710843B1 (de) * 2005-04-04 2012-09-19 STMicroelectronics Srl Integriertes Leistungsbauelement
US7238577B1 (en) * 2005-05-18 2007-07-03 National Semiconductor Corporation Method of manufacturing self-aligned n and p type stripes for a superjunction device
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
EP1742250A1 (de) 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Leistungsfeldeffekttransistor und Verfahren zu seiner Herstellung
EP1742259A1 (de) * 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Halbleiter-Leistungsbauelement mit Mehrfach-Drain-Struktur und entsprechendes Herstellungsverfahren
US7285469B2 (en) * 2005-09-02 2007-10-23 Intersil Americas Bipolar method and structure having improved BVCEO/RCS trade-off made with depletable collector columns
DE102006055131A1 (de) 2005-11-28 2007-06-06 Fuji Electric Holdings Co., Ltd., Kawasaki Halbleiterbauteil und Verfahren zu seiner Herstellung
US7473976B2 (en) 2006-02-16 2009-01-06 Fairchild Semiconductor Corporation Lateral power transistor with self-biasing electrodes
JP4580886B2 (ja) * 2006-03-27 2010-11-17 株式会社東芝 半導体装置の製造方法
JP2008091450A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 半導体素子
US7923771B2 (en) * 2006-12-07 2011-04-12 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
DE102006061994B4 (de) * 2006-12-21 2011-05-05 Infineon Technologies Austria Ag Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
US7777257B2 (en) * 2007-02-14 2010-08-17 Freescale Semiconductor, Inc. Bipolar Schottky diode and method
JP2009059764A (ja) * 2007-08-30 2009-03-19 Panasonic Corp ショットキーバリアダイオードおよびその製造方法
WO2009039441A1 (en) 2007-09-21 2009-03-26 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP5612256B2 (ja) 2008-10-16 2014-10-22 株式会社東芝 半導体装置
JP5571306B2 (ja) * 2008-12-17 2014-08-13 ローム株式会社 半導体装置
US7939850B2 (en) * 2009-03-12 2011-05-10 Infineon Technologies Austria Ag Semiconductor device and method for producing a semiconductor device
DE102009018971A1 (de) * 2009-04-25 2010-11-04 Secos Halbleitertechnologie Gmbh Konstruktion einer Schottkydiode mit verbessertem Hochstromverhalten und Verfahren zu deren Herstellung
WO2011004535A1 (ja) * 2009-07-07 2011-01-13 日本電気株式会社 電界効果トランジスタ
WO2011007560A1 (en) * 2009-07-15 2011-01-20 Fuji Electric Systems Co., Ltd. Super-junction semiconductor device
JP5636254B2 (ja) 2009-12-15 2014-12-03 株式会社東芝 半導体装置
JP5556335B2 (ja) * 2010-04-27 2014-07-23 富士電機株式会社 超接合半導体装置の製造方法
CN102569427A (zh) * 2010-12-21 2012-07-11 上海华虹Nec电子有限公司 电压控制变容器及其制备方法
US8664734B2 (en) * 2011-01-11 2014-03-04 Himax Imaging, Inc. Hole-based ultra-deep photodiode in a CMOS image sensor and a process thereof
JP5482701B2 (ja) * 2011-03-17 2014-05-07 富士電機株式会社 半導体素子
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) * 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8785306B2 (en) * 2011-09-27 2014-07-22 Alpha And Omega Semiconductor Incorporated Manufacturing methods for accurately aligned and self-balanced superjunction devices
JP2013175655A (ja) 2012-02-27 2013-09-05 Toshiba Corp 電力用半導体装置及びその製造方法
JP6197294B2 (ja) * 2013-01-16 2017-09-20 富士電機株式会社 半導体素子
US9768259B2 (en) * 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
KR20150076768A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자
US9093568B1 (en) * 2014-04-16 2015-07-28 Infineon Technologies Ag Semiconductor diode
JP6292047B2 (ja) * 2014-06-18 2018-03-14 富士電機株式会社 半導体装置
CN104183652A (zh) * 2014-09-17 2014-12-03 中航（重庆）微电子有限公司 超结pin器件及制备方法
CN108475703B (zh) * 2016-01-05 2021-05-18 三菱电机株式会社 碳化硅半导体装置
CN107768245A (zh) * 2016-08-16 2018-03-06 北大方正集团有限公司 Pin二极管的制作方法与pin二极管
DE112018001442T5 (de) * 2017-01-25 2020-01-09 Rohm Co., Ltd. Halbleitervorrichtung
US10333005B2 (en) 2017-09-06 2019-06-25 Semiconductor Components Industries, Llc Merged P-intrinsic-N (PIN) Schottky diode
DE102017131274B3 (de) * 2017-12-22 2019-05-09 Infineon Technologies Dresden Gmbh Transistoranordnung und verfahren zu deren herstellung
CN108198865B (zh) * 2017-12-25 2020-07-28 中国科学院微电子研究所 一种垂直结构的氮化镓功率二极管器件及其制作方法
CN108574016A (zh) * 2018-04-13 2018-09-25 华中科技大学 一种超结结构的碳化硅dsrd器件及脉冲功率发生器
CN111326567A (zh) * 2020-03-06 2020-06-23 上海瞻芯电子科技有限公司 超级结的制造方法及其超级结肖特基二极管
WO2024052952A1 (ja) * 2022-09-05 2024-03-14 三菱電機株式会社 半導体装置、半導体装置の制御方法、および半導体装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940303B2 (ja) 1977-07-20 1984-09-29 株式会社日立製作所 半導体スイツチング素子
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
JP2632322B2 (ja) 1987-10-02 1997-07-23 財団法人 半導体研究振興会 電力用半導体素子
JPH01272158A (ja) 1988-04-23 1989-10-31 Matsushita Electric Works Ltd 半導体装置およびその製法
US5182626A (en) * 1989-09-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor and method of manufacturing the same
JPH0750791B2 (ja) 1989-09-20 1995-05-31 株式会社日立製作所 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
US5141889A (en) * 1990-11-30 1992-08-25 Motorola, Inc. Method of making enhanced insulated gate bipolar transistor
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5183769A (en) * 1991-05-06 1993-02-02 Motorola, Inc. Vertical current flow semiconductor device utilizing wafer bonding
JPH05347413A (ja) * 1992-06-12 1993-12-27 Toshiba Corp 半導体装置の製造方法
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
GB2309336B (en) 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
JPH09266311A (ja) * 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
US6184555B1 (en) 1996-02-05 2001-02-06 Siemens Aktiengesellschaft Field effect-controlled semiconductor component
JP4014676B2 (ja) 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
JP3938964B2 (ja) 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
KR100363530B1 (ko) * 1998-07-23 2002-12-05 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
JP3988262B2 (ja) 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
DE19839970C2 (de) * 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US6291856B1 (en) * 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
EP1011146B1 (de) * 1998-12-09 2006-03-08 STMicroelectronics S.r.l. Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1267415A2 (de) * 2001-06-11 2002-12-18 Kabushiki Kaisha Toshiba Leistungshalbleiterbauelement mit RESURF-Schicht
EP1267415A3 (de) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Leistungshalbleiterbauelement mit RESURF-Schicht
DE10239312B4 (de) * 2002-08-27 2006-08-17 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Driftzone und einer Feldstoppzone und Halbleiterbauelement mit einer Driftzone und einer Feldstoppzone

Also Published As

Publication number Publication date
DE10000754B4 (de) 2009-04-16
JP4447065B2 (ja) 2010-04-07
US6673679B1 (en) 2004-01-06
US6815766B2 (en) 2004-11-09
DE10066412B4 (de) 2012-12-06
JP2000208527A (ja) 2000-07-28
US20030207536A1 (en) 2003-11-06

Similar Documents

Publication Publication Date Title
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE19736981C2 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE10106006B4 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE1913052A1 (de) Halbleitervorrichtung
DE19900169A1 (de) Vertikaler Siliciumcarbid-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE19809554A1 (de) Siliziumkarbidhalbleitervorrichtung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102021101762A1 (de) Halbleitervorrichtung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE112005001587T9 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE112019001741T5 (de) Halbleitervorrichtung und herstellungsverfahren
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE112004000495B4 (de) Verfahren zur Herstellung eines Leistungsbauteils als Superjunction-Bauelement
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8172 Supplementary division/partition in:

Ref document number: 10066412

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 10066412

Country of ref document: DE

Kind code of ref document: P

AH Division in

Ref document number: 10066412

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

R082 Change of representative

Representative=s name: HOFFMANN, ECKART, DIPL.-ING., DE

Effective date: 20110826

R071 Expiry of right