JPH09172175A - 半導体デバイスのターミネーション構造およびその製法 - Google Patents
半導体デバイスのターミネーション構造およびその製法Info
- Publication number
- JPH09172175A JPH09172175A JP8305443A JP30544396A JPH09172175A JP H09172175 A JPH09172175 A JP H09172175A JP 8305443 A JP8305443 A JP 8305443A JP 30544396 A JP30544396 A JP 30544396A JP H09172175 A JPH09172175 A JP H09172175A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- insulating material
- region
- field insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 120
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims abstract 2
- 239000011810 insulating material Substances 0.000 claims description 82
- 238000009792 diffusion process Methods 0.000 claims description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 48
- 229910052710 silicon Inorganic materials 0.000 claims description 47
- 239000010703 silicon Substances 0.000 claims description 47
- 239000012535 impurity Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims 9
- 238000000151 deposition Methods 0.000 claims 6
- 230000015556 catabolic process Effects 0.000 abstract description 14
- 230000005684 electric field Effects 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000007943 implant Substances 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-RNFDNDRNSA-N silicon-32 atom Chemical compound [32Si] XUIMIQQOPSSXEZ-RNFDNDRNSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/765—Making of isolation regions between components by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 デバイスの周辺部における降伏を防止する半
導体デバイスのターミネーション構造およびその構造を
形成する方法を開示する。 【解決手段】 このターミネーション構造は、フィール
ド酸化物領域の一部分上にある多結晶シリコンフィール
ドプレートを含み、これはベース領域の一部に重なるの
が好ましい。このフィールドプレートは、フィールド酸
化物テーパーの角をとるためにフィールド酸化物のエッ
ジ上で少し延在してよい。このターミネーション構造
は、チップの最小限の面積を占め、追加のマスキング工
程を必要としないで形成できる。
導体デバイスのターミネーション構造およびその構造を
形成する方法を開示する。 【解決手段】 このターミネーション構造は、フィール
ド酸化物領域の一部分上にある多結晶シリコンフィール
ドプレートを含み、これはベース領域の一部に重なるの
が好ましい。このフィールドプレートは、フィールド酸
化物テーパーの角をとるためにフィールド酸化物のエッ
ジ上で少し延在してよい。このターミネーション構造
は、チップの最小限の面積を占め、追加のマスキング工
程を必要としないで形成できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイス、
より詳しくは半導体デバイス、例えばＭＯＳゲートコン
トロール半導体デバイス（MOS gate controlled (“MOS
-gated") semiconductor device）のターミネーション
構造（termination structure）に関する。
より詳しくは半導体デバイス、例えばＭＯＳゲートコン
トロール半導体デバイス（MOS gate controlled (“MOS
-gated") semiconductor device）のターミネーション
構造（termination structure）に関する。
【０００２】
【従来の技術】ＭＯＳゲートデバイス（MOS-gated devi
ce）は、当該分野では周知であり、例えば米国特許出願
第０８／２９９，５３３号（１９９４年９月１日出願、
ＩＲ−１１１３）に示されたＭＯＳゲートデバイスのよ
うなデバイスを包含する。当該特許出願の主題（subjec
t matter）は、この引用により本願の明細書に組み込ま
れる。また、ＭＯＳゲートデバイスには、パワーＭＯＳ
ＦＥＴ、ＭＯＳゲートサイリスタ、ゲートターンオフデ
バイス（gate turn-off device）等も含まれる。ＭＯＳ
ゲートデバイスは、ダイ（die）の周囲に配置されるセ
ルを含む複数の能動セル（active cell）により形成さ
れるのが典型的である。この周辺のセルは、ソース−ド
レン間のフル電圧にさらされた場合、セルの一番外の部
分と隣接するストリートとの間でアバランシ・ブレイク
ダウン（avalanche breakdown、雪崩降伏）を起こしが
ちである。
ce）は、当該分野では周知であり、例えば米国特許出願
第０８／２９９，５３３号（１９９４年９月１日出願、
ＩＲ−１１１３）に示されたＭＯＳゲートデバイスのよ
うなデバイスを包含する。当該特許出願の主題（subjec
t matter）は、この引用により本願の明細書に組み込ま
れる。また、ＭＯＳゲートデバイスには、パワーＭＯＳ
ＦＥＴ、ＭＯＳゲートサイリスタ、ゲートターンオフデ
バイス（gate turn-off device）等も含まれる。ＭＯＳ
ゲートデバイスは、ダイ（die）の周囲に配置されるセ
ルを含む複数の能動セル（active cell）により形成さ
れるのが典型的である。この周辺のセルは、ソース−ド
レン間のフル電圧にさらされた場合、セルの一番外の部
分と隣接するストリートとの間でアバランシ・ブレイク
ダウン（avalanche breakdown、雪崩降伏）を起こしが
ちである。
【０００３】
【発明が解決しようとする課題】従って、チップの能動
周辺部にけるブレイクダウンを防止するデバイスの構造
を提供することが必要である。そのような構造を含むデ
バイスの製造方法は、フォトリソグラフィー的マスキン
グ工程および重要なアライメント工程を多く含み、これ
らの工程は、それぞれ製造時間を増やすものであり、ま
た、コストを増やし、更に、デバイス欠陥の可能性をも
たらす要因となる。従って、チップの最小限の面積を占
め、追加のマスキング工程を必要としないターミネーシ
ョン構造を採用することも望ましい。
周辺部にけるブレイクダウンを防止するデバイスの構造
を提供することが必要である。そのような構造を含むデ
バイスの製造方法は、フォトリソグラフィー的マスキン
グ工程および重要なアライメント工程を多く含み、これ
らの工程は、それぞれ製造時間を増やすものであり、ま
た、コストを増やし、更に、デバイス欠陥の可能性をも
たらす要因となる。従って、チップの最小限の面積を占
め、追加のマスキング工程を必要としないターミネーシ
ョン構造を採用することも望ましい。
【０００４】
【課題を解決するための手段】本発明は、デバイスの周
囲においてブレイクダウン（降伏現象）を防止するため
に半導体デバイスの能動周辺部（active periphery）を
終端するターミネーション構造を提供する。フィールド
プレート（field plate）は、ゲート電極を構成し、ま
た、拡散領域の縁において生成する電界の曲率を変える
同じ多結晶シリコン層から形成される。
囲においてブレイクダウン（降伏現象）を防止するため
に半導体デバイスの能動周辺部（active periphery）を
終端するターミネーション構造を提供する。フィールド
プレート（field plate）は、ゲート電極を構成し、ま
た、拡散領域の縁において生成する電界の曲率を変える
同じ多結晶シリコン層から形成される。
【０００５】本発明の要旨は、半導体デバイスのターミ
ネーション構造およびそのターミネーション構造を形成
する方法に関する。フィールド絶縁材料の層が、シリコ
ン基板の上に形成される。フィールド絶縁層の１または
それ以上の選択した領域にパターンを付けてエッチング
除去して少なくとも１つの開口部および少なくとも１つ
の残留部分を形成する。フィールド絶縁材料層の開口部
の中および残留部分の上に多結晶シリコン（polysilico
n、ポリシリコン）層を付着させ、多結晶シリコン層の
選択された部分にパターンを付けてエッチング除去して
間隔を隔てた開口部を形成する。間隔を隔てた開各口部
は、フィールド絶縁材料のそれぞれの開口部に形成され
た少なくとも第１部分を有し、フィールド絶縁材料に隣
接する。フィールド絶縁層の上に位置する多結晶シリコ
ン層の一部分は、多結晶シリコンフィールドプレートを
規定する。第１伝導形（conductivity type）の不純物
を多結晶シリコン層の開口部の第１部分の下に位置する
シリコン基板表面領域に導入することにより第１拡散領
域を形成する。第２伝導形の不純物により第２拡散領域
を形成し、この不純物は、第１伝導形とは反対の形であ
り、シリコン基板表面領域に導入される。第１拡散領域
は、第２拡散領域より深く、また、広い。上を覆う絶縁
層を付着し、次に、選択した部分にパターンを設けてエ
ッチング除去して、多結晶シリコンフィールドプレート
である下に位置する表面領域およびシリコン基板表面領
域である下に位置する領域を露出させる。導電性層を絶
縁層上、また、下に位置する多結晶フィールドプレート
表面領域および下に位置するシリコン基板表面領域上に
付着する。この導電性層をエッチングして、多結晶シリ
コンフィールドプレートに接触する１またはそれ以上の
電極およびシリコン基板表面領域である下に位置する領
域に接触する１またはそれ以上の電極を形成する。
ネーション構造およびそのターミネーション構造を形成
する方法に関する。フィールド絶縁材料の層が、シリコ
ン基板の上に形成される。フィールド絶縁層の１または
それ以上の選択した領域にパターンを付けてエッチング
除去して少なくとも１つの開口部および少なくとも１つ
の残留部分を形成する。フィールド絶縁材料層の開口部
の中および残留部分の上に多結晶シリコン（polysilico
n、ポリシリコン）層を付着させ、多結晶シリコン層の
選択された部分にパターンを付けてエッチング除去して
間隔を隔てた開口部を形成する。間隔を隔てた開各口部
は、フィールド絶縁材料のそれぞれの開口部に形成され
た少なくとも第１部分を有し、フィールド絶縁材料に隣
接する。フィールド絶縁層の上に位置する多結晶シリコ
ン層の一部分は、多結晶シリコンフィールドプレートを
規定する。第１伝導形（conductivity type）の不純物
を多結晶シリコン層の開口部の第１部分の下に位置する
シリコン基板表面領域に導入することにより第１拡散領
域を形成する。第２伝導形の不純物により第２拡散領域
を形成し、この不純物は、第１伝導形とは反対の形であ
り、シリコン基板表面領域に導入される。第１拡散領域
は、第２拡散領域より深く、また、広い。上を覆う絶縁
層を付着し、次に、選択した部分にパターンを設けてエ
ッチング除去して、多結晶シリコンフィールドプレート
である下に位置する表面領域およびシリコン基板表面領
域である下に位置する領域を露出させる。導電性層を絶
縁層上、また、下に位置する多結晶フィールドプレート
表面領域および下に位置するシリコン基板表面領域上に
付着する。この導電性層をエッチングして、多結晶シリ
コンフィールドプレートに接触する１またはそれ以上の
電極およびシリコン基板表面領域である下に位置する領
域に接触する１またはそれ以上の電極を形成する。
【０００６】本発明のこの要旨に基づくと、多結晶シリ
コンフィールドプレートは第１拡散領域と重なってよ
い。多結晶層の開口部のそれぞれの対の間に位置する領
域において多結晶シリコンフィンガーを形成してよい。
この多結晶シリコンフィンガーの幅は、対の開口部の第
１拡散領域が重なるように十分小さくてよい。フィール
ド絶縁材料の開口部は、半導体デバイスを囲んでよく、
ストリート領域を形成し、また、等電位リングをフィー
ルド絶縁材料およびストリート領域の上に形成してよ
く、ストリート領域を所定の電位に保持できる。
コンフィールドプレートは第１拡散領域と重なってよ
い。多結晶層の開口部のそれぞれの対の間に位置する領
域において多結晶シリコンフィンガーを形成してよい。
この多結晶シリコンフィンガーの幅は、対の開口部の第
１拡散領域が重なるように十分小さくてよい。フィール
ド絶縁材料の開口部は、半導体デバイスを囲んでよく、
ストリート領域を形成し、また、等電位リングをフィー
ルド絶縁材料およびストリート領域の上に形成してよ
く、ストリート領域を所定の電位に保持できる。
【０００７】フィールド絶縁材料は、スロープ（傾斜）
を有するエッジとするために等方的にエッチングしてよ
く、スロープを有するエッジを介して不純物を導入して
よい。多結晶シリコンフィールドプレートは、フィール
ド絶縁材料のこのスロープを有するエッジの上で延在し
てよい。第１伝導形がＰ形であり、第２伝導形がＮ形で
あってよい。別法では、第１伝導形がＮ形であり、第２
伝導形がＰ形である。多結晶シリコンフィールドプレー
トは、フィールド絶縁材料の層のエッジ上で延在してよ
い。多結晶シリコン層にある開口部は、フィールド絶縁
材料の層の残留部分の上に形成される第２部分を含んで
よい。フィールド絶縁材料は、二酸化ケイ素であってよ
く、不純物をシリコン基板中にインプラント（implan
t、注入）して拡散する（drive in）ことにより、第１
および第２伝導形の不純物を導入してよい。上で覆う絶
縁層は低温酸化物層（low-temperature oxide layer）
であってよい。
を有するエッジとするために等方的にエッチングしてよ
く、スロープを有するエッジを介して不純物を導入して
よい。多結晶シリコンフィールドプレートは、フィール
ド絶縁材料のこのスロープを有するエッジの上で延在し
てよい。第１伝導形がＰ形であり、第２伝導形がＮ形で
あってよい。別法では、第１伝導形がＮ形であり、第２
伝導形がＰ形である。多結晶シリコンフィールドプレー
トは、フィールド絶縁材料の層のエッジ上で延在してよ
い。多結晶シリコン層にある開口部は、フィールド絶縁
材料の層の残留部分の上に形成される第２部分を含んで
よい。フィールド絶縁材料は、二酸化ケイ素であってよ
く、不純物をシリコン基板中にインプラント（implan
t、注入）して拡散する（drive in）ことにより、第１
および第２伝導形の不純物を導入してよい。上で覆う絶
縁層は低温酸化物層（low-temperature oxide layer）
であってよい。
【０００８】本発明のもう１つの要旨は、本発明のター
ミネーション構造を有する半導体デバイスおよびその半
導体デバイスを製造する方法である。このデバイスおよ
びその製造方法は、フィールド絶縁材料の層にある少な
くとも１つの開口部にてシリコン基板の上に形成された
ゲート絶縁材料の層を含む。間隔を隔てた開口部をこの
多結晶シリコン層内に形成するが、この開口部は、ゲー
ト絶縁材料の層の上に形成され、残留するフィールド絶
縁材料層に隣接する第１部分を有する周状開口部を含
む。また、シリコン基板の表面領域に第３拡散領域を導
入する。第２拡散領域は、第３拡散領域より小さい最終
深さを有し、第１拡散領域は、第３拡散領域より深く、
また、広く、低濃度である。シリコン基板の表面領域で
ある下に位置するエリアに窪み部分（depression、掘り
込み部分）をエッチングにより形成するが、この窪み部
分は、第２拡散領域の深さより大きい深さを有する。こ
の下に位置するエリアの窪み部分に隣接して、また、こ
れを包囲してシリコン基板表面の更なる部分を露出させ
る。導電層は、多結晶シリコンフィールドプレートに接
触する少なくとも１つのゲートコンタクトおよび窪み部
分のボトムにおいて第３拡散領域に、また、窪み部分の
上方部および更なる部分にて第２拡散領域に接触する少
なくとも１つのソースコンタクトを有して成る。
ミネーション構造を有する半導体デバイスおよびその半
導体デバイスを製造する方法である。このデバイスおよ
びその製造方法は、フィールド絶縁材料の層にある少な
くとも１つの開口部にてシリコン基板の上に形成された
ゲート絶縁材料の層を含む。間隔を隔てた開口部をこの
多結晶シリコン層内に形成するが、この開口部は、ゲー
ト絶縁材料の層の上に形成され、残留するフィールド絶
縁材料層に隣接する第１部分を有する周状開口部を含
む。また、シリコン基板の表面領域に第３拡散領域を導
入する。第２拡散領域は、第３拡散領域より小さい最終
深さを有し、第１拡散領域は、第３拡散領域より深く、
また、広く、低濃度である。シリコン基板の表面領域で
ある下に位置するエリアに窪み部分（depression、掘り
込み部分）をエッチングにより形成するが、この窪み部
分は、第２拡散領域の深さより大きい深さを有する。こ
の下に位置するエリアの窪み部分に隣接して、また、こ
れを包囲してシリコン基板表面の更なる部分を露出させ
る。導電層は、多結晶シリコンフィールドプレートに接
触する少なくとも１つのゲートコンタクトおよび窪み部
分のボトムにおいて第３拡散領域に、また、窪み部分の
上方部および更なる部分にて第２拡散領域に接触する少
なくとも１つのソースコンタクトを有して成る。
【０００９】本発明のこの要旨に基づくと、ゲート絶縁
材料は、二酸化ケイ素であってよく、多結晶シリコンフ
ィールドプレートは、ゲート絶縁層の一部分上で延在し
てよい。本発明の他の特徴および利点は、添付図面を参
照する本発明の以下の説明から明らかになるであろう。
材料は、二酸化ケイ素であってよく、多結晶シリコンフ
ィールドプレートは、ゲート絶縁層の一部分上で延在し
てよい。本発明の他の特徴および利点は、添付図面を参
照する本発明の以下の説明から明らかになるであろう。
【００１０】
【発明の実施の形態】本発明は、いずれのタイプの半導
体デバイスをも終端するために使用できるターミネーシ
ョン構造および加工方法に関する。しかしながら、上述
の米国特許出願第０８／２９９，５３３号に記載された
ようなデバイスおよび方法と共に使用する場合に特に適
用できる。
体デバイスをも終端するために使用できるターミネーシ
ョン構造および加工方法に関する。しかしながら、上述
の米国特許出願第０８／２９９，５３３号に記載された
ようなデバイスおよび方法と共に使用する場合に特に適
用できる。
【００１１】図１は、ＭＯＳＦＥＴダイ２０の上面図で
あり、これに本発明の終端構造を組み込むことができ
る。このＭＯＳＦＥＴダイ２０は、インターナショナル
・レクチファイヤー・コーポレイション（Internationa
l Rectifier Corporation、カリフォルニア、エル・セ
グンド（El Segundo））により販売されているようなパ
ワーＭＯＳＦＥＴ ＨＥＸ２．５ダイであってよい。典
型的には、このダイ２０は、１１０×１４０ミル（mil
s）のディメンジョンを有し、ソースコンタクト面２
１、ゲートパッド２２を有し、それから延びるゲートバ
ス２４、２５および２６を有する。ドレインコンタクト
（図示せず）は、ダイ２０の底面（ボトム）側に配置さ
れる。
あり、これに本発明の終端構造を組み込むことができ
る。このＭＯＳＦＥＴダイ２０は、インターナショナル
・レクチファイヤー・コーポレイション（Internationa
l Rectifier Corporation、カリフォルニア、エル・セ
グンド（El Segundo））により販売されているようなパ
ワーＭＯＳＦＥＴ ＨＥＸ２．５ダイであってよい。典
型的には、このダイ２０は、１１０×１４０ミル（mil
s）のディメンジョンを有し、ソースコンタクト面２
１、ゲートパッド２２を有し、それから延びるゲートバ
ス２４、２５および２６を有する。ドレインコンタクト
（図示せず）は、ダイ２０の底面（ボトム）側に配置さ
れる。
【００１２】しかしながら、このデバイスは、所望のＭ
ＯＳゲートコントロールデバイスを規定するいずれの所
望の接合パターンを有してもよい。図２および図２の線
２−２の断面図である図３は、例えば「図２および３」
と付した図１の丸で囲んだ領域、即ち、上述の米国特許
出願第０８／２９９，５３３号のものの場合に使用でき
る典型的な接合パターンを示す。図２および図３は、並
列で接続されて間隔を隔てた六角形のセル状ＭＯＳＦＥ
Ｔ素子の幾つかを示し、これらは、Ｎ-のエピタキシャ
ル形成領域３０内に形成され、間隔を隔てた同じＰ-ベ
ースまたはチャンネル拡散領域４０および４１を含み、
これらの領域は、それぞれＮ+ソース領域５１およびそ
の下に位置するＰ+領域５０を含む。図３に示すよう
に、反転可能Ｐ-チャンネル（invertible P- channel）
５２がゲート酸化物層３１および多結晶シリコンゲート
層３２の下方に配置される。
ＯＳゲートコントロールデバイスを規定するいずれの所
望の接合パターンを有してもよい。図２および図２の線
２−２の断面図である図３は、例えば「図２および３」
と付した図１の丸で囲んだ領域、即ち、上述の米国特許
出願第０８／２９９，５３３号のものの場合に使用でき
る典型的な接合パターンを示す。図２および図３は、並
列で接続されて間隔を隔てた六角形のセル状ＭＯＳＦＥ
Ｔ素子の幾つかを示し、これらは、Ｎ-のエピタキシャ
ル形成領域３０内に形成され、間隔を隔てた同じＰ-ベ
ースまたはチャンネル拡散領域４０および４１を含み、
これらの領域は、それぞれＮ+ソース領域５１およびそ
の下に位置するＰ+領域５０を含む。図３に示すよう
に、反転可能Ｐ-チャンネル（invertible P- channel）
５２がゲート酸化物層３１および多結晶シリコンゲート
層３２の下方に配置される。
【００１３】低温酸化物層（LTO、low temperature oxi
de layer）８０、８２、８３がゲート多結晶シリコン３
２のセグメント上に位置してこれを隔離して、ソース金
属（アルミニウム）８４を介して多結晶シリコン３２が
Ｎ+ソースに接続することを防止する。図２および図３
に示す接合パターンを形成する方法は、上述の米国特許
出願第０８／２９９，５３３号に記載されたものと同様
である。それに記載された態様に基づいて、図３に示す
Ｎ−ボディ３０は、Ｎ+基板（図示せず）の上に成長さ
せたエピタキシャル層であってよい。ゲート絶縁層３１
はＮ−ボディ３０の上に形成され、熱的に成長した二酸
化ケイ素層であってよい。このゲート酸化物層３１は、
次に、多結晶シリコンの層３２により被覆される。
de layer）８０、８２、８３がゲート多結晶シリコン３
２のセグメント上に位置してこれを隔離して、ソース金
属（アルミニウム）８４を介して多結晶シリコン３２が
Ｎ+ソースに接続することを防止する。図２および図３
に示す接合パターンを形成する方法は、上述の米国特許
出願第０８／２９９，５３３号に記載されたものと同様
である。それに記載された態様に基づいて、図３に示す
Ｎ−ボディ３０は、Ｎ+基板（図示せず）の上に成長さ
せたエピタキシャル層であってよい。ゲート絶縁層３１
はＮ−ボディ３０の上に形成され、熱的に成長した二酸
化ケイ素層であってよい。このゲート酸化物層３１は、
次に、多結晶シリコンの層３２により被覆される。
【００１４】次に、フォトレジスト層を多結晶シリコン
層上に付着させ、適当なフォトリソグラフィー用マスキ
ング工程を用いてパターンを付ける。フォトレジストを
貫通して多結晶シリコン層３２までの開口部を形成す
る。フォトレジスト層に開口部を形成した後、異方性エ
ッチング（anisotropic etch）を用いて多結晶シリコン
の露出部分をエッチングする。このエッチングは十分に
選択性であって露出した多結晶シリコン部分を除去する
が、ウェーハのどこにおいても、酸化物を完全に除去す
る前に停止する。その後、望ましい場合には等方性湿式
エッチングにより、下に位置する露出した二酸化ケイ素
を除去できる。しかしながら、この方法の此の段階にお
いてゲート酸化物を大部分そのままにしておいて、引き
続いて、十分に大きいエネルギーを有するドーパントを
インプラント（注入）してゲート酸化物に浸透させるこ
とも可能である。
層上に付着させ、適当なフォトリソグラフィー用マスキ
ング工程を用いてパターンを付ける。フォトレジストを
貫通して多結晶シリコン層３２までの開口部を形成す
る。フォトレジスト層に開口部を形成した後、異方性エ
ッチング（anisotropic etch）を用いて多結晶シリコン
の露出部分をエッチングする。このエッチングは十分に
選択性であって露出した多結晶シリコン部分を除去する
が、ウェーハのどこにおいても、酸化物を完全に除去す
る前に停止する。その後、望ましい場合には等方性湿式
エッチングにより、下に位置する露出した二酸化ケイ素
を除去できる。しかしながら、この方法の此の段階にお
いてゲート酸化物を大部分そのままにしておいて、引き
続いて、十分に大きいエネルギーを有するドーパントを
インプラント（注入）してゲート酸化物に浸透させるこ
とも可能である。
【００１５】その後、多結晶シリコンのウインドウを介
してインプラント種としてホウ素を用いてインプラント
を実施する。このインプラント操作に続いて、フォトレ
ジスト３３を剥離して、Ｐ形インプラントを注入してＰ
形領域４０および４１を形成する。次に、比較的多いＮ
+量の砒素またはリンを多結晶シリコンのウインドウを
介して注入し、引き続いて、Ｐ+量のホウ素をウインド
ウを介して注入する。
してインプラント種としてホウ素を用いてインプラント
を実施する。このインプラント操作に続いて、フォトレ
ジスト３３を剥離して、Ｐ形インプラントを注入してＰ
形領域４０および４１を形成する。次に、比較的多いＮ
+量の砒素またはリンを多結晶シリコンのウインドウを
介して注入し、引き続いて、Ｐ+量のホウ素をウインド
ウを介して注入する。
【００１６】その後、低温酸化物（「ＬＴＯ」）の層８
０、８２、８３をウェーハの表面上に付着させ、その
後、Ｎ+インプラントおよびＰ+インプラントを注入して
領域５０および５１を形成する。Ｎ+層５１は、設計者
により選択された量だけＰ+層５０より浅く、これは、
用いる種および量により決まる。次に、もう１つのフォ
トレジスト層をＬＴＯ層８０、８２、８３の上に適用
し、個々のセルの軸に位置する、十分に整列した小さい
中央開口部を形成するために、第２マスキング工程によ
りパターンを付ける。異方性酸化物エッチングによりＬ
ＴＯ層８０、８２、８３を次にエッチングしてシリコン
面までの中央開口部を設ける。
０、８２、８３をウェーハの表面上に付着させ、その
後、Ｎ+インプラントおよびＰ+インプラントを注入して
領域５０および５１を形成する。Ｎ+層５１は、設計者
により選択された量だけＰ+層５０より浅く、これは、
用いる種および量により決まる。次に、もう１つのフォ
トレジスト層をＬＴＯ層８０、８２、８３の上に適用
し、個々のセルの軸に位置する、十分に整列した小さい
中央開口部を形成するために、第２マスキング工程によ
りパターンを付ける。異方性酸化物エッチングによりＬ
ＴＯ層８０、８２、８３を次にエッチングしてシリコン
面までの中央開口部を設ける。
【００１７】その後、もう１つの異方性エッチングによ
り露出したシリコン表面をエッチングして、それぞれの
セルについてＮ+層５１を通ってＰ+層５０に達するホー
ルを形成する。次に、ウェーハを等方性湿式エッチング
に付して、ＬＴＯ層８０、８２、８３をアンダーカット
する（えぐる）。その後、フォトレジストを剥離して、
アルミニウムのようなソースコンタクト金属８４をデバ
イスの全表面上に付着して、ＬＴＯ層の開口部およびシ
リコン基板の開口部を充填し、ＬＴＯ層のアンダーカッ
トにより形成される露出シリコンショルダー部の上に位
置させる。このようにして、ソースコンタクト金属８４
はＮ+ソース領域をそれぞれの下に位置するＰ+領域に接
続する。
り露出したシリコン表面をエッチングして、それぞれの
セルについてＮ+層５１を通ってＰ+層５０に達するホー
ルを形成する。次に、ウェーハを等方性湿式エッチング
に付して、ＬＴＯ層８０、８２、８３をアンダーカット
する（えぐる）。その後、フォトレジストを剥離して、
アルミニウムのようなソースコンタクト金属８４をデバ
イスの全表面上に付着して、ＬＴＯ層の開口部およびシ
リコン基板の開口部を充填し、ＬＴＯ層のアンダーカッ
トにより形成される露出シリコンショルダー部の上に位
置させる。このようにして、ソースコンタクト金属８４
はＮ+ソース領域をそれぞれの下に位置するＰ+領域に接
続する。
【００１８】ドレイン（またはアノード）コンタクト
（図示せず）をＮ+基板に接続してよく、また、チップ
のいずれかの表面にて接続できるようにしてよい。デバ
イスをＩＧＢＴにする必要がある場合、薄いＮ+バッフ
ァー層およびＰ+ボトム層をウェーハ構造のボトムに常
套の方法で加える。セルはいずれの所望のディメンジョ
ンを有することもできるが、図３に示すセルは、約５．
８ミクロンの幅および約５．８ミクロンの典型的な間隔
を有する。コンタクト開口部は、典型的には約２ミクロ
ンの小さい寸法を有する。各セルは、図示するように、
長くしてよく、水平方向ディメンジョンは、重要ではな
い。
（図示せず）をＮ+基板に接続してよく、また、チップ
のいずれかの表面にて接続できるようにしてよい。デバ
イスをＩＧＢＴにする必要がある場合、薄いＮ+バッフ
ァー層およびＰ+ボトム層をウェーハ構造のボトムに常
套の方法で加える。セルはいずれの所望のディメンジョ
ンを有することもできるが、図３に示すセルは、約５．
８ミクロンの幅および約５．８ミクロンの典型的な間隔
を有する。コンタクト開口部は、典型的には約２ミクロ
ンの小さい寸法を有する。各セルは、図示するように、
長くしてよく、水平方向ディメンジョンは、重要ではな
い。
【００１９】上述のデバイスは、Ｎチャンネル用に示し
たが、反対の伝導形のものを各領域に代用してＰチャン
ネルデバイスを形成できることは当業者には明らかであ
る。完成したデバイスを表面実装パッケージ（surface
mount package）または非表面実装パッケージ、例えば
Ｔ０２２０パッケージで装着することもできる。
たが、反対の伝導形のものを各領域に代用してＰチャン
ネルデバイスを形成できることは当業者には明らかであ
る。完成したデバイスを表面実装パッケージ（surface
mount package）または非表面実装パッケージ、例えば
Ｔ０２２０パッケージで装着することもできる。
【００２０】図４〜７は、ＮまたはＰチャンネルデバイ
スに適当である新規なターミネーション構造の態様を示
し、これは、図２および３に示したセルを作るために使
用するのと同じ方法ステップを用いて製造できる。図１
の丸で囲んだ領域の「図４、５および６」と付した部分
は、図１のゲートバス２４のターミネーション構造を有
して成る。図１の丸で囲んで「図７」と付した領域は、
ゲートバス２５および２６のターミネーション構造を有
して成る。
スに適当である新規なターミネーション構造の態様を示
し、これは、図２および３に示したセルを作るために使
用するのと同じ方法ステップを用いて製造できる。図１
の丸で囲んだ領域の「図４、５および６」と付した部分
は、図１のゲートバス２４のターミネーション構造を有
して成る。図１の丸で囲んで「図７」と付した領域は、
ゲートバス２５および２６のターミネーション構造を有
して成る。
【００２１】図４を参照すると、最後または一番外の全
能動領域セルの２つ１００および１０１を図示してい
る。図４は、多結晶シリコン層３１の一番上の部分（ト
ップ部分）が露出しているこれらのセルを示し、その結
果、セルのＮ+ソース１０２およびＰ+層が示されてい
る。能動セル１００および１０１を、図４の線６−６で
切った場合の断面図で図６に示す。しかしながら、図６
は、上に位置する低温酸化物層ならびにソースコンタク
ト８４およびゲートバス２４も示す。
能動領域セルの２つ１００および１０１を図示してい
る。図４は、多結晶シリコン層３１の一番上の部分（ト
ップ部分）が露出しているこれらのセルを示し、その結
果、セルのＮ+ソース１０２およびＰ+層が示されてい
る。能動セル１００および１０１を、図４の線６−６で
切った場合の断面図で図６に示す。しかしながら、図６
は、上に位置する低温酸化物層ならびにソースコンタク
ト８４およびゲートバス２４も示す。
【００２２】図４および図５に示すように、能動セル１
００および１０１は、終端している半セル１０３および
１０４に隣接し、これらは、セル１００および１０１を
形成するのと同じプロセス工程の間に形成される。図５
は、線５−５で切った図４の断面図である。
００および１０１は、終端している半セル１０３および
１０４に隣接し、これらは、セル１００および１０１を
形成するのと同じプロセス工程の間に形成される。図５
は、線５−５で切った図４の断面図である。
【００２３】図５および図６に示すフィールド酸化物層
１１０は、上述の米国特許出願第０８／２９９，５３３
号に記載された方法の前に、Ｎ形ボディの上に形成され
る。フォトレジスト層をこのフィールド酸化物の上に付
着させ、次に、適当なフォトリソグラフィー的マスキン
グ工程によりパターンを形成し、フィールド酸化物層ま
での開口部を形成する。フィールド酸化物のこの露出部
分をエッチング除去して能動デバイス領域を露出させ
る。好ましくは、等方性湿式エッチングを用いてフィー
ルド酸化物の縁がテーパー輪郭を有するようにする。し
かしながら、異方性エッチングプロセスを使用してもよ
い。次に、ゲート酸化物層を能動デバイス領域の上に成
長させ、次に、多結晶シリコン層をゲート酸化物層およ
びフィールド酸化物層の上に付着させる。次に、このデ
バイスを上述のように処理する。
１１０は、上述の米国特許出願第０８／２９９，５３３
号に記載された方法の前に、Ｎ形ボディの上に形成され
る。フォトレジスト層をこのフィールド酸化物の上に付
着させ、次に、適当なフォトリソグラフィー的マスキン
グ工程によりパターンを形成し、フィールド酸化物層ま
での開口部を形成する。フィールド酸化物のこの露出部
分をエッチング除去して能動デバイス領域を露出させ
る。好ましくは、等方性湿式エッチングを用いてフィー
ルド酸化物の縁がテーパー輪郭を有するようにする。し
かしながら、異方性エッチングプロセスを使用してもよ
い。次に、ゲート酸化物層を能動デバイス領域の上に成
長させ、次に、多結晶シリコン層をゲート酸化物層およ
びフィールド酸化物層の上に付着させる。次に、このデ
バイスを上述のように処理する。
【００２４】フィールド酸化物層１１０は、ゲートバス
とシリコン基板との間で絶縁層として作用する。フィー
ルド酸化物１１０の縁は、能動領域多結晶シリコンの縁
と組み合わされて、拡散ウインドウとして作用して、終
端半セル１０３および１０４のＰ-、Ｎ+およびＰ+部分
を規定する。これらの半セルは、部分的にフィールド酸
化物１１０の下に位置する。フィールド酸化物１１０の
頂面は、能動領域の主たる多結晶シリコンゲート３２と
同じプロセス工程で付着されてパターン付けされる多結
晶シリコンストリップ３２ａにより部分的に覆われる。
とシリコン基板との間で絶縁層として作用する。フィー
ルド酸化物１１０の縁は、能動領域多結晶シリコンの縁
と組み合わされて、拡散ウインドウとして作用して、終
端半セル１０３および１０４のＰ-、Ｎ+およびＰ+部分
を規定する。これらの半セルは、部分的にフィールド酸
化物１１０の下に位置する。フィールド酸化物１１０の
頂面は、能動領域の主たる多結晶シリコンゲート３２と
同じプロセス工程で付着されてパターン付けされる多結
晶シリコンストリップ３２ａにより部分的に覆われる。
【００２５】図６に示すように、多結晶シリコン層の幅
の狭いフィンガー３２ｂが多結晶シリコン層の主ウェブ
３２から延びてストリップ３２ａにつながっている。フ
ィンガーの幅は、Ｐ-領域（複数）がフィンガー３２ｂ
の下で一緒に広がることができ、チップのエッジにて中
断されない領域（uninterrupted region）を形成するこ
とができるように最小限である（幅は例えば２μｍ）。
距離をより大きくすると、アバランシ電圧が低くなる。
ストリップ３２ａは、次に、ゲートバス２４に接続され
る。このゲートバスは、単に、ソースコンタクト８４を
形成するために付着したのと同じ金属層の絶縁されたス
トリップである。
の狭いフィンガー３２ｂが多結晶シリコン層の主ウェブ
３２から延びてストリップ３２ａにつながっている。フ
ィンガーの幅は、Ｐ-領域（複数）がフィンガー３２ｂ
の下で一緒に広がることができ、チップのエッジにて中
断されない領域（uninterrupted region）を形成するこ
とができるように最小限である（幅は例えば２μｍ）。
距離をより大きくすると、アバランシ電圧が低くなる。
ストリップ３２ａは、次に、ゲートバス２４に接続され
る。このゲートバスは、単に、ソースコンタクト８４を
形成するために付着したのと同じ金属層の絶縁されたス
トリップである。
【００２６】図５および図６に示したＬＴＯ層は、図３
のＬＴＯ層８０、８２、８３と同時に付着される。多結
晶シリコンの等電位リング（ＥＱＲリング）３２ｃも能
動領域多結晶シリコン３２の形成の間に形成されるが、
図示するように、フィールド酸化物１１０の縁の上に重
なる。また、ＥＱＲリングは、ストリートに隣接する領
域の上に位置するゲート酸化物層と接触し、漏れ電流を
発生させ得る反転チャンネルの形成を防止する。それ
は、典型的にはドレイン電位にあるストリート領域につ
ながる。
のＬＴＯ層８０、８２、８３と同時に付着される。多結
晶シリコンの等電位リング（ＥＱＲリング）３２ｃも能
動領域多結晶シリコン３２の形成の間に形成されるが、
図示するように、フィールド酸化物１１０の縁の上に重
なる。また、ＥＱＲリングは、ストリートに隣接する領
域の上に位置するゲート酸化物層と接触し、漏れ電流を
発生させ得る反転チャンネルの形成を防止する。それ
は、典型的にはドレイン電位にあるストリート領域につ
ながる。
【００２７】図７は、ダイの内部に位置するゲートバス
２５または２６に隣接する終端半セルに図４、５および
６のターミネーション構造を適用できる様子を示す。終
端半セル１４０および１４１は、図４および図５に示す
セル１０３および１０４に類似しており、これらは、図
５および図６において、バス２４に対して左手対称側に
類似する構造により終端される。本発明の重要な特徴に
基づいて、図５および７に示すように、多結晶シリコン
プレート３２ａは、ターミナルセル１０３、１０４また
は１４０、１４１のＰ-ベース領域の縁に接近し、場合
によっては重なる必要がある。多結晶シリコンは、フィ
ールドプレートとして縁のセルで生じる電界を拡げるよ
うに作用する。Ｐ-ベース領域の縁とフィールドプレー
トとの間の数ミクロンの距離はまだ許容範囲内である
が、距離が大きくなると、ブレイクダウン電圧が減少す
ることになる。
２５または２６に隣接する終端半セルに図４、５および
６のターミネーション構造を適用できる様子を示す。終
端半セル１４０および１４１は、図４および図５に示す
セル１０３および１０４に類似しており、これらは、図
５および図６において、バス２４に対して左手対称側に
類似する構造により終端される。本発明の重要な特徴に
基づいて、図５および７に示すように、多結晶シリコン
プレート３２ａは、ターミナルセル１０３、１０４また
は１４０、１４１のＰ-ベース領域の縁に接近し、場合
によっては重なる必要がある。多結晶シリコンは、フィ
ールドプレートとして縁のセルで生じる電界を拡げるよ
うに作用する。Ｐ-ベース領域の縁とフィールドプレー
トとの間の数ミクロンの距離はまだ許容範囲内である
が、距離が大きくなると、ブレイクダウン電圧が減少す
ることになる。
【００２８】図８は、フィールド酸化物１１０の縁領域
の拡大図である。上述のように、フィールド酸化物は、
等方的にエッチングするのが好ましく、従って、フィー
ルド酸化物の縁はテーパー状輪郭を有する。フィールド
酸化物のこのテーパー２００は、Ｎ−チャンネルデバイ
スには有利である。それは、深く打ち込まれるＰ+領域
は、このテーパーを介して部分的に打ち込まれ、ソース
を包囲して表面に達するからである。また、テーパー
は、それを介して部分的にも打ち込まれるＰ-領域のプ
ロフィールを広げる。Ｐ-およびＰ+領域のプロフィール
は、チャンネルの漏れを防止して縁のセルのベース抵抗
を減らす。
の拡大図である。上述のように、フィールド酸化物は、
等方的にエッチングするのが好ましく、従って、フィー
ルド酸化物の縁はテーパー状輪郭を有する。フィールド
酸化物のこのテーパー２００は、Ｎ−チャンネルデバイ
スには有利である。それは、深く打ち込まれるＰ+領域
は、このテーパーを介して部分的に打ち込まれ、ソース
を包囲して表面に達するからである。また、テーパー
は、それを介して部分的にも打ち込まれるＰ-領域のプ
ロフィールを広げる。Ｐ-およびＰ+領域のプロフィール
は、チャンネルの漏れを防止して縁のセルのベース抵抗
を減らす。
【００２９】先に説明したように、本発明のターミネー
ション構造は、Ｐチャンネルデバイスにも適用できる。
より詳しくは、図８に示すように、Ｎ＋領域をＰ+ソー
ス領域に代え、Ｐ+領域をＮ＋領域に代え、Ｐ-ベース領
域をＮ-ベース領域に代え、Ｐ形基板を使用する。しか
しながら、Ｐチャンネルデバイスと共にターミネーショ
ン構造を使用する場合、Ｐチャンネルデバイスは、図９
のカーブ９０により示されるように、「ソフト」Ｉ−Ｖ
ブレイクダウン特性を有することが見いだされた。この
ソフトブレイクダウン特性は、部分的には、多結晶シリ
コンおよびフィールド酸化物マスクの交差部分により形
成される急変するコーナー部分により生じる。これによ
り、コーナー部分におけるＮ-ベース領域のピークドー
ピング濃度が減少し、これが、早期のパンチ−スルーブ
レイクダウン（punch-through breakdown）がもたらさ
れる。この影響は、酸化物のテーパーにより更に増強さ
れ、それにより、インプラントしたＰ+ソース領域が酸
化物の下で更に広がることを可能にする。
ション構造は、Ｐチャンネルデバイスにも適用できる。
より詳しくは、図８に示すように、Ｎ＋領域をＰ+ソー
ス領域に代え、Ｐ+領域をＮ＋領域に代え、Ｐ-ベース領
域をＮ-ベース領域に代え、Ｐ形基板を使用する。しか
しながら、Ｐチャンネルデバイスと共にターミネーショ
ン構造を使用する場合、Ｐチャンネルデバイスは、図９
のカーブ９０により示されるように、「ソフト」Ｉ−Ｖ
ブレイクダウン特性を有することが見いだされた。この
ソフトブレイクダウン特性は、部分的には、多結晶シリ
コンおよびフィールド酸化物マスクの交差部分により形
成される急変するコーナー部分により生じる。これによ
り、コーナー部分におけるＮ-ベース領域のピークドー
ピング濃度が減少し、これが、早期のパンチ−スルーブ
レイクダウン（punch-through breakdown）がもたらさ
れる。この影響は、酸化物のテーパーにより更に増強さ
れ、それにより、インプラントしたＰ+ソース領域が酸
化物の下で更に広がることを可能にする。
【００３０】この問題点を解決するために、また、本発
明のもう１つの要旨に基づいて、多結晶シリコン層３２
ａを、フィールド酸化物１１０のエッジ上で僅か（約
０．５ミクロン）に延在させ、図１０に示すようにフィ
ールド酸化物テーパー２００のショルダー部分の角をと
る（スクエアーオフ(square off)する）。Ｐ-チャンネ
ルデバイスを示しているが、多結晶シリコンの延長部
は、Ｎ-チャンネルデバイスにも有利である。多結晶シ
リコン延長部は、また、図示するセルの部分に関して、
基材内へのドーパントの導入に対してマスクする。この
構造によりソフトブレイクダウンが防止され、、特にＰ
チャンネルデバイスの場合にそうであり、図９に示す点
線のカーブ９１により示すような角をより有するブレイ
クダウン（more square breakdown）が起こる。
明のもう１つの要旨に基づいて、多結晶シリコン層３２
ａを、フィールド酸化物１１０のエッジ上で僅か（約
０．５ミクロン）に延在させ、図１０に示すようにフィ
ールド酸化物テーパー２００のショルダー部分の角をと
る（スクエアーオフ(square off)する）。Ｐ-チャンネ
ルデバイスを示しているが、多結晶シリコンの延長部
は、Ｎ-チャンネルデバイスにも有利である。多結晶シ
リコン延長部は、また、図示するセルの部分に関して、
基材内へのドーパントの導入に対してマスクする。この
構造によりソフトブレイクダウンが防止され、、特にＰ
チャンネルデバイスの場合にそうであり、図９に示す点
線のカーブ９１により示すような角をより有するブレイ
クダウン（more square breakdown）が起こる。
【００３１】多結晶シリコン延長部は、ゼロ〜数ミクロ
ンの範囲で変化してよいが、長い延長部では、ゲート酸
化物からフィールド酸化物へのステップにて大きいフィ
ールドストレスがもたらされるので、最適には、設計基
準が許容できる程度に小さい必要がある。このストレス
は、ホットキャリヤーインジェクション（hot carrier
injection）および時間依存性絶縁破壊のために、ター
ミネーションの信頼性を減らし得る。また、それは、
「ウォークアウト（walkout）」Ｉ−Ｖ特性をもたら
し、この場合、デバイスは減少した電圧にてアバランシ
ェ状態となり、その後、ストレス箇所にて酸化物中にお
いてキャリアーが注入されてトラップされるにつれて徐
々に増加する。本発明を特定の態様に関連して説明した
が、当業者には多くの他の変更および修正は自明であろ
う。従って、本発明は、本明細書の特定の開示ではな
く、添付の特許請求のにより限定されるのが好ましい。
ンの範囲で変化してよいが、長い延長部では、ゲート酸
化物からフィールド酸化物へのステップにて大きいフィ
ールドストレスがもたらされるので、最適には、設計基
準が許容できる程度に小さい必要がある。このストレス
は、ホットキャリヤーインジェクション（hot carrier
injection）および時間依存性絶縁破壊のために、ター
ミネーションの信頼性を減らし得る。また、それは、
「ウォークアウト（walkout）」Ｉ−Ｖ特性をもたら
し、この場合、デバイスは減少した電圧にてアバランシ
ェ状態となり、その後、ストレス箇所にて酸化物中にお
いてキャリアーが注入されてトラップされるにつれて徐
々に増加する。本発明を特定の態様に関連して説明した
が、当業者には多くの他の変更および修正は自明であろ
う。従って、本発明は、本明細書の特定の開示ではな
く、添付の特許請求のにより限定されるのが好ましい。
【図１】 図１は、本発明の態様に基づくＭＯＳゲート
デバイスの上面図である。
デバイスの上面図である。
【図２】 図２は、既知のＭＯＳゲートデバイスの表面
のセルトポロジーを示す。
のセルトポロジーを示す。
【図３】 図３は、線２−２で切った場合の図２のＭＯ
Ｓゲートデバイスの断面図を示す。
Ｓゲートデバイスの断面図を示す。
【図４】 図４は、図１のＭＯＳゲートデバイスの終端
領域および最も外側の能動セルの部分のセルトポロジー
を示す。
領域および最も外側の能動セルの部分のセルトポロジー
を示す。
【図５】 図５は、線５−５で切った場合の図４のＭＯ
Ｓゲートデバイスの断面図である。
Ｓゲートデバイスの断面図である。
【図６】 図６は、線６−６で切った場合の図４のＭＯ
Ｓゲートデバイスの断面図である。
Ｓゲートデバイスの断面図である。
【図７】 図７は、中央ゲートバスを含む図１のＭＯＳ
ゲートデバイスの領域の断面図である。
ゲートデバイスの領域の断面図である。
【図８】 図８は、図７に示した領域のゲート酸化物ス
テップ部分の拡大図を示す。
テップ部分の拡大図を示す。
【図９】 図９は、既知のＰチャンネルデバイスおよび
本発明の態様のＰチャンネルデバイスのＩ−Ｖブレイク
ダウン特性を示すダイヤグラムである。
本発明の態様のＰチャンネルデバイスのＩ−Ｖブレイク
ダウン特性を示すダイヤグラムである。
【図１０】 図１０は、本発明の態様のＰチャンネルデ
バイスのゲート酸化物ステップ部分の拡大図を示す。
バイスのゲート酸化物ステップ部分の拡大図を示す。
２０…ＭＯＳＦＥＴダイ、２１…ソースコンタクト面、
２２…ゲートパッド、２４、２５、２６…ゲートバス、
３０…Ｎ-エピタキシャル領域、３１…ゲート酸化物
層、３２…多結晶シリコン層、３２ａ…ストリップ、３
２ｂ…ポリシリコンフィンガー、３２ｃ…等電位リング
（ＥＱＲリング）、３３…フォトレジスト、４０、４１
…チャンネル拡散領域、５０…Ｐ+層、５１…Ｎ+層、５
２…反転可能Ｐ-チャンネル、８０、８２、８３…低温
酸化物層（ＬＴＯ層）、８４…ソースコンタクト、１０
０、１０１…能動セル、１０２…Ｎ+ソース、１０３、
１０４…半セル、１１０…フィールド酸化物、１４０、
１４１…Ｐ-ベース領域、２００…フィールド酸化物テ
ーパー。
２２…ゲートパッド、２４、２５、２６…ゲートバス、
３０…Ｎ-エピタキシャル領域、３１…ゲート酸化物
層、３２…多結晶シリコン層、３２ａ…ストリップ、３
２ｂ…ポリシリコンフィンガー、３２ｃ…等電位リング
（ＥＱＲリング）、３３…フォトレジスト、４０、４１
…チャンネル拡散領域、５０…Ｐ+層、５１…Ｎ+層、５
２…反転可能Ｐ-チャンネル、８０、８２、８３…低温
酸化物層（ＬＴＯ層）、８４…ソースコンタクト、１０
０、１０１…能動セル、１０２…Ｎ+ソース、１０３、
１０４…半セル、１１０…フィールド酸化物、１４０、
１４１…Ｐ-ベース領域、２００…フィールド酸化物テ
ーパー。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケネス・ウェイガーズ アメリカ合衆国90048カリフォルニア州ロ サンジェルス、ウエスト・フィフス・スト リート6507番
Claims (53)
- 【請求項１】 半導体デバイスのターミネーション構造
を形成する方法であって、 シリコン基板の上にフィールド絶縁材料の層を形成する
工程、 フィールド絶縁材料の上記層の少なくとも１つの選択さ
れた領域にパターン形成およびエッチング除去を行っ
て、フィールド絶縁材料の上記層内の少なくとも１つの
開口部および少なくとも１つの残留部分を形成する工
程、 フィールド絶縁材料の上記層内の上記少なくとも１つの
開口部内およびフィールド絶縁材料の上記層の上記残留
部分の上に多結晶シリコンの層を付着させる工程、 多結晶シリコンの上記層の選択された部分にパターン形
成およびエッチング除去を行って多結晶シリコンの上記
層内に間隔を隔てて離れた複数の開口部を形成する工程
（各開口部は、フィールド絶縁材料の上記層の上記少な
くとも１つの開口部に形成され、また、フィールド絶縁
材料の上記層の上記残留部分に隣接する少なくともそれ
ぞれの第１部分を有し、フィールド絶縁材料の上記層の
上に位置する多結晶シリコンの上記層の一部分は多結晶
シリコンフィールドプレートを規定する）、 多結晶シリコンの上記層内の上記複数の開口部の上記そ
れぞれの第１部分の下に位置する上記シリコン基板の表
面領域内に第１伝導形の不純物を導入して第１拡散領域
を形成する工程、 上記シリコン基板のそのようにした表面領域内に上記第
１伝導形と反対の伝導形の第２伝導形の不純物を導入し
て第２拡散領域（上記第１拡散領域は上記第２拡散領域
より深くて広い）を形成する工程、 上を覆う絶縁層を付着させる工程、 上記上を覆う絶縁層の選択された部分にパターン形成お
よびエッチング除去を行って、上記多結晶シリコンフィ
ールドプレートである下に位置する表面領域を露出させ
る第１開口部、および上記シリコン基板の上記表面領域
であるそれぞれの下に位置するエリアを露出させる第２
開口部を形成する工程、 上記上を覆う絶縁層の上ならびに上記多結晶シリコンフ
ィールドプレートである下に位置する表面領域および上
記シリコン基板の上記表面領域である上記下に位置する
エリアの上に導電層を付着する工程、ならびに、 上記導電層の一部分にパターン形成およびエッチング除
去を行って、上記多結晶シリコンフィールドプレートに
接触する少なくとも１つの電極および上記シリコン基板
の上記表面領域の上記下に位置するエリアに接触する少
なくとも１つの電極を形成する工程を含んで成る方法。 - 【請求項２】 上記多結晶シリコンフィールドプレート
の一部分は、上記第１拡散領域の一部分と重なっている
請求項１記載の方法。 - 【請求項３】 上記間隔を隔てて離れた開口部のそれぞ
れの対の間に位置する上記多結晶シリコン層の領域は多
結晶シリコンフィンガーを構成する請求項１記載の方
法。 - 【請求項４】 上記多結晶シリコンフィンガーの幅は、
間隔を隔てて離れた開口部の上記それぞれの対の一方の
第１拡散領域が、間隔を隔てて離れた開口部の上記それ
ぞれの対の他方の第１拡散領域と重なるように、十分に
小さい請求項３記載の方法。 - 【請求項５】 フィールド絶縁材料の上記層は、上記半
導体デバイスを境界付け、また、ストリート領域を形成
する第２開口部を含み、多結晶シリコンの上記層は、上
記ストリート領域を所定の電位で保持するために、フィ
ールド絶縁材料の上記層の上に位置する第１部分および
上記ストリート領域の上に位置する第２部分を有する等
電位リングを含む請求項１記載の方法。 - 【請求項６】 フィールド絶縁材料の上記層のパターン
形成およびエッチングの上記工程は、間隔を隔てて離れ
た上記複数の開口部の上記第１部分を境界付けるフィー
ルド絶縁材料の上記層のエッジが傾斜を有する輪郭とな
るように、フィールド絶縁材料の上記層を等方的にエッ
チングすることを含む請求項１記載の方法。 - 【請求項７】 第１および第２伝導形の不純物を導入す
る上記工程は、フィールド絶縁材料の上記層の上記傾斜
を有するエッジを介して上記不純物を導入することを含
む請求項６記載の方法。 - 【請求項８】 上記多結晶シリコンフィールドプレート
は、フィールド絶縁材料の上記層の上記傾斜を有するエ
ッジ上で延在する請求項６記載の方法。 - 【請求項９】 上記第１伝導形はＰ形であり、上記第２
伝導形はＮ形である請求項１記載の方法。 - 【請求項１０】 上記第１伝導形はＮ形であり、上記第
２伝導形はＰ形である請求項１記載の方法。 - 【請求項１１】 上記多結晶シリコンフィールドプレー
トは、多結晶シリコンの上記層の上記間隔を隔てて離れ
た開口部の上記第１部分に隣接するフィールド絶縁材料
の上記層のエッジ上で延在する請求項１０記載の方法。 - 【請求項１２】 間隔を隔てて離れた上記複数の開口部
のそれぞれは、フィールド絶縁材料の上記層の上記残留
部分の上に形成されたそれぞれの第２部分を含む請求項
１記載の方法。 - 【請求項１３】 上記フィールド絶縁材料は、二酸化ケ
イ素である請求項１記載の方法。 - 【請求項１４】 上記第１および第２伝導形の不純物を
導入する上記工程は、上記シリコン基板に上記不純物を
添加して上記不純物を拡散させることを含む請求項１記
載の方法。 - 【請求項１５】 上記上を覆う絶縁層は低温酸化物層で
ある請求項１記載の方法。 - 【請求項１６】 半導体デバイスのターミネーション構
造であって、 シリコン基板の上に形成され、少なくとも１つの開口部
および少なくとも１つの残留部分を有するフィールド絶
縁材料の層、 フィールド絶縁材料の上記層の上記少なくとも１つの開
口部内およびフィールド絶縁材料の上記層の上記残留部
分上に付着された多結晶シリコンの層（多結晶シリコン
の上記層はその中に形成されて間隔を隔てて離れた複数
の開口部を含み、それぞれの開口部はフィールド絶縁材
料の上記層の上記少なくとも１つの開口部内に形成さ
れ、また、フィールド絶縁材料の上記層の上記残留部分
に隣接する少なくともそれぞれの第１部分を含み、フィ
ールド絶縁材料の上記層の上に位置する多結晶シリコン
の上記層の一部分は、多結晶シリコンフィールドプレー
トを規定する）、 多結晶シリコンの上記層にある上記複数の開口部の上記
それぞれの第１部分の下に位置する上記シリコン基板の
表面領域内に導入された第１伝導形の不純物により形成
された第１拡散領域、 上記シリコン基板のそのようにした表面領域内に導入さ
れた、上記第１伝導形と反対の伝導形である第２伝導形
の不純物により形成された第２拡散領域（上記第１拡散
領域は上記第２拡散領域より深くまた広い）、 上記多結晶シリコンフィールドプレートである下に位置
する表面領域を露出させる第１開口部および上記シリコ
ン基板の上記表面領域であるそれぞれの下に位置するエ
リアを露出させる第２開口部を有する上を覆う絶縁層、
ならびに上記上を覆う絶縁層の上ならびに上記上を覆う
絶縁層の上記第１および第２開口部内に付着した導電層
であって、上記多結晶シリコンフィールドプレートに接
触する少なくとも１つの電極および上記シリコン基板の
上記表面領域である上記下に位置するエリアに接触する
少なくとも１つの電極を有して成る導電層を有して成る
ターミネーション構造。 - 【請求項１７】 上記多結晶シリコンフィールドプレー
トの一部分は、上記第１拡散領域の一部分と重なってい
る請求項１６記載のデバイス。 - 【請求項１８】 上記間隔を隔てて離れた開口部のそれ
ぞれの対の間に位置する上記多結晶シリコン層の領域は
多結晶シリコンフィンガーを形成する請求項１６記載の
デバイス。 - 【請求項１９】 上記多結晶シリコンフィンガーの幅
は、それぞれの間隔を隔てて離れた開口部の上記対の一
方の第１拡散領域がそれぞれの間隔を隔てて離れた上記
対の他方の第１拡散領域と重なるように、十分に小さい
請求項１８記載のデバイス。 - 【請求項２０】 フィールド絶縁材料の上記層は、上記
半導体デバイスを境界付け、また、ストリート領域を形
成する第２開口部を含み、多結晶シリコンの上記層は、
上記ストリート領域を所定の電位で保持するために、フ
ィールド絶縁材料の上記層の上に位置する第１部分およ
び上記ストリート領域の上に位置する第２部分を有する
等電位リングを含む請求項１６記載のデバイス。 - 【請求項２１】 上記多結晶シリコンフィールドプレー
トは、フィールド絶縁材料の上記層の上記傾斜を有する
エッジ上で延在する請求項１６記載のデバイス。 - 【請求項２２】 上記第１伝導形はＰ形であり、上記第
２伝導形はＮ形である請求項１６記載のデバイス。 - 【請求項２３】 上記第１伝導形はＮ形であり、上記第
２伝導形はＰ形である請求項１６記載のデバイス。 - 【請求項２４】 上記多結晶シリコンフィールドプレー
トは、多結晶シリコンの上記層の上記間隔を隔てて離れ
た開口部の上記第１部分に隣接するフィールド絶縁材料
の上記層のエッジ上で延在する請求項２３記載のデバイ
ス。 - 【請求項２５】 間隔を隔てて離れた上記複数の開口部
のそれぞれは、フィールド絶縁材料の上記層の上記残留
部分の上に形成されたそれぞれの第２部分を含む請求項
１６記載のデバイス。 - 【請求項２６】 上記フィールド絶縁材料は二酸化ケイ
素である請求項１６記載のデバイス。 - 【請求項２７】 上記上を覆う絶縁層は低温酸化物層で
ある請求項１６記載のデバイス。 - 【請求項２８】 ターミネーション構造を有する半導体
デバイスの製造方法であって、 シリコン基板上にフィールド絶縁材料の層を形成する工
程、 フィールド絶縁材料の上記層の少なくとも１つの選択さ
れた領域にパターン形成およびエッチング除去を行っ
て、フィールド絶縁材料の上記層内の少なくとも１つの
開口部および少なくとも１つの残留部分を形成する工
程、 フィールド絶縁材料の上記層の上記少なくとも１つの開
口部において上記シリコン基板の上にゲート絶縁材料の
層を形成する工程、 フィールド絶縁材料の上記層の上記残留部分およびゲー
ト絶縁材料の上記層の上に多結晶シリコンの層を付着さ
せる工程、 多結晶シリコンの上記層の選択された部分にパターン形
成およびエッチング除去を行って、それぞれがゲート絶
縁材料の上記層の上に形成され、また、フィールド絶縁
材料の上記層の上記残留部分に隣接する少なくとも１つ
のそれぞれの第１部分を有する複数の周状開口部を含
む、多結晶シリコンの上記層内の間隔を隔てて離れた複
数の開口部を形成し、フィールド絶縁材料の上記層の上
に位置する多結晶シリコンの上記層の一部分はそれによ
り多結晶シリコンフィールドプレートを規定する工程、 多結晶シリコンの上記層内の上記周状開口部の上記それ
ぞれの第１部分の下に位置する上記シリコン基板の表面
領域に第１伝導形の不純物を導入して第１拡散領域を形
成する工程、 上記シリコン基板のそのようにした表面領域内に上記第
１伝導形と反対の伝導形である第２伝導形の不純物を導
入して第２拡散領域を形成する工程、 上記シリコン基板の上記表面領域に上記第１伝導形の不
純物を導入して第３拡散領域（上記第２拡散領域は上記
第３拡散領域より小さい最終深さを有し、上記第１拡散
領域は上記第３拡散領域より深くまた広く、上記第３領
域より低い濃度を有する）を形成する工程、 上を覆う絶縁層を付着させる工程、 上記上を覆う絶縁層の選択された部分にパターン形成お
よびエッチング除去を行って、上記多結晶シリコンフィ
ールドプレートである下に位置する表面領域を露出させ
る第１開口部、および上記シリコン基板の上記表面領域
であるそれぞれの下にエリアする領域を露出させ、側壁
を有する第２開口部を形成する工程、 上記第２拡散領域の深さより大きい深さまで上記シリコ
ン基板の上記表面領域の下に位置するエリアにて窪み部
分をエッチングにより形成する工程、 上記側壁をエッチングして、上記シリコン基板の上記表
面領域の上記下に位置するエリアにおける上記窪み部分
に隣接してそれを包囲する上記シリコン基板の表面の更
なる部分を露出させるアンダーカット部分を形成する工
程、 上記上を覆う絶縁層の上、ならびに多結晶シリコンフィ
ールドプレートの上記下に位置する表面領域、上記窪み
部分のボトムにおける上記第３拡散領域ならびに上記窪
み部分の上方部分および上記シリコン基板の表面の上記
更なる部分における上記第２拡散領域の上に導電層を付
着する工程、 上記導電層にパターン形成およびエッチング除去を行っ
て上記第２および第３拡散領域に接触する少なくとも１
つのソースコンタクトならびに上記多結晶シリコンフィ
ールドプレートに接触する少なくとも１つのゲートコン
タクトを形成する工程を含んで成る方法。 - 【請求項２９】 上記多結晶シリコンフィールドプレー
トの一部分が上記第１拡散領域の一部分と重なる請求項
２８記載の方法。 - 【請求項３０】 上記周状開口部のそれぞれの対の間に
位置する上記多結晶シリコン層の領域は、多結晶シリコ
ンフィンガーを形成する請求項２８記載の方法。 - 【請求項３１】 上記多結晶シリコンフィンガーの幅
は、周状開口部の上記それぞれの対の一方の第１拡散領
域がそれぞれの周状開口部の上記対の他方の第１拡散領
域と重なるように、十分に小さい請求項３０記載の方
法。 - 【請求項３２】 フィールド絶縁材料の上記層は、上記
半導体デバイスを境界付け、また、ストリート領域を形
成する第２開口部を含み、多結晶シリコンの上記層は、
上記ストリート領域を所定の電位で保持するために、フ
ィールド絶縁材料の上記層の上に位置する第１部分およ
び上記ストリート領域の上に位置する第２部分を有する
等電位リングを含む請求項２８記載の方法。 - 【請求項３３】 フィールド絶縁材料の上記層のパター
ン形成およびエッチングを行う上記工程は、上記複数の
周状開口部の上記第１部分を境界付けるフィールド絶縁
材料の上記層のエッジが傾斜を有する輪郭となるよう
に、上記フィールド絶縁材料を等方的にエッチングする
ことを含む請求項２８記載の方法。 - 【請求項３４】 第１および第２伝導形の不純物を導入
する上記工程は、フィールド絶縁材料の上記層に上記傾
斜を有するエッジを介して上記不純物を導入することを
含む請求項３３記載の方法。 - 【請求項３５】 上記多結晶シリコンフィールドプレー
トは、フィールド絶縁材料の上記層の上記傾斜を有する
エッジ上で延在する請求項３３記載の方法。 - 【請求項３６】 上記第１伝導形はＰ形であり、上記第
２伝導形はＮ形である請求項２８記載の方法。 - 【請求項３７】 上記第１伝導形はＮ形であり、上記第
２伝導形はＰ形である請求項２８記載の方法。 - 【請求項３８】 上記多結晶シリコンフィールドプレー
トは、多結晶シリコンの上記層の上記間隔を隔てて離れ
た開口部の上記第１部分に隣接するフィールド絶縁材料
の上記層のエッジ上で延在する請求項３７記載の方法。 - 【請求項３９】 上記複数の間隔を隔てて離れた開口部
のそれぞれは、フィールド絶縁材料の上記層の上記残留
部分の上に形成されたそれぞれの第２部分を含む請求項
２８記載の方法。 - 【請求項４０】 ゲート絶縁材料の上記層は二酸化ケイ
素である請求項２８記載の方法。 - 【請求項４１】 上記多結晶シリコンフィールドプレー
トは、ゲート絶縁材料における上記層の一部分上で更に
延在する請求項３８記載の方法。 - 【請求項４２】 ターミネーション構造を有する半導体
デバイスであって、 シリコン基板の上に形成されて、少なくとも１つの開口
部および少なくとも１つの残留部分を有するフィールド
絶縁材料の層、 フィールド絶縁材料の上記層の上記少なくとも１つの開
口部にて上記シリコン基板の上に形成されたゲート絶縁
材料の層、 ゲート絶縁材料の上記層およびフィールド絶縁材料の上
記層の上記残留部分の上に付着された多結晶シリコンの
層（多結晶シリコンの上記層は、それぞれがゲート絶縁
材料の上記層の上に形成され、また、フィールド絶縁材
料の上記層の上記残留部分に隣接する少なくともそれぞ
れの第１部分を有する複数の周状開口部を含む、複数の
間隔を隔てて離れた開口部を有して成り、フィールド絶
縁材料の上記層の上に位置する多結晶シリコンの上記層
の一部分は多結晶シリコンフィールドプレートを規定す
る）、 多結晶シリコンの上記層にある上記周状開口部の上記そ
れぞれの第１部分の下に位置する上記シリコン基板の表
面領域に導入された第１伝導形の不純物により形成され
る第１拡散領域、 上記シリコン基板のそのようになっている表面領域内
に、上記第１伝導形と反対の伝導形の第２伝導形の不純
物により形成される第２拡散領域、上記シリコン基板の
表面領域内に導入される上記第１伝導形の不純物により
形成される第３拡散領域（上記第２拡散領域は上記第３
拡散領域より小さい最終深さを有し、上記第１拡散領域
は、上記第３拡散領域より深く、また、広く、低い濃度
を有する）、 上記多結晶シリコンフィールドプレートである下に位置
する表面領域を露出させる第１開口部および上記シリコ
ン基板の上記表面領域であるそれぞれの下に位置するエ
リアを露出させる第２開口部を有する上を覆う絶縁層
（上記シリコン基板の上記表面領域である上記下に位置
する領域は、上記第２拡散領域の深さより大きい深さの
窪み部分を有し、上記第２開口部は、上記シリコン基板
の上記表面領域である上記下に位置するエリアにある窪
み部分に隣接してそれを囲む上記シリコン基板の表面の
更なる部分を露出させる）、ならびに上記上を覆う絶縁
層の上、上記上を覆う絶縁層の上記第１および第２開口
部の中に付着された導電層であって、上記多結晶シリコ
ンフィールドプレートに接触する少なくとも１つのゲー
トコンタクトを有して成り、上記窪み部分のボトムにて
上記第３拡散領域に、上記窪み部分の上方部分および上
記シリコン基板の表面の更なる部分にて上記第２拡散領
域に接触する少なくとも１つのソースコンタクトを有し
て成る導電層を有して成るデバイス。 - 【請求項４３】 上記多結晶シリコンフィールドプレー
トの一部分が上記第１拡散領域の一部分と重なる請求項
４２記載のデバイス。 - 【請求項４４】 上記周状開口部のそれぞれの対の間に
位置する上記多結晶シリコン層の領域は多結晶シリコン
フィンガーを形成する請求項４２記載のデバイス。 - 【請求項４５】 上記多結晶シリコンフィンガーの幅
は、周状開口部の上記それぞれの対の一方の第１拡散領
域がそれぞれの周状開口部の上記対の他方の第１拡散領
域と重なるように、十分に小さい請求項４４記載のデバ
イス。 - 【請求項４６】 フィールド絶縁材料の上記層は、上記
半導体デバイスを境界付け、また、ストリート領域を形
成する第２開口部を含み、多結晶シリコンの上記層は、
上記ストリート領域を所定の電位で保持するために、フ
ィールド絶縁材料の上記層の上に位置する第１部分およ
び上記ストリート領域の上に位置する第２部分を有する
等電位リングを含む請求項４２記載のデバイス。 - 【請求項４７】 上記多結晶シリコンフィールドプレー
トは、フィールド絶縁材料の上記層において上記傾斜を
有するエッジを上で延在する請求項４２記載のデバイ
ス。 - 【請求項４８】 上記第１伝導形はＰ形であり、上記第
２伝導形はＮ形である請求項４２記載のデバイス。 - 【請求項４９】 上記第１伝導形はＮ形であり、上記第
２伝導形はＰ形である請求項４２記載のデバイス。 - 【請求項５０】 上記多結晶シリコンフィールドプレー
トは、多結晶シリコンの上記層の上記間隔を隔てて離れ
た開口部の上記第１部分に隣接するフィールド絶縁材料
の上記層のエッジ上で延在する請求項４９記載のデバイ
ス。 - 【請求項５１】 上記複数の間隔を隔てて離れた開口部
のそれぞれは、フィールド絶縁材料の上記層の上記残留
部分の上に形成されたそれぞれの第２部分を含む請求項
４２記載のデバイス。 - 【請求項５２】 ゲート絶縁材料の上記層は二酸化ケイ
素である請求項４２記載のデバイス。 - 【請求項５３】 上記多結晶シリコンフィールドプレー
トは、ゲート絶縁材料における上記層の一部分上で更に
延在する請求項４９記載の方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US507695P | 1995-10-11 | 1995-10-11 | |
| US668895P | 1995-11-14 | 1995-11-14 | |
| US60/005076 | 1995-11-14 | ||
| US60/006688 | 1995-11-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09172175A true JPH09172175A (ja) | 1997-06-30 |
| JP3069054B2 JP3069054B2 (ja) | 2000-07-24 |
Family
ID=26673893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8305443A Expired - Lifetime JP3069054B2 (ja) | 1995-10-11 | 1996-10-11 | 半導体デバイスのターミネーション構造およびその製法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5940721A (ja) |
| JP (1) | JP3069054B2 (ja) |
| KR (1) | KR100214408B1 (ja) |
| DE (1) | DE19641838A1 (ja) |
| FR (1) | FR2739976B1 (ja) |
| GB (1) | GB2306249B (ja) |
| IT (1) | IT1285780B1 (ja) |
| SG (1) | SG47184A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005519474A (ja) * | 2002-02-28 | 2005-06-30 | フリースケール セミコンダクター インコーポレイテッド | 高周波半導体デバイスとその製造方法 |
| JP2007036299A (ja) * | 2006-11-13 | 2007-02-08 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2010027695A (ja) * | 2008-07-15 | 2010-02-04 | Denso Corp | 半導体装置及びその製造方法 |
| US7910985B2 (en) | 2000-06-28 | 2011-03-22 | Renesas Electronics Corporation | Semiconductor device and method for fabricating the same |
| JP2015109421A (ja) * | 2013-10-21 | 2015-06-11 | パナソニックＩｐマネジメント株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3502531B2 (ja) * | 1997-08-28 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6022790A (en) * | 1998-08-05 | 2000-02-08 | International Rectifier Corporation | Semiconductor process integration of a guard ring structure |
| US6355508B1 (en) * | 1998-09-02 | 2002-03-12 | Micron Technology, Inc. | Method for forming electrostatic discharge protection device having a graded junction |
| JP2000196075A (ja) * | 1998-12-25 | 2000-07-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6642558B1 (en) * | 2000-03-20 | 2003-11-04 | Koninklijke Philips Electronics N.V. | Method and apparatus of terminating a high voltage solid state device |
| US6833984B1 (en) | 2000-05-03 | 2004-12-21 | Rambus, Inc. | Semiconductor module with serial bus connection to multiple dies |
| US6781203B2 (en) * | 2001-11-09 | 2004-08-24 | International Rectifier Corporation | MOSFET with reduced threshold voltage and on resistance and process for its manufacture |
| US6721189B1 (en) * | 2002-03-13 | 2004-04-13 | Rambus, Inc. | Memory module |
| JP2003318395A (ja) * | 2002-04-19 | 2003-11-07 | Hitachi Ltd | 半導体装置の製造方法 |
| US20050259368A1 (en) * | 2003-11-12 | 2005-11-24 | Ted Letavic | Method and apparatus of terminating a high voltage solid state device |
| JP5128100B2 (ja) * | 2006-09-29 | 2013-01-23 | 三菱電機株式会社 | 電力用半導体装置 |
| US20110084332A1 (en) * | 2009-10-08 | 2011-04-14 | Vishay General Semiconductor, Llc. | Trench termination structure |
| US9543208B2 (en) | 2014-02-24 | 2017-01-10 | Infineon Technologies Ag | Method of singulating semiconductor devices using isolation trenches |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3012430A1 (de) * | 1980-03-31 | 1981-10-08 | Siemens AG, 1000 Berlin und 8000 München | Planare halbleiteranordnung mit erhoehter durchbruchsspannung |
| US4414560A (en) * | 1980-11-17 | 1983-11-08 | International Rectifier Corporation | Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region |
| US4412242A (en) * | 1980-11-17 | 1983-10-25 | International Rectifier Corporation | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions |
| DE3382294D1 (de) * | 1982-02-22 | 1991-07-04 | Toshiba Kawasaki Kk | Mittel zum verhindern des durchbruchs einer isolierschicht in halbleiteranordnungen. |
| US4532534A (en) * | 1982-09-07 | 1985-07-30 | Rca Corporation | MOSFET with perimeter channel |
| US4966858A (en) * | 1989-11-02 | 1990-10-30 | Motorola, Inc. | Method of fabricating a lateral semiconductor structure including field plates for self-alignment |
| JP2934325B2 (ja) * | 1990-05-02 | 1999-08-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5240872A (en) * | 1990-05-02 | 1993-08-31 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions |
| US5404040A (en) * | 1990-12-21 | 1995-04-04 | Siliconix Incorporated | Structure and fabrication of power MOSFETs, including termination structures |
| US5304831A (en) * | 1990-12-21 | 1994-04-19 | Siliconix Incorporated | Low on-resistance power MOS technology |
| IT1254799B (it) * | 1992-02-18 | 1995-10-11 | St Microelectronics Srl | Transistore vdmos con migliorate caratteristiche di tenuta di tensione. |
| US5430324A (en) * | 1992-07-23 | 1995-07-04 | Siliconix, Incorporated | High voltage transistor having edge termination utilizing trench technology |
| IT1272567B (it) * | 1992-09-15 | 1997-06-23 | Int Rectifier Corp | Dispositivo transistore di potenza, dotato di una regione ultraprofonda a concentrazione maggiorata |
| TW290735B (ja) * | 1994-01-07 | 1996-11-11 | Fuji Electric Co Ltd | |
| JP2870402B2 (ja) * | 1994-03-10 | 1999-03-17 | 株式会社デンソー | 絶縁ゲート型電界効果トランジスタ |
-
1996
- 1996-10-03 US US08/725,566 patent/US5940721A/en not_active Expired - Lifetime
- 1996-10-10 DE DE19641838A patent/DE19641838A1/de not_active Ceased
- 1996-10-10 GB GB9621156A patent/GB2306249B/en not_active Expired - Fee Related
- 1996-10-10 IT IT96MI002099A patent/IT1285780B1/it active IP Right Grant
- 1996-10-11 JP JP8305443A patent/JP3069054B2/ja not_active Expired - Lifetime
- 1996-10-11 FR FR9612435A patent/FR2739976B1/fr not_active Expired - Fee Related
- 1996-10-11 KR KR1019960045804A patent/KR100214408B1/ko not_active IP Right Cessation
- 1996-10-11 SG SG1996010853A patent/SG47184A1/en unknown
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7910985B2 (en) | 2000-06-28 | 2011-03-22 | Renesas Electronics Corporation | Semiconductor device and method for fabricating the same |
| JP2005519474A (ja) * | 2002-02-28 | 2005-06-30 | フリースケール セミコンダクター インコーポレイテッド | 高周波半導体デバイスとその製造方法 |
| KR100968058B1 (ko) * | 2002-02-28 | 2010-07-08 | 프리스케일 세미컨덕터, 인크. | 고주파수 반도체 디바이스 및 제조 방법 |
| JP2007036299A (ja) * | 2006-11-13 | 2007-02-08 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2010027695A (ja) * | 2008-07-15 | 2010-02-04 | Denso Corp | 半導体装置及びその製造方法 |
| JP2015109421A (ja) * | 2013-10-21 | 2015-06-11 | パナソニックＩｐマネジメント株式会社 | 半導体装置及びその製造方法 |
| US9269765B2 (en) | 2013-10-21 | 2016-02-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device having gate wire disposed on roughened field insulating film |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2739976B1 (fr) | 1999-04-02 |
| GB2306249B (en) | 1999-11-17 |
| FR2739976A1 (fr) | 1997-04-18 |
| JP3069054B2 (ja) | 2000-07-24 |
| GB2306249A (en) | 1997-04-30 |
| KR970024163A (ko) | 1997-05-30 |
| KR100214408B1 (ko) | 1999-08-02 |
| DE19641838A1 (de) | 1997-06-05 |
| SG47184A1 (en) | 1998-03-20 |
| GB9621156D0 (en) | 1996-11-27 |
| IT1285780B1 (it) | 1998-06-18 |
| ITMI962099A1 (it) | 1998-04-10 |
| US5940721A (en) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731604A (en) | Semiconductor device MOS gated | |
| US6825105B2 (en) | Manufacture of semiconductor devices with Schottky barriers | |
| US6043126A (en) | Process for manufacture of MOS gated device with self aligned cells | |
| JP3717195B2 (ja) | 電力用ｍｏｓｆｅｔ及びその製造方法 | |
| US6586800B2 (en) | Trench-gate semiconductor devices | |
| JP4860858B2 (ja) | 低いオン抵抗を有する高電圧パワーｍｏｓｆｅｔ | |
| JP3069054B2 (ja) | 半導体デバイスのターミネーション構造およびその製法 | |
| EP1430537A1 (en) | Method for producing a semiconductor device having an edge structure | |
| US5879968A (en) | Process for manufacture of a P-channel MOS gated device with base implant through the contact window | |
| JPH09213951A (ja) | 半導体装置 | |
| US6022790A (en) | Semiconductor process integration of a guard ring structure | |
| US20010023957A1 (en) | Trench-gate semiconductor devices | |
| JPH08213620A (ja) | 電界効果により制御可能の半導体デバイスの製造方法 | |
| US6180981B1 (en) | Termination structure for semiconductor devices and process for manufacture thereof | |
| AU698654C (en) | Process for manufacture of mos gated device with reduced mask count | |
| JP2004537160A (ja) | Ｍｏｓゲート半導体デバイスを製造するためのマスク工程削減方法 | |
| JP2000294779A (ja) | 半導体装置およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |