JP2870402B2 - 絶縁ゲート型電界効果トランジスタ - Google Patents
絶縁ゲート型電界効果トランジスタInfo
- Publication number
- JP2870402B2 JP2870402B2 JP6039874A JP3987494A JP2870402B2 JP 2870402 B2 JP2870402 B2 JP 2870402B2 JP 6039874 A JP6039874 A JP 6039874A JP 3987494 A JP3987494 A JP 3987494A JP 2870402 B2 JP2870402 B2 JP 2870402B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- semiconductor
- guard ring
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 67
- 239000010410 layer Substances 0.000 description 80
- 230000005684 electric field Effects 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 239000000969 carrier Substances 0.000 description 7
- 238000000605 extraction Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 241001676573 Minium Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
タ用、電源用及びイグナイタ用等の高耐圧、大電流のパ
ワースイッチング素子として用いる絶縁ゲート型電界効
果トランジスタに関する。
MOS構造を有し電圧駆動型であることからバイポーラ
トランジスタに比べ駆動電力が小さく、また熱暴走を起
こしにくい特徴を持つ。その種類として、例えばユニポ
ーラデバイスであるパワーMOSFET(DMOS)と
バイポーラデバイスであるIGBTがある。IGBTは
パワーMOSFETと類似の構造を有するが、ドレイン
領域にpn接合を設けることにより動作時に高抵抗ドレ
イン層に導電率変調を起こさせパワーMOSFETでは
不可能な高耐圧と低オン抵抗の両立が達成できる。
13は、IGBTのセル領域及びその外側に配置される
高耐圧化手段としてのガードリング部の断面図である。
これを製造工程に従って説明する。まず、半導体基板で
ありp+ 層1(第1半導体層)を用意し、この上に気相
成長法により高抵抗のn- 層2(第2半導体層)を形成
する。次に3〜6μmの深さにp層3(第3半導体
層)、p層4(第5半導体層)及びp層5(ガードリン
グ部)を選択拡散法により同時に形成する。そして選択
拡散法によりp層9、n + 層6(第4半導体層)を形成
する。なお、以上の製造工程において、n- 層2の表面
を酸化して形成されたゲート絶縁膜としてのゲート酸化
膜7の上に形成されたゲート電極8をマスクとして、い
わゆるDSA技術によりp層9とn+ 層(ソース領域)
6が自己整合的に形成され、これによりチャネルが形成
される。その後、層間絶縁膜10を形成して、続いてp
層3及びn+ 層6及びp層4にオーミック接触を形成す
るために、上部の酸化膜にコンタクト孔を開口し、アル
ミニウムを数μm蒸着し、選択エッチングしてソース電
極11、ゲート電極引き回し線15、ソース電極引き回
し線11aを形成する。また、p+ 層1の裏面に金属膜
を蒸着して、ドレイン電極12を形成する。
ンを図14に示す。図14において、図13のソース電
極11は平面においてストライプ形状の開口部パターン
22を形成し、p領域3及び9からなるpウエル領域と
ともに所定の間隔で繰り返し配置されることによりセル
領域Aを形成している。このセル領域Aの全面にはソー
ス電極11が形成されている。また、セル領域Aの終端
部を囲むようにp領域4が配置され、この上部にソース
電極引き回し線11a、ゲート電極引き回し線15、ソ
ース電極パッド30及びゲート電極パッド31が形成さ
れている。図13の21、25はソース電極引き回し線
11a、ゲート電極引き回し線15の絶縁開口部であ
る。なお、ソース電極引き回し線11aは、素子全体の
電位を固定し、動作時の電位の不均一さをなくすために
設けられている。
つないし複数のガードリング部5が配置されている。さ
らにガードリング領域(ガードリング部5が形成されて
いる領域)の外周にチャネルストッパ領域13が配置さ
れている。このチャネルストッパ領域13は、基板端部
に高電圧がかかる場合が生じてもそれによる空乏層の広
がりを抑え、それによる影響をなくすために設けられて
いる。16はチャネルストッパ領域13に電位を与える
ための等電位リングである。
ート電極8への電圧印加によるチャネルの形成にてドレ
イン電極12とソース電極11の間に電流路が形成され
る。このような通常の動作に対し、ドレイン電極12と
ソース電極11の間に通常使用電圧以上のサージ電圧が
印加されることがある。このような場合、pウエル領域
とn- 層2とからなるpn接合が逆バイアス状態にな
り、高抵抗のn- 層2に空乏層が広がる。ここでA領域
においては隣り合うpウエル領域およびその間に位置す
るn- 層2に空乏層が伸び互いに重なることにより電界
の緩和が達成される。そしてpウエル領域の底部のpn
接合部で最大の電界値EA をとる。
は、p層4が形成され、このp層4の終端部よりn- 層
2の終端部に至る領域(B領域)では上記電界緩和効果
がなくなり、p層4の外周部ないしその近傍のn- 層2
表面で最大電界値EB をとる。ここで一般にEA <EB
となる。EB 値を減少させEA 値に近付けB領域の耐圧
を向上するために、繰り返し配置されたガードリング部
5を設け、B領域の最大電界値EB を小さくし、素子の
耐圧を向上させるようにしている。
ドレイン電極12にサージ電圧が印加された場合上昇
し、衝突イオン化による電子−正孔対がガードリング領
域内における最外周に位置するガードリング部の外側で
大量に発生する。この時ガードリング領域での電界値E
G は、ガードリング部5の平面パターンにおいて、直線
パターン部よりも、ある曲率半径で曲がっているコーナ
パターン部でより大きくなる。上記発生したキャリアの
うち正孔は近傍のソース電極11あるいはソース電極引
き回し線11aに流れ出し、電子はp+ 層基板1に流れ
新たな正孔が注入される。この時電流は図13中の矢印
で示される流れを発生する。このうち電流aは、p層4
に沿って引き回される細いソース電極引き回し線11a
を介してソース電極パッド30まで至るため、その配線
により抵抗が大きく、ソース電極11に直接流れる電流
bに比べ量が少ない。これによりガードリング部の曲線
パターン部近傍のセル領域に、より多くの電流が集中す
る。
傍のセル領域のp層9を大電流aが流れ、電圧降下の発
生によりn+ 層6−p層9間のpn接合が順バイアスさ
れ、寄生トランジスタの動作を誘発し電流集中により破
壊し易い。この破壊耐量を向上するためにはガードリン
グ部の耐圧を大きくする必要がある。ガードリング領域
の耐圧を向上するには、ガードリング領域に形成する拡
散層の深さを深くするか、拡散層の数を増やすことによ
り達成できる。しかし拡散層の深さを深くすることは横
方向の拡散距離も増加するため、ガードリング領域の面
積が増加する。さらに一般的にガードリング領域の拡散
層は、ホトマスク枚数を節約するためにセル領域の拡散
層と同時に形成されるため、セル領域の拡散層の幅も増
加しさらにチップ面積が増加するという問題が生ずる。
またガードリング領域に形成する拡散層の数を増やすこ
とはやはりガードリング領域の増加を伴い、チップ面積
の増加につながる。
板1がn型であることから、半導体基板1からの少数キ
ャリア(この場合正孔)の注入は発生しないが、ガード
リング領域での高電界発生時に衝突イオン化キャリアの
流れによりガードリング曲線パターン部近傍のセル領域
のp層9を大電流が流れ、電圧降下の発生によりn+層
6−p層9間のpn接合が順バイアスされ、寄生トラン
ジスタの動作を誘発し電流集中により破壊し易く、同様
の問題がある。
で、絶縁ゲート型電界効果トランジスタのチップ面積を
増加させることなく、サージ電圧が印加されガードリン
グ領域の電界値が上昇したときの、素子の破壊耐量を向
上させるようにすることを目的とする。
するため、請求項1に記載の発明においては、第1半導
体層と、 この第1半導体層に接する第1導電型の第2半
導体層と、 この第2半導体層内に形成されるとともに、
前記第2半導体層表面に接合部が終端するように部分的
に形成された第2導電型の第3半導体層と、 この第3半
導体層内に形成されるとともに、前記第3半導体層表面
に接合部が終端するように部分的に形成された第1導電
型の第4半導体層と、 前記第2半導体層と第4半導体層
間の前記第3半導体層をチャネル領域として、少なくと
もこのチャネル領域上にゲート絶縁膜を介して形成され
たゲート電極と、 前記第3半導体層と前記第4半導体層
の両方に接触部を有するソース電極と、 前記第1半導体
層を介してドレイン電流を供給するドレイン電極とを備
え、 前記第3半導体層が複数配置されてセル領域を形成
するとともに、このセル領域において前記ゲート電極を
複数の第3半導体層に対して共通設定するようにした絶
縁ゲート型電界効果トランジスタであって、 前記セル領
域と前記第2半導体層の終端の間に、前記セル領域を取
り巻く帯状のパターンを有するガードリング領域を形成
し、 前記ガードリング領域の帯状の平面パターンが曲線
パターンを有する領域近傍において、前記セル領域と前
記ガードリング領域の間の前記第2半導体層表面に第2
導電型の第5半導体領域を形成し、前記セル領域の前記
ソース電極を外周に延在させて前記第5半導体領域に接
触させ、 前記第5半導体領域の上に、前記ゲート電極に
電位を付与するゲート電極引き回し線を配置し、 前記セ
ル領域内の前記ゲート電極と前記第5半導体領域上に形
成された前記ゲート電極引き回し線とを連結するゲート
電極延在部と、前記ソース電極の延在部分が前記第5半
導体領域に接触する部分とを、交互に配置したことを特
徴としている。
1に記載の絶縁ゲート型電界効果トランジスタにおい
て、前記ガードリング領域が前記曲線パターンを有する
前記領域近傍であって前記ガードリング領域が直線パタ
ーンとなる部分において、前記ゲート電極延在部と前記
ゲート電極引き回し線とが接触する領域と、前記ソース
電極の延在部分が前記第5半導体領域に接触する部分と
が、交互に配置されていることを特徴としている。
1に記載の絶縁ゲート型電界効果トランジスタにおい
て、前記ゲート電極延在部と前記ゲート電極引き回し線
とが接触する領域と、前記ソース電極の延在部分が前記
第5半導体領域に接触する部分とが、交互に配置された
交互パターンになっているとともに、該交互パターンが
前記セル領域の外周の全域に渡って形成されていること
を特徴としている。
1乃至3のいずれかに記載の絶縁ゲート型電界効果トラ
ンジスタにおいて、前記ガードリング領域が曲線パター
ンとなる部分の内側領域において、前記第5半導体領域
と前記セル領域との間に、第2導電型の第6半導体領域
を設け、この第6半導体領域を前記セル領域の前記ソー
ス電極に接続するようにしたことを特徴としている。
に記載の発明によれば、サージ電圧が印加されガードリ
ング領域内に電流集中が生じた時に、その電流をセル領
域のソース電極に直接バイパスして、前記電流による前
記ウエル領域と前記ソース領域間が順方向バイアスされ
るのを抑制するようにしているから、サージ電圧が印加
されガードリング部の電界値が上昇したときの、素子の
破壊耐量を向上させることができるという効果を奏す
る。
ルIGBTに適用したもので、全体の平面パターンは図
14に示すものと同様であり、図14のC領域(ガード
リング領域コーナ部で、4隅とも同一構成であるので、
その内の1つを例にとりC領域とする)において、図1
に示す拡大図のような構成とした点で特徴を有する。図
2、図3は、それぞれ図1のa−a’、b−b’断面図
である。ただし、それぞれの断面図は、ガードリング領
域までを示した。以下、後述する全ての実施例において
も同様である。尚、従来技術の図13に示した構造と同
一箇所には、同一符号を付与する。
違する点は、図1のパターン平面図および図2の断面図
に示すように、ガードリング領域コーナ部近傍のセル領
域及びp領域4において、セル領域のソース電極11が
外周に延在した領域11bを設けp領域4に絶縁膜開口
部23を介して接触する構成とした点である。このよう
な構成において、ソース電極11に対してドレイン電極
12が正の電位となるようなサージ電圧が印加される
時、ガードリング領域コーナ部近傍で高電界が発生し、
衝突イオン化によりキャリアが発生する。この発生した
キャリアによる電流がセル領域のソース電極11に流れ
る時、セル領域のソース電極11が外周に延在しp領域
4に接触する領域11bから電流が抜き取りとられ、セ
ル領域へ流れ込む電流を減少させる。すなわち、領域1
1bは上記電流をセル領域のソース電極11に直接バイ
パスする電流バイパス部をなし、この作用によって、上
記電流によるpウエル領域とソース領域6間が順方向バ
イアスされるのを抑制してラッチアップを防ぎ、その結
果、高電流まで破壊耐量を向上させることができる。
域すなわちコーナ部領域11bによる電流バイパス部が
形成されているが、図3に示す領域、すなわち直線部に
は領域15によるゲート電極引き回し線が形成されてい
る。また、どちらの領域においても最外周にソース電極
引き回し線11aが形成されている。 (第1実施例) 図4乃至図6に本発明の第1実施例を示す。図4は図1
と同じくC領域の拡大図、図5、図6は、それぞれ図4
のa−a’、b−b’断面図である。
電極11が外周に延在しp領域4に接触するとともに、
さらに少なくとも、素子コーナ部近傍のガードリング部
5の平面パターンが直線パターンを有する領域の内側に
位置するp領域4上で、セル領域のソース電極11がp
領域4上に延在しp領域4に接触する領域26と、セル
領域のゲート電極8がp領域4上に延在しゲート引き回
し線15と接触する領域27が交互に配置される構成と
している。
で増加させ、セル領域に流れ込む電流より減少させ、ラ
ッチアップ発生を抑制し破壊耐量をさらに向上させるこ
とができる。又、本実施例のパターンをセル部終端部全
域に適用すれば、キャリア抜きとり電極11bは、コン
タクト孔26を介し、P領域4と、接触するために、外
周電位固定の役目を同時に果たし、これよりソース引き
回し線11aは不要となり、領域4の面積が削減でき
る。又、チャネル部反転層形成時動作において、チャネ
ルを介した電子電流の流れに対する、p+ 層1から注入
される正孔を抜きとる効果があるため、正孔電流集中を
抑制し、ラッチアップ耐量を向上する効果もある。
と同じくC領域の拡大図、図8、図9は、それぞれ図7
のa−a’、b−b’断面図である。この実施例におい
ては、図7中の二点鎖線で示すD領域において、図8に
示すように、ガードリング領域コーナ部近傍のセル領域
において、n+ソース領域6を形成しない、すなわち領
域Dにおけるpウエル領域3を、n+ソース領域6を形
成しないダミー層としている。
電圧によりガードリング領域コーナ部近傍で高電界が発
生し、衝突イオン化により発生したキャリアによる電流
がセル領域のソース電極11に流れる時、n+ソース領
域6が形成されていないため寄生トランジスタ構造が存
在せず、従って寄生トランジスタ動作が発生しないため
破壊耐量が向上する。
ー部のチャネル領域を無くしているためコーナー部にお
ける電子電流の流入はなく、それに伴い、コーナー部を
正孔注入量を減らす効果があるとともに、抜きとり面積
は増加するために相乗効果により、コーナー部のラッチ
アップ耐量向上効果が達成できる。又、D領域のp領域
3の形状ピッチは、セル領域と同一になるため、ドレイ
ン電圧印加時の空乏層の広がり方、すなわち電界分布
は、D領域においてもセル領域と同一にでき、チップ面
内の電位分布が均一化できる。これによりdv/dt の大き
いサージに対しても、均一な接合電流が流れ、電流集中
が起こりにくい。なお、D領域のp領域3とセル領域の
p領域が分離してもよい。
は図1と同じくC領域の拡大図、図11、図12は、そ
れぞれ図10のa−a’、b−b’断面図である。この
実施例においては、セル領域とp領域4の間にp領域2
4を設け、p領域24に絶縁膜開口部29を介してソー
ス電極11に接触する構成としている。この構成におい
て、上述したようにサージ電圧によりガードリング領域
コーナ部近傍で高電界が発生し、衝突イオン化により発
生したキャリアによる電流がセル領域のソース電極11
に流れる時、p領域24は絶縁膜開口部29を介したキ
ャリア抜き取り領域となり、この結果コーナ部セル領域
への電流集中を抑制するため、セル部の寄生トランジス
タ構造の動作を抑制し、これにより破壊耐量が向上す
る。
タクト面積を大きくとることにより、チャネル反転層形
成時の動作においても、チャネルを介した電子電流の流
れに対し、p+ 層1から注入される正孔を抜きとる効果
が有効に働くため、セル領域周辺のセル部への正孔電流
集中を防止できる。また、抜きとり領域を扇形パターン
とすることにより、コーナー部ガードリング領域の正孔
がセル部側へ流れる時、効率よく正孔電流を抜きとるこ
とができる。なお、p領域24及び絶縁膜開口部29
は、X,Y方向に任意に拡張してもよい。また、p領域
24とP領域4が一体となってもよいし、その時絶縁膜
開口部26が29と一体となってもよい。
実施例では、セルパターンとしてストライプパターンを
ー例として示したが、四角形、六角形、八角形等のセル
パターンの素子においても同様の効果を達成できる。ま
た、上記実施例を適宜組み合わせて設計することで、よ
り破壊耐量を向上させることも可能である。例えば、上
記第2または第3実施例は、第1実施例と組み合わせた
ものであり、第1実施例の応用形と見なすことができ
る。
線パターンでなく角ばったものでも同様の効果を達成で
きる。また、nチャネル型IGBTをー例として示した
が、導電型と逆となるpチャネル型IGBTにおいても
同様の効果が達成できる。さらに、第1実施例に対し、
第1半導対層をn+ 層としたMOSFETについても同
様の効果が達成できる。
ン図である。
ーン図である。
ーン図である。
ターン図である。
触する領域
Claims (7)
- 【請求項1】 第1半導体層と、 この第1半導体層に接する第1導電型の第2半導体層
と、 この第2半導体層内に形成されるとともに、前記第2半
導体層表面に接合部が終端するように部分的に形成され
た第2導電型の第3半導体層と、 この第3半導体層内に形成されるとともに、前記第3半
導体層表面に接合部が終端するように部分的に形成され
た第1導電型の第4半導体層と、 前記第2半導体層と第4半導体層間の前記第3半導体層
をチャネル領域として、少なくともこのチャネル領域上
にゲート絶縁膜を介して形成されたゲート電極と、 前記第3半導体層と前記第4半導体層の両方に接触部を
有するソース電極と、 前記第1半導体層を介してドレイン電流を供給するドレ
イン電極とを備え、 前記第3半導体層が複数配置されてセル領域を形成する
とともに、このセル領域において前記ゲート電極を複数
の第3半導体層に対して共通設定するようにした絶縁ゲ
ート型電界効果トランジスタであって、 前記セル領域と前記第2半導体層の終端の間に、前記セ
ル領域を取り巻く帯状のパターンを有するガードリング
領域を形成し、前記 ガードリング領域の帯状の平面パターンが曲線パタ
ーンを有する領域近傍において、前記セル領域と前記ガ
ードリング領域の間の前記第2半導体層表面に第2導電
型の第5半導体領域を形成し、前記セル領域の前記ソー
ス電極を外周に延在させて前記第5半導体領域に接触さ
せ、 前記第5半導体領域の上に、前記ゲート電極に電位を付
与するゲート電極引き回し線を配置し、 前記セル領域内の前記ゲート電極と前記第5半導体領域
上に形成された前記ゲート電極引き回し線とを連結する
ゲート電極延在部と、前記ソース電極の延在部分が前記
第5半導体領域に接触する部分とを、交互に配置した こ
とを特徴とする絶縁ゲート型電界効果トランジスタ。 - 【請求項2】 前記ガードリング領域が前記曲線パター
ンを有する前記領域近傍であって前記ガードリング領域
が直線パターンとなる部分において、前記ゲ ート電極延
在部と前記ゲート電極引き回し線とが接触する領域と、
前記ソース電極の延在部分が前記第5半導体領域に接触
する部分とが、交互に配置されている請求項1に記載の
絶縁ゲート型電界効果トランジスタ。 - 【請求項3】 前記ゲート電極延在部と前記ゲート電極
引き回し線とが接触する領域と、前記ソース電極の延在
部分が前記第5半導体領域に接触する部分とが、交互に
配置された交互パターンになっているとともに、該交互
パターンが前記セル領域の外周の全域に渡って形成され
ている請求項1に記載の絶縁ゲート型電界効果トランジ
スタ。 - 【請求項4】 前記ガードリング領域が曲線パターンと
なる部分の内側領域において、前記第5半導体領域と前
記セル領域との間に、第2導電型の第6半導体領域を設
け、この第6半導体領域を前記セル領域の前記ソース電
極に接続するようにした請求項1乃至3のいずれかに記
載の絶縁ゲート型電界効果トランジスタ。 - 【請求項5】 前記ガードリング領域が前記曲線パター
ンとなる部分の内側に位置する前記セル領域内の前記第
3半導体層は、前記第4半導体層を形成しないダミー層
とした請求項1乃至3のいずれかに記載の絶縁ゲート型
電界効果トランジスタ。 - 【請求項6】 前記ガードリング領域が前記曲線パター
ンとなる部分の内側に位置する前記第5半導体領域上に
は、前記ゲート電極延在部は配置せず、前記ソース電極
の延在部分が前記第5半導体領域に接触する部分のみを
設けるようにした請求項1乃至5のいずれかに記載の絶
縁ゲート型電界効果トランジスタ。 - 【請求項7】 前記第1半導体層は第2導電型である請
求項1乃至6のいずれかに記載の絶縁ゲート型電界効果
トランジスタ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6039874A JP2870402B2 (ja) | 1994-03-10 | 1994-03-10 | 絶縁ゲート型電界効果トランジスタ |
EP95103519A EP0671769B1 (en) | 1994-03-10 | 1995-03-10 | Insulated gate field effect transistor |
US08/401,506 US5723882A (en) | 1994-03-10 | 1995-03-10 | Insulated gate field effect transistor having guard ring regions |
DE69533010T DE69533010T2 (de) | 1994-03-10 | 1995-03-10 | Feldeffekttransistor mit isolierter Steuerelektrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6039874A JP2870402B2 (ja) | 1994-03-10 | 1994-03-10 | 絶縁ゲート型電界効果トランジスタ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17502698A Division JP3474776B2 (ja) | 1998-06-22 | 1998-06-22 | 絶縁ゲート型電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07249765A JPH07249765A (ja) | 1995-09-26 |
JP2870402B2 true JP2870402B2 (ja) | 1999-03-17 |
Family
ID=12565139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6039874A Expired - Lifetime JP2870402B2 (ja) | 1994-03-10 | 1994-03-10 | 絶縁ゲート型電界効果トランジスタ |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0671769B1 (ja) |
JP (1) | JP2870402B2 (ja) |
DE (1) | DE69533010T2 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5798554A (en) * | 1995-02-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | MOS-technology power device integrated structure and manufacturing process thereof |
JP4775357B2 (ja) * | 1995-04-12 | 2011-09-21 | 富士電機株式会社 | 高耐圧ic |
DE69531783T2 (de) * | 1995-10-09 | 2004-07-15 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno - Corimme | Herstellungsverfahren für Leistungsanordnung mit Schutzring |
US5940721A (en) * | 1995-10-11 | 1999-08-17 | International Rectifier Corporation | Termination structure for semiconductor devices and process for manufacture thereof |
TW344130B (en) | 1995-10-11 | 1998-11-01 | Int Rectifier Corp | Termination structure for semiconductor device and process for its manufacture |
EP0772241B1 (en) * | 1995-10-30 | 2004-06-09 | STMicroelectronics S.r.l. | High density MOS technology power device |
DE69534919T2 (de) * | 1995-10-30 | 2007-01-25 | Stmicroelectronics S.R.L., Agrate Brianza | Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe |
EP0772244B1 (en) * | 1995-11-06 | 2000-03-22 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | MOS technology power device with low output resistance and low capacity and related manufacturing process |
US6228719B1 (en) | 1995-11-06 | 2001-05-08 | Stmicroelectronics S.R.L. | MOS technology power device with low output resistance and low capacitance, and related manufacturing process |
DE69520281T2 (de) * | 1995-12-22 | 2001-08-09 | Cons Ric Microelettronica | Hochgeschwindigkeit-MOS-Technologie-Leistungsanordnung in integrierter Struktur mit reduziertem Gatewiderstand |
DE69518653T2 (de) * | 1995-12-28 | 2001-04-19 | St Microelectronics Srl | MOS-Technologie-Leistungsanordnung in integrierter Struktur |
US6054752A (en) * | 1997-06-30 | 2000-04-25 | Denso Corporation | Semiconductor device |
DE19806817C1 (de) | 1998-02-18 | 1999-07-08 | Siemens Ag | EMV-optimierter Leistungsschalter |
DE19818296C1 (de) * | 1998-04-23 | 1999-08-26 | Siemens Ag | Hochspannungs-Randabschluß für ein Halbleiterbauelement |
EP0961325B1 (en) | 1998-05-26 | 2008-05-07 | STMicroelectronics S.r.l. | High integration density MOS technology power device |
US6022790A (en) * | 1998-08-05 | 2000-02-08 | International Rectifier Corporation | Semiconductor process integration of a guard ring structure |
JP4122113B2 (ja) * | 1999-06-24 | 2008-07-23 | 新電元工業株式会社 | 高破壊耐量電界効果型トランジスタ |
JP4857458B2 (ja) * | 2000-06-07 | 2012-01-18 | 富士電機株式会社 | 高耐圧半導体装置 |
GB2403850B (en) * | 2000-10-31 | 2005-05-11 | Fuji Electric Co Ltd | Semiconductor device |
GB2373634B (en) | 2000-10-31 | 2004-12-08 | Fuji Electric Co Ltd | Semiconductor device |
JP4118029B2 (ja) * | 2001-03-09 | 2008-07-16 | 富士通株式会社 | 半導体集積回路装置とその製造方法 |
JP5011611B2 (ja) | 2001-06-12 | 2012-08-29 | 富士電機株式会社 | 半導体装置 |
JP4577480B2 (ja) * | 2003-06-06 | 2010-11-10 | サンケン電気株式会社 | 絶縁ゲート型半導体装置 |
JP2004363501A (ja) * | 2003-06-06 | 2004-12-24 | Sanken Electric Co Ltd | 絶縁ゲート構造を有する半導体素子 |
JP4911918B2 (ja) * | 2005-05-16 | 2012-04-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP4962665B2 (ja) * | 2010-04-06 | 2012-06-27 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法、ならびにパワーモジュール |
JP5692227B2 (ja) * | 2010-06-30 | 2015-04-01 | 三菱電機株式会社 | 電力用半導体装置 |
JP5957171B2 (ja) * | 2010-06-30 | 2016-07-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
KR101279216B1 (ko) * | 2011-08-17 | 2013-06-26 | 주식회사 케이이씨 | 반도체 장치의 제조 방법 |
JP6318708B2 (ja) | 2013-04-11 | 2018-05-09 | 株式会社デンソー | 点火制御装置 |
JP6135436B2 (ja) * | 2013-10-04 | 2017-05-31 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
WO2020162012A1 (ja) | 2019-02-07 | 2020-08-13 | 富士電機株式会社 | 半導体装置および半導体モジュール |
JP7048659B2 (ja) * | 2020-04-07 | 2022-04-05 | ローム株式会社 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6422067A (en) * | 1987-07-17 | 1989-01-25 | Toshiba Corp | Double diffusion type insulated-gate field effect transistor |
US5208471A (en) * | 1989-06-12 | 1993-05-04 | Hitachi, Ltd. | Semiconductor device and manufacturing method therefor |
JP2908818B2 (ja) * | 1989-09-18 | 1999-06-21 | 株式会社日立製作所 | 半導体装置の製造方法 |
JPH03180074A (ja) * | 1989-12-08 | 1991-08-06 | Fujitsu Ltd | 半導体装置 |
JP2862027B2 (ja) * | 1991-03-12 | 1999-02-24 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
-
1994
- 1994-03-10 JP JP6039874A patent/JP2870402B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-10 EP EP95103519A patent/EP0671769B1/en not_active Expired - Lifetime
- 1995-03-10 DE DE69533010T patent/DE69533010T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0671769A2 (en) | 1995-09-13 |
EP0671769B1 (en) | 2004-05-12 |
DE69533010T2 (de) | 2005-04-07 |
DE69533010D1 (de) | 2004-06-17 |
EP0671769A3 (en) | 1999-05-06 |
JPH07249765A (ja) | 1995-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2870402B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
US9673309B2 (en) | Semiconductor device and method for fabricating semiconductor device | |
US5723882A (en) | Insulated gate field effect transistor having guard ring regions | |
US5621234A (en) | Vertical semiconductor device with breakdown voltage improvement region | |
US5510634A (en) | Insulated gate bipolar transistor | |
JP5366297B2 (ja) | 半導体装置 | |
JP5783893B2 (ja) | 半導体装置 | |
JP2858404B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
JP7230969B2 (ja) | 半導体装置 | |
JP2017147435A (ja) | 半導体装置 | |
JPH0434311B2 (ja) | ||
JP2002094063A (ja) | 半導体装置 | |
EP2667418B1 (en) | Semiconductor device | |
JP3356586B2 (ja) | 高耐圧横型mosfet半導体装置 | |
US10818784B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2003174169A (ja) | 半導体装置 | |
JP2016219772A (ja) | 半導体装置 | |
JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP7327672B2 (ja) | 半導体装置 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
JP3935343B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
JPH10163482A (ja) | 絶縁分離型半導体装置 | |
JP2007511913A (ja) | 改良された安全動作領域機能を有するigbtカソードのデザイン | |
JP4432332B2 (ja) | 半導体素子及びその製造方法 | |
JP3474776B2 (ja) | 絶縁ゲート型電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120108 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 15 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |