DE10041344A1 - SJ-Halbleitervorrichtung - Google Patents

SJ-Halbleitervorrichtung

Info

Publication number
DE10041344A1
DE10041344A1 DE10041344A DE10041344A DE10041344A1 DE 10041344 A1 DE10041344 A1 DE 10041344A1 DE 10041344 A DE10041344 A DE 10041344A DE 10041344 A DE10041344 A DE 10041344A DE 10041344 A1 DE10041344 A1 DE 10041344A1
Authority
DE
Germany
Prior art keywords
layer
zones
semiconductor device
alternating conductivity
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10041344A
Other languages
English (en)
Other versions
DE10041344B4 (de
Inventor
Katsunori Ueno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE10041344A1 publication Critical patent/DE10041344A1/de
Application granted granted Critical
Publication of DE10041344B4 publication Critical patent/DE10041344B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Die SJ-Halbleitervorrichtung enthält eine Schicht mit alternierender Leitfähigkeit, die n-leitende Driftzonen und p-leitende Trennzonen enthält, die außerhalb des aktiven Bereichs der Vorrichtung alternierend aneinandergeschichtet sind. Eine erste FP-Elektrode ist oberhalb der n-leitenden Driftzone gebildet, wobei ein Isolierfilm dazwischen angeordnet ist. Die erste FP-Elektrode befindet sich in Kontakt mit der Oberfläche der p-leitenden Trennzone oder schwimmt bezüglich dieser. Die FP-Elektrode kann bis über eine Mehrzahl n-leitender Driftzonen verlängert sein. Ein Widerstand ist zwischen den benachbarten FP-Elektroden angeordnet. Eine n-leitende Stopperzone ist so gebildet, daß sie die zweite Schicht mit alternierender Leitfähigkeit außerhalb des aktiven Bereichs vertikal so weit durchsetzt, daß sie die Schicht mit niedrigem elektrischen Widerstand erreicht.

Description

Die Erfindung betrifft sogenannte SJ-Halbleitervorrichtungen (SJ = Super Junction) wie beispielsweise MOSFETs (Feldeffekttransistoren mit isoliertem Gate), IGBTs (Bipolartransistoren mit isoliertem Gate), Bipolartransistoren und Dioden mit einer vertikalen Halbleiterstruktur, die eine Schicht mit alternierender Leitfähigkeit enthalten, die im EIN-Zustand der Vorrichtungen einen Stromweg bildet und im AUS-Zustand der Vorrichtungen verarmt ist.
Die Halbleitervorrichtungen können grob klassifiziert werden in laterale Halbleitervorrichtungen, bei denen die Elektroden auf einer Hauptfläche angeordnet sind, und vertikale Halbleitervorrich­ tungen, bei denen die Elektroden auf die beiden einander gegenüberliegenden Hauptflächen verteilt sind. Wenn die vertikale Halbleitervorrichtung eingeschaltet ist, fließt ein Driftstrom in der Richtung der Dicke des Halbleiterchips (vertikale Richtung). Wenn die vertikale Halbleitervorrich­ tung ausgeschaltet ist, dehnen sich die durch Anlegen einer Sperr-Vorspannung verursachten Verarmungsschichten auch in der vertikalen Richtung aus. Um bei der vertikalen Halbleitervorrich­ tung, bei welcher der Strom zwischen den einander gegenüberliegend auf den Hauptflächen angeordneten Elektroden fließt, eine hohe Durchbruchspannung zu erzielen, ist es erforderlich, den spezifischen Widerstand der Schicht mit hohem Widerstand zwischen den einander gegen­ überliegenden Elektroden zu erhöhen und die Schicht mit hohem Widerstand dicker zu machen.
Fig. 10 zeigt eine perspektivische Querschnittsansicht eines herkömmlichen vertikalen MOSFETs als ein Beispiel eines Leistungsbauelements. Gemäß Fig. 10 enthält der vertikale MOSFET eine n- leitende Driftschicht 2 mit hohem Widerstand, p-leitende Wannenzonen 3 im Oberflächenab­ schnitt der n-leitenden Driftschicht 2, und n+-Source-Zonen 4 in den p-leitenden Wannenzonen 3. Trenches bzw. Gräben 9 sind von den Oberflächen der n+-Source-Zonen 4 bis hinab zur n- leitenden Driftschicht 2 ausgehoben. Eine Gate-Elektrode 6 ist in dem Graben 9 vergraben, wobei dazwischen ein Gate-Isolierfilm 5 angeordnet ist. Eine Source-Elektrode steht in Kontakt mit den p-leitenden Wannenzonen 3 und den n+-Source-Zonen 4. Eine Drain-Elektrode steht in Kontakt mit einer Drain-Schicht 1.
Bei der in Fig. 10 gezeigten vertikalen Halbleitervorrichtung dient die n-leitende Driftschicht 2 mit hohem Widerstand als Zone, die es ermöglicht, daß ein Driftstrom in vertikaler Richtung fließt, wenn der MOSFET sich im EIN-Zustand befindet. Im AUS-Zustand des MOSFETs dehnen sich Verarmungsschichten von den pn-Übergängen zwischen den p-leitenden Wannenzonen 3 und der n-leitenden Driftschicht 2 in die n-leitende Driftschicht 2 aus, was zu einer hohen Durchbruch­ spannung des MOSFETs führt. Das Dünnermachen der n-leitenden Driftschicht 2 mit großem Widerstand (Verkürzung des Stromwegs in der n-leitenden Driftschicht mit hohem Widerstand) bewirkt eine wesentliche Reduzierung des Durchlaßwiderstands (Widerstand zwischen dem Drain und der Source) des MOSFETs, da der Driftwiderstand im EIN-Zustand der Vorrichtung gesenkt wird. Der kurze Stromweg in der n-leitenden Driftschicht 2 verursacht jedoch einen Durchbruch bei einer niedrigen Spannung, und die Durchbruchspannung (die Spannung zwischen der Source und dem Drain) wird gesenkt, da sich die Breiten der Ausdehnung der Verarmungsschichten, die sich von den pn-Übergängen zwischen den p-leitenden Wannenzonen 3 und der n-leitenden Driftschicht 2 aus ausdehnen, verringern und die elektrische Feldstärke in den Verarmungsschich­ ten bald den maximalen (kritischen) Wert für Silicium erreicht. Bei der Halbleitervorrichtung mit einer hohen Durchbruchspannung bewirkt jedoch eine dicke n-leitende Driftschicht 2 unweigerlich einen hohen Durchlaßwiderstand und eine Zunahme des Verlustes. Kurz gesagt besteht ein Kompromißverhältnis zwischen dem Durchlaßwiderstand (Stromtransportvermögen) und der Durchbruchspannung des MOSFETs. Die Durchbruchspannung wird bestimmt durch die Verar­ mungsschichten, die sich von den pn-Übergängen zwischen den p-leitenden Wannenzonen 3 und der n-leitenden Driftschicht 2 aus ausdehnen. Die Durchbruchspannung nimmt mit sinkender Dotierstoffkonzentration in der n-leitenden Driftschicht 2 und mit zunehmender Dicke der n- leitenden Driftschicht 2 zu.
Der Durchlaßwiderstand RONA und die Durchbruchspannung VB des vertikalen MOSFETs sind durch die folgende Beziehung (1) miteinander verknüpft (vgl. Hu. C., Rec. Power Electronics Specialists Conf., San Diego, (1979), Seite 385).
RONA = (27/8) . (VB 2/µεEC 3) (1)
Hier ist µ die Elektronenbeweglichkeit, ε die dielektrische Permeabilität des Halbleiters und EC die maximale elektrische Feldstärke. Der Durchlaßwiderstand RONA ist proportional zum Quadrat der Durchbruchspannung VB und steigt schnell mit zunehmender Durchbruchspannung VB an.
Die Zunahme des Durchlaßwiderstands mit zunehmender Durchbruchspannung stellt nicht nur bei den MOSFETs, sondern auch bei den Leistungsbauelementen, die eine Driftschicht aufweisen und eine hohe Durchbruchspannung besitzen, wie beispielsweise IGBTs, Bipolartransistoren und Dioden, ein ernsthaftes Problem dar.
Es wurde jüngst eine neue Struktur von Übergängen vorgeschlagen, um das oben beschriebene Problem zu vermeiden (vgl. G. Deboy et al., "A new generation of high voltage MOSFETs breaks the limit line of silicon", Technical digest of IEDM '98 (1998), Seiten 683-685, Europäisches Patent 0 053 854, US-Patent 5,216,275, US-Patent 5,438,215 und ungeprüfte japanische Offenlegungsschrift H09(1997)-266311). Die vorgeschlagenen Halbleitervorrichtungen enthalten eine Driftschicht mit alternierender Leitfähigkeit, die aus stark dotierten n-leitenden Zonen und p- leitenden Zonen gebildet ist, welche alternierend aneinandergeschichtet sind. Die Driftschicht mit alternierender Leitfähigkeit schafft einen Stromweg im EIN-Zustand der Vorrichtung und wird verarmt, um der Durchbruchspannung im AUS-Zustand der Vorrichtung standzuhalten.
Solche Halbleitervorrichtungen, die eine Driftschicht mit alternierender Leitfähigkeit aufweisen, werden in diesem Text als "Halbleitervorrichtungen mit einer Super-Junction-Struktur" oder schlicht als "SJ-Halbleitervorrichtungen" bezeichnet.
Fig. 11 ist eine perspektivische Querschnittsansicht eines vertikalen MOSFETs mit einer SJ- Struktur. Der vertikale MOSFET von Fig. 11 unterscheidet sich von dem vertikalen MOSFET von Fig. 10 insofern, als der vertikale MOSFET von Fig. 11 eine Driftschicht 12 enthält, die nicht nur aus einer einzigen Schicht besteht, sondern aus n-leitenden Driftzonen 12a und p-leitenden Trennzonen 12b gebildet ist, die alternierend aneinandergeschichtet sind. In der Figur sind p- leitende Wannenzonen 13, n+-Source-Zonen 14, Gate-Isolierfilme 15 und Gate-Elektroden 16 gezeigt. Eine Source-Elektrode steht in Kontakt mit den p-leitenden Wannenzonen 13 und den n+- Source-Zonen 14. Eine Drain-Elektrode steht in Kontakt mit einer Drain-Schicht 11.
Bei der in Fig. 11 gezeigten Struktur sind der Durchlaßwiderstand RONA und die Durchbruchspan­ nung VB des vertikalen MOSFETs durch die folgende Beziehung (2) miteinander verknüpft (vgl. T. Fujihira "Theory of Semiconductor Superjunction Devices" Jpn. J. Appl. Phys. Band 36 (1997) Seiten 6254-6262).
RONA = 4d . (VB/µεEC 2) (2)
Hier ist d die Breite der n-leitenden Driftzone 12a.
Wie die Beziehung (2) angibt, nimmt der Durchlaßwiderstand RONA der SJ-Halbleitervorrichtung proportional zur Durchbruchspannung VB und langsamer als bei der herkömmlichen Halbleitervor­ richtung zu, deren Durchlaßwiderstand RONA durch die Beziehung (1) mit der Durchbruchspan­ nung VB verknüpft ist.
Fig. 12 ist ein Graph, der sich auf die Durchbruchspannung und den Durchlaßwiderstand für die SJ-Halbleitervorrichtungen bezieht. In der Figur repräsentiert die horizontale Achse die Durch­ bruchspannung VB und die vertikale Achse den Durchlaßwiderstand RONA.
Die ▲-Zeichen repräsentieren die simulierten Werte für die SJ-Halbleitervorrichtung, die n-leitende Driftzonen 12a mit 50 nm Breite aufweisen, die .-Zeichen die simulierten Werte für die SJ- Halbleitervorrichtung, die n-leitende Driftzonen 12a mit 500 nm Breite aufweisen, und die ∎- Zeichen die simulierten Werte für die SJ-Halbleitervorrichtung, die n-leitende Driftzonen 12a mit 5 µm Breite aufweisen. Zum Vergleich ist die Beziehung zwischen der Durchbruchspannung und dem Durchlaßwiderstand der herkömmlichen Halbleitervorrichtung mit nur einer einzigen Driftschicht durch eine schraffierte Linie in Fig. 12 dargestellt.
Beispielsweise ist der Durchlaßwiderstand der SJ-Halbleitervorrichtung, die eine Durchbruchspan­ nung von 1000 V aufweist und n-leitende Driftzonen 12a mit jeweils 5 µm Breite und 60 µm Dicke enthält und deren Dotierstoffkonzentration 5 × 1015 cm-3 beträgt, weniger als ein Zehntel desjenigen der herkömmlichen Halbleitervorrichtung.
Die Driftschicht 12 wird auf folgende Weise gebildet. Zuerst wird eine Schicht mit großem Widerstand epitaktisch auf einer n+-Drain-Schicht 11 aufgewachsen. Die n-leitenden Driftzonen 12a werden durch Ätzen der n-leitenden Schicht mit hohem Widerstand gebildet, um Trenches bzw. Gräben bis hinab zur n+-Drain-Schicht 11 zu bilden. Dann werden p-leitende Trennzonen 12b durch epitaktisches Aufwachsen von p-leitenden Schichten in den Gräben gebildet.
Bei den herkömmlichen Leistungsbauelementen wird gewöhnlich eine Durchbruchfestigkeitsauf­ rechterhaltungsstruktur, um der Durchbruchspannung standzuhalten, wie beispielsweise ein Schutzring und eine Feldplatte, im peripheren Bereich der Halbleitervorrichtung gebildet.
Fig. 13(a) ist eine Querschnittsansicht einer Halbleitervorrichtung mit einem Schutzring. Fig. 13(b) ist eine Querschnittsansicht einer Halbleitervorrichtung mit einer Feldplatte. In diesen Figuren ist der Rand der Verarmungsschicht, die von einer Spannung ausgedehnt wird, die über eine Spannungsquelle auf der linken Seite dieser Figuren angelegt wird, durch eine gestrichelte Linie dargestellt.
Die Durchbruchfestigkeitsaufrechterhaltungsstruktur erleichtert das Ausdehnen der Verarmungs­ schicht und verhindert, daß sich das elektrische Feld an der Oberfläche der Halbleitervorrichtung lokalisiert bzw. konzentriert, und hebt die Durchbruchspannung auf einen idealen Wert an, den die pn-Übergänge aushalten können.
Die vorstehenden Patentbeschreibungen und Aufsätze beschreiben den aktiven Bereich der Driftschicht mit alternierender Leitfähigkeit, durch den der Hauptstrom fließt. Die vorstehenden Patentbeschreibungen und Aufsätze beschreiben jedoch nichts bezüglich der Durchbruchfestig­ keitsaufrechterhaltungsstruktur, die gewöhnlich gebildet wird, um eine hohe Durchbruchspan­ nung zu realisieren.
Die Halbleitervorrichtung, die eine Driftschicht mit alternierender Leitfähigkeit, jedoch keinerlei Durchbruchfestigkeitsaufrechterhaltungsstruktur aufweist, kann keine hohe Durchbruchspannung realisieren. Außerdem ist festzuhalten, daß, da die grundlegende Struktur der Übergänge bei der SJ-Halbleitervorrichtung sich von der herkömmlichen Struktur der Übergänge unterscheidet, die herkömmliche Schutzringstruktur und die herkömmliche Feldplattenstruktur nicht ohne Modifika­ tion auf die SJ-Halbleitervorrichtung anwendbar sind.
Es ist daher eine Aufgabe der Erfindung, eine SJ-Halbleitervorrichtung zu schaffen, die es erleichtert zu verhindern, daß sich das elektrische Feld lokalisiert bzw. konzentriert, und bei der eine hohe Durchbruchspannung realisiert wird.
Diese Aufgabe wird mit einer SJ-Halbleitervorrichtung gemäß Anspruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Da sich Verarmungsschichten von mehreren pn-Übergängen aus in die Driftzonen und die Trennzonen ausdehnen, was nicht nur zur Verarmung des äußeren Bereichs führt, sondern aufgrund der Anordnung der zweiten Schicht mit alternierender Leitfähigkeit um den aktiven Bereich herum auch zu einer Verarmung im Bereich der Seite der zweiten Hauptfläche führt, wird die Durchbruchspannung des peripheren Bereichs der Halbleitervorrichtung verbessert.
Die gekrümmte elektrische Kraftlinie, die sich von dem Seitenabschnitt des aktiven Bereichs über den peripheren Bereich zur Schicht mit geringem elektrischem Widerstand auf der Seite der zweiten Hauptfläche erstreckt, ist länger als die gerade elektrische Kraftlinie, die sich von der Seite der ersten Hauptfläche des aktiven Bereichs über die erste Schicht mit alternierender Leitfähigkeit zur Schicht mit geringem elektrischen Widerstand auf der Seite der zweiten Hauptfläche erstreckt. Da im aktiven Bereich die elektrische Verarmungsfeldstärke in der zweiten Schicht mit alternierender Leitfähigkeit aufgrund der längeren elektrischen Kraftlinie im peripheren Bereich selbst dann niedriger als in der ersten Schicht mit alternierender Leitfähigkeit ist, wenn die Dotierstoffkonzentrationen in den Driftzonen und in den Trennzonen in der zweiten Schicht mit alternierender Leitfähigkeit gleich den jeweiligen Dotierstoffkonzentrationen in den Driftzonen und den Trennzonen in der ersten Schicht mit alternierender Leitfähigkeit ist, ist die Durchbruch­ spannung im peripheren Bereich höher als im aktiven Bereich. Da eine bestimmte hohe Durch­ bruchspannung für den peripheren Bereich der SJ-Halbleitervorrichtung garantiert ist, die eine erste Schicht mit alternierender Leitfähigkeit enthält, welche aus alternierend aneinanderge­ schichteten n-leitenden Driftzonen und p-leitenden Trennzonen gebildet ist, die sich vertikal erstrecken, wird die Struktur der ersten Schicht mit alternierender Leitfähigkeit auf einfache Weise optimiert, die Freiheit für das Design von SJ-Halbleitervorrichtungen wird erhöht, und es werden praktische SJ-Halbleitervorrichtungen entwickelt.
Vorzugsweise sind die Dotierstoffmengen in der zweiten Schicht mit alternierender Leitfähigkeit im peripheren Bereich kleiner als die Dotierstoffmengen in der ersten Schicht mit alternierender Leitfähigkeit im aktiven Bereich. Da die zweite Schicht mit alternierender Leitfähigkeit im peripheren Bereich aufgrund der oben beschriebenen Dotierstoffverteilung leichter verarmt wird als die erste Schicht mit alternierender Leitfähigkeit im aktiven Bereich, ist die Durchbruchspan­ nung im peripheren Bereich sicher höher als im aktiven Bereich.
Die in Anspruch 7 beschriebenen Anordnungen erleichtern die Bildung der ersten Schicht mit alternierender Leitfähigkeit und der zweiten Schicht mit alternierender Leitfähigkeit.
Indem jede der einen oder mehreren Feldplattenelektroden gemäß einem der Ansprüche 10 bis 12 mit einem geeigneten Potential vorgespannt wird, dehnen sich Verarmungsschichten in die Driftzonen unterhalb der Feldplattenelektroden aus, wenn eine Spannung angelegt wird, es wird verhindert, daß sich das elektrische Feld um den Elektrodenrand im aktiven Bereich herum konzentriert, und das elektrische Oberflächenfeld wird abgeschwächt.
Indem zwei Feldplattenelektroden mit einem Widerstandsfilm verbunden werden, werden die Potentiale der Feldplattenelektroden fixiert. Der Widerstandsfilm, der oberhalb der zweiten Schicht mit alternierender Leitfähigkeit gebildet ist, wobei der Isolierfilm zwischen ihnen angeord­ net ist, erleichtert die Bildung einer gleichförmigen Potentialverteilung über die gesamte zweite Schicht mit alternierender Leitfähigkeit.
Wenn die Seitenfläche der Schicht mit alternierender Leitfähigkeit nach dem Schneiden durch Dicing unbehandelt gelassen wird, fließt ein Leckstrom von der so geschnittenen Fläche über die Trennzonen zur Source-Elektrode, was eine Erhöhung des Leckstroms bewirkt. Eine gemäß einem der Ansprüche 16 bis 21 gebildete Kanalstopperzone des ersten Leitfähigkeitstyps verhindert, daß der Leckstrom zunimmt. Die Anordnung mehrerer Kanalstopperzonen trägt dazu bei, daß die Halbleitervorrichtung zuverlässiger mit einer hohen Durchbruchspannung versehen wird.
Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen der Erfindung unter Bezug auf die Zeichnungen. Es zeigen:
Fig. 1 eine Querschnittsansicht des peripheren Teils einer vertikalen SJ-Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung.
Fig. 2 eine Querschnittsansicht des peripheren Teils einer vertikalen SJ-Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung.
Fig. 3 eine Querschnittsansicht zur Darstellung der Potentialverteilung über den SJ-MOSFET von Fig. 2, die durch eine an ihn angelegte Spannung von 400 V erzeugt wird.
Fig. 4 einen Satz von Kurven, welche die Änderungen der auf die FP-Elektroden von Fig. 2 entfallenden Spannungen mit der angelegten Spannung zeigen.
Fig. 5 eine Querschnittsansicht eines vertikalen SJ-MOSFETs gemäß einer dritten Ausfüh­ rungsform der Erfindung.
Fig. 6 eine Querschnittsansicht eines vertikalen SJ-MOSFETs gemäß einer vierten Ausfüh­ rungsform der Erfindung.
Fig. 7 eine Querschnittsansicht eines vertikalen SJ-MOSFETs gemäß einer fünften Ausfüh­ rungsform der Erfindung.
Fig. 8 eine Querschnittsansicht eines vertikalen SJ-MOSFETs gemäß einer sechsten Ausfüh­ rungsform der Erfindung.
Fig. 9 eine Draufsicht des Randteils eines SJ-MOSFETs gemäß einer siebten Ausführungs­ form der Erfindung.
Fig. 10 eine perspektivische Querschnittsansicht eines herkömmlichen vertikalen MOSFETs.
Fig. 11 eine perspektivische Querschnittsansicht eines vertikalen MOSFETs mit einer SJ- Struktur.
Fig. 12 einen Graph, der die Durchbruchspannung und den Durchlaßwiderstand für die SJ- Halbleitervorrichtungen in Beziehung zueinander setzt.
Fig. 13(a) eine Querschnittsansicht einer Halbleitervorrichtung mit einem Schutzring.
Fig. 13(b) eine Querschnittsansicht einer Halbleitervorrichtung mit einer Feldplatte.
Im folgenden ist die n-leitende Schicht oder die n-leitende Zone eine Schicht oder Zone, in der Elektronen die Mehrheitsladungsträger sind. Die p-leitende Schicht oder die p-leitende Zone ist eine Schicht oder Zone, in der Löcher die die Mehrheitsladungsträger sind. Die n+-Zone und die p+-Zone sind relativ stark dotierte Zonen.
Erste Ausführungsform
Fig. 1 ist eine Querschnittsansicht des peripheren Teils einer vertikalen SJ-Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung. In Fig. 1 sind ein aktiver Bereich 10a, durch den ein Hauptstrom fließt, auf der linken Seite der Figur und ein peripherer Bereich 10b, welcher der Durchbruchspannung standhält, auf der rechten Seite der Figur gezeigt. Da die Besonderheit der Erfindung den peripheren Bereich 10b betrifft, welcher der Durchbruchspannung standhalten soll, und unabhängig von den Arten des aktiven Bereichs 10a ist, wird die Erfindung nachstehend in Verbindung mit einem planaren MOSFET beschrieben. Der spezielle Aufbau gemäß der ersten Ausführungsform ist problemlos auch auf den in Fig. 11 gezeigten Graben-MOSFET anwendbar.
In Fig. 1 sind des weiteren eine n+-Drainschicht 11 mit niedrigem Widerstand, eine erste Schicht 12 mit alternierender Leitfähigkeit auf der n+-Drainschicht 11 im aktiven Bereich 10a und eine zweite Schicht mit alternierender Leitfähigkeit auf der n+-Drainschicht 11 im peripheren Bereich 10b gezeigt. Die erste Schicht 12 mit alternierender Leitfähigkeit ist aus n-leitenden Driftzonen 12a und p-leitenden Trennzonen 12b gebildet, die alternierend aneinandergeschichtet sind. Im Oberflächenbereich des aktiven Bereichs 10a befindet sich eine p-leitende Wannenzone 13a in Kontakt mit der p-leitenden Trennzone 12b. In der p-leitenden Wannenzone 13a sind eine n+- Source-Zone 14 und eine stark dotierte p+-Kontaktzone 13b gebildet. Eine Polysilicium-Gate- Elektrode 16 befindet sich oberhalb des verlängerten Abschnitts der p-leitenden Wannenzone 13a und erstreckt sich zwischen der n+-Source-Zone 14 und der n-leitenden Driftzone 12a mit einem dazwischen angeordneten Gate-Isolierfilm 15. Eine Source-Elektrode 17 befindet sich sowohl in Kontakt mit der n+-Source-Zone 14 als auch der p+-Kontaktzone 13b. Eine Drain-Elektrode 18 befindet sich auf der Rückseite der n+-Drain-Schicht 11. Ein Isolierfilm 19 ist für den Oberflä­ chenschutz und für die Isolierung gebildet. Der Isolierfilm 19 ist aus einem thermisch oxidierten Film oder einem Phosphorsilikatglas (PSG) hergestellt. Die Source-Elektrode 17 ist oft, wie in der Figur gezeigt, bis oberhalb der Gate-Elektrode 16 verlängert, wobei der Isolierfilm 19 dazwischen angeordnet ist. Obwohl dies nicht dargestellt ist, ist eine Metallfilm-Gate-Elektrode an die Gate- Elektrode 16 angeschlossen. Obwohl ein Driftstrom nur oder überwiegend durch die n-leitenden Driftzonen 12a fließt, wird die aus den n-leitenden Driftzonen 12a und den p-leitenden Trennzo­ nen 12b gebildet ist, welche alternierend aneinandergeschichtet sind, manchmal als die "Drift­ schicht 12" bezeichnet.
Bei einer planaren Anordnung sind die n-leitenden Driftzonen und die p-leitenden Trennzonen als jeweilige Streifen ausgeformt, die sich parallel zueinander und senkrecht zur Papierebene erstrecken. Bei dieser Ausführungsform ist die p-leitende Wannenzone 13a als Streifen ausge­ formt, die sich auf der p-leitenden Trennzone erstreckt. Alternativ kann die p-leitende Wannen­ zone 13a als Streifen geformt sein, der sich senkrecht zu den n-leitenden Driftzonen und den p- leitenden Trennzonen erstreckt, wie in Fig. 11 gezeigt. In einem planaren Querschnitt befinden sich die n-leitenden Driftzonen oder die p-leitenden Trennzonen an den Knoten eines Netzes oder an den Gitterpunkten eines polygonalen Gitters bzw. Gitters mit polygonaler Maschenform, wie beispielsweise dreieckig, rechteckig und hexagonal, und die p-leitenden Trennzonen oder die n- leitenden Driftzonen befinden sich in den Maschen des Netzes oder zwischen den Gitterpunkten des polygonalen Gitters. Verschiedene Anordnungen sind für die Anordnung der n-leitenden Driftzonen und der p-leitenden Trennzonen relativ zueinander einsetzbar.
Die zweite Schicht mit alternierender Leitfähigkeit im peripheren Bereich 10b ist aus n-leitenden Driftzonen 12d, 12f, 12h, 12j und 121 sowie p-leitenden Trennzonen 12c, 12e, 12g, 12i, 12k und 12m gebildet.
Im peripheren Bereich 10b außerhalb des aktiven Bereichs 10a ist die Source-Elektrode 17 unter Zwischenlage des Isolierfilms 19 bis zur n-leitenden Driftzone 12d oberhalb von dieser verlängert, die in Kontakt mit der innersten p-leitenden Trennzone 12c der zweiten Schicht mit alternierender Leitfähigkeit ist, mit der die Source-Elektrode 17 in Kontakt steht. Aufgrund dieser Verlängerung der Source-Elektrode 17 wird der Oberflächenabschnitt der n-leitenden Driftzone 12d vom Potential der p-leitenden Trennzone 12c beeinflußt, und das elektrische Oberflächenfeld wird abgeschwächt.
Die p-leitende Trennzone 12e ist der n-leitenden Driftzone 12d benachbart. Jenseits der p- leitenden Trennzone 12e sind n-leitende Driftzonen 12f, 12h und 12j sowie p-leitende Trennzo­ nen 12g, 12e und 12k alternierend aneinandergeschichtet. Es sind so viele Paare aus n-leitender Driftzone und p-leitender Trennzone angeordnet, wie erforderlich sind, um eine gewünschte Durchbruchspannung zu erzielen.
Die Abmessungen und die Dotierstoffkonzentrationen des MOSFETs, der beispielsweise eine Durchbruchspannung der 400-V-Klasse aufweist, sind wie folgt. Der spezifische Widerstand der n+-Drain-Schicht 11 beträgt 0,01 Ω cm. Die Dicke der n+-Drain-Schicht 11 beträgt 350 µm. Die Dicke der Driftschicht 12 beträgt 30 µm. Die Breite der n-leitenden Driftzone und der p-leitenden Trennzone ist 10 µm (d. h., der Abstand zwischen den Mitten der Zonen mit gleicher Leitfähigkeit beträgt 20 µm). Die mittlere Dotierstoffkonzentration in der n-leitenden Driftzone und der p- leitenden Trennzone beträgt 2,5 × 1015 cm-3. Die Diffusionstiefe der p-leitenden Wannenzone 13a beträgt 1 µm. Die Oberflächendotierstoffkonzentration der p-leitenden Wannenzone 13a beträgt 1 × 1017 cm-3. Die Diffusionstiefe der n+-Wannenzone 14 beträgt 0,3 µm. Die Oberflächendotier­ stoffkonzentration der n+-Wannenzone 14 beträgt 1 × 1020 cm-3. Der Isolierfilm 19 weist eine Dicke von 1 µm auf, wenn der Isolierfilm 19 aus einem Oxidfilm hergestellt wird. Die Dicke des Isolierfilms 19 liegt abhängig vom Einstellwert der an die benachbarte Schicht mit anderer Leitfähigkeit angelegten Spannung zwischen 0,1 und 1 µm. Wenn die oben beschriebenen Parameter verwendet werden, realisiert der in Fig. 1 gezeigte SJ-MOSFET eine Durchbruchspan­ nung von 400 V. Um dies in anderen Worten zu beschreiben, die elektrisch an die p-leitende Trennzone 12b nicht angeschlossenen p-leitenden Trennzonen 12e, 12g, 12i, 12k und 12m schwimmen und dienen als Schutzringe. Da die n-leitenden Driftzonen 12d, 12f, 12h, 12j und 12l über die n+-Drain-Schicht 11 elektrisch an die Drain-Elektrode angeschlossen sind, werden die n- leitenden Driftzonen 12d, 12f, 12h, 12j und 12l nahezu über ihre gesamte Dicke durch die Verarmungsschichten verarmt, die sich von den pn-Übergängen in der zweiten Schicht mit alternierender Leitfähigkeit im peripheren Bereich der Vorrichtung aus erstrecken. Die Schutz­ ringstruktur und die Feldplattenstruktur verarmen nur die Oberflächenseite des peripheren Bereichs der Vorrichtung. Im Gegensatz dazu erleichtert die Struktur des peripheren Bereichs der Erfindung gemäß der ersten Ausführungsform eine Verarmung nicht nur der Oberflächenseite des peripheren Bereichs der Vorrichtung, sondern auch der Außenseite der Vorrichtung und des tiefen Teils der Vorrichtung, was die elektrische Feldstärke im peripheren Bereich der Vorrichtung abschwächt und eine bestimmte Durchbruchspannung sicherstellt. Somit wird eine SJ-Halbleiter­ vorrichtung mit einer hohen Durchbruchspannung realisiert.
Zweite Ausführungsform
Fig. 2 ist eine Querschnittsansicht des peripheren Teils einer vertikalen SJ-Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung. In Fig. 2 sind ein aktiver Bereich 10a, durch den ein Hauptstrom fließt, auf der linken Seite der Figur und ein peripherer Bereich 10b, welcher der Durchbruchspannung standhält, auf der rechten Seite der Figur gezeigt. Da die Besonderheit der Erfindung den peripheren Bereich 10b betrifft, welcher der Durchbruchspannung standhalten soll, und unabhängig von den Arten des aktiven Bereichs 10a ist, wird die Erfindung nachstehend in Verbindung mit einem planaren MOSFET beschrieben. Der spezielle Aufbau gemäß der zweiten Ausführungsform ist problemlos auch auf den in Fig. 11 gezeigten Graben- MOSFET anwendbar.
In Fig. 2 sind des weiteren eine n+-Drainschicht 11 mit niedrigem Widerstand, eine erste Schicht 12 mit alternierender Leitfähigkeit auf der n+-Drainschicht 11 im aktiven Bereich 10a und eine zweite Schicht mit alternierender Leitfähigkeit auf der n+-Drainschicht 11 im peripheren Bereich 10b gezeigt. Die erste Schicht 12 mit alternierender Leitfähigkeit ist aus n-leitenden Driftzonen 12a und p-leitenden Trennzonen 12b gebildet, die alternierend aneinandergeschichtet sind. Im Oberflächenbereich des aktiven Bereichs 10a befindet sich eine p-leitende Wannenzone 13a in Kontakt mit der p-leitenden Trennzone 12b. In der p-leitenden Wannenzone 13a sind eine n+- Source-Zone 14 und eine stark dotierte p+-Kontaktzone 13b gebildet. Eine Polysilicium-Gate- Elektrode 16 befindet sich oberhalb des verlängerten Abschnitts der p-leitenden Wannenzone 13a und erstreckt sich zwischen der n+-Source-Zone 14 und der n-leitenden Driftzone 12a mit einem dazwischen angeordneten Gate-Isolierfilm 15. Eine Source-Elektrode 17 befindet sich sowohl in Kontakt mit der n+-Source-Zone 14 als auch der p+-Kontaktzone 13b. Eine Drain-Elektrode 18 befindet sich auf der Rückseite der n+-Drain-Schicht 11. Ein Isolierfilm 19 ist für den Oberflä­ chenschutz und für die Isolierung gebildet. Der Isolierfilm 19 ist aus einem thermisch oxidierten Film oder einem Phosphorsilikatglas (PSG) hergestellt. Die Source-Elektrode 17 ist oft, wie in der Figur gezeigt, bis oberhalb der Gate-Elektrode 16 verlängert, wobei der Isolierfilm 19 dazwischen angeordnet ist. Obwohl dies nicht dargestellt ist, ist eine Metallfilm-Gate-Elektrode an die Gate- Elektrode 16 angeschlossen. Obwohl ein Driftstrom nur oder überwiegend durch die n-leitenden Driftzonen 12a fließt, wird die aus den n-leitenden Driftzonen 12a und den p-leitenden Trennzo­ nen 12b gebildet ist, welche alternierend aneinandergeschichtet sind, manchmal als die "Drift­ schicht 12" bezeichnet.
Bei einer planaren Anordnung sind die n-leitenden Driftzonen und die p-leitenden Trennzonen als jeweilige Streifen ausgeformt, die sich parallel zueinander und senkrecht zur Papierebene erstrecken. Bei dieser Ausführungsform ist die p-leitende Wannenzone 13a als Streifen ausge­ formt, die sich auf der p-leitenden Trennzone erstreckt. Alternativ kann die p-leitende Wannen­ zone 13a als Streifen geformt sein, der sich senkrecht zu den n-leitenden Driftzonen und den p- leitenden Trennzonen erstreckt, wie in Fig. 11 gezeigt. In einem planaren Querschnitt befinden sich die n-leitenden Driftzonen oder die p-leitenden Trennzonen an den Knoten eines Netzes oder an den Gitterpunkten eines polygonalen Gitters bzw. Gitters mit polygonaler Maschenform, und die p-leitenden Trennzonen oder die n-leitenden Driftzonen befinden sich in den Maschen des Netzes oder zwischen den Gitterpunkten des polygonalen Gitters. Verschiedene Anordnungen sind für die Anordnung der n-leitenden Driftzonen und der p-leitenden Trennzonen relativ zueinander einsetzbar.
Die zweite Schicht mit alternierender Leitfähigkeit im peripheren Bereich 10b ist aus n-leitenden Driftzonen 12d, 12f, 12h, 12j und 12l sowie p-leitenden Trennzonen 12c, 12e, 12g, 12i, 12k und 12m gebildet.
Im peripheren Bereich 10b außerhalb des aktiven Bereichs 10a ist die Source-Elektrode 17 unter Zwischenlage des Isolierfilms 19 bis zur n-leitenden Driftzone 12d oberhalb von dieser verlängert, die in Kontakt mit der innersten p-leitenden Trennzone 12c der zweiten Schicht mit alternierender Leitfähigkeit ist, mit der die Source-Elektrode 17 in Kontakt steht. Aufgrund dieser Verlängerung der Source-Elektrode 17 wird der Oberflächenabschnitt der n-leitenden Driftzone 12d vom Potential der p-leitenden Trennzone 12c beeinflußt, und das elektrische Oberflächenfeld wird abgeschwächt.
Die p-leitende Trennzone 12e ist der n-leitenden Driftzone 12d benachbart. Des weiteren befindet sich eine erste Feldplatten (FP)-Elektrode 20a in Kontakt mit der p-leitenden Trennzone 12e. Die erste FP-Elektrode 20a ist bis oberhalb einer benachbarten n-leitenden Driftzone 12f unter Zwischenlage eines Isolierfilms 19 verlängert. Aufgrund dieser speziellen Anordnung wird der Oberflächenabschnitt der n-leitenden Driftzone 12f von dem Potential der p-leitenden Trennzone 12e beeinflußt, und das elektrische Oberflächenfeld der n-leitenden Driftzone 12f wird abge­ schwächt. Außerhalb der n-leitenden Driftzone 12f sind alternierend p-leitende Trennzonen 12g, 12i und 12k sowie n-leitende Driftzonen 12h, 12j und 12l aneinandergeschichtet. Eine zweite FP- Elektrode 20b, eine dritte FP-Elektrode 20c und eine vierte FP-Elektrode 20d befinden sich in Kontakt mit den jeweiligen der p-leitenden Trennzonen 12g, 12i und 12k. Die zweite bis vierte FP-Elektrode 20b, 20c und 20d ist oberhalb einer jeweiligen der n-leitenden Driftzonen 12h, 12j und 12l jeweils unter Zwischenlage eines Isolierfilm 19 verlängert. Es sind so viele Gruppen aus je einer n-leitenden Driftzone, einer p-leitenden Trennzone und einer FP-Elektrode angeordnet, wie erforderlich sind, um eine gewünschte Durchbruchspannung zu erzielen. Der in Fig. 2 gezeigte SJ-MOSFET ist mit der ersten bis vierten FP-Elektrode versehen. Die FP-Elektrode ist aus einem Aluminiumlegierungsfilm auf gleiche Weise wie die Source-Elektrode 17 hergestellt.
Die Abmessungen und die Dotierstoffkonzentrationen des MOSFETs, der in Fig. 2 gezeigt ist und beispielsweise eine Durchbruchspannung der 400-V-Klasse aufweist, sind wie folgt. Der spezifische Widerstand der n+-Drain-Schicht 11 beträgt 0,01 Ω cm. Die Dicke der n+-Drain- Schicht 11 beträgt 350 µm. Die Dicke der Driftschicht 12 beträgt 30 µm. Die Breite der n- leitenden Driftzone und der p-leitenden Trennzone ist 10 µm (d. h., der Abstand zwischen den Mitten der Zonen mit gleicher Leitfähigkeit beträgt 20 µm). Die mittlere Dotierstoffkonzentration in der n-leitenden Driftzone und der p-leitenden Trennzone beträgt 2,5 × 1015 cm-3. Die Diffu­ sionstiefe der p-leitenden Wannenzone 13a beträgt 1 µm. Die Oberflächendotierstoffkonzentra­ tion der p-leitenden Wannenzone 13a beträgt 1 × 1017 cm-3. Die Diffusionstiefe der n+-Wannen­ zone 14 beträgt 0,3 µm. Die Oberflächendotierstoffkonzentration der n+-Wannenzone 14 beträgt 1 × 1020 cm-3. Der Isolierfilm 19 weist eine Dicke von 1 µm auf, wenn der Isolierfilm 19 aus einem Oxidfilm hergestellt wird. Die Dicke des Isolierfilms 19 liegt abhängig vom Einstellwert der an die benachbarte Schicht mit anderer Leitfähigkeit angelegten Spannung zwischen 0,1 und 1 µm. Wenn die oben beschriebenen Parameter verwendet werden, realisiert der in Fig. 2 gezeigte SJ-MOSFET eine Durchbruchspannung von 400 V.
Fig. 3 ist eine Querschnittsansicht zur Darstellung der simulierten Potentialverteilung über den SJ- MOSFET von Fig. 2, die durch Anlegen einer Spannung von 400 V an ihn hervorgerufen wird. In der Figur sind alle 100 V Äquipotentialkurven eingezeichnet.
Wie Fig. 3 angibt, sind die Äquipotentialkurven in den peripheren Bereich 10b hinein verlängert, und in der Nähe der Source-Elektrode 17 wird keinerlei Lokalisierung des elektrischen Felds bewirkt. Dies heißt in anderen Worten, daß das elektrische Feld im Oberflächenbereich der Vorrichtung abgeschwächt wird. Wie in Fig. 3 gezeigt, wird die maximale Feldstärke nicht im peripheren Bereich 10b erzeugt, sondern in der ersten Schicht mit alternierender Leitfähigkeit im aktiven Bereich 10a.
Dies ist sehr wichtig, um die Durchbruchspannung der Vorrichtung zu verbessern. Wenn die maximale Feldstärke im peripheren Bereich 10b erzeugt wird, lokalisiert sich der Strom in einem schmalen Bereich, was leicht zu einem Durchbruch der Vorrichtung führt. Wenn die maximale Feldstärke im aktiven Bereich 10a erzeugt wird, wie in Fig. 3 gezeigt, hält ein großer Bereich der maximalen Feldstärke stand. Selbst wenn eine Lawine erzeugt wird und ein Strom zu fließen beginnt, wird der Strom von dem großen Bereich getragen, und die Vorrichtung erleidet keinen Durchbruch.
Fig. 4 ist ein Satz von Kurven, welche die Änderungen der auf die erste bis vierte FP-Elektrode von Fig. 2 entfallenden Spannungen mit der angelegten Spannung zeigen. Wie Fig. 4 angibt, ist die Spannungsdifferenz zwischen den benachbarten äußeren FP-Elektroden kleiner als die Spannungsdifferenz zwischen den benachbarten inneren FP-Elektroden.
Der SJ-MOSFET von Fig. 2 arbeitet in folgender Weise. Wenn eine vorbestimmte positive Spannung an die Gate-Elektrode 16 angelegt wird, wird eine Inversionsschicht im Oberflächenab­ schnitt der p-leitenden Wannenzone 13a unterhalb der Gate-Elektrode 16 induziert, und es werden Elektronen von der n+-Source-Zone 14 über die Inversionsschicht in die n-leitende Driftzone 12a injiziert. Die injizierten Elektronen erreichen die n+-Drain-Schicht 11, wodurch die Drain-Elektrode 18 und die Source-Elektrode 17 elektrisch verbunden werden.
Wenn die an die Gate-Elektrode 16 angelegte positive Spannung abgeschaltet wird, verschwindet die im Oberflächenabschnitt der p-leitenden Wannenzone 13a induzierte Inversionsschicht, und die Drain-Elektrode 18 und die Source-Elektrode 17 werden elektrisch voneinander getrennt. Wenn die Sperr-Vorspannung weiter erhöht wird, dehnen sich Verarmungsschichten von den pn- Übergängen zwischen p-leitenden Wannenzonen 13a und n-leitenden Driftzonen 12a aus und von den pn-Übergängen zwischen p-leitenden Trennzonen 12b und n-leitenden Driftzonen 12a aus in die n-leitenden Driftzonen 12a und p-leitenden Trennzonen 12b hinein aus, da die p-leitenden Trennzonen 12b über die p-leitenden Wannenzonen 13a und die Source-Elektrode 17 miteinander verbunden sind. Als Folge werden die n-leitenden Driftzonen 12a und die p-leitenden Trennzonen 12b verarmt.
Da sich die Verarmungsschichten von den letztgenannten pn-Übergängen in der Breitenrichtung der n-leitenden Driftzonen 12a aus ausdehnen und da sich die Verarmungsschichten auch von den benachbarten p-leitenden Trennzonen 12b aus ausdehnen, werden die n-leitenden Driftzonen 12a sehr schnell verarmt. Daher kann die Dotierstoffkonzentration in den n-leitenden Driftzonen 12a erhöht werden.
Dabei werden auch die p-leitenden Trennzonen 12b verarmt. Auch die p-leitenden Trennzonen 12b werden sehr schnell verarmt, da sich die Verarmungsschichten von den pn-Übergängen aus in beide Richtungen ausdehnen.
Um den herkömmlichen vertikalen MOSFET mit einer einzigen Driftschicht hohen Widerstands mit einer Durchbruchspannung der 400-V-Klasse zu versehen, sollte die Dotierstoffkonzentration in der Dotierschicht 12 etwa 5 × 1014 cm-3 betragen und die Dicke der Driftschicht 12 etwa 30 µm betragen. Der Durchlaßwiderstand des SJ-MOSFETs gemäß der zweiten Ausführungsform der Erfindung wird auf etwa ein Fünftel desjenigen des herkömmlichen vertikalen MOSFETs reduziert, indem die Dotierstoffkonzentration in den n-leitenden Driftzonen 12a erhöht wird, wobei trotzdem eine ausreichend hohe Durchbruchspannung erzielt wird.
Durch eine Verschmälerung der n-leitenden Driftzonen 12a und durch weitere Erhöhung der Dotierstoffkonzentration in den n-leitenden Driftzonen 12a werden der Durchlaßwiderstand und damit das Kompromißverhältnis zwischen dem Durchlaßwiderstand und der Durchbruchspannung weiter reduziert.
Dritte Ausführungsform
Fig. 5 ist eine Querschnittsansicht eines vertikalen SJ-MOSFETs gemäß einer dritten Ausfüh­ rungsform der Erfindung. Der genaue Aufbau des aktiven Bereichs des MOSFETs ist in der Figur nicht gezeigt.
Gemäß Fig. 5 ist die Source-Elektrode 17 bis oberhalb der n-leitenden Driftzone 12d verlängert, die der innersten p-leitenden Trennzone 12c der zweiten Schicht mit alternierender Leitfähigkeit benachbart ist und mit dem die Source-Elektrode 17 in Kontakt steht, wobei der Isolierfilm 19 auf gleiche Weise wie bei der zweiten Ausführungsform dazwischen angeordnet ist. Der SJ-MOSFET gemäß der dritten Ausführungsform unterscheidet sich von dem SJ-MOSFET gemäß der zweiten Ausführungsform insofern, als die erste FP-Elektrode 20a, die in Kontakt mit der Oberfläche der p-leitenden Trennzone 12e steht, bei dem MOSFET gemäß der dritten Ausführungsform über die nächste n-leitende Driftzone 12f hinaus bis oberhalb der übernächsten n-leitenden Driftzone 12h verlängert ist, wobei ein Isolierfilm 19 dazwischen angeordnet ist. Bei dem MOSFET gemäß der zweiten Ausführungsform ist ein Paar aus einer p-leitenden Trennzone und einer n-leitenden Driftzone mit einer FP-Elektrode versehen. Bei dem MOSFET gemäß der dritten Ausführungsform sind zwei Paare aus je einer p-leitenden Trennzone und einer n-leitenden Driftzone mit einer FP- Elektrode versehen. Bei dem MOSFET gemäß der dritten Ausführungsform ist in anderen Worten die zweite FP-Elektrode 20b auf zwei Paaren aus je einer p-leitenden Trennzone und einer n- leitenden Driftzone angeordnet.
Wie durch die vorstehende Beziehung (2) beschrieben, ist der Durchlaßwiderstand des SJ- MOSFETs proportional zur Breite d der n-leitenden Driftzone. In anderen Worten werden die Charakteristika des SJ-MOSFETs durch Reduzieren der Breite d der n-leitenden Driftzone verbessert. Wenn jedoch die Breite d der einzelnen n-leitenden Driftzonen schmäler wird, müssen feinere und präzisere Bearbeitungstechniken eingesetzt werden. Bei der dritten Ausführungsform ist es nicht immer erforderlich, die FP-Elektroden so fein zu mustern, selbst wenn die Breite d der n-leitenden Driftzonen reduziert wird.
Die Anzahl an Paaren aus der p-leitenden Trennzone und der n-leitenden Driftzone, auf denen eine FP-Elektrode vorgesehen wird, ist ein Design-Parameter, der unter Berücksichtigung der Einstell­ werte der Durchbruchspannung und der Breite d festzulegen ist. Da die innere FP-Elektrode einer größeren Spannung ausgesetzt ist, wie anhand von Fig. 4 beschrieben, kann eine Modifizierung, bei der eine FP-Elektrode zwei oder drei inneren Paaren aus je einer p-leitenden Trennzone und einer n-leitenden Driftzone zugeordnet ist und die Anzahl an äußeren Paaren aus je einer p- leitenden Trennzone und einer n-leitenden Driftzone für eine FP-Elektrode vermindert wird, effektiv sein.
Vierte Ausführungsform
Fig. 6 ist eine Querschnittsansicht eines vertikalen SJ-MOSFETs gemäß einer vierten Ausfüh­ rungsform der Erfindung. Der vertikale SJ-MOSFET gemäß der vierten Ausführungsform ist eine Modifizierung des n-Kanal-MOSFETs gemäß der in Fig. 2 gezeigten zweiten Ausführungsform.
In Fig. 6 befinden sich die FP-Elektroden 20a und 20b nicht in Kontakt mit jeweiligen Trennzonen 12e und 12g und sind auf einem Isolierfilm 19 auf n-leitenden Driftzonen 12f und 12h angeord­ net.
Da die FP-Elektroden 20a und 20b über die Kapazität des Isolierfilms 19 elektrisch miteinander gekoppelt sind, wird die zweite Schicht mit alternierender Leitfähigkeit vom Potential der FP- Elektroden 20a und 20b beeinflußt, und das elektrische Feld wird in gleicher Weise wie bei der zweiten Ausführungsform abgeschwächt.
Da es nicht erforderlich ist, Kontaktlöcher zu bohren, um die FP-Elektroden in Kontakt mit den Oberflächen der Trennzonen zu bringen, ist der Aufbau gemäß der vierten Ausführungsform besonders effektiv für die Feinmusterung. Alternativ kann eine FP-Elektrode über mehreren Paaren aus jeweils einer p-leitenden Trennzone und einer n-leitenden Driftzone auf gleicher Weise wie bei der dritten Ausführungsform angeordnet sein.
Fünfte Ausführungsform
Fig. 7 ist eine Querschnittsansicht eines vertikalen SJ-MOSFETs gemäß einer fünften Ausfüh­ rungsform der Erfindung. Der vertikale SJ-MOSFET gemäß der fünften Ausführungsform ist ein n- Kanal-MOSFET.
Bei dem MOSFET gemäß der vierten Ausführungsform sind die benachbarten Metallfilm-FP- Elektroden über die Kapazität des Isolierfilms miteinander verbunden. Bei dem MOSFET gemäß der fünften Ausführungsform sind die FP-Elektroden 20a und 20b über einen Widerstandsfilm 21 miteinander verbunden.
Die Verbindung über den Widerstandsfilm 21 erleichtert die strikte Fixierung des Potentials der FP-Elektroden. Der Widerstandsfilm 21 ist aus amorphem Silicium, siliciumreichem Siliciumoxid oder Siliciumnitrid hergestellt.
Sechste Ausführungsform
Fig. 8 ist eine Querschnittsansicht eines vertikalen SJ-MOSFETs gemäß einer sechsten Ausfüh­ rungsform der Erfindung. Der vertikale SJ-MOSFET gemäß der sechsten Ausführungsform ist ein n-Kanal-MOSFET.
Der MOSFET gemäß der sechsten Ausführungsform weist einen Widerstandsfilm auf. Dieser MOSFET weist keine FP-Elektrode auf. Genauer gesagt ist ein Widerstandsfilm 21 zwischen der Source-Elektrode 17 und einer Peripherieelektrode 22 auf dem Peripherieabschnitt des Chips gebildet. Der Widerstandsfilm 21 dient dazu, die zweite Schicht mit alternierender Leitfähigkeit unterhalb des Widerstandsfilms 21 mittels des Isolierfilms 19 mit einem kontinuierlichen Potential zu versehen. Zur Vermeidung von Schwankungen des Widerstandswerts ist es jedoch erforder­ lich, den Herstellungsprozeß mit großer Genauigkeit auszuführen.
Siebte Ausführungsform
Die Erfindung wurde bisher in Verbindung mit den peripheren Strukturen parallel zur zweiten Schicht mit alternierender Leitfähigkeit erläutert. Bei den SJ-MOSFETs gemäß den vorstehenden Ausführungsformen wird eine Stabilisierungsbehandlung an der Seitenfläche der zweiten Schicht mit alternierender Leitfähigkeit ausgeführt.
Wenn die Seitenfläche der zweiten Schicht mit alternierender Leitfähigkeit nach dem Schneiden durch Dicing unbehandelt gelassen wird, fließt ein Leckstrom von der so geschnittenen Fläche über die p-leitenden Trennzonen zur Source-Elektrode 17, was eine Erhöhung des Leckstroms bewirkt.
Der SJ-MOSFET gemäß der siebten Ausführungsform der Erfindung weist an seiner Peripherie einen vertikalen Aufbau auf, der eine hohe Durchbruchspannung bei dem MOSFET sicherstellt.
Fig. 9 ist eine Draufsicht des Randabschnitts des SJ-MOSFETs gemäß der siebten Ausführungs­ form der Erfindung. Dieser MOSFET weist den gleichen Aufbau in der Peripherie parallel zur zweiten Schicht mit alternierender Leitfähigkeit wie der MOSFET gemäß der zweiten Ausfüh­ rungsform auf. Genauer gesagt enthält der MOSFET gemäß der siebten Ausführungsform erste bis vierte FP-Elektroden 20a bis 20d. In Fig. 9 stellen die Zickzackränder die Oberflächen dar, die viele durch das Dicing verursachte Defekte aufweisen.
Eine n-leitende Zone (nachstehend als "Stopperzone" bezeichnet) 23 ist im peripheren Bereich senkrecht zu den Zonen alternierender Leitfähigkeit gebildet. Die n-leitende Stopperzone 23 ist tief genug, um die n+-Drain-Zone 11 zu erreichen. Die n-leitende Stopperzone 23 weist eine Breite von 5 µm auf. Die Dotierstoffkonzentration in der n-leitenden Stopperzone 23 ist niedriger oder gleich derjenigen in der n-leitenden Driftzone 12a.
Die n-leitende Stopperzone 23 erleichtert es zu verhindern, daß ein Leckstrom in die Source- Elektrode 17 fließt.
Alternativ wird eine Mehrzahl von n-leitenden Stopperzonen 23 in geeigneten Abständen von 100 bis 500 µm gebildet.
Die n-leitende Stopperzone 23 ist nicht nur bei dem MOSFET gemäß der zweiten Ausführungs­ form, sondern auch bei den MOSFETs gemäß der dritten bis sechsten Ausführungsform einsetz­ bar. Wenn die n-leitende Stopperzone 23 bei den SJ-MOSFETs gemäß der fünften und der sechsten Ausführungsform eingesetzt wird, ist es nicht erforderlich, einen zusätzlichen vertikalen Widerstandsfilm zu bilden.
Obwohl die Erfindung in Verbindung mit dem n-Kanal-MOSFET beschrieben wurde, ist die Erfindung auch auf IGBTs, pn-Dioden, Schottky-Dioden und Bipolartransistoren anwendbar, ohne ihre hervorragenden Wirkungen zu beeinträchtigen.
Bei der SJ-Halbleitervorrichtung gemäß der Erfindung, die eine erste Schicht mit alternierender Leitfähigkeit aufweist, die einen Stromweg bildet, wenn die Vorrichtung eingeschaltet ist, und verarmt ist, wenn die Vorrichtung ausgeschaltet ist, und aus Driftzonen eines ersten Leitfähig­ keitstyps und Trennzonen eines zweiten Leitfähigkeitstyps gebildet ist, die alternierend aneinan­ dergeschichtet sind, ist des weiteren in der Peripherie eine Struktur um den aktiven Bereich herum vorgesehen, die eine zweite Schicht mit alternierender Leitfähigkeit enthält. Aufgrund der erfindungsgemäßen Struktur in der Peripherie dehnen sich Verarmungsschichten ausgehend von mehreren pn-Übergangsebenen im AUS-Zustand der Vorrichtung aus und verarmen nicht nur die nähere Umgebung des aktiven Bereichs, sondern auch den äußeren Bereich und den Bereich auf der Seite der zweiten Hauptelektrode. Daher wird die Durchbruchspannung im peripheren Bereich der Vorrichtung erhöht und ist höher als diejenige im aktiven Bereich der Vorrichtung. Da die Durchbruchspannung im peripheren Bereich der Vorrichtung für die SJ-Halbleitervorrichtung, die eine erste Schicht mit alternierender Leitfähigkeit aufweist, die aus vertikalen Driftzonen und vertikalen Trennzonen gebildet ist, die alternierend aneinandergeschichtet sind, gut gesichert ist, wird die Struktur der ersten Schicht mit alternierender Leitfähigkeit auf einfache Weise optimiert, die Freiheit für das Design von SJ-Halbleitervorrichtungen wird erhöht, und praktische SJ- Halbleitervorrichtungen werden entwickelt.
Die Anordnung einer oder mehrerer FP-Elektroden auf der zweiten Schicht mit alternierender Leitfähigkeit außerhalb des aktiven Bereichs der Vorrichtung erleichtert die Abschwächung des elektrischen Oberflächenfelds und die Realisierung einer hohen Durchbruchspannung.
Die FP-Elektroden stehen in Kontakt mit den jeweiligen Trennzonen des zweiten Leitfähigkeits­ typs oder schwimmen bezüglich der jeweiligen Trennzonen des zweiten Leitfähigkeitstyps. Eine FP-Elektrode kann über mehreren Driftzonen des ersten Leitfähigkeitstyps angeordnet werden. Der zwischen den benachbarten FP-Elektroden gebildete Widerstandsfilm dient dem Fixieren der Potentiale der FP-Elektroden. Die Stopperzone des ersten Leitfähigkeitstyps, die vertikal und tief genug gebildet ist, um die Schicht mit niedrigem elektrischen Widerstand zu erreichen, erleichtert eine sichere Realisierung einer hohen Durchbruchspannung. Die Stopperzone des ersten Leitfä­ higkeitstyps dient als Kanalstopper, damit verhindert wird, daß eine Oberflächeninversion stattfindet. Da die Stopperzone die Seitenfläche der zweiten Schicht mit alternierender Leitfähig­ keit im peripheren Bereich der Vorrichtung bedeckt, liegt die Seitenfläche der zweiten Schicht mit alternierender Leitfähigkeit nicht als Dicing-Fläche des Chips frei, der Leckstrom wird unterdrückt, das Potential um die zweite Schicht mit alternierender Leitfähigkeit im peripheren Bereich der Vorrichtung wird beim Drain-Potential gehalten, die dielektrische Durchbruchspannung der Vorrichtung wird stabilisiert, und die Qualität der Vorrichtung wird verbessert.
Die vorliegende Erfindung ist sehr effektiv, eine SJ-Halbleitervorrichtung mit hoher Durchbruch­ spannung zu realisieren.

Claims (21)

1. SJ-Halbleitervorrichtung, umfassend:
einen Halbleiterchip mit einer ersten Hauptfläche und einer zweiten Hauptfläche, die der ersten Hauptfläche gegenüber angeordnet ist, wobei der Halbleiterchip einen aktiven Bereich (10a) und einen peripheren Bereich (10b) umfaßt, der den aktiven Bereich (10a) umgibt;
eine erste Hauptelektrode (16) und eine zweite Hauptelektrode (17) auf der ersten Hauptfläche in dem aktiven Bereich (10a);
eine dritte Hauptelektrode (18) auf der zweiten Hauptfläche;
eine Schicht (11) mit niedrigem elektrischem Widerstand, die sich auf der Seite der zweiten Hauptfläche vom aktiven Bereich (10a) bis zum peripheren Bereich (10b) erstreckt;
eine erste Schicht (12) mit alternierender Leitfähigkeit auf der Schicht (11) mit niedri­ gem elektrischen Widerstand im aktiven Bereich (10a), wobei die erste Schicht (12) mit alternie­ render Leitfähigkeit im EIN-Zustand der Halbleitervorrichtung einen Stromweg schafft und im AUS-Zustand der Halbleitervorrichtung verarmt ist, wobei die erste Schicht (12) mit alternieren­ der Leitfähigkeit Driftzonen (12a) eines ersten Leitfähigkeitstyps und Trennzonen (12b) eines zweiten Leitfähigkeitstyps aufweist, die alternierend aneinandergeschichtet sind; und
eine zweite Schicht mit alternierender Leitfähigkeit auf der Schicht (11) mit niedrigem elektrischen Widerstand im peripheren Bereich (10b), wobei die zweite Schicht mit alternierender Leitfähigkeit Driftzonen (12d, 12f, 12h, 12j, 12l) des ersten Leitfähigkeitstyps und Trennzonen (12c, 12e, 12g, 12i, 12k, 12m) des zweiten Leitfähigkeitstyps umfaßt, die alternierend aneinan­ dergeschichtet sind.
2. SJ-Halbleitervorrichtung nach Anspruch 1, bei der sich die Driftzonen (12a) und die Trennzonen (12b) in der ersten Schicht (12) mit alternierender Leitfähigkeit und die Driftzonen (12d, 12f, 12h, 12j, 12l) und die Trennzonen (12c, 12e, 12g, 12i, 12k, 12m) in der zweiten Schicht mit alternierender Leitfähigkeit senkrecht zur ersten Hauptfläche erstrecken.
3. SJ-Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die erste Schicht (12) mit alternierender Leitfähigkeit und die zweite Schicht mit alternierender Leitfähigkeit aneinander angrenzen.
4. SJ-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei der die Nettodotierstoffkonzentrationen in den Driftzonen und den Trennzonen in der zweiten Schicht mit alternierender Leitfähigkeit gleich den jeweiligen Dotierstoffkonzentrationen der Driftzonen und der Trennzonen in der ersten Schicht mit alternierender Leitfähigkeit sind.
5. SJ-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei der die Driftzonen und die Trennzonen in der zweiten Schicht mit alternierender Leitfähigkeit und die Driftzonen und Trennzonen in der ersten Schicht mit alternierender Leitfähigkeit als jeweilige planare Streifen geformt sind, die sich parallel zueinander erstrecken.
6. SJ-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei der die Breiten der Driftzonen und der Trennzonen in der zweiten Schicht mit alternierender Leitfähigkeit nahezu gleich den jeweiligen Breiten der Driftzonen und der Trennzonen in der ersten Schicht mit alternierender Leitfähigkeit sind.
7. SJ-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei der die Driftzonen in der ersten Schicht mit alternierender Leitfähigkeit und in der zweiten Schicht mit alternierender Leitfähigkeit oder die Trennzonen in der ersten Schicht mit alternierender Leitfähig­ keit und in der zweiten Schicht mit alternierender Leitfähigkeit an den Gitterpunkten eines planaren polygonalen Gitters angeordnet sind.
8. SJ-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, die des weiteren einen Isolierfilm (19) umfaßt, der zumindest einen Teil der zweiten Schicht mit alternierender Leitfähigkeit bedeckt.
9. SJ-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, die des weiteren einen Isolierfilm (19) umfaßt, der den der ersten Schicht mit alternierender Leitfähigkeit benachbarten Teil der zweiten Schicht mit alternierender Leitfähigkeit bedeckt, wobei der Isolierfilm (19) von der zweiten Hauptelektrode (17) bedeckt ist.
10. SJ-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, die des weiteren einen oder mehrere Isolierfilme (19) auf der zweiten Schicht mit alternierender Leitfähigkeit und eine oder mehrere Feldplattenelektroden (20a, 20b, 20c, 20d) auf dem einen oder den mehreren Isolierfilmen (19) umfaßt.
11. SJ-Halbleitervorrichtung nach Anspruch 10, bei der sich die einen oder mehreren Feldplattenelektroden (20a, 20b, 20c, 20d) in Kontakt mit der jeweiligen einen oder den jeweiligen mehreren Trennzonen in der zweiten Schicht mit alternierender Leitfähigkeit befinden.
12. SJ-Halbleitervorrichtung nach Anspruch 10, bei der die eine oder die mehreren Feld­ plattenelektroden (20a, 20b, 20c, 20d) bis oberhalb einer oder mehrerer Driftzonen in der zweiten Schicht mit alternierender Leitfähigkeit verlängert sind.
13. SJ-Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, bei der das Potential jeder der einen oder mehreren Feldplattenelektroden schwimmt.
14. SJ-Halbleitervorrichtung nach einem der Ansprüche 10 bis 13, die des weiteren einen Widerstandsfilm (21) zwischen den benachbarten Feldplattenelektroden umfaßt.
15. SJ-Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, die des weiteren einen Isolierfilm (19) auf der zweiten Schicht mit alternierender Leitfähigkeit und einen Widerstandsfilm (21) auf dem Isolierfilm (19) aufweist.
16. SJ-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, die des weite­ ren eine Kanalstopperzone (23) des ersten Leitfähigkeitstyps im äußeren Teil des peripheren Bereichs (10b) umfaßt.
17. SJ-Halbleitervorrichtung nach Anspruch 5 oder einem der auf Anspruch 5 rückbezo­ genen Ansprüche 6 bis 15, die des weiteren eine Kanalstopperzone (23) des ersten Leitfähig­ keitstyps umfaßt, die sich senkrecht zu den Streifen der Driftzonen und der Trennzonen in der ersten Schicht mit alternierender Leitfähigkeit und der zweiten Schicht mit alternierender Leitfähigkeit erstreckt.
18. SJ-Halbleitervorrichtung nach Anspruch 16 oder 17, bei der die Kanalstopperzone (23) so tief reicht, daß sie die Schicht (11) mit niedrigem elektrischen Widerstand erreicht.
19. SJ-Halbleitervorrichtung nach einem der Ansprüche 16 bis 18, bei der die Kanal­ stopperzone (23) und die Trennzonen pn-Übergänge miteinander bilden.
20. SJ-Halbleitervorrichtung nach einem der Ansprüche 16 bis 19, bei der in einem Querschnitt parallel zur ersten Hauptfläche eine oder mehrere der Trennzonen von der Kanalstop­ perzone (23) und den Driftzonen umgeben sind.
21. SJ-Halbleitervorrichtung nach einem der Ansprüche 16 bis 20, bei der die Dotier­ stoffkonzentration in der Kanalstopperzone (23) gleich oder niedriger als die Dotierstoffkonzentra­ tion in den Driftzonen ist.
DE10041344A 1999-08-23 2000-08-23 SJ-Halbleitervorrichtung Expired - Fee Related DE10041344B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP23517499 1999-08-23
JP11-235174 1999-08-23
JP2000189590A JP4774580B2 (ja) 1999-08-23 2000-06-23 超接合半導体素子
JP2000-189590 2000-06-23

Publications (2)

Publication Number Publication Date
DE10041344A1 true DE10041344A1 (de) 2001-03-01
DE10041344B4 DE10041344B4 (de) 2008-09-04

Family

ID=26531991

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10041344A Expired - Fee Related DE10041344B4 (de) 1999-08-23 2000-08-23 SJ-Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US6512268B1 (de)
JP (1) JP4774580B2 (de)
DE (1) DE10041344B4 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10100802C1 (de) * 2001-01-10 2002-08-22 Infineon Technologies Ag Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren
JP2002280555A (ja) * 2001-03-15 2002-09-27 Fuji Electric Co Ltd 半導体装置
DE10122364A1 (de) * 2001-05-09 2002-11-21 Infineon Technologies Ag Kompensationsbauelement, Schaltungsanordnung und Verfahren
EP1276156A1 (de) * 2001-07-13 2003-01-15 Abb Research Ltd. Hochleistungsbipolartransistor
DE102005028224A1 (de) * 2005-06-17 2006-12-28 Infineon Technologies Ag Transistor
EP1341238B1 (de) * 2002-02-20 2012-09-05 Shindengen Electric Manufacturing Co., Ltd. Diodeanordnung und Transistoranordnung
US9184277B2 (en) 2012-10-31 2015-11-10 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
DE102015106707A1 (de) * 2015-04-30 2016-11-03 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19942679C1 (de) * 1999-09-07 2001-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
DE10049861A1 (de) * 2000-10-09 2002-04-18 Infineon Technologies Ag Kompensations-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10052004C1 (de) * 2000-10-20 2002-02-28 Infineon Technologies Ag Vertikaler Feldeffekttransistor mit Kompensationszonen und Anschlüssen an einer Seite eines Halbleiterkörpers
DE10052170C2 (de) * 2000-10-20 2002-10-31 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
GB0103715D0 (en) * 2001-02-15 2001-04-04 Koninkl Philips Electronics Nv Semicondutor devices and their peripheral termination
JP4728508B2 (ja) * 2001-06-11 2011-07-20 株式会社東芝 縦型電力用半導体素子の製造方法
KR100422393B1 (ko) * 2002-01-17 2004-03-11 한국전자통신연구원 격자형 표류 영역 구조를 갖는 이디모스 소자 및 그 제조방법
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP4212288B2 (ja) 2002-04-01 2009-01-21 株式会社東芝 半導体装置およびその製造方法
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
US6936512B2 (en) * 2002-09-27 2005-08-30 International Business Machines Corporation Semiconductor method and structure for simultaneously forming a trench capacitor dielectric and trench sidewall device dielectric
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
JP3966151B2 (ja) 2002-10-10 2007-08-29 富士電機デバイステクノロジー株式会社 半導体素子
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
JP5299373B2 (ja) * 2003-01-16 2013-09-25 富士電機株式会社 半導体素子
JP3721172B2 (ja) 2003-04-16 2005-11-30 株式会社東芝 半導体装置
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
CN1823421B (zh) * 2003-08-20 2010-04-28 株式会社电装 垂直型半导体装置
JP4253558B2 (ja) * 2003-10-10 2009-04-15 株式会社豊田中央研究所 半導体装置
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
JP4536366B2 (ja) * 2003-12-22 2010-09-01 株式会社豊田中央研究所 半導体装置とその設計支援用プログラム
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
JP4865194B2 (ja) 2004-03-29 2012-02-01 ルネサスエレクトロニクス株式会社 超接合半導体素子
US7268395B2 (en) 2004-06-04 2007-09-11 International Rectifier Corporation Deep trench super switch device
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
JP4943639B2 (ja) * 2004-08-31 2012-05-30 株式会社豊田中央研究所 半導体装置
US7473966B1 (en) * 2004-11-09 2009-01-06 Blanchard Richard A Oxide-bypassed lateral high voltage structures and methods
JP4940546B2 (ja) * 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
JP4860929B2 (ja) 2005-01-11 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
US7504306B2 (en) 2005-04-06 2009-03-17 Fairchild Semiconductor Corporation Method of forming trench gate field effect transistor with recessed mesas
US7541643B2 (en) 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
DE102005023026B4 (de) * 2005-05-13 2016-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
JP4744958B2 (ja) 2005-07-13 2011-08-10 株式会社東芝 半導体素子及びその製造方法
JP5225546B2 (ja) * 2005-12-27 2013-07-03 株式会社豊田中央研究所 半導体装置
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7592668B2 (en) * 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP4980663B2 (ja) 2006-07-03 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置および製造方法
JP5135759B2 (ja) * 2006-10-19 2013-02-06 富士電機株式会社 超接合半導体装置の製造方法
JP2008177328A (ja) * 2007-01-18 2008-07-31 Denso Corp 半導体装置およびその製造方法
JP2008187125A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 半導体装置
US7777257B2 (en) * 2007-02-14 2010-08-17 Freescale Semiconductor, Inc. Bipolar Schottky diode and method
JP4564516B2 (ja) * 2007-06-21 2010-10-20 株式会社東芝 半導体装置
WO2009039441A1 (en) 2007-09-21 2009-03-26 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
CN102473721B (zh) 2009-07-31 2015-05-06 富士电机株式会社 半导体装置
US8319255B2 (en) * 2010-04-01 2012-11-27 Texas Instruments Incorporated Low side Zener reference voltage extended drain SCR clamps
CN101840933B (zh) * 2010-04-13 2011-11-23 苏州博创集成电路设计有限公司 带表面缓冲环终端结构的超结金属氧化物场效应晶体管
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP2011103478A (ja) * 2010-12-24 2011-05-26 Renesas Electronics Corp 半導体装置および電力変換装置
JP5719167B2 (ja) * 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
JP5757101B2 (ja) * 2011-02-17 2015-07-29 富士電機株式会社 超接合半導体素子
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
WO2013015014A1 (ja) * 2011-07-22 2013-01-31 富士電機株式会社 超接合半導体装置
US9224852B2 (en) * 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
CN105789271B (zh) 2011-09-27 2019-01-01 株式会社电装 半导体器件
JP6150976B2 (ja) * 2011-11-09 2017-06-21 新電元工業株式会社 スーパージャンクション構造を有する半導体装置
JP2013149761A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置
JP5863574B2 (ja) 2012-06-20 2016-02-16 株式会社東芝 半導体装置
CN103681780B (zh) * 2012-09-17 2016-08-17 中国科学院微电子研究所 一种高压超结终端结构
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
JP6369173B2 (ja) * 2014-04-17 2018-08-08 富士電機株式会社 縦型半導体装置およびその製造方法
DE102015110484B4 (de) 2015-06-30 2023-09-28 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
CN109119341A (zh) * 2018-08-22 2019-01-01 盛世瑶兰（深圳）科技有限公司 一种vdmos器件终端结构及其制作方法
CN109768080B (zh) * 2019-01-23 2021-03-30 电子科技大学 一种具有mos控制空穴通路的igbt器件
CN113471291B (zh) * 2021-06-21 2023-03-31 安建科技(深圳)有限公司 一种超结器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56169369A (en) * 1980-05-30 1981-12-26 Sharp Corp High withstand voltage mos field effect semiconductor device
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
JPH02194559A (ja) * 1989-01-23 1990-08-01 Fuji Electric Co Ltd 半導体装置
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
JPH07135214A (ja) * 1993-11-11 1995-05-23 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2800702B2 (ja) * 1994-10-31 1998-09-21 日本電気株式会社 半導体装置
GB2309336B (en) * 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
JPH09266311A (ja) * 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
US6184555B1 (en) * 1996-02-05 2001-02-06 Siemens Aktiengesellschaft Field effect-controlled semiconductor component
JPH1187690A (ja) * 1997-09-12 1999-03-30 Meidensha Corp 半導体素子
JP3628613B2 (ja) * 1997-11-03 2005-03-16 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体構成素子のための耐高圧縁部構造
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10100802C1 (de) * 2001-01-10 2002-08-22 Infineon Technologies Ag Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren
DE10211688B4 (de) * 2001-03-15 2010-01-07 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
JP2002280555A (ja) * 2001-03-15 2002-09-27 Fuji Electric Co Ltd 半導体装置
DE10122364A1 (de) * 2001-05-09 2002-11-21 Infineon Technologies Ag Kompensationsbauelement, Schaltungsanordnung und Verfahren
DE10122364B4 (de) * 2001-05-09 2006-10-19 Infineon Technologies Ag Kompensationsbauelement, Schaltungsanordnung und Verfahren
US7193293B2 (en) 2001-05-09 2007-03-20 Infineon Technologies Ag Semiconductor component with a compensation layer, a depletion zone, and a complementary depletion zone, circuit configuration with the semiconductor component, and method of doping the compensation layer of the semiconductor component
EP1276156A1 (de) * 2001-07-13 2003-01-15 Abb Research Ltd. Hochleistungsbipolartransistor
EP1341238B1 (de) * 2002-02-20 2012-09-05 Shindengen Electric Manufacturing Co., Ltd. Diodeanordnung und Transistoranordnung
DE102005028224A1 (de) * 2005-06-17 2006-12-28 Infineon Technologies Ag Transistor
DE102005028224B4 (de) * 2005-06-17 2015-08-20 Infineon Technologies Ag Halbleiterbauteil mit einem Transistor
US9184277B2 (en) 2012-10-31 2015-11-10 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
US9484400B2 (en) 2012-10-31 2016-11-01 Infineon Technologies Austria Ag Method of forming a super junction semiconductor device having stripe-shaped regions of the opposite conductivity types
DE102015106707A1 (de) * 2015-04-30 2016-11-03 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
CN106098744A (zh) * 2015-04-30 2016-11-09 英飞凌科技奥地利有限公司 半导体器件和用于形成半导体器件的方法
US10770578B2 (en) 2015-04-30 2020-09-08 Infineon Technologies Austria Ag Semiconductor devices and methods for forming a semiconductor device
US11515414B2 (en) 2015-04-30 2022-11-29 Infineon Technologies Austria Ag Semiconductor devices and methods for forming a semiconductor device

Also Published As

Publication number Publication date
JP2001135819A (ja) 2001-05-18
DE10041344B4 (de) 2008-09-04
US6512268B1 (en) 2003-01-28
JP4774580B2 (ja) 2011-09-14

Similar Documents

Publication Publication Date Title
DE10041344B4 (de) SJ-Halbleitervorrichtung
DE10106006B4 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE10205345B9 (de) Halbleiterbauelement
DE10303335B4 (de) Halbleiterbauteil
DE10120030B4 (de) Lateralhalbleiterbauelement
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE10211688B4 (de) Halbleiterbauelement
DE19702102B4 (de) Halbleitervorrichtung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE10112463B4 (de) SJ-Halbleiterbauelement
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE19954352B4 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE19854915C2 (de) MOS-Feldeffekttransistor mit Hilfselektrode
DE69629251T2 (de) Vertikale MOS-Halbleiteranordnung mit versenktem Gate und Herstellungsverfahren
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE10220810B4 (de) Halbleiterbauteil
DE10153739A1 (de) Halbleiterbauelement
DE112016006380B4 (de) Halbleiterbauelement
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102018203693A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

R082 Change of representative

Representative=s name: HOFFMANN, ECKART, DIPL.-ING., DE

Effective date: 20110826

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee