TW523853B - Chip on film (COF) package having test pad for testing electrical function of chip and method for manufacturing same - Google Patents

Chip on film (COF) package having test pad for testing electrical function of chip and method for manufacturing same Download PDF

Info

Publication number
TW523853B
TW523853B TW091103248A TW91103248A TW523853B TW 523853 B TW523853 B TW 523853B TW 091103248 A TW091103248 A TW 091103248A TW 91103248 A TW91103248 A TW 91103248A TW 523853 B TW523853 B TW 523853B
Authority
TW
Taiwan
Prior art keywords
test
chip
pad
test pad
solder
Prior art date
Application number
TW091103248A
Other languages
English (en)
Inventor
Hyoung-Ho Kim
Ye-Jung Jung
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW523853B publication Critical patent/TW523853B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

523853 8927pif.doc/〇〇8 A7 ____________ B7 五、發明說明（ί ) 互相參照之申請案 本申S靑案宣告優先權於韓國專利申請案第2001-16871 號，於2001年3月30日提出。 (請先閱讀背面之注意事項再填寫本頁) 背景 1. 發明頜域 本發明是有關於一種半導體裝置，且特別是，本發明 是有關於一種包括用以測試內部形成的晶片端點的電性功 能的測試墊的晶片軟片型(Chip On Film，簡稱COF)封裝， 以及用以製造該C0F封裝的方法。 2. 相關枝藝之說明 隨著使用液晶裝置(Liquid Crystal Device，簡稱LCD) 的電子裝置變得更薄且更小，用於LCD的積體電路 (Integrated Circuit，簡稱I。)需要有更多的輸入/輸出端點， 藉以達到各種功能，而同時又要變得更薄。目前已因應此 種需求發展出帶承載封裝(Tape Carrier Package，簡稱TCP) 技術，其爲製造具有帶狀封裝的積體電路（Integrated Circuit，簡稱 1C)。 經濟部智慧財產局員工消費合作社印於
TCP包括帶自動黏結（Tape Automated Bonding，簡稱 TAB)封裝及晶片軟片型(Chip〇n Film，簡稱C〇F)封裝。TAB 封裝技術包括在膠帶（其當作基礎軟片）上塗佈黏劑，以及 使用該黏劑將銅（Cu)箔黏在膠帶上。然後依照設計的圖案 連接黏上的銅箔，以及將連接在膠帶上的引線連接至晶 本紙張尺度適用中國國家標準（CN’S)/Y丨处格/々笙） 523853 A7 .d 〇 c / 0 0 8 五、發明說明（， 片。因爲TAB封裝較薄以及具有改善的可撓性，通常被 使用在各種電子裝置中，諸如膝上型電腦（筆記型電腦）、 行動電話、手錶 '以及測量儀器及裝置。 C〇F 4衣技術比TAB封裝技術有更多改善之處。例 如，因爲COF封裝的多硫亞氨(p〇lyimide)膠帶的厚度爲25 m，所以COF封裝比具有75 m的多硫亞氨膠帶的TAB封 裝更具可撓性。更進一步，因爲被動元件，諸如電阻器及 電容器，可以裝設在COF封裝上，故可縮小外部印刷電路 板(Printed Circuit Board，簡稱 PCB)的大小。亦即，COF 封 裝將被動元件裝設於其上，因而可改善雜訊特性，並且使 得用來連接外部PCB的連接器的端點數減至最少。 然而’習知COF封裝的缺點爲被測試的端點數很有 限。例如’半導體晶片裝置的數個端點被整合至一個端點， 經由電容器及電阻器，以及連接至外部PCB。另一方面， COF封裝的電性功能測試是藉由使用連接至外部PCB的連 接器的端點來達成的。於是，在COF封裝內形成的許多端 點無法做電性功能測試。其結果爲，習知COF封裝很難在 晶片的個別襯墊(pad)上測試電性功能。 發明總結 本發明之一目的即是提供一種包括測試墊的晶片軟片 型(Chip On Film，簡稱COF)封裝，能夠很容易地測試內部 形成的晶片端點的電性功能。 本發明之另一目的是提供一種製造晶片軟片型（Chip 本紙張尺没適用中國國家標準（C'NS)A‘丨規格（LMO X 37公猛） (請先閱讀背面之注意事項再填寫本頁) -·丨丨丨丨丨丨丨訂·丨丨丨—！ ' 經濟部智慧財產局員工消费合作社印於 經濟部智慧財產局員工消費合作社印製 523853 8 9 2 ~ p i f . d o c / 〇〇 8 A7 __B7__ 五、發明說明（λ ) 〇η Film，簡稱C〇F)封裝的方法。 依照本發明之一觀點，提出一種晶片軟片型（CMp〇n Him，簡稱COF)封裝，其包括裝設在一基礎軟片上之一半 導體晶片。該COF封裝包括一信號輸入部件，用以接收資 料及控制信號以及用以傳送該些資料及該些控制信號至該 半導體晶片；複數個被動元件，連接至該半導體晶片之端 點；以及複數個測試墊，用以測試未連接至該信號輸入部 件之該半導體晶片之一個或多個端點。 依照本發明之另一觀點，提出一種晶片軟片型(CMp〇n Film，簡稱COF)封裝，其包括裝設在一基礎軟片上之一半 導體晶片。該COF封裝包括一連接器，包括複數個端點， 連接至該半導體裝置之端點；以及複數個測試墊，形成在 該半導體裝置內部，用以測試該半導體裝置之未連接至該 連接器之端點。 依照本發明之再一觀點，提出一種製造晶片軟片型 (Chip〇n Film，簡稱COF)封裝的方法，該COF封裝包括 裝設在一基礎軟片上之一半導體晶片。該方法包括之步驟 爲形成用以裝設被動元件之一襯墊以及在圖案化該基礎軟 片期間形成至少一個測試墊，其中該測試墊包括複數個圖 案，連接至該半導體晶片之不同端點；將該半導體晶片黏 結至形成在該基礎軟片上之一內部引線；測試連接至該測 試墊之每一端點；在完成連接至該測試墊之該些端點之測 試之後，以一焊錫膏塗佈用以裝設該被動元件之該襯墊及 該測試墊；將該被動元件對準及黏結在一預定襯墊上；以 本紙張尺度通用中國國家標準（C'NS)Ai 各（2ΐ〇χ ) -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 523853 五、發明說明（ψ) 及加熱該測試墊，藉以短路該些襯墊。 圖式之簡單說明 藉由以下參照附圖的本發明的較佳實施例的詳細說 明，將更淸楚地瞭解上述及其他目的、觀點及優點，其中： 第1圖描繪依照本發明的較佳實施例的晶片軟片型 (Chip〇n Film，簡稱C〇F)封裝； .第2圖是第1圖的包括測試墊的COF封裝的部分詳細 圖式； 第3圖是第2圖的第一測試墊的詳細圖式；以及 第4圖是描繪依照本發明的較佳實施例的製造COF封 裝的方法的流程圖。 圖式中標示之簡單說明 10 C〇F封裝 100 LCD驅動晶片 110測試墊 110a第一焊接圖案 110b第二焊接圖案 110c突出圖案 120測試墊 130信號輸入部件 140被動元件 150被動元件 (請先閱讀背面之注意事項再填寫本頁) ·裝 tr--------- 本紙張尺度過用中國國家標準（C'NSMl说格CMD X 公锰） 經濟部智慧財產局員工消費合作社印製 523853 B92^pif„doc/008 ni ___ez____〆- 五、發明說明（t ) 160被動元件 170信號線 180線路 185信號線 190 CL信號線 120a第三焊接圖案 160a第一圖案襯墊 .160b第二圖案襯墊 C1電容器 C2電容器 C3電容器 R1電阻器 R2電阻器 薇佳實施例之詳細說明
第1圖描繪依照本發明的較佳實施例的晶片軟片型 (Chip〇n Film，簡稱COF)封裝。例如，第1圖繪示液晶裝 置(Liquid Crystal Device，簡稱LCD)驅動晶片使用的C0F 封裝。 請參照第1圖，COF封裝1〇包括lCD驅動晶片1〇〇、 圖案化的信號線170、用以測試晶片1〇〇的電性功能的測 s式塾110及120、被動元件14〇、15〇、及16〇、以及信號 輸入邰件130。C0F封裝黏結一銅箔至一膠帶上，以 及依照設計圖案接線，而未在多硫亞氨(p〇lyimide)基礎軟 8 本紙張尺度適國國家標準（cns)/Vi----- -------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 523853 五、發明說明（G) 片上塗佈黏劑。 信號輸入部件130包括用以與外部印刷電路板(Pnnted Circuit Board，簡稱PCB)溝通的端點，以及，經由該些端 點，從外部控制電路（例如’微處理器）接收複數個資料及 控制信號。信號輸入部件130經由信號線170將資料及控 制信號傳送至LCD驅動晶片1〇〇 ° 舉例來說，信號輸入部件130包括輸入/輸出端點D0 至.D7，用以從微處理器（未繪示)輸入或輸出預定的資料， 例如，8位元的資料，RD及WR端點，用以分別接收讀取 致能信號及寫入致能信號，AO端點，用以選擇輸入/輸出 端點D0至D7爲輸入資料(其在LCD上顯示)或控制信號， RES端點，用以輸入RESET信號，以及CS1端點，用以 選擇晶片。更進一步，信號輸入部件130包括供應電壓VDD 及地電壓VSS。資料及控制信號只有在CS1被致能時才會 被致能。 信號線170將信號輸入部件130連接至LCD驅動晶片 100的各個端點。 微處理器(未繪示)經由信號輸入部件130及信號線170 接受預定的資料及控制信號。LCD驅動晶片100產生用以 驅動LCD面板（未繪示）的驅動信號以及將該些驅動信號輸 出至LCD面板，使得在外部LCD面板顯示一螢幕。爲了 簡明易懂，在第1圖中未繪示LCD面板的輸出端點。
LCD驅動晶片100包括TEMPS端點，用以依照溫度 的變化控制電壓變化的速率，INTRS端點，用以決定LCD — ----------1--------tr---------羲 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNSM·丨规格（1Μ〇χ 公呈） 523853 8927pif.doc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、纛日酿(?〇〇) 的內部運算放大器（未繪示）的增益以及用以 判斷內部電阻器是否用來控制增益，電源控制端點HPM， 用於LCD驅動器的電源供應電路以及用以依照諸如高電 位或低電位的位準狀態來代表正常模式或高電壓模式，以 及LCD驅動端點V0至V4,個別具有彼此不同的電壓位準。 例如，假如晶片1〇〇包括電壓產生電路，則端點VI至V4 的不同的電壓可以由內部的高電壓V0產生或可以由外部 電源提供。個別的端點V0至V4連接至晶片100外部的被 動元件140。 LCD驅動晶片100更包括VR端點，用以控制電壓V0 以及用以在晶片100未包括用於電壓控制之電阻器時藉由 使用被動元件150控制端點V0的電壓。更進一步，端點 C2+、C2-、C1+、Cl-、C3+、及C3-用來連接用於內部電 壓升壓器的電容器(其爲被動元件160的電容器）。晶片100 更包括MI端點，用以決定微處理器的型式，PS端點，用 以決定資料界面模式以及用以選擇並列或串列資料資料輸 入，以及CLS端點，用以致能/禁能測試時脈信號的輸入。 舉例來說，當CLS端點被設定爲高位準藉以致能CLS端 點時，內部時脈信號經由CL端點輸出。當CLS端點被設 定爲低位準藉以禁能CLS端點時，外部時脈信號經由CL 端點入。LCD驅動晶片100更包括MS端點，用以選擇主 控模式或奴控模式，以及DUTY0及DUTY1端點，用以決 定LCD驅動器的工作週率（duty rate) ◦ 更進一步，LCD驅動晶片100包括DB0至DB7端點’ 本紙張尺/艾適用中國國家標準（CNSM1規恪（21^ 公g ) n n n H ϋ n I n ϋ · ϋ I ϋ ϋ i n I 一-口*· ϋ ϋ 1 ϋ ϋ ·___1 n 1 (請先閲讀背面之注意事項再填寫本頁) 523853 五、麵1( 元並列資料自，輸出8位元並列資料至連接 至信號輸入部件130的端點DO至D7的外部微處理器，E_RD 端點，用以輸入讀取致能時脈信號，RW__WR端點，用於 讀取/寫入控制，以及RS端點，用以輸入暫存器選擇信號。 例如，RE_WR端點可以依照微處理器的型式用來當作讀 取/寫入控制輸入端點或是寫入致能時脈輸入端點。舉例來 說，DB0至DB7端點可以依據RS端點被設定爲高位準或 低位準來控制資料或是顯示資料。 LCD驅動晶片100更包括RESETB端點，用以輸入重 置信號，CS2及CS1B端點，用以輸入晶片選擇信號，DISP 端點，用以輸入/輸出LCD顯示空白控制信號，CL端點， 用以輸入/輸出顯示時脈，Μ端點，用以輸入/輸出LCD AC 信號，以及FRS端點，用以輸出用於LCD面板的靜態驅 動節段。 被動元件140包括要裝設在COF封裝1〇上的複數個 被動元件，例如，電容器及電阻器。在第丨圖的示範實施 例中，被動元件140包括電容器C1，連接在v〇至V4端 點與地電壓VSS之間，藉以穩定個別的電壓vo至V4，因 而去除漣波成分。 被動元件150包括用以控制電壓V0的元件，例如， 電阻器R1及R2，以及電容器C3。被動元件160包括用以 電壓昇壓的複數個電容器C2，分別連接至C2+與C2-、C3 + 與C3-、以及C1+與C1-。 在本發明的一個實施例中，COF封裝1〇包括測試塾u〇 本紙張尺度適用中國國家標準（CNSM.丨規格（ΐΜϋ X 公餐） 請 先 閱 讀 背 意 事 項 再 填 寫 本 頁 經濟部智慧財產局員工消費合作社印製 五 經濟部智慧財產局員工消費合作社印製 523853 8 9 2 7 p i f . d 〇 c / C 0 8 A7 B7 發明說明（q ) 及120，用以測試LCD驅動晶片的內部形成的端點電性功 能。測試墊110及120經由信號輸入部件130測試未接線 至COF封裝1〇外部的端點。 第2圖是第1圖的包括測試墊的COF封裝的部分詳細 圖式。請參照第2圖，第一襯墊110包括第一及第二焊接 圖案110a及ll〇b，分別連接至用於供應電壓VDD的線路 180以及信號線185。在測試完成之後，第一及第二焊接 圖案ll〇a及ll〇b爲互相短路的。第二襯墊120是與第一 襯墊110分開形成的，其連接至CL信號線190，藉以測試 由CL端點輸入/輸出的時脈信號。 其優點爲，依照本發明的測試墊110及120可以測試 晶片封裝的端點的電性功能，其中該些端點未接線至晶片 封裝外部並且被整合至一個端點。例如，可以藉由依照本 發明的測試墊110及120測試CLS及CL端點的電性功能。 相對的，使用習知COF封裝，是不可能測試CLS端點的 電性功能的，因爲該端點一直連接至供應電壓VDD。更進 一步’使用習知COF封裝，也不可能進行判斷時脈信號是 否正常輸入或輸出至CL端點的測試，因爲至CL端點的 輸入或輸出是依靠CLS端點的。 請參照第2圖，第一襯墊110最好包括第一焊接圖案 110a及弟—焊接圖案110b。第一焊接圖案1 l〇a包括連接 至線路180的一側，用以接受供應電壓VDD，以及第二焊 接圖案110b包括連接至CLS信號線185的一側。第二襯 墊120包括第三焊接圖案120a，連接至CL信號線190。 本紙張尺度適用中國國家標準（CNUA.j規恪（21〇x 297公發） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 五 經濟部智慧財產局員工消費合作社印製 523853 8927pif . doc/008 A7 發明說明（β) 在依照本發明的C〇F封裝1〇中，被動元件160的被 動元件C2焊接在被動元件160的第一圖案襯墊160a與第 二圖案襯墊160b之間。經由測試墊11〇及120做的電性功 能測試是在將個別的被動元件C2焊接至被動元件160的 個別襯墊之前進行的。於是，當在經由測試墊110及120 完成電性功能測試後將被動元件160焊接在第一圖案襯墊 160a與第二圖案襯墊160b之間之後，將測試墊110的第 一及第二焊接圖案110a及110b互相短路。 第3圖爲第2圖的第一測試墊的詳細圖式。請參照第 3圖，測試墊110包括第一及第二焊接圖案110a及110b 及突出圖案110c，交替地形成在第一及第二焊接圖案110a 及110b的中央，使其在經由第一測試墊完成電性功能測 試後可以很容易地將其互相短路。 第4圖爲依照本發明的一個觀點的製造COF封裝的方 法的流程圖。請參照第1圖至第4圖，當基礎軟片被圖案 化時，在該基礎軟片上形成用以裝設被動元件的襯墊（例 如，第2圖的160a、160b)以及複數個測試墊（例如，11〇 及120)(步驟400)。在此時，在該基礎軟片上同時形成用 以裝設晶片(例如，第1圖的LCD驅動晶片100)的內部引 線。在此處，基礎軟片的圖案化最好包括黏結一銅（Cu)箔 至諸如多硫亞氨（p〇lyimide)的基礎軟片上’以及依照設計 的圖案連接黏結的銅箔。於是，裝設的LCD驅動晶片1〇〇 與內部引線互相聯結，使得驅動晶片1〇〇被裝設在該基礎 軟片上（步驟410)。
本紙張尺度適用中國國家標準(CNS)XT^^ (210 X 297^>¥T -----------Hi 裝--------訂---------^一!^ (請先閱讀背面之注意事項再填寫本頁) 523853 A7 8927pif . doc/008 五、發明說明（丨I ) 在將測試設備（未繪示）應用至測試墊110之後’連接 至測試墊110的每一端點會被測試，藉以決定端點是否故 障(步驟420)。一旦完成測試(在步驟430中確定結果），則 將焊錫膏塗佈在用以裝設被動元件的襯墊160a及160b上 以及在測試墊110上（步驟440)，使得諸如電容器及電阻器 的被動元件以表面黏著元件（Surface Mount Device，簡稱 SMD)的方法焊接至基礎軟片上。在一個實施例中，使用金 屬遮罩的舖網印刷（screen printing)方法或焊錫球（solder dottmg)方法可以被應用至放置被動元件的襯墊160a及 160b。這些方法爲習知此技藝者所熟知的。因此，在此省 略其詳細說明。 其次，將被動元件對準襯墊16〇a及160b以及進行加 熱處理，藉以黏結被動元件與襯墊16〇a及160b(步驟450)。 將已完成電性功能測試的測試墊加熱，將其個別的焊錫圖 案短路。例如，使用SMD組裝設備來將被動元件對準襯 墊160a及160b。用以將被動元件焊接至襯墊的加熱處理 包括回法（reflow method)及雷射照射法（laser radiation method)。回流法藉由使襯墊經過一加熱部分來將襯墊i6〇a 及160b結合至被動元件。雷射照射法則是以雷射光束照 射至所需的部分來將襯墊160a及l60b結合至被動元件。 同樣的，測試墊110可以用回流法及雷射照射法來加熱， 藉以將焊接圖案110a及110b互相短路。 測試墊110的焊接圖案110a、110b及u〇c可以用不 同的方法來實作。舉例來說，假如要測試晶片端點’測試 -----------裝 *-------— — — — — — — — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用㈣⑵0 x 2y7公餐） 523853 -9 2 7 p i f . d 〇 c Ο Ο 8 A 7 五、€明說明（p) $可以形成在基礎軟片的剩餘部分。在經由測試墊完成晶 片端點的電性功能測試之後，再將基礎軟片的圖案連接至 另外一個。更進一步，對於需要電性功能測試的分開的襯 墊，如第1圖的測試墊120，可以形成在基礎軟片上。 其優點爲，依照本發明的實施例的C0F封裝包括複數 個被動兀件及測試墊，用以測試內部形成的晶片端點的電 性功能，其被整合至一個端點且未拉線至C〇F封裝的外 部.，因而可以很容易地進行電性功能測試。此外，依照本 發明的較佳實施例的COF封裝可得到裝設被動元件的最大 優點，而使習知COF封裝的電性功能測試的限制變得最 小。 雖然本發明已以特定的較佳實施例繪示及說明如上， 但習知此技藝者應該瞭解在不脫離本發明的精神下，可在 形式及細節上做不同的變化，因此本發明的範圍以很附的 宣告項來定義。 ------------^--------^--------- (請先閱讀背面之注意事頊存琪寫本 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A‘丨(210x297 ^7

Claims (1)

  1. 523853 ARCD 7" 經濟部智慧財產局員工消費合作社印製 申請專利範圍 1·一種晶片軟片型（Chip On Film，簡稱C〇F)封裝，其 包括裝設在一基礎軟片上之一半導體晶片，該COF封裝包 括： 一信號輸入部件，用以接收資料及控制信號以及用以 傳送該些資料及該些控制信號至該半導體晶片； 複數個被動元件，連接至該半導體晶片之端點；以及 複數個測試墊，用以測試未連接至該信號輸入部件之 該半導體晶片之一個或多個端點。 2. 如申請專利範圍第1項所述之COF封裝，其中該些 測試墊包括一第一焊接圖案，連接至該半導體晶片之一端 點，以及一第二焊接圖案，連接至該半導體晶片之另一端 點。 3. 如申請專利範圍第2項所述之COF封裝，其中該第 一及第二焊接圖案包括形成在該第一及第二焊接圖案之間 的突出圖案。 4. 如申請專利範圍第3項所述之COF封裝，其中該第 一及第二焊接圖案之該些突出圖案用來連接該第一及第二 焊接圖案。 5. 如申請專利範圍第2項所述之COF封裝，其中該些 測試墊更包括專用襯墊，其是與用以測試該半導體晶片之 一端點之其他測試墊分開形成的。 6. 如申請專利範圍第1項所述之COF封裝，其中該些 測試墊包括= 一第一測試墊，包括一第一焊接圖案，連接至該半導 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（1Μ〇χ297公坌） 523853
    經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 體晶片之一端點，以及一第二焊接圖案，連接至該半導體 晶片之另一'端點；以及 一第二測試墊，其與該第一測試墊分開形成，以及連 接至該半導體晶片之另一端點。 7.如申請專利範圍第1項所述之COF封裝，其中該半 導體晶片包括一液晶裝置(Liquid Crystal Device，簡稱LCD) 驅動晶片，用以驅動一外部LCD。 .8.如申請專利範圍第7項所述之COF封裝，其中該些 測試墊包括第一及第二焊接圖案，分別連接至該半導體晶 片之一電壓供應端點及一時脈致能端點，其中在完成該半 導體晶片之該電壓供應端點及該時脈致能端點之電性功能 測試之後，該些第一及第二焊接圖案被互相短路。 9.一種製造晶片軟片型(Chip On Film，簡稱COF)封裝 的方法，該COF封裝包括裝設在一基礎軟片上之一半導體 晶片，該方法包括下列步驟： 形成用以裝設被動元件之一襯墊以及在圖案化該基礎 軟片期間形成至少一個測試墊，其中該測試墊包括複數個 圖案，連接至該半導體晶片之不同端點； 將該半導體晶片黏結至形成在該基礎軟片上之一內部 引線； 測試連接至該測試墊之每一端點； 在完成連接至該測試墊之該些端點之測試之後，以一 焊錫膏塗佈用以裝設該被動元件之該襯墊及該測試墊； 將該被動元件對準及黏結在一預定襯墊上；以及 --------------------訂-----111 — (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格αΜϋχ 297公筌） 經濟部智慧財產局員工消費合作社印焚 523853 A8 R8 8 9 2 7 pif-doc/QQ8_s_ 六、申請專利範圍 加熱該測試墊，藉以短路該些襯墊。 10. 如申請專利範圍第9項所述之方法，其中形成用以 裝設被動元件之一襯墊以及在圖案化該基礎軟片期間形成 至少一個測試墊之步驟包括之步驟爲形成該測試墊之一第 一焊接圖案，連接至該半導體晶片之一端點，以及該測試 墊之一第二焊接圖案，連接至該半導體晶片之另一端點。 11. 如申請專利範圍第10項所述之方法，其中形成用 以裝設被動元件之一襯墊以及在圖案化該基礎軟片期間形 成至少一個測試墊之步驟更包括之步驟爲形成該測試墊之 一突出圖案，其中該突出圖案包括複數個突出部分，交替 地分別連接至該第一及第二焊接圖案之另一側。 12. —種晶片軟片型（Chip On Film，簡稱COF)封裝， 其包括裝設在一基礎軟片上之一半導體晶片，該C0F封裝 包括： 一連接器，包括複數個端點，連接至該半導體裝置之 端點；以及 複數個測試墊，形成在該半導體裝置內部，用以測試 該半導體裝置之未連接至該連接器之端點。 13. 如申請專利範圍第12項所述之C0F封裝，其中該 些測試墊包括_· 一共同測試墊，包括一第一焊接圖案，連接至該半導 體晶片之一端點，以及一第二焊接圖案，連接至該半導體 晶片之另一端點；以及 一專用測試墊，其是與該共同測試墊分開形成的，以 --------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公坌） 523853 ABCD 、申請專利範圍 及連接至該半導體晶片之另一端點。 14·如申請專利範圍第13項所述之COF封裝，其中該 第一及第二焊接圖案包括形成在該第一及第二焊接圖案之 間的突出圖案。 15.如申請專利範圍第14項所述之COF封裝，其中該 第一及第二焊接圖案之該些突出圖案用來連接該第一及第 二焊接圖案，在測試該半導體裝置之連接至該第一及第二 焊接圖案之端點之後。 --— II--I--1 -----I--111111 11 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格么、？έ )
TW091103248A 2001-03-30 2002-02-25 Chip on film (COF) package having test pad for testing electrical function of chip and method for manufacturing same TW523853B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0016871A KR100403621B1 (ko) 2001-03-30 2001-03-30 전기적 특성 평가를 위한 테스트 패드를 갖는 칩 온 필름패키지 및 칩 온 필름 패키지 형성 방법

Publications (1)

Publication Number Publication Date
TW523853B true TW523853B (en) 2003-03-11

Family

ID=19707640

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091103248A TW523853B (en) 2001-03-30 2002-02-25 Chip on film (COF) package having test pad for testing electrical function of chip and method for manufacturing same

Country Status (4)

Country Link
US (2) US7442968B2 (zh)
JP (1) JP4611600B2 (zh)
KR (1) KR100403621B1 (zh)
TW (1) TW523853B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106255310A (zh) * 2016-08-17 2016-12-21 京东方科技集团股份有限公司 一种cof柔性电路板、显示装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403621B1 (ko) * 2001-03-30 2003-10-30 삼성전자주식회사 전기적 특성 평가를 위한 테스트 패드를 갖는 칩 온 필름패키지 및 칩 온 필름 패키지 형성 방법
KR100815913B1 (ko) * 2002-06-28 2008-03-21 엘지.필립스 엘시디 주식회사 액정 표시 장치
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007531878A (ja) * 2004-04-01 2007-11-08 ウエントワース ラボラトリーズ，インコーポレイテッド 半導体装置の両面プロービング
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
JP2007266329A (ja) * 2006-03-29 2007-10-11 Fujitsu Ltd 回路基板及びそれを有する電子装置
DE102006031568A1 (de) * 2006-07-07 2008-01-10 Siemens Ag Verfahren zum elektrischen Testen von Chips
CN101515442B (zh) * 2008-02-21 2012-06-06 中华映管股份有限公司 周边电路
KR101445117B1 (ko) * 2008-06-25 2014-10-01 삼성전자주식회사 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판
US8797057B2 (en) * 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9030837B2 (en) 2011-06-10 2015-05-12 Scott Moncrieff Injection molded control panel with in-molded decorated plastic film that includes an internal connector
US8923357B2 (en) 2011-09-13 2014-12-30 Seagate Technology Llc Semiconductor laser with cathode metal layer disposed in trench region
US8532156B2 (en) 2011-09-13 2013-09-10 Seagate Technology Llc Semiconductor laser with test pads
KR102017158B1 (ko) 2013-03-04 2019-09-02 삼성전자주식회사 칩 온 필름 패키지 및 이를 갖는 표시 장치
KR102052898B1 (ko) 2013-05-06 2019-12-06 삼성전자주식회사 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지
KR101726262B1 (ko) 2015-01-02 2017-04-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
CN106558570B (zh) * 2015-09-24 2019-05-17 联咏科技股份有限公司 覆晶薄膜封装
TWI578487B (zh) 2015-09-24 2017-04-11 聯詠科技股份有限公司 薄膜覆晶封裝
CN106782256B (zh) * 2015-11-18 2020-11-03 上海和辉光电有限公司 一种带有面板测试电路的显示装置
JP6818512B2 (ja) * 2016-10-27 2021-01-20 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
DE102018116531A1 (de) 2017-10-23 2019-06-06 Samsung Electronics Co., Ltd. Anzeigevorrichtung, Halbleiterpackage und Film für ein Packagesubstrat
CN109068479A (zh) * 2018-08-24 2018-12-21 武汉佰起科技有限公司 一种柔性软板及其装配夹具
US11374036B2 (en) * 2020-05-14 2022-06-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display device
KR20220076177A (ko) 2020-11-30 2022-06-08 삼성전자주식회사 패키지 기판용 필름 및 이를 포함하는 반도체 패키지

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148669A (ja) * 1992-11-04 1994-05-27 Hitachi Ltd Ｔｃｐを実装した機器
JPH06222109A (ja) 1993-01-26 1994-08-12 Matsushita Electric Ind Co Ltd 集積回路
JPH06244343A (ja) * 1993-02-16 1994-09-02 Casio Comput Co Ltd 半導体チップ実装装置
US5382300A (en) * 1994-03-22 1995-01-17 At&T Corp. Solder paste mixture
US5888837A (en) * 1996-04-16 1999-03-30 General Electric Company Chip burn-in and test structure and method
JPH10223679A (ja) * 1997-02-07 1998-08-21 Nippon Motorola Ltd 半導体装置及び製造方法
JP3161357B2 (ja) * 1997-03-14 2001-04-25 日本電気株式会社 半導体集積回路装置
KR100471780B1 (ko) * 1997-08-01 2005-08-01 삼성전자주식회사 삼색데이터출력확인이가능한테이프케리어패키지
KR100278612B1 (ko) * 1998-07-07 2001-01-15 윤종용 엘씨디 패널
KR100293982B1 (ko) * 1998-08-03 2001-07-12 윤종용 액정패널
JP2000131393A (ja) * 1998-10-26 2000-05-12 Oki Electric Ind Co Ltd ドライバｉｃのテスト回路及びテスト方法
JP2000294897A (ja) 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板ならびにそれを用いた表示装置および電子機器
JP3484365B2 (ja) * 1999-01-19 2004-01-06 シャープ株式会社 半導体装置用パッケージ、この半導体装置用パッケージのテスト時に使用するプローブカード、および、このプローブカードを用いたパッケージのテスト方法
JP2000259091A (ja) * 1999-03-04 2000-09-22 Casio Comput Co Ltd 表示パネル、フレキシブル配線基板及びそれらを備えた表示装置
JP2000315771A (ja) * 1999-04-30 2000-11-14 Seiko Epson Corp 半導体集積回路
KR100403621B1 (ko) * 2001-03-30 2003-10-30 삼성전자주식회사 전기적 특성 평가를 위한 테스트 패드를 갖는 칩 온 필름패키지 및 칩 온 필름 패키지 형성 방법
DE10305116A1 (de) * 2003-02-07 2004-08-26 Infineon Technologies Ag Verfahren und Vorrichtung zur Zeitmessung auf Halbleiterschaltungsmodulen mit Halbleiterchips in Ball-Grid-Array-Technik
US7032807B2 (en) * 2003-12-23 2006-04-25 Texas Instruments Incorporated Solder contact reworking using a flux plate and squeegee

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106255310A (zh) * 2016-08-17 2016-12-21 京东方科技集团股份有限公司 一种cof柔性电路板、显示装置

Also Published As

Publication number Publication date
KR20020076764A (ko) 2002-10-11
US20090050887A1 (en) 2009-02-26
US7442968B2 (en) 2008-10-28
JP2002313847A (ja) 2002-10-25
KR100403621B1 (ko) 2003-10-30
JP4611600B2 (ja) 2011-01-12
US20020139567A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
TW523853B (en) Chip on film (COF) package having test pad for testing electrical function of chip and method for manufacturing same
US6853092B2 (en) Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic device
TW473950B (en) Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine
US20040108135A1 (en) Circuit board, mounting structure of ball grid array, electro-optic device and electronic device
US8709832B2 (en) Chip on film (COF) package having test line for testing electrical function of chip and method for manufacturing same
US5923529A (en) Card slot unit for a personal computer
JPS61288493A (ja) 回路基板の部品端子番号表示方法
JP2837027B2 (ja) テープキャリアパッケージ
JP3154810B2 (ja) 液晶表示装置
TW517276B (en) Substrate
JPH04216589A (ja) 電子回路の接続構造
TW544893B (en) IC chip
JP3199579B2 (ja) 液晶表示装置
JP4518025B2 (ja) 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
JPH04324920A (ja) 表面実装部品の実装方法
JPH04218933A (ja) 液晶表示装置
JP2001352159A (ja) プリント配線基板
JP2002164633A (ja) メモリモジュール
JP2006165591A (ja) 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
JPH03174762A (ja) 混成集積回路装置
JP2556204B2 (ja) フィルムキャリア半導体装置の実装方法
JPH02288292A (ja) 半導体装置
JPH11186435A (ja) 表面実装用集積回路
JP2001168272A (ja) フレキシブル基板及び半導体装置
JPH09139557A (ja) プリント配線板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees