JP2001168272A - フレキシブル基板及び半導体装置 - Google Patents
フレキシブル基板及び半導体装置Info
- Publication number
- JP2001168272A JP2001168272A JP2000300468A JP2000300468A JP2001168272A JP 2001168272 A JP2001168272 A JP 2001168272A JP 2000300468 A JP2000300468 A JP 2000300468A JP 2000300468 A JP2000300468 A JP 2000300468A JP 2001168272 A JP2001168272 A JP 2001168272A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- flexible substrate
- fpc
- bent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
を飛躍的に小さくできるフレキシブル基板及び半導体装
置を提供する。 【解決手段】 本発明に係る半導体装置は、中央に位置
する第1領域部、それに連設された第2領域部11a、
及び、第1領域部に連設された第3領域部11bを有す
るフレキシブル基板11と、前記フレキシブル基板11
の表面に形成された配線パターンと、第2領域部11a
の表面上に実装された第1の半導体素子21と、第3領
域部11bの表面上に実装された第2の半導体素子20
と、を具備し、第2領域部11aが中央領域部の表面側
に折り曲げられ、第3領域部11bが第2領域部11a
の裏面側に折り曲げられているものである。
Description
ンが形成されたフレキシブル基板及びそれを用いた半導
体装置に関する。
的に示す構成図である。この半導体装置はメイン基板1
01を有しており、このメイン基板101上には、第1
及び第2のマルチ・チップ・モジュール(以下、「MC
M」という)103,105がリードレスチップキャリ
アやBGA(ball grid array)といった接続方法により
電気的に接続されている。
回路基板(図示せず)上に複数のICチップ(図示せ
ず)がCOB(chip on board)実装されたものである。
COB実装とは、基板にベア・チップを直接搭載して、
ベアチップの電極と基板の電極とをワイヤで接続し、チ
ップ上を樹脂でオーバーコートする実装方法である。
半導体装置では、回路基板に複数のICチップをCOB
実装したMCMを用いているため、実装されるICチッ
プの数が多くなるほど実装面積が大きくなってしまい、
MCM103,105の大きさも大きいものとなってし
まう。このように実装面積が大きくなると前記半導体装
置を備えた電子製品の小型化の障害となる。
5はBGAやチップキャリアによりメイン基板101に
半田実装されている。従って、このようなMCMではメ
イン基板101からのリワーク性が悪いという欠点があ
る。リワークとは、MCMをメイン基板から取り外して
修理などを行った後に、MCMをメイン基板に取り付け
るといった作業をいう。
れたものであり、その目的は、複数個の半導体素子を実
装した際に実装面積を飛躍的に小さくできるフレキシブ
ル基板及び半導体装置を提供することにある。また、本
発明の他の目的は、リワーク性の優れたフレキシブル基
板及び半導体装置を提供することにある。
め、本発明に係るフレキシブル基板は、表面に配線パタ
ーンが形成されたフレキシブル基板であって、第1領域
部と、第1領域部に連設され、第1領域部側に折り曲げ
且つ少なくとも一つの電子部品を実装するための第2領
域部と、第1領域部に連設され、第2領域部側に折り曲
げるための第3領域部と、を具備することを特徴とす
る。
つの電子部品を実装するための第2領域部を有し、第2
領域部は第1領域部側に折り曲げるものであり、第3領
域部は第2領域部側に折り曲げるものである。このた
め、従来の折り曲げることができない基板を用いている
マルチ・チップ・モジュールに比べて実装面積を飛躍的
に小さくすることができる。ここで、電子部品とは、半
導体素子又は周辺素子を総称していう。
いては、第1領域部に連設された、メイン基板上に接続
するためのコネクタ端子をさらに含むことが好ましい。
これにより、メイン基板にマルチ・チップ・モジュール
を簡単に取り付け、取り外しすることができ、リワーク
性を向上できる。
いては、第1領域部の裏面に外部端子を設けるための領
域が形成されていることも可能である。
それに連設された第2領域部、及び、第1領域部に連設
された第3領域部を有するフレキシブル基板と、前記フ
レキシブル基板の表面に形成された配線パターンと、第
2領域部及び第3領域部の少なくとも一方の表面上に実
装された電子部品と、を具備し、第2領域部が第1領域
部の表面側に折り曲げられ、第3領域部が第2領域部の
裏面側に折り曲げられていることを特徴とする。
第2領域部及び第3領域部の少なくとも一方の表面上に
電子部品を実装し、フレキシブル基板を折り曲げている
ため、従来の折り曲げることができない基板を用いてい
る半導体装置に比べて実装面積を飛躍的に小さくするこ
とができる。
は、第2領域部及び第3領域部の少なくとも一方の表面
上に実装された周辺素子をさらに含むことが好ましい。
これにより、モジュールの電気的特性の最適化が可能と
なる。なお、周辺素子は、例えばチップコンデンサ、チ
ップ抵抗、水晶などである。
は、第1領域部に連設された、メイン基板上に接続する
ためのコネクタ端子をさらに含むことが好ましい。これ
により、メイン基板に半導体装置を簡単に取り付け、取
り外しすることができ、リワーク性を向上できる。
は、第1領域部の裏面に設けられた外部端子をさらに含
むことも可能である。
は、第1領域部の表面と第2領域部の表面とが粘着剤に
よって固定され、第2領域部の裏面と第3領域部の表面
とが粘着剤によって固定されていることが好ましい。
は、第2領域部及び第3領域部の少なくとも一方が、第
1領域部の表面側に折り曲げられて形成された折り曲げ
部分を備え、周辺素子が該折り曲げ部分に配置されてい
ることが好ましい。
施の形態について説明する。
施の形態による半導体装置を製造する手順を示す平面図
である。図2は、図1に示すフレキシブル基板に半導体
素子を実装する方法を説明する断面図である。図3は、
フレキシブル基板に半導体素子及びスぺーサーを配置す
る手順を示す斜視図である。
自在に構成されたフレキシブル基板(以下、「FPC」
という)11を準備する。このFPC11は、その平面
が十字形状を有し、例えばポリイミドのような自由に折
り曲げることができる柔らかい材料で形成されている。
略四角形の第1領域部を有し、第1領域部はFPC11
の中央領域に位置している。この第1領域部の第1の辺
(左辺)には略四角形の第2領域部11aが連設されて
いる。第1領域部の第2の辺(上辺)には略四角形の第
3領域部11bが連設されており、第1領域部の第3の
辺(右辺)には略四角形の第4領域部11cが連設され
ており、第1領域部の第4の辺(下辺)には略四角形の
第5領域部11dが連設されている。このFPC11
は、図2に示すようにポリイミド膜12を有する。この
ポリイミド膜12の表面上及び裏面上には配線パターン
13が形成されており、この配線パターン13の周囲の
ポリイミド膜12上にはソルダーレジスト14が塗布さ
れている。ポリイミド膜12の表面の配線パターンと裏
面の配線パターンとはスルーホール43(図5参照)な
どによって電気的に接続されている。
0,19及び第1〜第4の周辺素子25,24,22,
23を準備する。第1の半導体素子21は、図2に示す
ようチップ表面にバンプ電極17を有する。第2及び第
3の半導体素子20,19についても同様にチップ表面
にバンプ電極を有する。第1及び第2の半導体素子2
1,20それぞれには例えばSRAM(static random
access read write memory)を用い、第3の半導体素子
19には例えばMCU(micro control unit)を用い
る。また、第1、第2及び第4の周辺素子25,24,
23には例えばチップコンデンサ、チップ抵抗、水晶な
どのチップ素子を用い、第3の周辺素子22には例えば
水晶を用いる。
の第2領域部11a上に第1の半導体素子(SRAM)
21をCOF(chip on film)実装する。COF実装と
は、図2に示すように、フィルムにチップをフェースダ
ウンボンディングにより実装する方法である。つまり、
FPC11の第2領域部11a上の所定位置に例えば異
方性導電フィルム(ACF)15を載置する。このAC
F15は導電性粒子(図示せず)を有しており、ACF
15上に第1の半導体素子21をフェースダウンで加熱
圧着することにより、バンプ17と配線パターン13と
の間で導電性粒子が押し潰され、バンプ17と配線パタ
ーン13とが電気的に接続される。なお、ACF15
は、接着剤(バインダ)に導電粒子(導電フィラー)が
分散されたもので、分散剤が添加される場合もある。A
CF15の接着剤としては、熱硬化性の接着剤が使用さ
れることが多い。
に第2の半導体素子(SRAM)20をCOF実装し、
FPC11の第4領域部11c上に第3の半導体素子
(MCU)をCOF実装する。
第1の周辺素子25を半田付けにより実装し、FPC1
1の第3領域部11b上に第2の周辺素子24を半田付
けにより実装し、FPC11の第4領域部11c上に第
3及び第4の周辺素子22,23を半田付けにより実装
する。
先端側にコネクタ端子32を取り付ける。例えば、第5
領域部11dの先端側に予めパターンを形成してコネク
タ端子として用いれば良い。また、メイン基板(実装基
板)上の受け側のコネクタ端子は例えば一般に市販され
ているFPC用コネクタを用いる。
部が開口された第1スペーサー31を貼り付ける。第1
スペーサー31の周囲には切り欠き又は凹部が形成され
ている。このようにして、半導体素子などが実装された
図1(a)に示すFPC11が製作される。
FPC11の第2領域部11aを第1の辺に沿って第1
領域部側に折り曲げた際に、第1の半導体素子21及び
第1の周辺素子25が収納される程度の大きさを有する
ものである。また、第1スペーサー31の切り欠き又は
凹部は、後述するように、FPC11の第4領域部11
cを第3の辺に沿って第3領域部11b側に折り曲げた
際に、その折り曲げ部分に周辺素子23が立ち上がるよ
うに配置され、周辺素子23がその切り欠き又は凹部に
入り込む程度の大きさ及び形状を有するものである。ま
た、第1スペーサー31は、図5に示すように、例えば
ガラスエポキシ基板などの基材31aの上面上及び下面
上に粘着材(例えば両面テープ)31bが貼り付けられ
て構成されている。スペーサー31の高さは、FPCに
実装された半導体素子21と同程度の高さを有してい
る。
11の第2領域部11aを第1の辺に沿って第1領域部
側に折り曲げ、第2領域部11aを第1スペーサー31
の粘着材によって第1領域部に貼り付ける。この際、第
1スペーサー31の開口部内に第1の半導体素子21及
び第1の周辺素子25が収納される。
面上に、中央部が開口された第2スペーサー33を貼り
付ける。第2スペーサー33の開口部は、FPC11の
第3領域部11bを第2の辺に沿って第2領域部11a
の裏面側に折り曲げた際に、第2の半導体素子20及び
第2の周辺素子24が収納される程度の大きさを有する
ものである。また、第2スペーサー33は、第1スペー
サー31と同様に、ガラスエポキシ基板などの基材に粘
着材が貼り付けられて構成されている。スペーサー33
の高さは、FPCに実装された半導体素子20と同程度
の高さを有している。
11の第3領域部11bを第2の辺に沿って第2領域部
11aの裏面側に折り曲げ、第3領域部11bを第2ス
ペーサー33の粘着材によって第2領域部11aの裏面
に貼り付ける。この際、第2スペーサー33の開口部内
に第2の半導体素子20及び第2の周辺素子24が収納
される。
面上に、中央部が開口された第3スペーサー(図示せ
ず)を貼り付ける。第3スペーサーの開口部は、FPC
11の第4領域部11cを第3の辺に沿って第3領域部
11bの裏面側に折り曲げた際に、第3の半導体素子1
9が収納される程度の大きさを有するものである。ま
た、第3のスペーサーには切り欠きが設けられている。
この切り欠きは、第4領域部11cを第3領域部11b
の裏面側に折り曲げた際に、周辺素子22が入り込む程
度の大きさ及び形状を有するものである。また、第3ス
ペーサーは、第1スペーサー31と同様に、ガラスエポ
キシ基板などの基材に粘着材が貼り付けられて構成され
ている。第3スペーサーの高さは、FPCに実装された
半導体素子19と同程度の高さを有している。
第3の辺に沿って第3領域部11bの裏面側に折り曲
げ、第4領域部11cを第3スペーサーの粘着材によっ
て第3領域部11bの裏面に貼り付ける。この際、第3
スペーサーの開口部内に第3の半導体素子19が収納さ
れ、第3スペーサーの切り欠き内に第3の周辺素子22
が入り込み、第1スペーサー31の切り欠き又は凹部に
第4の周辺素子23が入り込む。
マルチ・チップ・モジュール(MCM)を製作すること
ができる。このMCMは、コネクタ端子32によってメ
イン基板(図示せず)に接続されるものである。
1に複数個の半導体素子19〜21をCOF実装し、F
PC11を折り畳んでいるため、従来のMCMに比べて
実装面積を飛躍的に小さくすることができる。つまり、
従来のMCMでは、折り畳むことができない回路基板に
複数個のICチップを実装しているため、実装面積が大
きくなってしまい、MCMを小型化することができない
が、本実施の形態では、折り畳むことが可能なFPC1
1に複数個の半導体素子を実装しているため、図1
(c)に示すように、MCMを飛躍的に小型化すること
ができる。従って、超高密度実装モジュールを製作する
ことができる。
2を用いてメイン基板に接続する構成となっているた
め、従来のMCMに比べてメイン基板にMCMを簡単に
接続することができる。さらに、コネクタ端子32はメ
イン基板への取り付け、取り外しが容易であるため、従
来のMCMに比べてリワーク性に優れている。
装したICチップの近傍に、チップコンデンサ、チップ
抵抗、水晶などの周辺素子を配置できる。これにより、
モジュールの電気的特性の最適化が可能となる。また、
チップコンデンサや水晶などをIC近傍に配置すること
により、耐ノイズ性能を向上させることができ、特に不
要輻射ノイズを抑えることが可能となる。さらに、前述
のような周辺素子を、FPCの折り曲げ部分に配置する
ことにより、折り曲げによって形成される折り曲げ部分
のスペースを有効活用することが可能となり、MCMを
小型化するのに寄与する。
半導体素子をCOF実装しているため、図1(c)に示
すMCMの厚さを薄くすることができる。
ず、種々変更して実施することが可能である。例えば、
本実施の形態では、平面が十字形状を有するFPC11
を用いているが、他の形状のFPCを用いることも可能
である。
いて第2領域部11a、第3領域部11b、第4領域部
11cの順に折り畳んでいるが、折り畳み方はこれに限
られず、他の折り畳み方を用いることも可能である。例
えば、回路パターンに応じて折り畳み方を適宜変更する
ことも可能である。
材としてポリイミドを用いているが、折り曲げることが
できる材料であれば、他の材質からなる基材を用いるこ
とも可能である。
半導体素子21,20としてSRAMを用い、第3の半
導体素子19としてMCUを用いているが、これらに限
定されず、他の種類の半導体素子を用いることも可能で
あり、例えばフラッシュメモリ、DRAM、メモリ、A
SIC又はMPUなどを用いることも可能である。
はICチップだけでなく種々の電子部品を搭載すること
が可能である。
基板などの基材に粘着材を貼り付けた構造のスペーサー
31,33を用いているが、これに限定されず、他の材
質、他の構造からなるスペーサーを用いることも可能で
ある。
施の形態による半導体装置を製造する手順を示す平面図
であり、図1と同一部分には同一符号を付す。図5は、
図4(a)に示す5−5線に沿った断面図である。な
お、第1の実施の形態と同一部分の説明は省略する。
自在に構成されたFPC40を準備する。FPC40の
第1領域部には第5領域部が連設されていない。また、
FPC40においては、図5に示すように、ポリイミド
膜12の表面の配線パターンと裏面の配線パターンとが
スルーホール43によって電気的に接続されている。F
PC40の第1領域部裏面の配線パターン13上にはB
GA端子としての半田ボール45が設けられている。
を実装し、FPC40に周辺素子22〜25を接着剤に
よって仮固定すると共に半田付けにより実装する。この
後、図5に示すように、FPC40の第2領域部11a
を第1の辺51に沿って第1領域部の表面側に折り畳
む。そして、第3領域部11b、第4領域部11cを順
に折り畳むことにより、図4(c)に示すようなMCM
を製作する。周辺素子23は、配線パターンを備えるF
PCの表面に配置されるが、図4(c)においては、周
辺素子23がFPC40の折り曲げ部分に配置される点
を、説明の便宜上FPCの裏側に点線で示している。
ず)上に搭載し、リフローを行うことにより、第1領域
部の裏面のBGA端子(半田ボール)45をメイン基板
に半田付けする。このようにしてメイン基板にMCMを
実装する。なお、スペーサー31,33は、リフロー温
度に耐えられるものを使用する必要がある。
施の形態と同様に実装面積を飛躍的に小さくすることが
でき、具体的には実装面積を約1/5倍にすることが可
能となる。
の形態と同様にモジュールの最適化が可能となり、耐ノ
イズ性能を向上させることができる。
1上に半導体素子をCOF実装しているため、図4
(c)に示すMCMの厚さを薄くすることができる。
なくとも一つの電子部品を実装するための第2領域部を
有し、第2領域部は第1領域部側に折り曲げるものであ
り、第3領域部は第2領域部側に折り曲げるものであ
る。したがって、半導体素子を実装した際に実装面積を
飛躍的に小さくできるフレキシブル基板を提供すること
ができる。
に半導体素子を実装し、フレキシブル基板を折り曲げて
いる。したがって、実装面積を飛躍的に小さくできる半
導体装置を提供することができる。
された、メイン基板上に接続するためのコネクタ端子を
さらに含む。したがって、リワーク性の優れたフレキシ
ブル基板及び半導体装置を提供することができる。
製造する手順を示す平面図である。
装する方法を説明する断面図である。
を配置する手順を示す斜視図である。
製造する手順を示す平面図である。
る。
である。
Claims (9)
- 【請求項1】 表面に配線パターンが形成されたフレキ
シブル基板であって、 第1領域部と、 前記第1領域部に連設され、前記第1領域部側に折り曲
げ且つ少なくとも一つの電子部品を実装するための第2
領域部と、 前記第1領域部に連設され、前記第2領域部側に折り曲
げるための第3領域部と、 を具備することを特徴とするフレキシブル基板。 - 【請求項2】 前記第1領域部に連設された、メイン基
板上に接続するためのコネクタ端子をさらに含むことを
特徴とする請求項1記載のフレキシブル基板。 - 【請求項3】 前記第1領域部の裏面に外部端子を設け
るための領域が形成されていることを特徴とする請求項
1記載のフレキシブル基板。 - 【請求項4】 第1領域部、それに連設された第2領域
部、及び、第1領域部に連設された第3領域部を有する
フレキシブル基板と、 前記フレキシブル基板の表面に形成された配線パターン
と、 前記第2領域部及び前記第3領域部の少なくとも一方に
実装された電子部品と、 を具備し、 前記第2領域部が前記第1領域部の表面側に折り曲げら
れ、前記第3領域部が前記第1領域部の表面側に折り曲
げられていることを特徴とする半導体装置。 - 【請求項5】 前記第2領域部及び前記第3領域部の少
なくとも一方の表面上に実装された周辺素子をさらに含
むことを特徴とする請求項4記載の半導体装置。 - 【請求項6】 前記第1領域部に連設された、メイン基
板上に接続するためのコネクタ端子をさらに含むことを
特徴とする請求項4又は5記載の半導体装置。 - 【請求項7】 前記第1領域部の裏面に設けられた外部
端子をさらに含むことを特徴とする請求項4又は5記載
の半導体装置。 - 【請求項8】 前記第1領域部の表面と前記第2領域部
の表面とが粘着剤によって固定され、前記第2領域部の
裏面と前記第3領域部の表面とが粘着剤によって固定さ
れていることを特徴とする請求項4〜7のうちいずれか
1項記載の半導体装置。 - 【請求項9】 前記第2領域部及び前記第3領域部の少
なくとも一方が、前記第1領域部の表面側に折り曲げら
れて形成された折り曲げ部分を備え、前記周辺素子が該
折り曲げ部分に配置されたことを特徴とする請求項5〜
8のうちいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000300468A JP4016587B2 (ja) | 1999-10-01 | 2000-09-29 | 電子部品及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28216399 | 1999-10-01 | ||
JP11-282163 | 1999-10-01 | ||
JP2000300468A JP4016587B2 (ja) | 1999-10-01 | 2000-09-29 | 電子部品及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001168272A true JP2001168272A (ja) | 2001-06-22 |
JP4016587B2 JP4016587B2 (ja) | 2007-12-05 |
Family
ID=26554494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000300468A Expired - Fee Related JP4016587B2 (ja) | 1999-10-01 | 2000-09-29 | 電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4016587B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006089564A (ja) * | 2004-09-22 | 2006-04-06 | Dainippon Ink & Chem Inc | フレキシブルプリント基板の折り返し固着用粘着剤 |
GB2424993A (en) * | 2005-04-04 | 2006-10-11 | Agilent Technologies Inc | Electronic device construction |
-
2000
- 2000-09-29 JP JP2000300468A patent/JP4016587B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006089564A (ja) * | 2004-09-22 | 2006-04-06 | Dainippon Ink & Chem Inc | フレキシブルプリント基板の折り返し固着用粘着剤 |
JP4710290B2 (ja) * | 2004-09-22 | 2011-06-29 | Dic株式会社 | フレキシブルプリント基板の折り返し固着用粘着剤 |
GB2424993A (en) * | 2005-04-04 | 2006-10-11 | Agilent Technologies Inc | Electronic device construction |
US7463248B2 (en) | 2005-04-04 | 2008-12-09 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | System and method for constructing optical devices using fold-up portions extended from a substrate |
GB2424993B (en) * | 2005-04-04 | 2010-08-25 | Agilent Technologies Inc | Electronic device construction |
Also Published As
Publication number | Publication date |
---|---|
JP4016587B2 (ja) | 2007-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6487078B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
US6713854B1 (en) | Electronic circuit module with a carrier having a mounting pad array | |
TWI528522B (zh) | 具有中央接觸及改良式接地或功率分佈之增強型堆疊式微電子總成以及系統 | |
US7423885B2 (en) | Die module system | |
US6545868B1 (en) | Electronic module having canopy-type carriers | |
US5895230A (en) | Integrated circuit chip package having configurable contacts and method for making the same | |
US20050040510A1 (en) | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument | |
JP3925615B2 (ja) | 半導体モジュール | |
KR20010023575A (ko) | 고밀도 i/o 카운트를 가진 집적 장치에 대한 전기인터페이스 | |
WO2017045358A1 (zh) | 柔性基板和显示装置 | |
US6469903B1 (en) | Flexible printed circuit and semiconductor device | |
JP2001168272A (ja) | フレキシブル基板及び半導体装置 | |
JPH02230749A (ja) | 半導体チップ及び該チップを用いた半導体装置 | |
JPH07254760A (ja) | 基板とicユニットとの接続構造 | |
JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
JPH05343602A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
JP2822558B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2004146851A (ja) | 半導体装置の製造方法,半導体装置およびそれを用いる液晶モジュール | |
JPH02288292A (ja) | 半導体装置 | |
JPH04267361A (ja) | リードレスチップキャリア | |
TW548804B (en) | Semiconductor device and its manufacturing method | |
JPH0969587A (ja) | Bga型半導体装置及びbgaモジュール | |
JPS58105587A (ja) | 回路基板 | |
JP4591816B6 (ja) | 半導体装置 | |
JP2001085592A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |