JP2007266329A - 回路基板及びそれを有する電子装置 - Google Patents

回路基板及びそれを有する電子装置 Download PDF

Info

Publication number
JP2007266329A
JP2007266329A JP2006089717A JP2006089717A JP2007266329A JP 2007266329 A JP2007266329 A JP 2007266329A JP 2006089717 A JP2006089717 A JP 2006089717A JP 2006089717 A JP2006089717 A JP 2006089717A JP 2007266329 A JP2007266329 A JP 2007266329A
Authority
JP
Japan
Prior art keywords
circuit board
terminals
terminal
electronic component
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006089717A
Other languages
English (en)
Inventor
Hitoshi Abe
仁 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006089717A priority Critical patent/JP2007266329A/ja
Priority to US11/589,093 priority patent/US20070230147A1/en
Publication of JP2007266329A publication Critical patent/JP2007266329A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】保守性に優れた回路基板及びそれを有する電子装置を提供する。
【解決手段】電子部品１２０の複数の第１の端子１８と電気的に接続される配線パターン１５４とを有し、前記電子部品が実装されると前記複数の第１の端子が前記電子部品に隠れて見えなくなる回路基板１１０であって、前記電子部品が実装される実装部の周囲に露出し、一方が各第１の端子と一対一接続され、他方が前記配線パターンに接続される一対の第２の端子１４０と、前記実装部の周囲に露出し、各対の第２の端子を電気的に接続する信号線１５２とを有することを特徴とする回路基板を提供する。
【選択図】図２

Description

本発明は、一般には、回路基板に係り、特に、電子部品が実装される実装部に電子部品と接続される端子を有し、電子部品が実装された後は端子が電子部品に隠れて見えなくなる回路基板に関する。本発明は、例えば、ＬＳＩチップや、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）等の各種パッケージが取り付けられるプリント基板の構造に好適である。
近年、高密度実装を実現すると共に保守性に優れた電子装置を提供する需要が益々高まっている。高密度実装の要請に応えるために、ＢＧＡパッケージが従来から提案されている。ＢＧＡパッケージは、一般にＣＰＵとして機能するＩＣチップやＬＳＩチップを搭載し、ハンダ付けによってプリント基板（「システム基板」や「マザーボード」と呼ばれる場合もある。）に接続するパッケージの一種である。ＢＧＡパッケージは、リードの狭ピッチ化及び多ピン化（多リード化）により、高密度化を実現する。
以下、図７及び図８を参照してＢＧＡパッケージ１０を実装した従来のプリント基板２０について説明する。ここで、図７は、ＢＧＡパッケージ１０を実装したプリント基板２０の概略平面図であり、ＢＧＡパッケージ１０とプリント基板の一部を透過している。図８は、図７の部分概略断面図であり、複数のパッド２２のうち２つのパッド２２以外は省略し、また、複数の配線パターン２４のうち
２つの配線パターン２４以外は省略している。
図７及び図８に示すように、ＢＧＡパッケージ１０は、基板１２上にチップ１４を樹脂１６で封止し、バンプ（ボール）１８を介して回路基板２０のパッド２２に接続されている。図７においては、太線で示されたＢＧＡパッケージ１０はバンプ１８を介してプリント基板２０のパッド２２に接続される。パッド２２はパッケージ実装部の周囲に設けられた配線パターン２４に接続される。保守性の向上のためにはＢＧＡパッケージ１０の試験や配線パターン２４の改造を容易にする必要がある。
従来技術としては、例えば、特許文献１乃至３がある。
実開平５−５３２６３号公報 特開平８−７００２４号公報 特開平１０−１９９９４１号公報
ＢＧＡパッケージ１０の試験（波形計測）、配線パターン２４の試験（論理確認）、配線パターン２４の改造にはバンプ１８や配線パターン２４又はそれらに接続される信号線（電源線を含む配線）にプローブやオシロスコープなど測定装置を接続しなければならない。しかし、バンプ１８やパッド２２はＢＧＡパッケージ１０が実装されるとＢＧＡパッケージ１０に隠れて見えなくなる。また、配線パターン２４はプリント基板２０の内層を通り、直接パッドと接続されることが多い。このようにバンプ１８と配線パターン２４は見えないことが多く、測定装置との接続が困難である。この点、信号線に接続されたスルーホールやパッドなどの端子を回路基板に露出することが考えられる。しかし、例えば、既存の配線パターン２４を切断して新たな配線パターン２４を設ける場合など、かかる端子だけでは配線パターン２４の改造は困難である。
そこで、本発明は、保守性に優れた回路基板及びそれを有する電子装置を提供することを例示的な目的とする。
本発明の一側面としての回路基板は、電子部品の複数の第１の端子と電気的に接続される配線パターンとを有し、前記電子部品が実装されると前記複数の第１の端子が前記電子部品に隠れて見えなくなる回路基板であって、前記電子部品が実装される実装部の周囲に露出し、一方が各第１の端子と一対一接続され、他方が前記配線パターンに接続される一対の第２の端子と、前記実装部の周囲に露出し、各対の第２の端子を電気的に接続する信号線とを有することを特徴とする。各対の第２の端子と信号線は露出している。これにより、第１の端子が電子部品で見えずに配線パターンが外部に露出していなくても、かかる回路基板は、各対の第２の端子と信号線を利用した、電子部品の波形測定や配線パターンの改造を可能にする。例えば、第２の端子は第１の端子と一対一対応であるので電子部品の試験を第２の端子を利用して行うことができる。また、配線パターンを改造する場合、信号線を切断するか切断せずに、改造されたパターンを一対の第２の端子のうちで第１の端子に近い方に接続すればよい。また、信号線をプローブで把持したり、一対の第２の端子のいずれかを測定装置と接続したりすれば各種試験を行うことができる。
前記第２の端子は、例えば、スルーホール又はパッド（ハンダ層）である。前記電子部品は、例えば、半導体パッケージ（例えば、ＢＧＡパッケージ）である。信号線は被覆されていなくてもよいし、被覆が除去可能であってもよい。これにより、信号線はプローブと接続可能となる。電子部品を実装した回路基板やかかる回路基板を搭載した電子装置も本発明の一側面を構成する。また、かかる回路基板を利用して電子部品の計測及び前記配線パターンの改造を行う方法も本発明の一側面を構成する。
前記複数の第１の端子は前記実装部に行列状に配置され、前記信号線は、前記実装部の周囲に、前記第１の端子の行又は列の方向に平行に、一又は多段に配置されてもよい。多段配置することによって第１の端子の増加に対応することができる。
前記信号線の長さは１．５ｍｍ以上であり、前記実装部から最も遠い前記第２の端子と前記実装部との距離は１０ｍｍ以内であることが好ましい。１．５ｍｍ以上の信号線はプローブによって把持し易い。また、１０ｍｍ以内であるのは電子部品を実装可能な領域を大幅に減少するのを防止するためである。また、隣接する２つの信号線の間隔は１．５ｍｍ以上であることが好ましい。２つの信号線の間隔が１．５ｍｍ以上あればプローブで把持し易いからである。
前記一対の第２の端子の一方に設けられたジャンパーピンを更に有してもよい。それにより、オシロスコープによる波形測定の操作性を向上させることができる。複数対の第２の端子に接続されたコネクタを更に有してもよい。約数十乃至数百ピンをコネクタに集線させることによって測定装置による測定の操作性を向上させることができる。
本発明の更なる目的又はその他の特徴は、以下、添付図面を参照して説明される好ましい実施例によって明らかにされるであろう。
本発明によれば、保守性に優れた回路基板及びそれを有する電子装置を提供することができる。
以下、添付図面を参照して、本発明の一実施例としての電子装置１００について説明する。ここで、図１は、電子装置１００の概略斜視図である。図１に示すように、電子装置１００は、例示的に、ラックマウント型のＵＮＩＸサーバーとして具体化されている。電子装置１００は、一対の取り付け部１０２によって図示しないラックにネジ止めされ、図２及び図３に示すプリント基板（回路基板）１１０を筐体１０４内に搭載している。筐体１０４にはファンモジュール１０６が設けられている。ファンモジュール１０６は、内蔵する冷却ファンが回転して空気流を発生することによって内蔵するヒートシンクを強制的に冷却する。
プリント基板１１０は、半導体パッケージ（電子部品）１２０と、メモリカードを挿入するための複数のブロックプレート（図示せず）と、ハードディスクやＬＡＮなどの外部機器とのコネクタ（図示せず）などを搭載する。但し、図２はプリント基板１１０の概略平面図であり、半導体パッケージ１２０及びその周辺以外は省略している。図３は、図２の部分概略断面図であり、複数のパッド１３０のうち２つのパッド１３０以外は省略し、また、複数の配線パターン１５４のうち２つの配線パターン１５４以外は省略している。
半導体パッケージ１２０は、ＢＧＡ、ＬＧＡなど、半導体パッケージ１２０と電気的に接続される複数のパッドが、半導体パッケージ１２０が実装されると半導体パッケージ１２０に隠れて見えなくなるものであればよい。本実施例ではＢＧＡパッケージである。ＢＧＡパッケージは図８に示すＢＧＡパッケージ１０と同様である。即ち、ＢＧＡパッケージ１０は、基板１２上にチップ１４を樹脂１６で封止し、バンプ（ボール）（第１の端子）１８を介して回路基板２０のパッド２２に接続されている。
プリント基板１１０は、複数のパッド１３０と、複数対の端子（第２の端子）１４０、１４２と、信号線１５０、１５２、配線パターン１５４とを有する。
パッド１３０は、半導体パッケージ１２０と電気的に接続される。パッド１３０は、図２に太線で示す半導体パッケージ１２０が実装されると半導体パッケージ１２０に隠れて見えなくなる。なお、図２における太線は半導体パッケージ１１０が実装される実装部も兼ねている。
複数対の端子１４０及び１４２の各々は、一方の端子１４０がパッド１３０と接続され、他方の端子１４２が配線パターン１５４に接続される。端子１４０及び１４２は、例えば、スルーホールやパッド（ハンダ層）である。実装部から最も遠い端子１４２と実装部との距離Ｌ３は１０ｍｍ以内であることが好ましい。１０ｍｍ以内であるのは電子部品を実装可能な領域を大幅に減少するのを防止するためである。このようにバンプ１８の中で波形測定や改造（配線変更）で必要とされる端子を、半導体パッケージ１２０の最短の周りにバンプ１８と一対一でスルーホールとして出す。端子１４２以降は必要な信号線に単一又はマルチ接続させる。
信号線１５０はパッド１３０と端子１４０を接続する。
信号線１５２は、実装部の周囲で露出し、各対の端子１４０及び１４２を電気的に接続する。また、信号線１５２は、被覆されていなくてもよいし、被覆が除去可能であってもよい。これにより、信号線１５２はプローブなどの測定装置と接続可能となる。信号線１５２の長さＬ１は１．５ｍｍ以上である。１．５ｍｍの信号線はプローブ接触やパターンカットさせる最低限の幅である。また、隣接する２つの信号線１５２の間隔Ｌ２は１．５ｍｍ以上であることが好ましい。２つの信号線の間隔が１．５ｍｍ以上あればプローブで把持し易いからである。なお、本実施例はＬ１とＬ２を約２ｍｍに設定している。
配線パターン１５４は、信号線でもよいが、パッド１３０に接続されて所定の論理回路を構成する。配線パターン１５４は、上述のように、プリント基板１１０の内層に配置されて外部からは見えないことが多い。
各対の端子１４０及び１４２と信号線１５２は露出している。これにより、パッド１３０が半導体パッケージ１１０で見えずに配線パターン１５４が外部に露出していなくても、プリント基板１１０は、各対の端子１４０及び１４２と信号線１５２を利用した、半導体パッケージ１１０の試験や配線パターン１５４の改造を可能にする。例えば、端子１４０、１４２はバンプ１８と一対一対応であるので半導体パッケージ１２０の試験（波形計測など）を端子１４０、１４２を利用して行うことができる。配線パターン１５４を改造する場合、信号線１５２を切断するか切断せずに、改造された配線パターンを端子１４０に接続すればよい。また、信号線１５２をプローブで把持したり、端子１４０及び１４２のいずれかを測定装置と接続したりすれば各種試験を行うことができる。
複数のバンプ１８は実装部に行列状に配置され、信号線１５２は、実装部の周囲に、バンプ１８行又は列の方向に平行に、一又は多段に配置される。図２では信号線１５２は一段配置であるが、図４では信号線１５２は多段配置である。
多段配置することによってバンプ１８の増加に対応することができる。ここで、図４は、図２の変形例の概略平面図である。
また、図５に示すように、端子１４０又は１４２にジャンパーピン１６０を設ければ、オシロスコープによる波形測定の操作性を向上させることができる。ここで、図５は、図２の別の変形例の概略平面図である。図５は、ジャンパーピン１６０を端子１４２に設けた例を示しており、Ａ部を拡大している。
また、図６に示すように、端子１４２に接続されたコネクタ１７０を設けて約数十乃至数百ピンをコネクタ１７０に集線させることによって測定装置（オシロスコープやロジックアナライザ）１８０による測定の操作性を向上させることができる。これにより、波形計測や論理確認を行うことができる。１７２はコネクタ付ケーブルである。ここで、図６は、コネクタ１７０を端子１４２に接続した例を示している。
以上、本発明の好ましい実施例を説明したが、本発明はこれらに限定されずその要旨の範囲内で種々の変形及び変更が可能である。
本発明は更に以下の事項を開示する。
（付記１） 電子部品の複数の第１の端子と電気的に接続される配線パターンとを有し、前記電子部品が実装されると前記複数の第１の端子が前記電子部品に隠れて見えなくなる回路基板であって、前記電子部品が実装される実装部の周囲に露出し、一方が各第１の端子と一対一接続され、他方が前記配線パターンに接続される一対の第２の端子と、前記実装部の周囲に露出し、各対の第２の端子を電気的に接続する信号線とを有することを特徴とする回路基板。（１）
（付記２） 前記複数の第１の端子は前記実装部に行列状に配置され、前記信号線は、前記実装部の周囲に、前記第１の端子の行又は列の方向に平行に、一又は多段に配置されることを特徴とする付記１記載の回路基板。（２）
（付記３） 前記信号線の長さは１．５ｍｍ以上であり、前記実装部から最も遠い前記第２の端子と前記実装部との距離は１０ｍｍ以内であることを特徴とする付記１記載の回路基板。
（付記４） 隣接する２つの信号線の間隔は１．５ｍｍ以上であることを特徴とする付記１記載の回路基板。
（付記５） 前記第２の端子はスルーホール又はパッドであることを特徴とする付記１記載の回路基板。
（付記６） 前記一対の第２の端子の一方に設けられたジャンパーピンを更に有することを特徴とする付記１記載の回路基板。（３）
（付記７） 複数対の第２の端子に接続されたコネクタを更に有することを特徴とする付記１記載の回路基板。（４）
（付記８） 前記電子部品は半導体パッケージであることを特徴とする付記１記載の回路基板。
（付記９） 前記信号線は被覆されていないことを特徴とする付記１記載の回路基板。
（付記１０） 前記電子部品を実装したことを特徴とする付記１記載の回路基板。
（付記１１） 付記１記載の回路基板を搭載したことを特徴とする電子装置。（５）
（付記１２） 付記１記載の回路基板を利用して前記電子部品の計測及び前記配線パターンの改造を行う方法。
本発明の電子装置の概略斜視図である。 図１に示す電子装置に搭載されたプリント基板の概略平面図である。 図２に示すプリント基板の部分概略断面図である。 図２の変形例の概略平面図である。 図２の別の変形例の概略平面図である。 図２の別の変形例の概略平面図である。 従来のプリント基板の概略透過平面図である。 図７に示すプリント基板の部分概略断面図である。
符号の説明
１８ バンプ（ボール）（第１の端子）
１００ サーバー（電子装置）
１１０ プリント基板（回路基板）
１２０（１０） 半導体パッケージ（電子部品）
１３０ パッド
１４０、１４２ 第２の端子
１５２ 信号線
１５４ 配線パターン
１６０ ジャンパーピン
１７０ コネクタ

Claims (5)

  1. 電子部品の複数の第１の端子と電気的に接続される配線パターンとを有し、前記電子部品が実装されると前記複数の第１の端子が前記電子部品に隠れて見えなくなる回路基板であって、
    前記電子部品が実装される実装部の周囲に露出し、一方が各第１の端子と一対一接続され、他方が前記配線パターンに接続される一対の第２の端子と、
    前記実装部の周囲に露出し、各対の第２の端子を電気的に接続する信号線とを有することを特徴とする回路基板。
  2. 前記複数の第１の端子は前記実装部に行列状に配置され、
    前記信号線は、前記実装部の周囲に、前記第１の端子の行又は列の方向に平行に、一又は多段に配置されることを特徴とする請求項１記載の回路基板。
  3. 前記一対の第２の端子の一方に設けられたジャンパーピンを更に有することを特徴とする請求項１記載の回路基板。
  4. 複数対の第２の端子に接続されたコネクタを更に有することを特徴とする請求項１記載の回路基板。
  5. 請求項１記載の回路基板を搭載したことを特徴とする電子装置。
JP2006089717A 2006-03-29 2006-03-29 回路基板及びそれを有する電子装置 Pending JP2007266329A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006089717A JP2007266329A (ja) 2006-03-29 2006-03-29 回路基板及びそれを有する電子装置
US11/589,093 US20070230147A1 (en) 2006-03-29 2006-10-30 Circuit board and electronic apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006089717A JP2007266329A (ja) 2006-03-29 2006-03-29 回路基板及びそれを有する電子装置

Publications (1)

Publication Number Publication Date
JP2007266329A true JP2007266329A (ja) 2007-10-11

Family

ID=38558613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006089717A Pending JP2007266329A (ja) 2006-03-29 2006-03-29 回路基板及びそれを有する電子装置

Country Status (2)

Country Link
US (1) US20070230147A1 (ja)
JP (1) JP2007266329A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9557370B2 (en) 2012-02-10 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of improving bump allocation for semiconductor devices and semiconductor devices with improved bump allocation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6063966A (ja) * 1984-07-06 1985-04-12 Hitachi Ltd 半導体装置の製造方法
JPH11101841A (ja) * 1997-09-26 1999-04-13 Sony Corp 導電性ペーストスルーホール型両面プリント配線基板及びその電気特性試験装置
JP2003068806A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US5896037A (en) * 1996-10-10 1999-04-20 Methode Electronics, Inc. Interface test adapter for actively testing an integrated circuit chip package
TW366570B (en) * 1997-03-26 1999-08-11 Matsushita Electric Ind Co Ltd Semiconductor device and the wiring unit
JP2000315776A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 半導体装置
JP2001007472A (ja) * 1999-06-17 2001-01-12 Sony Corp 電子回路装置およびその製造方法
JP4071914B2 (ja) * 2000-02-25 2008-04-02 沖電気工業株式会社 半導体素子及びこれを用いた半導体装置
US6732266B1 (en) * 2000-08-28 2004-05-04 Advanced Micro Devices, Inc. Method and apparatus for reconfiguring circuit board and integrated circuit packet arrangement with one-time programmable elements
US6884707B1 (en) * 2000-09-08 2005-04-26 Gabe Cherian Interconnections
US6732304B1 (en) * 2000-09-21 2004-05-04 Inapac Technology, Inc. Chip testing within a multi-chip semiconductor package
KR100403621B1 (ko) * 2001-03-30 2003-10-30 삼성전자주식회사 전기적 특성 평가를 위한 테스트 패드를 갖는 칩 온 필름패키지 및 칩 온 필름 패키지 형성 방법
US20030043560A1 (en) * 2001-06-15 2003-03-06 Clarkson Robert Roy Printed circuit board having a microelectronic semiconductor device mount area for trace routing therethrough
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP2006147676A (ja) * 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
JP2006258667A (ja) * 2005-03-17 2006-09-28 Nec Electronics Corp パッケージ基板のｒｆインピーダンス測定装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6063966A (ja) * 1984-07-06 1985-04-12 Hitachi Ltd 半導体装置の製造方法
JPH11101841A (ja) * 1997-09-26 1999-04-13 Sony Corp 導電性ペーストスルーホール型両面プリント配線基板及びその電気特性試験装置
JP2003068806A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20070230147A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
US5383787A (en) Integrated circuit package with direct access to internal signals
US5280193A (en) Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate
US9329227B2 (en) Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board
US20070045828A1 (en) Semiconductor device package
US20060125501A1 (en) Modularized probe head
USRE41516E1 (en) Socketless/boardless test interposer card
JP3459765B2 (ja) 実装検査システム
JP2005286345A (ja) 複数の接地面を備えた半導体素子
US7528616B2 (en) Zero ATE insertion force interposer daughter card
CN105067846A (zh) 一种bga封装芯片的测试夹具
US8093708B2 (en) Semiconductor package having non-uniform contact arrangement
TWI388860B (zh) 電子元件封裝體之測試裝置及測試方法
US6026221A (en) Prototyping multichip module
TWI519800B (zh) 測試裝置
JPH11287846A (ja) テスト・プローブ・アセンブリ
JP4539396B2 (ja) 半導体装置の実装構造
JP2007266329A (ja) 回路基板及びそれを有する電子装置
JP3166490B2 (ja) Ｂｇａ型半導体装置
US6809524B1 (en) Testing of conducting paths using a high speed I/O test package
US7679201B2 (en) Device package
US6597188B1 (en) Ground land for singulated ball grid array
JPH11344532A (ja) 回路基板上の探針のための装置
JP4022698B2 (ja) 検査回路基板
TWI732548B (zh) 封裝結構
US11959939B2 (en) Chip socket, testing fixture and chip testing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018