CN106782256B - 一种带有面板测试电路的显示装置 - Google Patents

Abstract

本发明主要是关于显示器领域，是提出了一种带有面板测试电路的显示装置，在测试像素阵列的程序中可降低数据电压信号的衰减。包括位于所述基板上并设置在所述像素阵列周边的多个第一、第二类接口衬垫，并且所述面板测试电路具有晶体管,所述晶体管布置在所述基板上并位于所述像素阵列的周边，所述像素阵列中的多个数据线与所述第二类接口衬垫分别一对一地电性连接，施加在所述第一类接口衬垫的数据检测信号通过所述面板测试电路传输到所述第二类接口衬垫。

Description

一种带有面板测试电路的显示装置

技术领域

本发明主要是关于显示器领域，更确切地说，是提出了一种带有面板测试电路的显示装置，在测试像素阵列的程序中可降低数据电压信号的衰减。

背景技术

在现有的面板检测方法中，面板检测电路布局在基板边缘的走线要从下方绕到像素阵列区域的上方提供信号，走线的电阻很大。而面板检测电路的一根线要驱动很多根的数据线，故而使得电阻电容体现出来负面的RC负载效应很大，当显示屏能够以较高的密度显示图像时，如果数据线上输入的是交流信号，过大的阻抗就会直接导致面板检测电路无法行之有效的驱动像素阵列的数据线。

例如已知的中国专利申请(CN1996443A)披露了一种显示装置及其测试电路，包含像素阵列、前端电路、测试电路以及使能电路，该测试电路用以测试该像素阵列，该使能电路根据一定电压以决定是否使能该测试电路。当该像素阵列测试完毕后，该定电压由该前端电路所提供以非使能该测试电路。该专利文献通过提供一定电压来决定使能电路是否能测试电路，并在测试完毕后，定电压持续的被提供但电压电位改变从而让使能电路在显示装置运行时呈现非使能状态。因此其披露的显示装置的像素阵列不会被测试电路以及使能电路影响而造成显示异常，并最终达到显示装置正常运行的目的，该公开文献没有涉及由于测试电路走线太长带来的阻抗过大问题的解决。

例如公开的中国专利申请(CN100580465C)披露了一种面板测试电路结构，该面板测试电路结构包含多条传输线及显示模块，传输线电性连接显示模块，每一个传输线包含一个输入部分、一个测试部分及一个输出部分，测试部分的两端分别电性连结输入部分以及输出部分，输出部分的一端电性连结于显示模块，而面板测试所使用的测试信号也经由一个测试电路板所提供并运用多个探针输入至测试部分并经由输出部分传输至显示模块。从而拥有不同架构、不同电路跨距、或者不同元件脚位的数目驱动模块的面板，皆可共用相同的探针以及测试电路板等相关的测试设备以进行面板测试，同样该公开文献没有涉及由于测试电路走线太长带来的阻抗过大问题的解决。

例如公开的美国专利申请(US2010073009 A1)披露了一种电子装置显示面板的测试电路，用以测试像素阵列，测试电路包括：多条测试信号线、多个测试信号传输单元、多条栅极线以及至少一个静电防护装置。测试信号传输单元群组包含多个对应测试信号线的测试信号传输单元，各测试信号传输单元群组分别对应耦合至测试信号线之一，以耦合至测试信号线及像素阵列，其中各测试信号传输单元包括至少一个传输门：栅极线耦合到至少一个传输门的栅极；以及至少一个静电防护装置耦合至栅极其中的二者。同样该公开文献没有涉及由于测试电路走线太长带来的阻抗过大问题的解决。

发明内容

在本发明的一个可选实施例中，提出了一种带有面板测试电路的显示装置，具有布局在基板上的像素阵列，可包括位于所述基板上并设置在所述像素阵列周边(如位于像素阵列的前侧等位置处)的多个第一、第二类接口衬垫，并且所述面板测试电路具有晶体管,所述晶体管布置在所述基板上并位于所述像素阵列的周边(可临近所述第一、第二类接口衬垫设置，如也可布置在像素阵列的前侧等位置处)，所述像素阵列中的多个数据线与所述第二类接口衬垫分别一对一地电性连接，施加在所述第一类接口衬垫的数据检测信号通过所述面板测试电路传输到所述第二类接口衬垫。

上述的带有面板测试电路的显示装置，在所述面板测试电路中，每个所述晶体管都具有控制端、第一端和第二端，任意一个所述晶体管的所述第二端设置为连接到至少一个所述第一类接口衬垫，使所有的所述晶体管的所述第二端都接收由所述第一类接口衬垫所输入的一数据检测信号，而任意一个所述晶体管的所述第一端都对应连接到至少一个所述第二类接口衬垫。

上述的带有面板测试电路的显示装置，任意一个所述晶体管的所述控制端设置为连接到至少一个所述第一类接口衬垫，使所有的所述晶体管的所述控制端都接收由所述第一类接口衬垫所输入的控制信号；以及

藉由所述控制信号同时驱动所有的所述晶体管，在一面板测试阶段，每条所述数据线通过与之连接的一个处于导通状态的所述晶体管而输入所述数据检测信号。

上述的带有面板测试电路的显示装置，所述晶体管均是PMOS类型的薄膜晶体管，所述控制信号在面板测试阶段为逻辑低电平。

上述的带有面板测试电路的显示装置，所述晶体管均是NMOS类型的薄膜晶体管，所述控制信号在面板测试阶段为逻辑高电平。

上述的带有面板测试电路的显示装置，所述面板测试电路包括多个第一晶体管和多个预设晶体管组，且每个所述预设晶体管组均包括至少一个第二晶体管，且所述第一、第二晶体管各自都具有控制端、第一端和第二端；其中

每个所述预设晶体管组中所有的所述第二晶体管的所述第二端都连接到一个所述第一晶体管的第一端，且该预设晶体管组中的每个所述第二晶体管的所述第一端都对应连接到至少一个所述第二类接口衬垫上；以及

任意一个所述第一晶体管的所述第二端设置为至少连接到至少一个所述第一类接口衬垫，使所有的所述第一晶体管的所述第二端都接收由所述第一类接口衬垫所输入的一数据检测信号。

上述的带有面板测试电路的显示装置，任意一个所述第一晶体管的所述控制端设置为至少连接到至少一个所述第一类接口衬垫，使所有的所述第一晶体管的所述控制端都接收由所述第一类接口衬垫所输入的第一控制信号；

而任意一个所述第二晶体管的所述控制端都接收一个第二驱动信号，藉由第二控制信号和所述第一控制信号同时驱动所有的所述第二晶体管和所述第一晶体管，在面板测试阶段，接通所有的所述第一晶体管，并使得每条所述数据线通过与之连接的一个处于导通状态的所述第二晶体管而输入所述数据检测信号。

上述的带有面板测试电路的显示装置，所述第一晶体管均是同类型的薄膜晶体管，所述第二晶体管均是同类型的薄膜晶体管。

上述的带有面板测试电路的显示装置，所述第一晶体管均是PMOS类型的薄膜晶体管，且所述第一控制信号在面板测试阶段为逻辑低电平；或者

所述第一晶体管均是NMOS类型的薄膜晶体管，且所述第一控制信号在面板测试阶段为逻辑高电平。

上述的带有面板测试电路的显示装置，所述第二晶体管均是PMOS类型的薄膜晶体管，且所述第二控制信号在面板测试阶段为逻辑低电平；或者

所述第二晶体管均是NMOS类型的薄膜晶体管，且所述第二控制信号在面板测试阶段为逻辑高电平。

附图说明

阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见：

图1是测试走线从基板的一侧绕着基板的边缘绕到像素阵列另一侧的测试方式；

图2是在位于像素阵列区域的前侧同时布局Panel Test、COF Bonding衬垫；

图3是面板测试电路的另一个实施例。

具体实施方式

下面将结合各实施例，对本发明的技术方案进行清楚完整的阐述，但所描述的实施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。

参见图1，在面板显示领域，通常会利用一个驱动芯片或类似的等同驱动器件所提供的数据线来配合推动像素阵列中的某一列的所有子像素单元，例如第一根数据线D₁为第一列的所有子像素单元P11、P21、P31……Pn1提供数据电压信号V_DATA，第二根数据线D₂为第二列的所有子像素单元P12、P22、P32……Pn2提供数据电压信号V_DATA，第三根数据线D₃为第三列的所有子像素单元P13、P23、P33……Pn3提供数据电压信号V_DATA，依此类推，第M根的数据线D_M(这里M是大于1的自然数)为第M列的所有子像素单元P1m、P2m、P3m……Pnm提供数据电压信号V_DATA。

在面板显示领域，为了保障达到终端客户的产品是无瑕疵的良品，而需要对面板显示设备执行若干电学方面的检测程序。例如在当前AMOLED的标准测试程序中，常采用的面板测试(Panel Test)和阵列测试(Array Test)的电路架构是分开的，体现在：阵列测试主要是测量在镀OLED前基板上的各个显示元器件的性能，但是面板测试是测量基板切割成小型面板后各个显示元器件的性能。一般而言，阵列测试是测量每一根数据线上各像素的实际情况，而相对的面板测试则是测量相同颜色像素的情况(如单纯红色的或单纯绿色或单纯蓝色)。比较严峻的问题是，随着高的密度显示图像PPI越来越高，一根数据线上因为存在着不同的颜色(如红色和绿色或蓝色)，那么数据线上的信号就会体现出实质是带有交流成分的脉动信号，这样导致面板测试的负载就不能太大，否则面板测试就驱动不了。参见图1所示的一种测试方案，面板测试程序所采用的布线111包括纵向段111A和横向段111B，它的两个纵向段111A分别靠近基板100的两侧纵向边缘并沿着基板100的纵向边缘纵向延伸，直至使布线111绕到基板100的尾端，也即在图1中使布线111具有的横向段111B位于基板100的尾端。

参见图1所示，布线111的横向段111B靠近基板100尾端的一个横向边缘并沿着该边缘横向延伸，从而使得数据线D₁、D₂……D_m延伸到基板100尾端的部分可以分别通过开关S₁、S₂……S_m与布线111的横向段111B相连，注意这里的开关S₁、S₂……S_m也是布局在基板100的尾端。布线111电性连接到布局在基板100前端的若干面板测试接口衬垫(Panel TestPad)也即后文命名的第一类接口衬垫113中的一部分衬垫上，并且数据检测信号V_DATA(Data信号)是输入到某些第一类接口衬垫113上。在实际测试程序中，当该等开关S₁、S₂……S_m处于导通的阶段，数据线D₁、D₂……D_m就可以分别接收到从布线111上所传输的数据检测信号V_DATA。除此之外，开关S₁、S₂……S_m各自的控制端则是通过另一些布线112连接到某些第一类接口衬垫113上，所以用来驱动开关S₁、S₂……S_m使它们在导通或关断之间切换的控制信号也是输入到某些第一类接口衬垫113上。这种布线和测试方式的最大弊端在于，布线111绕行的距离过长，几乎是从基板100的前端绕到基板100的尾端，诱发的实际阻抗会很大。

参见图2所示，与图1形成对比，原来的布线111被摒弃，取而代之的是，利用基板100上原先就存在的用于与柔性线路板COF上I/O端口对接的接口衬垫(COF Bonding Pad)也即后文命名的第二类接口衬垫116来一并实现面板测试，即连接在第一类接口衬垫113上的开关S₁、S₂……S_m均通过相应的上述第二类接口衬垫116分别与数据线D₁、D₂……D_m连接，以提供数据检测信号V_DATA至数据线D₁、D₂……D_m上(第二类接口衬垫116此时并没有额外提供信号电压，其主要用于数据检测信号V_DATA的传输)。本文提及的基板100也可以是柔性基板，并且这里描述的柔性线路板COF(Chip on Film)上面安装有驱动芯片IC，它上面安装的驱动IC透过COF Bonding Pad接口衬垫而传输信号至OLED像素阵列，COF膜是一种可折叠或弯曲的膜，并且其一端需要贴合到基板100上实现其I/O端口与COF Bonding Pad接口衬垫键合，其另一端往往是连接到柔性电路板FPCB。本发明借用了原本用来与驱动IC进行信号交互的COF Bonding Pad接口衬垫，并赋予其额外的测试功效。因为考虑到第二类接口衬垫116的位置是位于基板100的前侧/前端，而且上文介绍的用于接收数据检测信号V_DATA的第一类接口衬垫113也是位于基板100的前侧，如果我们实现利用第二类接口衬垫116来送入数据检测信号V_DATA到数据线D₁、D₂……D_m上就可以避免过长的走线，这是本领域的技术人员所乐见其成的，本发明的后文内容将介绍如何达到这一目的。

参见图2所示，面板测试电路包括一系列的晶体管SW₁、SW₂、……SW_m，而且该等薄膜型的晶体管的制备时机可以与像素阵列的晶体管同步制备，因此引入的晶体管不会影响正常的标准工艺流程。在这个可选的实施例中，晶体管SW₁、SW₂、……SW_m的总数量可以和数据线D₁、D₂……D_m的总数量一致。晶体管SW₁、SW₂、……SW_m中的每一个都具有控制端(例如栅极)、第一端(例如源极或漏极)和第二端(例如漏极或源极)，施加在控制端的控制信号决定晶体管的第一端和第二端之间是导通还是关断。首先，第一条数据线D₁-连接到第二类接口衬垫116-1上，第二条数据线D₂-连接到第二类接口衬垫116-2上，第三条数据线D₃-连接到第二类接口衬垫116-3上，依此类推，第N条数据线D_N-连接到第二类接口衬垫116-N上。其次，晶体管SW₁的第一端连接到一个第二类接口衬垫116-1上，晶体管SW₂的第一端连接到一个第二类接口衬垫116-2上，晶体管SW₃的第一端连接到一个第二类接口衬垫116-3上，依此类推，直至晶体管SW_m的第一端连接到一个第二类接口衬垫116-m上。与此同时，晶体管SW₁、SW1、……SWm中的任意一个晶体管的第二端设置为至少连接到多个第一类接口衬垫113中的一个上，此时只要在与晶体管(SW1、SW2、……SWm)的第二端相连的那一部分第二类接口衬垫113上输入数据检测信号VDATA，数据检测信号VDATA就可以透过导通的晶体管SW1、SW2、……SWm传输到对应的数据线上。另外，无论晶体管的总数量和数据线的总数量无论是否一致，每个晶体管的的第一端均可根据具体的需求而与至少一个第二类型接口衬垫116连接，即每个晶体管均可控制至少一根数据线。

参见图2，在一个示范性的实施例中，晶体管SW₁、SW₂、……SW_m各自的第二端是同时连接到一条布线114上，布线114和晶体管SW₁、SW₂、……SW_m一样应当都布置在基板100的前侧，避免阻抗过大，而布线114又电性连接到一个第一类接口衬垫113-1上。在这个可选但并非构成限制的实施例中，晶体管SW1、SW2、……SWm相当于并联设置，它们各自的第二端相互连接，保障在第一类接口衬垫113-1上所输入的数据检测信号VDATA同步传送给晶体管SW1、SW2、……SWm。

此外，一系列晶体管SW1、SW2、……SWm中任意一个晶体管的控制端应该至少连接到至少一个第一类接口衬垫113上，且能够使所有的晶体管SW1、SW2、……SWm的控制端都可以接收由第一类接口衬垫113所输入的控制信号CTL。在一个示范性的实施例中，晶体管SW1、SW2、……SW_m各自的控制端是同时连接到一条布线115上，布线115和晶体管SW₁、SW₂、……SW_m一样应当都布置在基板100的前侧，而布线115又电性连接到一个第一类接口衬垫113-2上。在这个可选但并非构成限制的实施例中，藉由耦合到第一类接口衬垫113-2上的控制信号CTL同时驱动所有的晶体管。在面板测试的阶段，每条数据线D₁、D₂……D_m通过与之连接的一个处于导通状态的晶体管SW₁、SW₂、……SW_m而输入数据检测信号V_DATA。例如，如果在第一类接口衬垫113-2上施加的控制信号CTL驱动晶体管SW₁、SW₂、……SW_m都导通，则第一条数据线D₁通过与之连接的晶体管SW₁输入期望的数据检测信号V_DATA，第二条数据线D₂通过与之连接的晶体管SW₂输入期望的数据检测信号V_DATA，依此类推直至第m条数据线D_m通过与之连接的晶体管SW_m输入期望的数据检测信号V_DATA。因为晶体管SW₁、SW₂、……SW_m都是同步导通的，而且晶体管SW₁、SW₂、……SW_m各自的第二端也同时被限定在数据检测信号V_DATA具有的电位水准，所以控制信号CTL控制晶体管SW₁、SW₂、……SW_m导通后就会点亮数据线D₁、D₂……D_m各自对应的列的像素。

因为额外制备的晶体管SW₁、SW₂、……SW_m是与像素电路中各个晶体管一起制备形成的，而像素电路中各个晶体管常常采用PMOS类型的薄膜晶体管，所以晶体管SW₁、SW₂、……SW_m较佳的采用PMOS类型的薄膜晶体管。理论上晶体管SW₁、SW₂、……SW_m是NMOS晶体管也并无不妥，如果是NMOS，则控制信号CTL应当是高电平开启它们，反之如果它们是PMOS，则控制信号CTL应当是低电平开启它们。

参见图3，是另一个可选的实施例，面板测试电路包括多个第一晶体管SP(即paneltest的switch)和多个预设晶体管组，且每个预设晶体管组中均可包括多个第二晶体管SA(即array test的switch)，由它们的组合拓扑来取代之前的一系列晶体管SW，可以实现同样的测试功能。与上文相同，第一晶体管SP和第二晶体管SA各自都具有控制端(例如栅极)和第一端(例如源极或漏极)以及第二端(例如漏极或源极)，同样，该等晶体管作为电性的电子开关，施加在它们控制端的控制信号用来决定晶体管的第一端和第二端之间是导通的还是关断的。另外，每个预设晶体管组都包括数量超过1的多个第二晶体管；例如在图3中，第一个预设晶体管组SA-SERI具有若干第二晶体管(SA₁₁、SA₁₂、SA₁₃、SA₁₄)，而第二个预设晶体管组SA-SERI具有若干第二晶体管(SA₂₁、SA₂₂、SA₂₃、SA₂₄)，……依此类推，直至第K个预设晶体管组SA-SERI具有若干第二晶体管(SA_N1、SA_N2、SA_N3、SA_N4)，注意这里涉及的K是大于1的自然数。对应的，还需要设置数量为K的第一晶体管(SP₁、SP₂、……SP_K)来与该K个预设晶体管组SA-SERI相适配。

第一个预设晶体管组SA-SERI与第一晶体管SP₁配合的方式体现在，第一个预设晶体管组SA-SERI具有若干第二晶体管(SA₁₁、SA₁₂、SA₁₃、SA₁₄)，这里暂时以四个晶体管作为范例进行阐释，并且第二晶体管(SA₁₁、SA₁₂、SA₁₃、SA₁₄)并联设置使得它们的第二端相互连接，以及第二晶体管(SA₁₁、SA₁₂、SA₁₃、SA₁₄)中各个晶体管的第二端与第一个第一晶体管SP₁的第一端相连。第一个第一晶体管SP₁的第二端则可以输入上文提及的数据检测信号V_DATA，所以第一个第一晶体管SP₁的第二端设置为至少连接到至少一个第一类接口衬垫113上，例如连接到一个第二类接口衬垫113-1上。而预设晶体管组SA-SERI中的每个第二晶体管(SA₁₁、SA₁₂、SA₁₃、SA₁₄)的第一端都对应连接到多个第二类接口衬垫116中的一个上，例如第二晶体管SA₁₁的第一端(节点OUT₁₁)连接到一个第二类接口衬垫116-1，第二晶体管SA₁₂的第一端(节点OUT₁₂)连接到一个第二类接口衬垫116-2，第二晶体管SA₁₃的第一端(节点OUT₁₃)连接到一个第二类接口衬垫116-3，等等，依此类推，第K个预设晶体管组SA-SERI中的一个第二晶体管SA_K4的第一端(节点OUT_K4)连接到一个第二类接口衬垫116-N。

第二个预设晶体管组SA-SERI与第一晶体管SP₂配合的方式体现在，第二个预设晶体管组SA-SERI具有若干第二晶体管(SA₂₁、SA₂₂、SA₂₃、SA₂₄)，这里暂时以四个晶体管作为范例进行阐释，并且第二晶体管(SA₂₁、SA₂₂、SA₂₃、SA₂₄)并联设置使得它们的第二端相互连接，以及第二晶体管(SA₂₁、SA₂₂、SA₂₃、SA₂₄)中各个晶体管的第二端与第二个第一晶体管SP₂的第一端相连。第二个第一晶体管SP₂的第二端则可以输入上文提及的数据检测信号VDATA，所以第二个第一晶体管SP1的第二端设置为至少连接到一个第一类接口衬垫113上，例如连接到一个第二类接口衬垫113-1上。而预设晶体管组SA-SERI中的每个第二晶体管(SA21、SA22、SA23、SA24)的第一端都对应连接到多个第二类接口衬垫116中的一个上，例如第二晶体管SA21的第一端(节点OUT21)连接到一个第二类接口衬垫116-5，第二晶体管SA22的第一端(节点OUT22)连接到一个第二类接口衬垫116-6，第二晶体管SA23的第一端(节点OUT23)连接到一个第二类接口衬垫116-7，等等，依此类推。

第一晶体管SP1、SP2、……SPK的所述第二端设置为至少连接到一个第一类接口衬垫113上，且使所有的第一晶体管SP1、SP2、……SPK的第二端都能接收到来自与之相连的第一类接口衬垫113上所输入的数据检测信号VDATA。此外，第一晶体管SP₁、SP₂、……SP_K中任意一个晶体管的控制端应该至少连接到多个第一类接口衬垫113中的一个上，以便使所有的第一晶体管SP₁、SP₂、……SP_K的控制端都可以接收由第一类接口衬垫113所输入的控制信号CTL。在一个示范性的实施例中，第一晶体管SP₁、SP₂、……SP_K各自的控制端是同时连接到一条与第一类接口衬垫113-2相连的布线上。在这个可选但并非构成限制的实施例中，藉由耦合到第一类接口衬垫113-2上的第一控制信号CTL1同时驱动所有的第一晶体管SP₁、SP₂、……SP_K，第一控制信号CTL1例如是面板测试驱动信号Panel Test Signal。另外，还提供耦合到第一至第K个预设晶体管组SA-SERI中所有的第二晶体管{(SA₁₁、SA₁₂、SA₁₃、SA₁₄)、(SA₂₁、SA₂₂、SA₂₃、SA₂₄)、……(SA_K1、SA_K2、SA_K3、SA_K4)}各自控制端上的第二控制信号CTL2，第二控制信号CTL2同时驱动所有的第二晶体管，第二控制信号CTL2例如是阵列测试驱动信号Array Test Signal。并且，第二晶体管可以直接就是原本存在的用于为阵列测试ArrayTest而预制备的晶体管，第一晶体管SP₁、SP₂、……SP_K可以直接就是原本存在的用于为面板测试Panel Test而预制备的晶体管。

在面板测试的阶段，第一晶体管SP₁、SP₂、……SP_K均导通，每条数据线D₁、D₂……D_m通过与之连接的一个处于导通状态的第二晶体管SA₁₁、SW₁₂、……而输入数据检测信号V_DATA。例如，如果在第一类接口衬垫113-2上施加的第一控制信号CTL1驱动第一晶体管SP₁、SP₂、……SP_K均导通，第二控制信号CTL2驱动所有的第二晶体管导通，则第一条数据线D₁通过与之连接的第二晶体管SA₁₁输入期望的数据检测信号V_DATA，第二条数据线D₂通过与之连接的第二晶体管SA₁₂输入期望的数据检测信号V_DATA，依此类推直至第m条数据线D_m通过与之连接的第二晶体管SA_K4输入期望的数据检测信号V_DATA。因为第一晶体管SP₁、SP₂、……SP_K都是同步导通的，而且它们各自的第二端也同时被限定在数据检测信号V_DATA具有的电位水准，所以只要第二控制信号CTL2控制所有的第二晶体管通后就会点亮数据线D1、D2……Dm各自对应的列的像素。同样，上述的第一晶体管和第二晶体管较佳的分别采用相同类型(如NMOS类型的薄膜晶体管或PMOS类型的薄膜晶体管)的薄膜晶体管，且当第一晶体管采用NMOS类型的薄膜晶体管时，上述的第一控制信号在面板测试阶段为逻辑高电平；当第一晶体管采用PMOS类型的薄膜晶体管时，上述的第一控制信号在面板测试阶段则为逻辑低电平；相应的，当第二晶体管采用NMOS类型的薄膜晶体管时，上述的第二控制信号在面板测试阶段为逻辑高电平；而当第二晶体管采用PMOS类型的薄膜晶体管时，上述的第而控制信号在面板测试阶段则为逻辑低电平。

在上文讨论的内容中，为了避免因为用语带来的理解歧义，所言的基板上位于像素阵列的前侧或前端这种术语还可以被定义被第一侧，或等同的描述词语，对应的，基板上相对的位于像素阵列的后侧或尾端还可以被定义被第二侧，或等同的描述词语。鉴于第一类接口衬垫的数据检测信号或控制信号通过面板测试电路传输到第二类接口衬垫，所以面板测试电路具有的各个晶体管布置在像素阵列的前侧，而各个晶体管的控制端或第一、第二端与第一、第二类接口衬垫相连的布线也应该布置在像素阵列的前侧，避免阻抗过大。

综上所述，面板显示测试的测试信号从cof Bonding Pad处进入像素阵列的有源显示区域，可以有效减低数据检测Data信号的通路电阻，更可以较为真实的反映出面板的显示区域的点亮效果，从而显著增加检出率，较佳的节省成本。也避免了显示测试需要布线绕到cof bonding pad对侧的基板尾端区域，因为如果布线阻抗大，就不能真实反映各数据线搭接Bonding输入数据检测信号后像素阵列的实际点亮效果。

以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种带有面板测试电路的显示装置，具有布局在基板上的像素阵列，其特征在于，包括位于所述基板上并设置在所述像素阵列周边的多个第一、第二类接口衬垫，所述第一类接口衬垫靠近所述第二类接口衬垫设置，并且所述面板测试电路具有晶体管,所述晶体管布置在所述基板上并仅位于所述第一类接口衬垫与所述第二类接口衬垫之间，所述像素阵列中的多个数据线与所述第二类接口衬垫分别一对一地电性连接，施加在所述第一类接口衬垫的数据检测信号通过所述面板测试电路传输到所述第二类接口衬垫；所述第一类接口衬垫仅设置连接所述第二类接口衬垫的连线；所述第二类接口衬垫为所述基板上现有的用于与柔性线路板输入输出端口连接的接口衬垫。

2.根据权利要求1所述的带有面板测试电路的显示装置，其特征在于，在所述面板测试电路中，每个所述晶体管都具有控制端、第一端和第二端，任意一个所述晶体管的所述第二端设置为连接到至少一个所述第一类接口衬垫，使所有的所述晶体管的所述第二端都接收由所述第一类接口衬垫所输入的一数据检测信号，而任意一个所述晶体管的所述第一端都对应连接到至少一个所述第二类接口衬垫。

3.根据权利要求2所述的带有面板测试电路的显示装置，其特征在于，任意一个所述晶体管的所述控制端设置为连接到至少一个所述第一类接口衬垫，使所有的所述晶体管的所述控制端都接收由所述第一类接口衬垫所输入的控制信号；以及

藉由所述控制信号同时驱动所有的所述晶体管，在一面板测试阶段，每条所述数据线通过与之连接的一个处于导通状态的所述晶体管而输入所述数据检测信号。

4.根据权利要求3所述的带有面板测试电路的显示装置，其特征在于，所述晶体管均是PMOS类型的薄膜晶体管，所述控制信号在面板测试阶段为逻辑低电平。

5.根据权利要求3所述的带有面板测试电路的显示装置，其特征在于，所述晶体管均是NMOS类型的薄膜晶体管，所述控制信号在面板测试阶段为逻辑高电平。

6.根据权利要求1所述的带有面板测试电路的显示装置，其特征在于，所述面板测试电路包括多个第一晶体管和多个预设晶体管组，且每个所述预设晶体管组均包括至少一个第二晶体管，且所述第一、第二晶体管各自都具有控制端、第一端和第二端；其中

每个所述预设晶体管组中所有的所述第二晶体管的所述第二端都连接到一个所述第一晶体管的第一端，且该预设晶体管组中的每个所述第二晶体管的所述第一端都对应连接到至少一个所述第二类接口衬垫上；以及

任意一个所述第一晶体管的所述第二端设置为至少连接到至少一个所述第一类接口衬垫，使所有的所述第一晶体管的所述第二端都接收由所述第一类接口衬垫所输入的一数据检测信号。

7.根据权利要求6所述的带有面板测试电路的显示装置，其特征在于，任意一个所述第一晶体管的所述控制端设置为至少连接到至少一个所述第一类接口衬垫，使所有的所述第一晶体管的所述控制端都接收由所述第一类接口衬垫所输入的第一控制信号；

而任意一个所述第二晶体管的所述控制端都接收一个第二驱动信号，藉由第二控制信号和所述第一控制信号同时驱动所有的所述第二晶体管和所述第一晶体管，在面板测试阶段，接通所有的所述第一晶体管，并使得每条所述数据线通过与之连接的一个处于导通状态的所述第二晶体管而输入所述数据检测信号。

8.根据权利要求7所述的带有面板测试电路的显示装置，其特征在于，所述第一晶体管均是同类型的薄膜晶体管，所述第二晶体管均是同类型的薄膜晶体管。

9.根据权利要求8所述的带有面板测试电路的显示装置，其特征在于，所述第一晶体管均是PMOS类型的薄膜晶体管，且所述第一控制信号在面板测试阶段为逻辑低电平；或者

所述第一晶体管均是NMOS类型的薄膜晶体管，且所述第一控制信号在面板测试阶段为逻辑高电平。

10.根据权利要求8所述的带有面板测试电路的显示装置，其特征在于，所述第二晶体管均是PMOS类型的薄膜晶体管，且所述第二控制信号在面板测试阶段为逻辑低电平；或者

所述第二晶体管均是NMOS类型的薄膜晶体管，且所述第二控制信号在面板测试阶段为逻辑高电平。

Images