JPH03174762A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH03174762A JPH03174762A JP2082521A JP8252190A JPH03174762A JP H03174762 A JPH03174762 A JP H03174762A JP 2082521 A JP2082521 A JP 2082521A JP 8252190 A JP8252190 A JP 8252190A JP H03174762 A JPH03174762 A JP H03174762A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- microcomputer
- wiring board
- board
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 238000003825 pressing Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000011347 resin Substances 0.000 claims description 21
- 229920005989 resin Polymers 0.000 claims description 21
- 230000002093 peripheral effect Effects 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 239000011889 copper foil Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 10
- 229920001971 elastomer Polymers 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229910052720 vanadium Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000010397 one-hybrid screening Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 229910000639 Spring steel Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は集積回路基板にマイクロコンピュータを接続し
てなる混成集積回路装置に関し、特にEPROM内蔵型
マイクロコンピュータ搭載の混成集積回路装置に関する
。
てなる混成集積回路装置に関し、特にEPROM内蔵型
マイクロコンピュータ搭載の混成集積回路装置に関する
。
(ロ)従来の技術
紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEP
ROM内蔵のマイクロうンピュータ素子は各種電子機器
に好んで用いられている。
を消去し、再書込みが可能な紫外線照射窓を有するEP
ROM内蔵のマイクロうンピュータ素子は各種電子機器
に好んで用いられている。
このEPROM内蔵マイクロコンピュータは、制御用あ
るい辻駆動用集積回路と共に現在、その殆んどがプリン
ト配線板に実装されている。各種電子機器で小型軽量化
が要求される機器は、チップ・オン・ボードと称される
技法によってプリント配線板に半導体集積回路(IC)
チップが直麺倶載され、所要の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆
され、極めて小型軽量化が達成されている。
るい辻駆動用集積回路と共に現在、その殆んどがプリン
ト配線板に実装されている。各種電子機器で小型軽量化
が要求される機器は、チップ・オン・ボードと称される
技法によってプリント配線板に半導体集積回路(IC)
チップが直麺倶載され、所要の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆
され、極めて小型軽量化が達成されている。
かかる従来のEPROM内蔵マイクロコンピュータの実
装構造を第12図に従って説明すると、第12図は従来
のEPROM内蔵マイクロコンピュータの一部断面を有
する斜視図であって、主表面上に導電性配線パターン〈
41〉が形成されたガラス・エポキシ樹脂などから構成
された絶縁性基板(42)のスルーホール(43)にサ
ーデイツプ型パッケージに組込まれたEPROM内蔵マ
イクロコンピュータ(44〉が搭載されている。とのE
PROM内蔵マイクロコンピュータ(44)はヘッダー
(45〉及びキャップ(46)を有し1、前記ヘッダー
(45)はセラミック基材(47)に外部導出リード(
48〉が低融点ガラス材で接着されている。又このヘッ
ダー〈45〉はガラスに金粉が多量に混入したいわゆる
金ペーストを焼結した素子搭載部(50)が前記低融点
ガラス材上あるいはセラミック基材(47)上に接着さ
れており、この素子搭載部(50〉にEPROM内蔵マ
イクロコンピュータチップ(51〉が装着され、このチ
ップ(51〉の電極と前記外部導出リード(48)とが
金属細線(52)によって接続されている。このキャッ
プ(46)は低融点ガラスによってヘッダー(45)に
配置されたEPROM内蔵マイクロコンピュータチップ
〈51〉を密封している。この様にEPROM内蔵マイ
クロコンピュータチップ(51〉を密封したEPROM
内蔵マイクロコンピュータ(44)は、前記絶縁性基板
(42)のスルーホール(43)に外部導出リード(4
8〉を挿通させ半田によって固定される。このスルーホ
ール(43)は導電性配線パターン(41)によって所
要の配線引回しが施され、前記絶縁性基板の端部に設け
られた雄型コネクタ端子部(55)から図示しない雌型
コネクタへと接続される。
装構造を第12図に従って説明すると、第12図は従来
のEPROM内蔵マイクロコンピュータの一部断面を有
する斜視図であって、主表面上に導電性配線パターン〈
41〉が形成されたガラス・エポキシ樹脂などから構成
された絶縁性基板(42)のスルーホール(43)にサ
ーデイツプ型パッケージに組込まれたEPROM内蔵マ
イクロコンピュータ(44〉が搭載されている。とのE
PROM内蔵マイクロコンピュータ(44)はヘッダー
(45〉及びキャップ(46)を有し1、前記ヘッダー
(45)はセラミック基材(47)に外部導出リード(
48〉が低融点ガラス材で接着されている。又このヘッ
ダー〈45〉はガラスに金粉が多量に混入したいわゆる
金ペーストを焼結した素子搭載部(50)が前記低融点
ガラス材上あるいはセラミック基材(47)上に接着さ
れており、この素子搭載部(50〉にEPROM内蔵マ
イクロコンピュータチップ(51〉が装着され、このチ
ップ(51〉の電極と前記外部導出リード(48)とが
金属細線(52)によって接続されている。このキャッ
プ(46)は低融点ガラスによってヘッダー(45)に
配置されたEPROM内蔵マイクロコンピュータチップ
〈51〉を密封している。この様にEPROM内蔵マイ
クロコンピュータチップ(51〉を密封したEPROM
内蔵マイクロコンピュータ(44)は、前記絶縁性基板
(42)のスルーホール(43)に外部導出リード(4
8〉を挿通させ半田によって固定される。このスルーホ
ール(43)は導電性配線パターン(41)によって所
要の配線引回しが施され、前記絶縁性基板の端部に設け
られた雄型コネクタ端子部(55)から図示しない雌型
コネクタへと接続される。
さて、かかる従来のEPROM内蔵マイクロコンピュー
タ素子の実装構造は、EPROM内蔵マイ・クロコンピ
ユータチップ(51)に比ベパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不′利で
ある。更にスルーホール(43)に外部導出リードを挿
通した後、半田などで固定する必要も生ずる。更に特筆
すべき大きな欠点は、絶縁性基板への実装に先立ってE
PROM内蔵マイクロコンピュータ素子を一部パッケジ
に組立てることである。
タ素子の実装構造は、EPROM内蔵マイ・クロコンピ
ユータチップ(51)に比ベパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不′利で
ある。更にスルーホール(43)に外部導出リードを挿
通した後、半田などで固定する必要も生ずる。更に特筆
すべき大きな欠点は、絶縁性基板への実装に先立ってE
PROM内蔵マイクロコンピュータ素子を一部パッケジ
に組立てることである。
ここではザーディップパッケージクイブのEPROM内
蔵マイクロコンピュータ素子について述べたが樹脂封止
型パッケージについても上述した問題は発生する。
蔵マイクロコンピュータ素子について述べたが樹脂封止
型パッケージについても上述した問題は発生する。
斯る問題を解決するために第13図に示した実装構造が
既に使用されている。
既に使用されている。
以下に第13図に示したEPROM内蔵マイクロコンピ
ュータ実装構造について説明する。
ュータ実装構造について説明する。
主表面(60a)に導電性配線パターン(60b)が形
成されたガラス・エポキシ樹脂板などの絶縁性基板(6
0)上には、EPROM内蔵マイクロコンピュータチッ
プ(61)を載置するチップ搭載エリア(60c)を有
し、前記配線パターン(60b)は、このエリア近傍か
ら主表面(60a)上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリア(60c)に
は、EPROM内蔵マイ内蔵マイクロコンビツクチップ
が搭載され、このチップ〈61〉の表面電極と前記配線
パターン(60b)とが金属細線(62〉により接続さ
れている。勿論金属細線(62〉の1本は前記チップ(
61〉のサブストレートと接続する為に、このチップ(
61)が搭@された配線パターン(60b)とワイヤリ
ングされている。
成されたガラス・エポキシ樹脂板などの絶縁性基板(6
0)上には、EPROM内蔵マイクロコンピュータチッ
プ(61)を載置するチップ搭載エリア(60c)を有
し、前記配線パターン(60b)は、このエリア近傍か
ら主表面(60a)上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリア(60c)に
は、EPROM内蔵マイ内蔵マイクロコンビツクチップ
が搭載され、このチップ〈61〉の表面電極と前記配線
パターン(60b)とが金属細線(62〉により接続さ
れている。勿論金属細線(62〉の1本は前記チップ(
61〉のサブストレートと接続する為に、このチップ(
61)が搭@された配線パターン(60b)とワイヤリ
ングされている。
上述した様にEPROM内蔵マイクロコンピュータチッ
プを直接基板上に搭載することが既に周知技術として知
られている。
プを直接基板上に搭載することが既に周知技術として知
られている。
(ハ〉発明が解決しようとする課題
第13図で示したEPROM内蔵マイクロコンピュータ
実装構造ではEPROM内蔵マイクロコンピュータのチ
ップをプリント基板上にダイポンディングしているため
、小型化となることはいうまでもない。しかしながら、
ここでいう小型化はあくまでEPROM内蔵マイクロコ
ンピュータ自体の小型化である。即ち、第13図からは
明らかにされていないがEPROM内蔵マイクロコンピ
ュータの周辺に固着されているその周辺回路素子はディ
スクリート等の電子部品で構成されているために、EP
ROM内蔵マイクロコンピュータを搭載したプリント基
板用の集積回路としてのシステム全体を見た場合なんら
小型化とはならず従来通りプリント基板の大型化、即ち
システム全体が大型化になる問題がある。
実装構造ではEPROM内蔵マイクロコンピュータのチ
ップをプリント基板上にダイポンディングしているため
、小型化となることはいうまでもない。しかしながら、
ここでいう小型化はあくまでEPROM内蔵マイクロコ
ンピュータ自体の小型化である。即ち、第13図からは
明らかにされていないがEPROM内蔵マイクロコンピ
ュータの周辺に固着されているその周辺回路素子はディ
スクリート等の電子部品で構成されているために、EP
ROM内蔵マイクロコンピュータを搭載したプリント基
板用の集積回路としてのシステム全体を見た場合なんら
小型化とはならず従来通りプリント基板の大型化、即ち
システム全体が大型化になる問題がある。
また、第12図に示した実装構造においても第13図と
同様にEPROM内蔵マイクロコンピュータの周辺の回
路、即ちLSI、IC等の回路素子がディスクリート等
の電子部品で構成されているため、プリント基板の大型
化、即ちシステム全体が大型化となりユーザが要求され
る軽薄短小のEFROM内蔵マイクロコンピュータ搭載
の集積回路を提供することができない大きな問題がある
。
同様にEPROM内蔵マイクロコンピュータの周辺の回
路、即ちLSI、IC等の回路素子がディスクリート等
の電子部品で構成されているため、プリント基板の大型
化、即ちシステム全体が大型化となりユーザが要求され
る軽薄短小のEFROM内蔵マイクロコンピュータ搭載
の集積回路を提供することができない大きな問題がある
。
更に第12図および第13図で示したEPROM内蔵マ
イクロコンピュータ実装構造では、上述した様にシステ
ム全体が大型化になると共にEPROM内蔵マイクロコ
ンピュータおよびその周辺の回路素子を互いに接続する
導電パターンが露出されているため信頼性が低下する問
題がある。
イクロコンピュータ実装構造では、上述した様にシステ
ム全体が大型化になると共にEPROM内蔵マイクロコ
ンピュータおよびその周辺の回路素子を互いに接続する
導電パターンが露出されているため信頼性が低下する問
題がある。
更に第12図および第13図で示したEPROM内蔵マ
イクロコンピュータ実装構造ではEPROM内蔵マイク
ロコンピュータと、その周辺のIC,LSI等の回路素
子が露出されているため、基板上面に凹凸が生じて取扱
いにくく作業性が低下する問題がある。
イクロコンピュータ実装構造ではEPROM内蔵マイク
ロコンピュータと、その周辺のIC,LSI等の回路素
子が露出されているため、基板上面に凹凸が生じて取扱
いにくく作業性が低下する問題がある。
更に特質すべき問題点は、従来のEPROM内蔵マイク
ロコンピュータ実装構造ではプリント基板上のEPRO
M内蔵マイクロコンピュータの挿脱が困難であるという
大きな問題があった。
ロコンピュータ実装構造ではプリント基板上のEPRO
M内蔵マイクロコンピュータの挿脱が困難であるという
大きな問題があった。
(ニ)課題を解決するための手段
本発明は上述した課題に鑑みて為されたものであり、配
線基板上にマイクロコンピュータのみを搭載し、二枚の
基板の一方の基板の所望位置に孔を設け、その孔によっ
て形成された空間に前記配線基板を収納し、前記配線基
板と他方の基板上の導電路との接続は導電性シートを介
して且つ配線基板を加圧手段を用いて加圧することによ
り行い、他の回路素子は二枚の基板とケース材とで形成
された封止空間内に封止した構造とすることを0 特徴とする。
線基板上にマイクロコンピュータのみを搭載し、二枚の
基板の一方の基板の所望位置に孔を設け、その孔によっ
て形成された空間に前記配線基板を収納し、前記配線基
板と他方の基板上の導電路との接続は導電性シートを介
して且つ配線基板を加圧手段を用いて加圧することによ
り行い、他の回路素子は二枚の基板とケース材とで形成
された封止空間内に封止した構造とすることを0 特徴とする。
従ってマイクロコンピュータを搭載した混成集積回路装
置を極めて小型で且つ、混成集積回路装置からマイクロ
コンピュータを自由自在に着脱することができるマイク
ロコンピュータ搭載の混成集積回路装置を提供すること
ができる。
置を極めて小型で且つ、混成集積回路装置からマイクロ
コンピュータを自由自在に着脱することができるマイク
ロコンピュータ搭載の混成集積回路装置を提供すること
ができる。
(ホ〉作用
この様に本発明に依れば、一方の基板の所定位置に設け
た孔によって形成された空間内でマイクロコンピュータ
を搭載した配線基板を他方の基板上の導電路と導電性シ
ートを介して加圧接続し、もっとも関連深い回路素子と
の電気的接続を考慮して、効率良くマイクロコンピュー
タともっとも関連深い回路素子とを接続することができ
、信号線即ち導電路の引回し線を不要にすることができ
る。更にマイクロコンピュータの隣接する位置に最も関
連の深い周辺回路素子を配置でき、マイクロコンピュー
タと周辺回路素子との間のデータのやりとりを行うデー
タ線を最短距離あるいは最小距離で実現でき、データ線
の引回しによる実装置11− 度のロスを最小限に抑制することになり、高密度の実装
が行える。
た孔によって形成された空間内でマイクロコンピュータ
を搭載した配線基板を他方の基板上の導電路と導電性シ
ートを介して加圧接続し、もっとも関連深い回路素子と
の電気的接続を考慮して、効率良くマイクロコンピュー
タともっとも関連深い回路素子とを接続することができ
、信号線即ち導電路の引回し線を不要にすることができ
る。更にマイクロコンピュータの隣接する位置に最も関
連の深い周辺回路素子を配置でき、マイクロコンピュー
タと周辺回路素子との間のデータのやりとりを行うデー
タ線を最短距離あるいは最小距離で実現でき、データ線
の引回しによる実装置11− 度のロスを最小限に抑制することになり、高密度の実装
が行える。
更に本発明では両基板上に搭載された全ての素子がケー
ス材と二枚の基板で形成された封止空間内に収納される
ため小型化でしかも取扱い性の優れた混成集積回路装置
を提供することができる。
ス材と二枚の基板で形成された封止空間内に収納される
ため小型化でしかも取扱い性の優れた混成集積回路装置
を提供することができる。
更に本発明では上述したようにマイクロコンピュータが
直接基板上に直接搭載されず配線基板上に搭載される構
造であるためにマイクロコンピュータの挿脱を容易に行
える。その結果、両基板上に形成される所望の回路機能
を共通化でき、例えばマイクロコンピュータを搭載した
配線基板を異ならしめることにより異種の装置を極めて
容易に提供できる。
直接基板上に直接搭載されず配線基板上に搭載される構
造であるためにマイクロコンピュータの挿脱を容易に行
える。その結果、両基板上に形成される所望の回路機能
を共通化でき、例えばマイクロコンピュータを搭載した
配線基板を異ならしめることにより異種の装置を極めて
容易に提供できる。
更に本発明では他方の基板上の導電路と配線基板との接
続を導電性シートを介して且つ加圧によって行うため、
従来の半田付接続を行わずにその接続が行えるので上述
した如く、マイクロコンピュータの挿脱を容易に行える
。
続を導電性シートを介して且つ加圧によって行うため、
従来の半田付接続を行わずにその接続が行えるので上述
した如く、マイクロコンピュータの挿脱を容易に行える
。
(へ)実施例
2
以下に第1図乃至第11図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。
発明の混成集積回路装置を詳細に説明する。
第1図は本発明を示すための分解斜視図、第2図は第1
図に示した分解斜視図を組立てたときのI−I断面であ
る。
図に示した分解斜視図を組立てたときのI−I断面であ
る。
この混成集積回路装置(1)は独立した電子部品として
用いられインバータエアコン等の幅広いインバータモー
タの分野で機能を独立して有する集積回路として用いら
れる。
用いられインバータエアコン等の幅広いインバータモー
タの分野で機能を独立して有する集積回路として用いら
れる。
この混成集積回路装置(1)は第1図および第2図に示
す様に、所望位置に孔(5)が設けられた一方の集積回
路基板(2A)と、その基板(2A)と対向配置される
他方の集積回路基板〈2B〉と、その基板(2A)(2
B)上に形成された所望形状の導電路(3)と、導電路
(3)に接続され夫々の基板(2A)(2B>上に搭載
された複数の回路素子(4)と、基板(2A)(2B)
と固着一体化され、夫々の基板(2A)(2B>を所定
の間隔離間させるケース材(6)と、一方の基板(2A
〉に設けた孔(5)によって形成された空間内に収納さ
れたマイクロコンピュータ(7)を搭載した配線基板(
8)とから構成される。
す様に、所望位置に孔(5)が設けられた一方の集積回
路基板(2A)と、その基板(2A)と対向配置される
他方の集積回路基板〈2B〉と、その基板(2A)(2
B)上に形成された所望形状の導電路(3)と、導電路
(3)に接続され夫々の基板(2A)(2B>上に搭載
された複数の回路素子(4)と、基板(2A)(2B)
と固着一体化され、夫々の基板(2A)(2B>を所定
の間隔離間させるケース材(6)と、一方の基板(2A
〉に設けた孔(5)によって形成された空間内に収納さ
れたマイクロコンピュータ(7)を搭載した配線基板(
8)とから構成される。
画集積回路基板(2A ) (2B )はセラミックス
、ガラスエポキシあるいは金属等の硬質基板が用いられ
、本実施例では放熱性および機械的強度に優れた金属基
板を用いるものとする。
、ガラスエポキシあるいは金属等の硬質基板が用いられ
、本実施例では放熱性および機械的強度に優れた金属基
板を用いるものとする。
金属基板としては例えば0.5〜2.0TIIIl厚の
アルミニウム基板を用いる。その基板(2A)(2B)
の表面には第3図に示す如く、周知の陽極酸化により酸
化アルミニウム膜(9)(アルマイト層)が形成され、
その−主面側に10〜70μ厚のエポキシあるいはポリ
イミド等の絶縁樹脂層(10)が貼着される。更に絶縁
樹脂層(lO〉上には10〜70μ厚の銅箔(11)が
前述した絶縁樹脂層(lO)と同時にローラーあるいは
ホットプレス等の手段により貼着されている。即ち、銅
箔(11〉と絶縁樹脂層〈10〉とはあらかじめ一体化
された状態であるものを使用している。ところで、二枚
の基板(2A)(2B)はフレキシブル性を有する絶縁
樹脂層(10)によって所定の間隔離間されて連結され
た状態となっている。本実施例ではフィルムを用いて夫
々の基板(2A)(2B>を接続するがフィルムを用い
らずに夫々の基板(2A)(2B)を独立させてあとで
金属製リードで接続することも可能である。
アルミニウム基板を用いる。その基板(2A)(2B)
の表面には第3図に示す如く、周知の陽極酸化により酸
化アルミニウム膜(9)(アルマイト層)が形成され、
その−主面側に10〜70μ厚のエポキシあるいはポリ
イミド等の絶縁樹脂層(10)が貼着される。更に絶縁
樹脂層(lO〉上には10〜70μ厚の銅箔(11)が
前述した絶縁樹脂層(lO)と同時にローラーあるいは
ホットプレス等の手段により貼着されている。即ち、銅
箔(11〉と絶縁樹脂層〈10〉とはあらかじめ一体化
された状態であるものを使用している。ところで、二枚
の基板(2A)(2B)はフレキシブル性を有する絶縁
樹脂層(10)によって所定の間隔離間されて連結され
た状態となっている。本実施例ではフィルムを用いて夫
々の基板(2A)(2B>を接続するがフィルムを用い
らずに夫々の基板(2A)(2B)を独立させてあとで
金属製リードで接続することも可能である。
二枚の基板(2A)<2B)の−主面上に設けられた銅
箔(11)表面上にはスクリーン印刷によって所望形状
の導電路を露出してレジストでマスクされ、貴金属(金
、銀、白金)メツキ層が銅箔(11)表面にメツキされ
る。然る後、レジストを除去して貴金属メツキ層をマス
クとして銅箔(11)のエツチングを行い所望の導電路
〈3)が形成される。ここでスクリーン印刷による導電
路(3)の細さはo、srmnが限界であるため、極細
配線パターンを必要とするときは周知の写真蝕刻技術に
依り約2μルールの極細導電路パターン(3)の形成が
可能となる。
箔(11)表面上にはスクリーン印刷によって所望形状
の導電路を露出してレジストでマスクされ、貴金属(金
、銀、白金)メツキ層が銅箔(11)表面にメツキされ
る。然る後、レジストを除去して貴金属メツキ層をマス
クとして銅箔(11)のエツチングを行い所望の導電路
〈3)が形成される。ここでスクリーン印刷による導電
路(3)の細さはo、srmnが限界であるため、極細
配線パターンを必要とするときは周知の写真蝕刻技術に
依り約2μルールの極細導電路パターン(3)の形成が
可能となる。
二枚の基板(2A)(2B)上に形成された導電路(3
)杜、略基板(2A)(2B)の全面にわたって形成さ
れ、基板(2A)(2B)相対向する周端辺に延在され
た導電路〈3)の先端部には外部リード端子(12)を
固着するための複数の外部リード固着パッド(3a)
(以下5 パッドという)が形成される。ここで両法板(2A)(
2B〉−ヒに形成される導電路(3)はフレキシブル樹
脂層(10)上に形成されているので二枚の基板(2A
〉(2B)を股がる様にバターニングされ両法板(2A
>(2B)の接続が所望の位置で行え、且つ樹脂層(1
0)を折曲げたとしても導電路(3)の断線という恐れ
はない。
)杜、略基板(2A)(2B)の全面にわたって形成さ
れ、基板(2A)(2B)相対向する周端辺に延在され
た導電路〈3)の先端部には外部リード端子(12)を
固着するための複数の外部リード固着パッド(3a)
(以下5 パッドという)が形成される。ここで両法板(2A)(
2B〉−ヒに形成される導電路(3)はフレキシブル樹
脂層(10)上に形成されているので二枚の基板(2A
〉(2B)を股がる様にバターニングされ両法板(2A
>(2B)の接続が所望の位置で行え、且つ樹脂層(1
0)を折曲げたとしても導電路(3)の断線という恐れ
はない。
また、他方の基板(2B)上にはパッド(38)以外に
一方の基板(2A)に設けた孔〈5〉によって露出され
る領域」二に他の複数の接続用パッド(3b〉が形成さ
れる。この接続用パッド(3b〉には回路素子は搭載せ
ず後述する配線基板(8)の電極部分が搭載され、配線
基板(8)と導電路(3)との接続が行われる。一方の
基板(2A)に設けられる孔(5〉は後述する配線基板
(8)を収納できる大きさを考慮して形成される。
一方の基板(2A)に設けた孔〈5〉によって露出され
る領域」二に他の複数の接続用パッド(3b〉が形成さ
れる。この接続用パッド(3b〉には回路素子は搭載せ
ず後述する配線基板(8)の電極部分が搭載され、配線
基板(8)と導電路(3)との接続が行われる。一方の
基板(2A)に設けられる孔(5〉は後述する配線基板
(8)を収納できる大きさを考慮して形成される。
配線基板(8〉と接続される接続用パラじ(3b)から
延在される導電路(3)の一部は外部リード固着パッド
(3a)と連続する様に所望のパターンで引回して形成
される。
延在される導電路(3)の一部は外部リード固着パッド
(3a)と連続する様に所望のパターンで引回して形成
される。
6
ところで、夫々の基板(2A>(2B>上に形成された
導電路(3)上にitパワートランジスタ、小信号用ト
ランジスタ、IC,チップ抵抗、チップコンデンサ等の
複数の回路素子(4)とアルミ電解コンデンサ等の大型
(背の高い)の電子部品(13)が所望のろう材によっ
て固着接続される。孔(5〉が設けられた一方の基板(
2A)上には小信号用トランジスタ、チップ抵抗、チッ
プコンデンサ等の比較的発熱を有さない回路素子(4〉
が搭載され、他方の基板(2B)上にはパワートランジ
スタ等のパワー系の発熱を有する回路素子(4)が積極
的に搭載されている。
導電路(3)上にitパワートランジスタ、小信号用ト
ランジスタ、IC,チップ抵抗、チップコンデンサ等の
複数の回路素子(4)とアルミ電解コンデンサ等の大型
(背の高い)の電子部品(13)が所望のろう材によっ
て固着接続される。孔(5〉が設けられた一方の基板(
2A)上には小信号用トランジスタ、チップ抵抗、チッ
プコンデンサ等の比較的発熱を有さない回路素子(4〉
が搭載され、他方の基板(2B)上にはパワートランジ
スタ等のパワー系の発熱を有する回路素子(4)が積極
的に搭載されている。
パワートランジスタ、トランジスタ、IC等の素子は近
傍の導電路(3)あるいは近傍の回路素子(4)とA1
ワイヤ線等の金属細線を用いて例えば超音波ボンディン
グ接続が行われている。超音波ボンディングが行われる
導電路(3)上にはAj2ワイヤ線と導電路(3)との
ボンディング強度を高めるためにNiメツキ等のメツキ
処理が施されている。
傍の導電路(3)あるいは近傍の回路素子(4)とA1
ワイヤ線等の金属細線を用いて例えば超音波ボンディン
グ接続が行われている。超音波ボンディングが行われる
導電路(3)上にはAj2ワイヤ線と導電路(3)との
ボンディング強度を高めるためにNiメツキ等のメツキ
処理が施されている。
斯る二枚の基板(2A)(2B)は後述するケース材(
6)によって所定間隔離間して配置される。また、本実
施例で用いる基板(2A)(2B)の大きさは実質的に
同じ大きさのものを使用しているが1.これをあえて選
択的に異ならしめて使用することも可能である。
6)によって所定間隔離間して配置される。また、本実
施例で用いる基板(2A)(2B)の大きさは実質的に
同じ大きさのものを使用しているが1.これをあえて選
択的に異ならしめて使用することも可能である。
ケース材(6)は絶縁部材の熱可塑性樹脂から形成され
、第1図に示す如く、二枚の基板(2A)(2B>を所
定間隔離間して封止空間を形成するために枠状に形成さ
れている。ケース材(6)には一方の基板(2A)の所
定位置(ここでは略中央部)に設けた孔(5〉の周囲と
その孔(5)によって露出された他方の基板(2B)表
面の周囲と当接される一定の厚みを有した補助枠(6a
〉が設けられている。この補助枠(6a〉はケース材(
6)と連結バー(6B〉によって一体止形成されている
。また、ケース材(6)の−側辺は両法板(2A)(2
B>を配置したときにフィルム樹脂層(10)が容易に
折曲げされる様に円弧状に形成されている。
、第1図に示す如く、二枚の基板(2A)(2B>を所
定間隔離間して封止空間を形成するために枠状に形成さ
れている。ケース材(6)には一方の基板(2A)の所
定位置(ここでは略中央部)に設けた孔(5〉の周囲と
その孔(5)によって露出された他方の基板(2B)表
面の周囲と当接される一定の厚みを有した補助枠(6a
〉が設けられている。この補助枠(6a〉はケース材(
6)と連結バー(6B〉によって一体止形成されている
。また、ケース材(6)の−側辺は両法板(2A)(2
B>を配置したときにフィルム樹脂層(10)が容易に
折曲げされる様に円弧状に形成されている。
ケース材(6)と二枚の基板(2A)(2B>との固着
は8 接着シートによって行われ、フィルム樹脂層(10)に
よって連結された側基板(2A)(2B)でケース材(
6)を挾む様に且つ搭載された回路素子(4)を対向さ
せる様にして固着される。このとき、側基板(2A>(
2B)を連結するフィルム樹脂層(10〉は上述したケ
ース材(6)に設けられた円弧状部と当接されて折曲げ
されるため折曲げ部分の導電路〈3)が折曲時に切断す
る恐れはない。ケース材(6)と側基板(2A)(2B
>とを一体化したのち、連結部の樹脂H(10)が露出
されるため、本実施例では蓋体(6A)で露出した連結
部分を完全に封止するものとする。
は8 接着シートによって行われ、フィルム樹脂層(10)に
よって連結された側基板(2A)(2B)でケース材(
6)を挾む様に且つ搭載された回路素子(4)を対向さ
せる様にして固着される。このとき、側基板(2A>(
2B)を連結するフィルム樹脂層(10〉は上述したケ
ース材(6)に設けられた円弧状部と当接されて折曲げ
されるため折曲げ部分の導電路〈3)が折曲時に切断す
る恐れはない。ケース材(6)と側基板(2A)(2B
>とを一体化したのち、連結部の樹脂H(10)が露出
されるため、本実施例では蓋体(6A)で露出した連結
部分を完全に封止するものとする。
尚、蓋体(6A)はケース材(6)と同一材料で形成さ
れ、その接着は上述した接着シート等の所定の手段によ
って行われている。この結果、二枚の基板(2A)(2
B)とケース材(6)との間に所望の封止空間(14〉
が形成されることになる。
れ、その接着は上述した接着シート等の所定の手段によ
って行われている。この結果、二枚の基板(2A)(2
B)とケース材(6)との間に所望の封止空間(14〉
が形成されることになる。
−づjの基板(2A)に設けた孔(5)と対応するケス
材(6)の補助枠(6a)内にはケース材(6)と一体
形成され且つ後述する配線基板(8)と基板(2A)(
2B)との接触を防止するために基板(2)から所定間
隔9 離間するところに仕切台(6b〉が設けられている。
材(6)の補助枠(6a)内にはケース材(6)と一体
形成され且つ後述する配線基板(8)と基板(2A)(
2B)との接触を防止するために基板(2)から所定間
隔9 離間するところに仕切台(6b〉が設けられている。
この仕切台(6b)は略全面がフラット面で形成され、
その両端部はテーパ面を有し、補助枠(6a〉とテーパ
状の先端部の仕切台(6b〉とで他方の基板(2B)表
面を露出するスリット(6c〉が形成される。即ち、補
助枠(6a)内で他方の基板(2B〉を露出するスノッ
ト(6c)が相対して形成されることになる。
その両端部はテーパ面を有し、補助枠(6a〉とテーパ
状の先端部の仕切台(6b〉とで他方の基板(2B)表
面を露出するスリット(6c〉が形成される。即ち、補
助枠(6a)内で他方の基板(2B〉を露出するスノッ
ト(6c)が相対して形成されることになる。
ケース材(6)の補助枠(6a〉内に形成された他方の
基板(2B〉表面を露出するスリット(6c)は他方の
基板(2B〉上に形成された配線基板(8〉と接続され
る複数の接続用パッド(3b)のみを露出する。
基板(2B〉表面を露出するスリット(6c)は他方の
基板(2B〉上に形成された配線基板(8〉と接続され
る複数の接続用パッド(3b)のみを露出する。
更に詳述すると本発明において、ケース材(6)と二枚
の基板(2A)(2B>とを固着一体化すると、−方の
基板(2A〉に設けた孔(5)、即ち、ケース材(6)
の補助枠(6a〉内のスリット(6c)から他方の基板
(2B)上の配線基板(8)と接続するための複数の接
続用パッド(3b〉のみが露出された構造となる。なお
、スリット(6c〉を形成する補助枠(6a〉、テーパ
先端部の仕切台(6b〉との夫々の他方の基板(2B〉
間には上述した接着性シートが配置され強固に固着0− されている。
の基板(2A)(2B>とを固着一体化すると、−方の
基板(2A〉に設けた孔(5)、即ち、ケース材(6)
の補助枠(6a〉内のスリット(6c)から他方の基板
(2B)上の配線基板(8)と接続するための複数の接
続用パッド(3b〉のみが露出された構造となる。なお
、スリット(6c〉を形成する補助枠(6a〉、テーパ
先端部の仕切台(6b〉との夫々の他方の基板(2B〉
間には上述した接着性シートが配置され強固に固着0− されている。
一方、補助枠(6a〉の側面には凹部(6d〉が形成さ
れており、この凹部(6d)は後述する加圧手段の加圧
板(16)の一部と係止されるために設けられている。
れており、この凹部(6d)は後述する加圧手段の加圧
板(16)の一部と係止されるために設けられている。
加圧板(16)については後で説明する。
基板(2A ) (2B >とケース材(6)とを一体
化し、ケース材(6)の補助枠(6a)で形成された空
間にマイクロコンピュータ(7)が搭載された配線基板
(8)を収納し配線基板(8)の接続電極と接続パッド
(3b〉とを接続する。
化し、ケース材(6)の補助枠(6a)で形成された空
間にマイクロコンピュータ(7)が搭載された配線基板
(8)を収納し配線基板(8)の接続電極と接続パッド
(3b〉とを接続する。
配線基板(8)としては、第4図A、Bに示すフレキシ
ブル性を有したポリイミド樹脂からなる樹脂基板と、第
5図A、Bに示す金属をベースとした金属基板を用いる
ことが可能である。
ブル性を有したポリイミド樹脂からなる樹脂基板と、第
5図A、Bに示す金属をベースとした金属基板を用いる
ことが可能である。
樹脂基板としては上述した様にポリイミド樹脂等のフィ
ルム性のものを使用し、その上面には第4図A、Bに示
す様に銅回路(8a〉が形成され、その銅回路(8a)
にはマイクロコンピュータ(7)が搭載されている。銅
回路(8a)としては周知の銅ペースト印刷あるいは銅
箔のエツチングにより所望形状に形成される。配線基板
(8)の周端辺には接続用電極(8b)が形成され前述
した様に基板(2〉上の接続用パッド(3b)と接続さ
れる。また、配線基板(8〉上にはマイクロコンピュー
タ(7)と接続される銅回路(8a〉の他にループ用の
パターン(8c〉も配線基板(8)上に形成することも
可能である。
ルム性のものを使用し、その上面には第4図A、Bに示
す様に銅回路(8a〉が形成され、その銅回路(8a)
にはマイクロコンピュータ(7)が搭載されている。銅
回路(8a)としては周知の銅ペースト印刷あるいは銅
箔のエツチングにより所望形状に形成される。配線基板
(8)の周端辺には接続用電極(8b)が形成され前述
した様に基板(2〉上の接続用パッド(3b)と接続さ
れる。また、配線基板(8〉上にはマイクロコンピュー
タ(7)と接続される銅回路(8a〉の他にループ用の
パターン(8c〉も配線基板(8)上に形成することも
可能である。
配線基板(8)上に搭載されるマイクロコンピュータ(
7)としてはデータを内蔵したEFROM内蔵型マイク
ロコンピュータ、ROM内iマイクロコンピュータある
いはデータを内蔵しないマイクロコンピュータが用いら
れ、本実施例ではEPROM内蔵マイクロコンピュータ
(以下マイコンという)を用いた場合についての説明を
する。
7)としてはデータを内蔵したEFROM内蔵型マイク
ロコンピュータ、ROM内iマイクロコンピュータある
いはデータを内蔵しないマイクロコンピュータが用いら
れ、本実施例ではEPROM内蔵マイクロコンピュータ
(以下マイコンという)を用いた場合についての説明を
する。
マイコン(7)は周知の如く、プログラムプロセッサ(
CPU)を中心にプログラムメモ1川こRAM、EPR
OM、周辺装置に入出力インターフェイスを組合せてい
る素子である。マイコン(7)吐市販されているもので
あり、ここではマイコン(7)の説明を省略する。
CPU)を中心にプログラムメモ1川こRAM、EPR
OM、周辺装置に入出力インターフェイスを組合せてい
る素子である。マイコン(7)吐市販されているもので
あり、ここではマイコン(7)の説明を省略する。
マイフン(7)はPLCC型、QFP型等の樹脂モール
ド型、チップ型のものが用いられる。本実施例ではチッ
プ型のものを用いるものとする。
ド型、チップ型のものが用いられる。本実施例ではチッ
プ型のものを用いるものとする。
配線基板(8)は例えばTAB方式によって供給され第
4図の如く折り曲げ加工が施されている。
4図の如く折り曲げ加工が施されている。
金属基板をベースとした配線基板(8)は第5図A、H
に示す如く、金属基板(8A)上にポリイミド樹脂(8
B〉が貼着されており、その上面に銅回路(8C〉が形
成されている。この配線基板(8〉も上述した樹脂ベー
スの基板(8)と同様に折り曲げ加工が施されている。
に示す如く、金属基板(8A)上にポリイミド樹脂(8
B〉が貼着されており、その上面に銅回路(8C〉が形
成されている。この配線基板(8〉も上述した樹脂ベー
スの基板(8)と同様に折り曲げ加工が施されている。
その折り曲げ部分となる領域の金属基板(8A)−にに
はスリット孔(8D〉が設けられていて折り曲げが容易
に行える様に設計されている。
はスリット孔(8D〉が設けられていて折り曲げが容易
に行える様に設計されている。
更にスリット孔(8D)の両端部では金属基板(8A〉
が連続して残されており、基板(2)を折り曲げたとき
にその連結部(8A′)で折り曲げの角度が固定される
。この金属基板をベースとする配線基板(8)ではフィ
ルムが金属基板(8A〉によって支持されるために接続
用電極(8E)部分が上述した樹脂性の配線基板(8)
よりも均一的にフラット面に形成することができ、接続
用パッド〈3b〉との接触をより高3 めることになる。また、マイコン(7)も金属基板(8
A)上に搭載されるのでマイコン(7)から発せられる
わずかな熱も瞬時に放散することができる。
が連続して残されており、基板(2)を折り曲げたとき
にその連結部(8A′)で折り曲げの角度が固定される
。この金属基板をベースとする配線基板(8)ではフィ
ルムが金属基板(8A〉によって支持されるために接続
用電極(8E)部分が上述した樹脂性の配線基板(8)
よりも均一的にフラット面に形成することができ、接続
用パッド〈3b〉との接触をより高3 めることになる。また、マイコン(7)も金属基板(8
A)上に搭載されるのでマイコン(7)から発せられる
わずかな熱も瞬時に放散することができる。
従って本実施例では金属基板(8A〉を用いた配線基板
(8)を用いるものとして、以下の説明をつづける。
(8)を用いるものとして、以下の説明をつづける。
ところで、配線基板(8)の接続用電極(8E〉は導電
性シート(15)を介して他方の基板(2B〉上の接続
用パッド(3b)と接続されている。
性シート(15)を介して他方の基板(2B〉上の接続
用パッド(3b)と接続されている。
導電性シート(15)仕ゴム又は合成樹脂等から成る絶
縁状シートの垂直方向に複数の線状導体(15a)が埋
め込みされている。この線状導体(15a)の先端部は
シー1− (15)の表面から若干突出されており、且
つ、隣接する線状導体(15a)とは絶縁されている。
縁状シートの垂直方向に複数の線状導体(15a)が埋
め込みされている。この線状導体(15a)の先端部は
シー1− (15)の表面から若干突出されており、且
つ、隣接する線状導体(15a)とは絶縁されている。
斯る導電性シートは特開昭62−29714号公報、特
開昭59−58709号公報に記載されている。
開昭59−58709号公報に記載されている。
この導電性シー1−(15)を他方の基板(2B)の接
続用パッド(3b)上に配置すると、導電性シー1−
(15)4 はケース材(6)の補助枠(6a〉と仕切台(6b〉と
によって位置決めされ、確実に接続用パッド(3b〉上
に導電性シート(15〉が配置されることになる。
続用パッド(3b)上に配置すると、導電性シー1−
(15)4 はケース材(6)の補助枠(6a〉と仕切台(6b〉と
によって位置決めされ、確実に接続用パッド(3b〉上
に導電性シート(15〉が配置されることになる。
配線基板(8)と接続用パッド(3b)との接続は前述
した導電性シート(15〉を介してその部分、即ち、配
線基板(8〉の接続用電極(8E)部分を加圧すること
によって行われる。
した導電性シート(15〉を介してその部分、即ち、配
線基板(8〉の接続用電極(8E)部分を加圧すること
によって行われる。
加圧手段としては、金属あるいはゴス8性の加圧板(1
6)を用いて上述した様に配線基板(8)の接続用電極
(8E〉上を加圧することによって配線基板(8〉と接
続用パッド(3b〉との接続が行われる。本実施例にお
いては金属性の加圧板(16)を用いるものとする。
6)を用いて上述した様に配線基板(8)の接続用電極
(8E〉上を加圧することによって配線基板(8〉と接
続用パッド(3b〉との接続が行われる。本実施例にお
いては金属性の加圧板(16)を用いるものとする。
金属性の加圧板(16)は第1図および第2図に示す如
く、配線基板(8)の接続用電極(8E〉部分を加圧す
る先端部は折り曲げ加工が施されている。金属性加圧板
(16)はステンレスばね鋼(SUS304)等のばね
性を有した厚さ0.1〜lllTl11の鋼板を使用す
る。その鋼板の先端部分は湾曲状(弓状)となる様に加
工が施されている。
く、配線基板(8)の接続用電極(8E〉部分を加圧す
る先端部は折り曲げ加工が施されている。金属性加圧板
(16)はステンレスばね鋼(SUS304)等のばね
性を有した厚さ0.1〜lllTl11の鋼板を使用す
る。その鋼板の先端部分は湾曲状(弓状)となる様に加
工が施されている。
この加圧板(16)で配線基板(8〉の接続用電極(8
E)部を加圧する場合には加圧板(16)の先端部、即
ち、湾曲状に形成されたその先端部がケース材(6)の
補助枠(68)に形成された凹部(6d〉に係止される
ことで加圧接続が行われている。このとき、加圧板(1
6)の湾曲状に形成されたその湾曲面(配線基板(8)
との接地面)には約6kg/cm”以上の圧力が加圧さ
れることが確認された。配線基板(8)と導電路(3)
の接続用パッド(3b〉との間に配置された導電性シー
ト(15)は2 、5 kg/cm”以上の圧力で導通
が保証されていることから配線基板(8)と接続用パッ
ド(3b〉とは十分に接続が行える。前述したようにこ
の加圧板(16)を用いた構造にすれば配線基板(8〉
と接続用パッド(3b)との接続は十分に保証できるが
更にその接続効果を期待する場合には、接続用パッド(
3b)上にあらかしめ半田ペーストを付着させておき、
導電性シート(15)と接続用パッド(3b〉とをあら
かじめ一体止させておけば更にその接続力は増加する。
E)部を加圧する場合には加圧板(16)の先端部、即
ち、湾曲状に形成されたその先端部がケース材(6)の
補助枠(68)に形成された凹部(6d〉に係止される
ことで加圧接続が行われている。このとき、加圧板(1
6)の湾曲状に形成されたその湾曲面(配線基板(8)
との接地面)には約6kg/cm”以上の圧力が加圧さ
れることが確認された。配線基板(8)と導電路(3)
の接続用パッド(3b〉との間に配置された導電性シー
ト(15)は2 、5 kg/cm”以上の圧力で導通
が保証されていることから配線基板(8)と接続用パッ
ド(3b〉とは十分に接続が行える。前述したようにこ
の加圧板(16)を用いた構造にすれば配線基板(8〉
と接続用パッド(3b)との接続は十分に保証できるが
更にその接続効果を期待する場合には、接続用パッド(
3b)上にあらかしめ半田ペーストを付着させておき、
導電性シート(15)と接続用パッド(3b〉とをあら
かじめ一体止させておけば更にその接続力は増加する。
また、この加圧板(16)の構造では湾曲状に形成され
た部分のみで加圧状態が形成されるために配線基板(8
〉上に搭載したマイコン(7)を加圧し、マイコン(7
)を破損させる様な恐れはない。
た部分のみで加圧状態が形成されるために配線基板(8
〉上に搭載したマイコン(7)を加圧し、マイコン(7
)を破損させる様な恐れはない。
斯る金属性の加圧板(16)の他にゴム性の加圧板(1
6)を用いることも可能である。ゴム性の加圧板(16
)を用いる場合にはシリコンゴム等の所定の厚みを有し
たゴムを用いて配線基板(8〉の接続用電極(8E)上
に配置しく図示しない)、後述する蓋体(17)を用い
て接続用電極(8E〉部分を加圧して配線基板(8〉と
接続用バッド(3b〉との接続を行うことも可能である
。
6)を用いることも可能である。ゴム性の加圧板(16
)を用いる場合にはシリコンゴム等の所定の厚みを有し
たゴムを用いて配線基板(8〉の接続用電極(8E)上
に配置しく図示しない)、後述する蓋体(17)を用い
て接続用電極(8E〉部分を加圧して配線基板(8〉と
接続用バッド(3b〉との接続を行うことも可能である
。
ところで、一方の基板(2A〉に設けた孔(5)は蓋体
(17)によって密接されて、その空間部が完全に密封
される。蓋体(17)はエポキシ樹脂等の絶縁性樹脂で
板状に形成され、孔(5〉の周端辺に嵌合によってケー
ス材(6)と一体止される。一方、上述したゴム性の加
圧板(図示しない)を用いる場合にit、蓋体(17)
裏面の両端側辺にはゴム性の加圧板(図示しない)と当
接する凸部(図示しない)を設け、蓋体をケース材(6
)に嵌合する際に凸部(図示しない)によってゴム性の
加圧板が加圧されて蓋体の係止と同時に配線基板と接続
用バッドとの接続が行われる。
(17)によって密接されて、その空間部が完全に密封
される。蓋体(17)はエポキシ樹脂等の絶縁性樹脂で
板状に形成され、孔(5〉の周端辺に嵌合によってケー
ス材(6)と一体止される。一方、上述したゴム性の加
圧板(図示しない)を用いる場合にit、蓋体(17)
裏面の両端側辺にはゴム性の加圧板(図示しない)と当
接する凸部(図示しない)を設け、蓋体をケース材(6
)に嵌合する際に凸部(図示しない)によってゴム性の
加圧板が加圧されて蓋体の係止と同時に配線基板と接続
用バッドとの接続が行われる。
ところで、本発明の混成集積回路装置では、基板(2A
)(2B)上に搭載される複数の回路素子(4〉および
電子部品(13)の搭載位置は所定設計に考慮されてい
る。
)(2B)上に搭載される複数の回路素子(4〉および
電子部品(13)の搭載位置は所定設計に考慮されてい
る。
即ち、配線基板(8)と重畳する他方の基板(2B)上
には発熱を有するパワー素子の回路素子(4〉が主に搭
載され、比較的高さを有しないIC、トランジスタ、チ
ップ抵抗、チップコンデンサ等の複数の回路素子(4)
は、基板(2A)(2B)の全領域にわたって搭載され
ている。しかし、本発明の混成集積回路装置の一方の基
板(2A〉に孔(5〉が形成され、配線基板り8〉が一
方の基板(2A〉に設けた孔(5〉、即ち、ケース材(
6)の補助枠(6a)内に収納される構造となり、二枚
の基板(2A>(2B>間で高さの異なる部分が発生す
る。そのために高さを有した、例えばアルミ電解コンデ
ンサ等の高さを有した電子部品(13)は基板(2A)
(2B)の周端部に搭載され、基板(2A)(2B>と
ケース材(6)とを一体止したときに形成される封止空
間(14〉を有効に利用することができる。
には発熱を有するパワー素子の回路素子(4〉が主に搭
載され、比較的高さを有しないIC、トランジスタ、チ
ップ抵抗、チップコンデンサ等の複数の回路素子(4)
は、基板(2A)(2B)の全領域にわたって搭載され
ている。しかし、本発明の混成集積回路装置の一方の基
板(2A〉に孔(5〉が形成され、配線基板り8〉が一
方の基板(2A〉に設けた孔(5〉、即ち、ケース材(
6)の補助枠(6a)内に収納される構造となり、二枚
の基板(2A>(2B>間で高さの異なる部分が発生す
る。そのために高さを有した、例えばアルミ電解コンデ
ンサ等の高さを有した電子部品(13)は基板(2A)
(2B)の周端部に搭載され、基板(2A)(2B>と
ケース材(6)とを一体止したときに形成される封止空
間(14〉を有効に利用することができる。
また、マイコン(7)が搭載された配線基板(8〉と接
続される接続用バッド(3b〉の近傍にはマイコン(7
)ともっとも関連深い回路素子(4)が配置する様に設
計されている。即ち、この構造にすることによって、マ
イコン(7)とそのもっとも関連する回路素子〈4〉と
の接続配線用の引回し線を最少限にできるメリットを有
する。
続される接続用バッド(3b〉の近傍にはマイコン(7
)ともっとも関連深い回路素子(4)が配置する様に設
計されている。即ち、この構造にすることによって、マ
イコン(7)とそのもっとも関連する回路素子〈4〉と
の接続配線用の引回し線を最少限にできるメリットを有
する。
基板(2A)(2B)上に搭載された複数の回路素子(
4〉および電子部品(13)はケース材(6)と基板(
2A〉(2B)とで形成された封止空間(14)内に密
封封止され、マイコン(7)を搭載した配線基板(8)
のみがケース材(6)と蓋体(17)とで密封封止され
る構造となる。
4〉および電子部品(13)はケース材(6)と基板(
2A〉(2B)とで形成された封止空間(14)内に密
封封止され、マイコン(7)を搭載した配線基板(8)
のみがケース材(6)と蓋体(17)とで密封封止され
る構造となる。
本発明の混成集積回路装置でマイコン(7)のデータ消
去をする場合には、一方の基板(2A〉に設けた孔(5
〉、即ち、ケース材(6)の補助枠(6a〉内に収納配
置された配線基板(8)を取り出して、紫外線を照射し
て行い、データの再書込みを行う場合には、マイコン(
7)と接続されている配線基板(8)上の導電路(8C
〉あるいは(8E〉にプローブ等の書込み用端子を当接
させ、一般的な書込み装置よりデータを書込む。
去をする場合には、一方の基板(2A〉に設けた孔(5
〉、即ち、ケース材(6)の補助枠(6a〉内に収納配
置された配線基板(8)を取り出して、紫外線を照射し
て行い、データの再書込みを行う場合には、マイコン(
7)と接続されている配線基板(8)上の導電路(8C
〉あるいは(8E〉にプローブ等の書込み用端子を当接
させ、一般的な書込み装置よりデータを書込む。
ケース材(6)の補助枠(6a)内に収納された配線基
板(8〉を取り出す際にはケース材(6)の補助枠(6
a〉の凹部(6d)と係止された加圧板(16)を取り
はずせば極めて容易にその作業が行える。
板(8〉を取り出す際にはケース材(6)の補助枠(6
a〉の凹部(6d)と係止された加圧板(16)を取り
はずせば極めて容易にその作業が行える。
以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す。
集積回路装置の具体例を示す。
モータ駆動用インバータとは、一般的に直流電源から任
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。
即ち、商用交流電源を整流回路を用いて整流した直流電
源を電源として用いる。その入力直流電源をインバータ
主回路と呼び、三相ブリッジ構成されたスイッチ素子を
用いて所定のコントロール信号のもとでチョッピングし
て擬似交流を負荷に出力する。コントロール信号を変化
させることにより出力交流の電圧、周波数を可変にする
ことができモータの回転数やトルクを可変に調整するこ
とができる。
源を電源として用いる。その入力直流電源をインバータ
主回路と呼び、三相ブリッジ構成されたスイッチ素子を
用いて所定のコントロール信号のもとでチョッピングし
て擬似交流を負荷に出力する。コントロール信号を変化
させることにより出力交流の電圧、周波数を可変にする
ことができモータの回転数やトルクを可変に調整するこ
とができる。
第6図に示したブロック図に基づいてモータ駆動用イン
バータを簡単に説明する。
バータを簡単に説明する。
第6図は集積回路基板(2〉上にモータ駆動用インバー
タを搭載したときのブロック図である。
タを搭載したときのブロック図である。
モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路(21)と、その整流回路(21)から
出力された直流電源を所定の間隔でチョッピングし負荷
(モータ)に擬似交流を供給するインパーク主回路(2
2)と、インバータ主回路(22)を所定間隔でチョッ
ピングさせる出力信号および他の装置の動作を行わせる
出力信号を供給するEPROM内蔵マイクロコンピュー
タ〈7)(以下マイコンと称する)と、マイコン(7)
から出力された出力信号を所望に増幅させるバッファ(
23)と、バッファ(23)により増幅された信号を電
位の異なるベースアンプ(25〉に伝達する第1のイン
ターフェイス(24)と、第1のインターフェイス(2
4)か1 ら伝達された信号をインバータ主回路(22〉に増幅し
て供給するベースアンプ(25〉と、整流回路(21〉
からインバータ主回路(22)に供給される電流を検出
すると共にインバータ主回路(22)の発熱を検出して
第1のインターフェイス(24)を介してマイコン(7
)に所定の信号をフィードバックさせてインバータ主回
路(22)および周辺回路を保護する保護回路(26)
と、マイコン(7)に電位の異なる信号を入出力する第
2のインターフェイス〈27)と、マイコン(7)から
出力される出力信号を外部装置に供給するために増幅さ
せる出力バッフγ(28〉とから構成されている。以下
に上述した各構成について簡単に説明する。
換する整流回路(21)と、その整流回路(21)から
出力された直流電源を所定の間隔でチョッピングし負荷
(モータ)に擬似交流を供給するインパーク主回路(2
2)と、インバータ主回路(22)を所定間隔でチョッ
ピングさせる出力信号および他の装置の動作を行わせる
出力信号を供給するEPROM内蔵マイクロコンピュー
タ〈7)(以下マイコンと称する)と、マイコン(7)
から出力された出力信号を所望に増幅させるバッファ(
23)と、バッファ(23)により増幅された信号を電
位の異なるベースアンプ(25〉に伝達する第1のイン
ターフェイス(24)と、第1のインターフェイス(2
4)か1 ら伝達された信号をインバータ主回路(22〉に増幅し
て供給するベースアンプ(25〉と、整流回路(21〉
からインバータ主回路(22)に供給される電流を検出
すると共にインバータ主回路(22)の発熱を検出して
第1のインターフェイス(24)を介してマイコン(7
)に所定の信号をフィードバックさせてインバータ主回
路(22)および周辺回路を保護する保護回路(26)
と、マイコン(7)に電位の異なる信号を入出力する第
2のインターフェイス〈27)と、マイコン(7)から
出力される出力信号を外部装置に供給するために増幅さ
せる出力バッフγ(28〉とから構成されている。以下
に上述した各構成について簡単に説明する。
先ず整流回路は周知のダイオードのブリッジ回路で構成
され、商用交流を直流に順変換するものである。本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。
され、商用交流を直流に順変換するものである。本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。
次にインバータ主回路(22〉は第7図に示す如く、直
列接続された2個のスイッチング素子(22a)(トラ
ンジスタ、MOSFET、IGBT等)を夫々並列接続
(ブリッジ接続)されている。本実施例においてはトラ
ンジスタ素子を用いて説明するものとする。以下に説明
をつづける。主回路(22)の夫々のトランジスタのコ
レクターエミッタ間にはフライホイル用のダイオードが
接続されると共に夫々の直列接続された各トランジスタ
間と負荷とを結ぶための出力端子(U、V、W)が設け
られている。また、(22b)は入力用の入力端子であ
る。
列接続された2個のスイッチング素子(22a)(トラ
ンジスタ、MOSFET、IGBT等)を夫々並列接続
(ブリッジ接続)されている。本実施例においてはトラ
ンジスタ素子を用いて説明するものとする。以下に説明
をつづける。主回路(22)の夫々のトランジスタのコ
レクターエミッタ間にはフライホイル用のダイオードが
接続されると共に夫々の直列接続された各トランジスタ
間と負荷とを結ぶための出力端子(U、V、W)が設け
られている。また、(22b)は入力用の入力端子であ
る。
次にマイコン(7)は例えば、LM8051P(三洋製
)のICチップ化されたものが用いられている。
)のICチップ化されたものが用いられている。
第8図佳マイコンの基本構成を示すブロック図であり、
命令の取り出しと実行を行うCPU(4a)と、所定の
プログラム・データが記憶されているメモリ一部(4b
)と外部装置とのデータの入出力を行うためのI10ボ
ート部(4C〉から構成されている。マイコン(7)自
体には新規なところがないため、ここでは詳細に説明し
ないものとする。このマイコン(7)によってインバー
タ主回路(22〉および所望の外部装置はコントロール
される。
命令の取り出しと実行を行うCPU(4a)と、所定の
プログラム・データが記憶されているメモリ一部(4b
)と外部装置とのデータの入出力を行うためのI10ボ
ート部(4C〉から構成されている。マイコン(7)自
体には新規なところがないため、ここでは詳細に説明し
ないものとする。このマイコン(7)によってインバー
タ主回路(22〉および所望の外部装置はコントロール
される。
次にバッファ(23)はLC4049B(三洋製)等の
ICチップ化されたものが用いられる。このバッファ(
23)はマイコン(7)からの出力信号を所定に増幅さ
せるものである。
ICチップ化されたものが用いられる。このバッファ(
23)はマイコン(7)からの出力信号を所定に増幅さ
せるものである。
次に第1のインターフェイス(24)は複数のフォトカ
ブラから構成され、例えば、PC817(シャープ製)
等のICチップにより構成されている。第1のインター
フェイス(24)は上述した如く、バッファ〈23)か
ら出力された出力信号を光でベースアンプ(25)に伝
達させるものである。
ブラから構成され、例えば、PC817(シャープ製)
等のICチップにより構成されている。第1のインター
フェイス(24)は上述した如く、バッファ〈23)か
ら出力された出力信号を光でベースアンプ(25)に伝
達させるものである。
次にベースアンプ(25〉は第9図に示す如く、第1の
インターフェイス(24〉から出力された信号が入力さ
れる信号入力端子(25a)と、入力端子(25a)か
ら入力された信号が供給されON、OFFされる第1お
よび第3のトランジスタ(Tr+ ) (Tr s )
と、第3のトランジスタ(Trg)のコレクタとそのベ
ースが接続された第1のトランジスタ(Tr、)とマイ
4 ナスライン間に接続された第2のトランジスタ(Trt
)と、電源ライン間に接続された抵抗およびダイオード
と、ダイオードと並列に接続されたコンデンサとから構
成されている。また、第1および第2のトランジスタ間
とインバータ主回路の各トランジスタのベースとエミッ
タとを接続する出力端子(25b)が設けられている。
インターフェイス(24〉から出力された信号が入力さ
れる信号入力端子(25a)と、入力端子(25a)か
ら入力された信号が供給されON、OFFされる第1お
よび第3のトランジスタ(Tr+ ) (Tr s )
と、第3のトランジスタ(Trg)のコレクタとそのベ
ースが接続された第1のトランジスタ(Tr、)とマイ
4 ナスライン間に接続された第2のトランジスタ(Trt
)と、電源ライン間に接続された抵抗およびダイオード
と、ダイオードと並列に接続されたコンデンサとから構
成されている。また、第1および第2のトランジスタ間
とインバータ主回路の各トランジスタのベースとエミッ
タとを接続する出力端子(25b)が設けられている。
例えば、ベースアンプ(25)の信号入力端子(25a
)にON信号が入力されると第1のトランジスタ(rr
、)と第3のトランジスタ(Tra)がONL、、第2
のトランジスタ(Ir、〉がOFFする。すると、電源
VDから第1のトランジスタ(Tr+)、制御抵抗RI
を介してインバータ主回路(22)のベースに所望の電
流が供給される。また、信号OFF時には第1のトラン
ジスタ(Ir+)および第3のトランジスタ(Tri)
がOFFし、第2のトランジスタ(1:rt)をONさ
せる。そしてダイオードとコンデンサより作られた電源
からインバータ主回路(22〉の才)を早くさせるもの
である。
)にON信号が入力されると第1のトランジスタ(rr
、)と第3のトランジスタ(Tra)がONL、、第2
のトランジスタ(Ir、〉がOFFする。すると、電源
VDから第1のトランジスタ(Tr+)、制御抵抗RI
を介してインバータ主回路(22)のベースに所望の電
流が供給される。また、信号OFF時には第1のトラン
ジスタ(Ir+)および第3のトランジスタ(Tri)
がOFFし、第2のトランジスタ(1:rt)をONさ
せる。そしてダイオードとコンデンサより作られた電源
からインバータ主回路(22〉の才)を早くさせるもの
である。
次に保護回路(26)は第10図に示す如く、イン5−
バータ主回路(22〉の近傍に設けられインバータ主回
路(22〉の発熱による温度上昇を検出するダイオード
等より構成される温度検出部(26a)と、整流回路(
21〉からインバータ主回路(22)に供給される電流
を検出する抵抗より構成される電流検出部(26b)と
、内部基準電圧を形成する基準電圧部(26C〉と、夫
々の検出部(26a )(26b )からの出力信号と
基準電圧部(26c)から出力される信号を比較する電
圧比較部(26d)と、電圧比較部(26d)からの信
号をマイコン(7)にフィードバックさせる保護、制御
信号出力部(26e)とから構成されている。
路(22〉の発熱による温度上昇を検出するダイオード
等より構成される温度検出部(26a)と、整流回路(
21〉からインバータ主回路(22)に供給される電流
を検出する抵抗より構成される電流検出部(26b)と
、内部基準電圧を形成する基準電圧部(26C〉と、夫
々の検出部(26a )(26b )からの出力信号と
基準電圧部(26c)から出力される信号を比較する電
圧比較部(26d)と、電圧比較部(26d)からの信
号をマイコン(7)にフィードバックさせる保護、制御
信号出力部(26e)とから構成されている。
次に第2のインターフェイス(27)は第1のインター
フェイス(24)と同様に複数個のフォトカブラから構
成され、マイコン(7)と入力端子S、、S。
フェイス(24)と同様に複数個のフォトカブラから構
成され、マイコン(7)と入力端子S、、S。
から入出力される信号をEPマイコン(6)に伝達する
ものである。
ものである。
最後に出力バッファ(28〉はバッファ(23)と同様
にLC4049B(工作製)等のICチップ化されたも
のが用いられ、マイコン(7)からの信号を増幅し、出
力端子PO0〜PO1に信号を出力するG− ものである。
にLC4049B(工作製)等のICチップ化されたも
のが用いられ、マイコン(7)からの信号を増幅し、出
力端子PO0〜PO1に信号を出力するG− ものである。
以下にモータ駆動用インバータの動作について簡単に説
明する。
明する。
商用交流が端子(21a)から入力されると、上述した
様に整流回路(21〉によって直流に変換される。その
変換された直流電流はインバータ主回路(22)に供給
される。インバータ主回路(22〉の出力端子(U、V
、W)は負荷(モータ)に接続され負荷に所望の電流を
供給する。
様に整流回路(21〉によって直流に変換される。その
変換された直流電流はインバータ主回路(22)に供給
される。インバータ主回路(22〉の出力端子(U、V
、W)は負荷(モータ)に接続され負荷に所望の電流を
供給する。
入出力端子So、St、デジタル入力端子D0〜D6、
アナログ入力端子A0〜A、の各入力端子から所定の制
御あるいは指令信号が入力されるとマイコン(7)はそ
の入力信号に基づいて動作する。
アナログ入力端子A0〜A、の各入力端子から所定の制
御あるいは指令信号が入力されるとマイコン(7)はそ
の入力信号に基づいて動作する。
即ち、入力信号に基づいて、マイコン(7)内に記憶さ
れているメモリー内のプログラム・データに基づいた所
定の処理が実行されるコントロール信号を出力する。そ
のコントロール信号はバッファ(23)により増幅され
第1のインターフェイス(24)を介してベースアンプ
(25〉に供給される。
れているメモリー内のプログラム・データに基づいた所
定の処理が実行されるコントロール信号を出力する。そ
のコントロール信号はバッファ(23)により増幅され
第1のインターフェイス(24)を介してベースアンプ
(25〉に供給される。
ベースアンプ(25〉に供給された信号はインバータ主
回路(22)の各トランジスタ素子のベースに供給され
、インバータ主回路(22)の各トランジスタ素子をO
N、OFFさせて直流をチョッピングして擬似交流を形
成し、出力端子(U、V、W)を介して負荷へ交流を供
給させて負荷を所定の回転数で回転させる。
回路(22)の各トランジスタ素子のベースに供給され
、インバータ主回路(22)の各トランジスタ素子をO
N、OFFさせて直流をチョッピングして擬似交流を形
成し、出力端子(U、V、W)を介して負荷へ交流を供
給させて負荷を所定の回転数で回転させる。
即チ、マイコン〈7)内の所定のプログラム・データに
基づいてインバータ主回路(22〉で直流をチョッピン
グして交流に変換されている。また、ベースアンプ(2
5)に杜別電源がVDI#VD、端子を介して常時印加
されている。
基づいてインバータ主回路(22〉で直流をチョッピン
グして交流に変換されている。また、ベースアンプ(2
5)に杜別電源がVDI#VD、端子を介して常時印加
されている。
上述したマイコン(7)内のプログラム・データを変換
すると、即ち別のマイコンに変換すればそのEPマイコ
ン内に内蔵されたプログラム・データに応じた回転にコ
ントロールすることができる。
すると、即ち別のマイコンに変換すればそのEPマイコ
ン内に内蔵されたプログラム・データに応じた回転にコ
ントロールすることができる。
出力端子PO,〜PO9から出力される信号はマイコン
(7)に入力される入力指令に基づいてマイコン(7)
が所定の信号処理を行った結果に基づいた信号を出力す
る。出力端子PO0〜P Osから出力される出力信号
は外部の機器あるいは装置をコントロールする。例えば
インバータエアコンであれば電磁リレー、冷媒調整する
弁等を室内の温度変化に対応して所定にコントロールす
る。
(7)に入力される入力指令に基づいてマイコン(7)
が所定の信号処理を行った結果に基づいた信号を出力す
る。出力端子PO0〜P Osから出力される出力信号
は外部の機器あるいは装置をコントロールする。例えば
インバータエアコンであれば電磁リレー、冷媒調整する
弁等を室内の温度変化に対応して所定にコントロールす
る。
上述したインバータ動作を行っている際にはインバータ
システム、即ち、他方の基板(2B)上の温度は定格最
大温度以下になる様に設計されているが、システム自体
を異常な環境下(高温、高湿下)での使用、あるいは放
熱が正常番こ行われない場合にはインバータ主回路(2
2)や周辺の温度が異常に上昇し、システムあるいはセ
ットを破壊する恐れはあるが、本実施例では保護回路(
26)の温度検出部(26a)によって異常温度を検出
してインバータの動作を止めてインバータの発熱をおさ
えてセットあるいはシステトを保護するものである。ま
た、インバータ主回路(22〉には負荷が接続されてい
るが、この負荷内部の配線の異常による短絡、出力端子
(U、V、W)の短絡、あるいは外部ノイズによるマイ
コン(7)の誤動作でインバータ主回路(22〉の直列
された素子が同時にON9 したすすると異常な大電流がインバータ主回路(22)
に流れるが、この場合においても、保護回路(26)内
の電流検出部(26b)でその大電流を検出しただちに
動作を停止させて保護する。
システム、即ち、他方の基板(2B)上の温度は定格最
大温度以下になる様に設計されているが、システム自体
を異常な環境下(高温、高湿下)での使用、あるいは放
熱が正常番こ行われない場合にはインバータ主回路(2
2)や周辺の温度が異常に上昇し、システムあるいはセ
ットを破壊する恐れはあるが、本実施例では保護回路(
26)の温度検出部(26a)によって異常温度を検出
してインバータの動作を止めてインバータの発熱をおさ
えてセットあるいはシステトを保護するものである。ま
た、インバータ主回路(22〉には負荷が接続されてい
るが、この負荷内部の配線の異常による短絡、出力端子
(U、V、W)の短絡、あるいは外部ノイズによるマイ
コン(7)の誤動作でインバータ主回路(22〉の直列
された素子が同時にON9 したすすると異常な大電流がインバータ主回路(22)
に流れるが、この場合においても、保護回路(26)内
の電流検出部(26b)でその大電流を検出しただちに
動作を停止させて保護する。
上述した動作を行うことでモータ駆動用インバータの動
作が行われて負荷(モータ)の回転コントロールおよび
外部機器の動作を所定にコントロールして例えは、イン
7人−タエアコン等の制御を正常に動作させる。
作が行われて負荷(モータ)の回転コントロールおよび
外部機器の動作を所定にコントロールして例えは、イン
7人−タエアコン等の制御を正常に動作させる。
第11図は第6図で示したモータ駆動用インバータ回路
を本実施例の他方の基板(2B〉上に実装した場合を示
す平面図であり、実装される各回路素子の符号は第6図
のブロック図で示した符号と同一にしである。尚、複数
の各回路素子を接続する導電路は煩雑となるため矢印に
て示すものとする。
を本実施例の他方の基板(2B〉上に実装した場合を示
す平面図であり、実装される各回路素子の符号は第6図
のブロック図で示した符号と同一にしである。尚、複数
の各回路素子を接続する導電路は煩雑となるため矢印に
て示すものとする。
第11図に示す如く、他方の基板(2B)の対向する周
端部には外部リード端子が固着される複数の固着用パッ
ドが設けられている。また、他方の基板(2B)の略中
央部分には配線基板(8)を固着する0 ため接続用パッド(3b)が形成されている。固着パッ
ド(3a)から延在される遮電路上所定位置には複数の
回路素子(4)が固着されている。即ち、斯る他方の基
板(2B〉上には複数の回路素子が固着されており、(
21〉は整流回路、(22)はインバータ主回路、(2
5)はベースアンプ、(23)はバッファ、(24〉は
第1のインターフェイス、(27)は第2のインターフ
ェイス、(28〉は出力バッファ、(26)は保護回路
である。なお、一方の基板(2A〉にはポリイミド等の
フィルム樹脂層(10〉を介して他方の基板(2B)よ
り複数の導電路(3)が延在されており、一方の基板(
2A)上にインバータ主回路(22)等のインバータに
必要な一部の回路あるいはオプション用回路が配置され
ている。
端部には外部リード端子が固着される複数の固着用パッ
ドが設けられている。また、他方の基板(2B)の略中
央部分には配線基板(8)を固着する0 ため接続用パッド(3b)が形成されている。固着パッ
ド(3a)から延在される遮電路上所定位置には複数の
回路素子(4)が固着されている。即ち、斯る他方の基
板(2B〉上には複数の回路素子が固着されており、(
21〉は整流回路、(22)はインバータ主回路、(2
5)はベースアンプ、(23)はバッファ、(24〉は
第1のインターフェイス、(27)は第2のインターフ
ェイス、(28〉は出力バッファ、(26)は保護回路
である。なお、一方の基板(2A〉にはポリイミド等の
フィルム樹脂層(10〉を介して他方の基板(2B)よ
り複数の導電路(3)が延在されており、一方の基板(
2A)上にインバータ主回路(22)等のインバータに
必要な一部の回路あるいはオプション用回路が配置され
ている。
第11図から明らかな如く、配線基板(8)と接続され
る接続用パッド(3b〉の近傍、即ち、マイコン(7)
と一番関連深い回路素子(ここではバッファ、出力バッ
ファ)が固着される。また、−点鎖線で囲まれた領域は
接着シートでケース材(6)が固着される固着領域であ
ることを示す。
る接続用パッド(3b〉の近傍、即ち、マイコン(7)
と一番関連深い回路素子(ここではバッファ、出力バッ
ファ)が固着される。また、−点鎖線で囲まれた領域は
接着シートでケース材(6)が固着される固着領域であ
ることを示す。
本実施例では両基板(2A)(2B>上にインバータ制
御に必要な全ての周辺回路だけが形成されていることに
なる。即ち、両基板(2A > (2B )上にはイン
バータ制御に必要な周辺回路のみが形成されていること
になり、一方の基板(2A)に設けた孔(5)に収納さ
れたマイコン(7)を搭載した配線基板(8)のみが自
由自在に挿脱が可能となる。更に詳述すると、マイコン
(7)のプログラム・データの消去および書込みが可能
となり、ユーザ側で専用のプログラム・データを書込み
することができる。
御に必要な全ての周辺回路だけが形成されていることに
なる。即ち、両基板(2A > (2B )上にはイン
バータ制御に必要な周辺回路のみが形成されていること
になり、一方の基板(2A)に設けた孔(5)に収納さ
れたマイコン(7)を搭載した配線基板(8)のみが自
由自在に挿脱が可能となる。更に詳述すると、マイコン
(7)のプログラム・データの消去および書込みが可能
となり、ユーザ側で専用のプログラム・データを書込み
することができる。
斯る本発明に依れば、一方の基板(2A)の所望位置に
孔(5〉を設け、その孔(5〉によって形成された空間
内にマイコン(7)が搭載された配線基板(8〉を収納
し、且つ配線基板(8〉と導電路(3)との接続を導電
性シート〈15〉を介して加゛圧板(16)によって加
圧接続し、基板(2A)(2B)とケース材とで形成さ
れた封止空間に他の回路素子を固着することにより、マ
イコン(7)を自由自在に挿脱できる混成集積回路とマ
イコン(7)との一体止した装置が小型化に行える大き
な特徴を有する。
孔(5〉を設け、その孔(5〉によって形成された空間
内にマイコン(7)が搭載された配線基板(8〉を収納
し、且つ配線基板(8〉と導電路(3)との接続を導電
性シート〈15〉を介して加゛圧板(16)によって加
圧接続し、基板(2A)(2B)とケース材とで形成さ
れた封止空間に他の回路素子を固着することにより、マ
イコン(7)を自由自在に挿脱できる混成集積回路とマ
イコン(7)との一体止した装置が小型化に行える大き
な特徴を有する。
以上に詳述した実施例では配線基板(8)上にマイコン
(7)を搭載したが、マイコン(7)以外のものとして
は、例えばEPROM、、EEPROM等の不揮発性メ
モリを搭載することも可能である。この場合においても
本発明と同様の効果が期待できることは説明するまでも
ない。
(7)を搭載したが、マイコン(7)以外のものとして
は、例えばEPROM、、EEPROM等の不揮発性メ
モリを搭載することも可能である。この場合においても
本発明と同様の効果が期待できることは説明するまでも
ない。
(ト〉発明の効果
以上に詳述した如く、本発明に依れば、第1に一方の基
板(2A〉の所望位置に孔(5〉を設け、その孔〈5〉
によって形成された空間内にマイコン(7)を搭載した
配線基板(8〉を収納配置して他方の基板(2B)上の
導電路(3)と接続することにより、基板(2A)(2
B)上に搭載した回路素子(4)をケース材(6)と密
封封止した状態で所望の制御機能を有したマイコン(7
)の挿脱が自由自在に行うことができる。その結果、マ
イコン(7)以外の基板(2A)(2B)上の回路機能
を共通化できる大きなメリットを有する。
板(2A〉の所望位置に孔(5〉を設け、その孔〈5〉
によって形成された空間内にマイコン(7)を搭載した
配線基板(8〉を収納配置して他方の基板(2B)上の
導電路(3)と接続することにより、基板(2A)(2
B)上に搭載した回路素子(4)をケース材(6)と密
封封止した状態で所望の制御機能を有したマイコン(7
)の挿脱が自由自在に行うことができる。その結果、マ
イコン(7)以外の基板(2A)(2B)上の回路機能
を共通化できる大きなメリットを有する。
第2に本発明では配線基板(8)と他方の基板〈2B)
上の導電路(3)との接続を従来の半田等のろう3 材を用いることなく導電性シート(15)を介して加圧
手段により接続を行うことにより配線基板(8〉の挿脱
、即ち、マイコン(7)の挿脱を極めて容易に行える大
きな効果を有するものである。
上の導電路(3)との接続を従来の半田等のろう3 材を用いることなく導電性シート(15)を介して加圧
手段により接続を行うことにより配線基板(8〉の挿脱
、即ち、マイコン(7)の挿脱を極めて容易に行える大
きな効果を有するものである。
第3に本発明では1つの混成集積回路装置で二枚の主基
板(集積回路基板) (2A>(2B)と副基板(配線
基板)(8)とがケース材(6)内に完全に収納される
構造となるので、小型化で且つマイコン(7)を搭載し
た高密度実装の混成集積回路装置を提供が可能となる。
板(集積回路基板) (2A>(2B)と副基板(配線
基板)(8)とがケース材(6)内に完全に収納される
構造となるので、小型化で且つマイコン(7)を搭載し
た高密度実装の混成集積回路装置を提供が可能となる。
第4に所望のROM領域を有したマイコン(7)が配線
基板(8〉に搭載されるため、マイコン(7)の着脱を
容易に行える。その結果、側基板(2A)(2B>上に
形成した回路機能を変更することなく、マイコン(7)
自体の変更あるいはマイコン〈7)のROMの変更を行
うことで1つの混成集積回路装置で異種の装置の提供が
可能となる。
基板(8〉に搭載されるため、マイコン(7)の着脱を
容易に行える。その結果、側基板(2A)(2B>上に
形成した回路機能を変更することなく、マイコン(7)
自体の変更あるいはマイコン〈7)のROMの変更を行
うことで1つの混成集積回路装置で異種の装置の提供が
可能となる。
第5に一方の基板(2A〉の所望位置の孔(5〉内にマ
イコン(7)を搭載した配線基板(8〉を配置している
と共に、両集積回路基板(2A)(2B)上の組込むそ
4 の周辺回路素子の実装密度を向上することにより、従来
必要とされたプリント基板を廃止でき、極めて小型化の
マイコン(7)を内蔵する混成集積回路装置を実現でき
る。
イコン(7)を搭載した配線基板(8〉を配置している
と共に、両集積回路基板(2A)(2B)上の組込むそ
4 の周辺回路素子の実装密度を向上することにより、従来
必要とされたプリント基板を廃止でき、極めて小型化の
マイコン(7)を内蔵する混成集積回路装置を実現でき
る。
第6に両集積回路基板(2A>(2B)として金属基板
を用いることにより、その放熱効果をプリント基板に比
べて大幅に向上でき、より実装密度の向上に寄与できる
。また導電路(3)として銅箔(11)を用いることに
より、導電路(3)の抵抗値を導電ペーストより大幅に
低減でき、実装される回路をプリント基板と同等以上に
拡張できる。
を用いることにより、その放熱効果をプリント基板に比
べて大幅に向上でき、より実装密度の向上に寄与できる
。また導電路(3)として銅箔(11)を用いることに
より、導電路(3)の抵抗値を導電ペーストより大幅に
低減でき、実装される回路をプリント基板と同等以上に
拡張できる。
第7にマイコン(7)と接続されるその周辺回路素子(
4〉はケース材(6)と両集積回路基板(2A)(2B
)とで形成される封止空間(14)にダイ形状あるいは
チップ形状で組込まれるので、従来のプリント基板の様
に樹脂モールドしたものに比較して極めて占有面積が小
さくなり、実装密度の大幅に向上できる利点を有する。
4〉はケース材(6)と両集積回路基板(2A)(2B
)とで形成される封止空間(14)にダイ形状あるいは
チップ形状で組込まれるので、従来のプリント基板の様
に樹脂モールドしたものに比較して極めて占有面積が小
さくなり、実装密度の大幅に向上できる利点を有する。
第8にケース材(6)と両集積回路基板(2A>(2B
)の周端を実質的に一致させることにより、集積回路基
板(2)のほぼ全面を封止空間(14〉として利用でき
、実装密度の向上と相まって極めてコンパクトな混成集
積回路装置を実現できる。
)の周端を実質的に一致させることにより、集積回路基
板(2)のほぼ全面を封止空間(14〉として利用でき
、実装密度の向上と相まって極めてコンパクトな混成集
積回路装置を実現できる。
第9に両集積回路基板(2A)(2B)の−辺から外部
ノード(12)を導出でき、極めて多ピンの混成集積回
路装置を実現できる利点を有する。
ノード(12)を導出でき、極めて多ピンの混成集積回
路装置を実現できる利点を有する。
第1図は本発明の実施例を示す斜視分解図、第2図は第
1図を組立てたときのI−I断面図、第3図は本実施例
で用いる基板の断面図、第4図A、B、第5図A、Bは
配線基板を示す側面図、裏面図、第6図は本実施例で用
いたモータ駆動用インバータを示すブロック図、第7図
は第6図で示したインバータの主回路を示す回路図、第
8図は第6図で示したインバータのマイコンを示すブロ
ック図、第9図は第6図で示したインバータのベースア
ンプを示す回路図、第10図は第6図で示したインバー
タの保護回路を示すブロック図、第11図は第6図で示
したブロック図を基板上に実装したときの平面図、第1
2図および第13図は従来のマイコン実装構造を示す斜
視図である。 (1)は混成集積回路装置、 (2A)(2B)は集積
回路基板、 (3)は導電路、 (4〉は回路素子、(
5〉は孔、 〈6)はケース材、 (7)はマイコン、
(8〉は配線基板、 〈12〉は外部リード端子、 (
13)は電子部品、 (14〉は封止空間、 (15)
は導電性シート、 (16)は加圧板、 (17)は蓋
体である。
1図を組立てたときのI−I断面図、第3図は本実施例
で用いる基板の断面図、第4図A、B、第5図A、Bは
配線基板を示す側面図、裏面図、第6図は本実施例で用
いたモータ駆動用インバータを示すブロック図、第7図
は第6図で示したインバータの主回路を示す回路図、第
8図は第6図で示したインバータのマイコンを示すブロ
ック図、第9図は第6図で示したインバータのベースア
ンプを示す回路図、第10図は第6図で示したインバー
タの保護回路を示すブロック図、第11図は第6図で示
したブロック図を基板上に実装したときの平面図、第1
2図および第13図は従来のマイコン実装構造を示す斜
視図である。 (1)は混成集積回路装置、 (2A)(2B)は集積
回路基板、 (3)は導電路、 (4〉は回路素子、(
5〉は孔、 〈6)はケース材、 (7)はマイコン、
(8〉は配線基板、 〈12〉は外部リード端子、 (
13)は電子部品、 (14〉は封止空間、 (15)
は導電性シート、 (16)は加圧板、 (17)は蓋
体である。
Claims (12)
- (1)相対向して配置された二枚の集積回路基板と 前記基板の対向する主面に形成された所望形状の導電路
と 前記導電路に接続され所望の制御機能を有したマイクロ
コンピュータと 前記マイクロコンピュータから所定の制御出力信号が供
給され且つ前記基板上の導電路と接続されたその周辺の
回路素子と 前記両基板間に一体化されたケース材とを具備し、 前記一方の基板の所望位置に孔を設け、前記孔によって
露出された前記他方の基板の前記導電路上に導電性シー
トを配置し、前記マイクロコンピュータを搭載した配線
基板の接続電極部分を前記導電性シート上に配置させ、
前記配線基板に所望の加圧手段を用いて加圧し前記配線
基板と前記導電路とを接続したことを特徴とする混成集
積回路装置。 - (2)前記両集積回路基板は表面を絶縁処理した金属基
板を用いたことを特徴とする請求項1記載の混成集積回
路装置。 - (3)前記導電路は銅箔を用いたことを特徴とする請求
項1記載の混成集積回路装置。 - (4)前記配線基板は金属基板あるいはフィルム基板を
用いたことを特徴とする請求項1記載の混成集積回路装
置。 - (5)前記配線基板上に搭載されるマイクロコンピュー
タは樹脂封止型あるいはチップ型を用いたことを特徴と
する請求項1記載の混成集積回路装置。 - (6)前記ケース材は前記集積回路基板の周端部と略一
致させた一定の厚みを有した枠体であることを特徴とす
る請求項1記載の混成集積回路装置。 - (7)前記一方の基板に設けた孔の周囲の前記両基板間
に配置され且つ前記枠体の一部として補助枠を有したこ
とを特徴とする請求項6記載の混成集積回路装置。 - (8)前記配線基板は前記他方の基板上に形成した前記
導電路と導電性シートを介して前記補助枠内で加圧接続
したことを特徴とする請求項7記載の混成集積回路装置
。 - (9)前記導電性シートは絶縁性シートで形成され、そ
の両面から多数の線状導体が導出されていることを特徴
とする請求項8記載の混成集積回路装置。 - (10)前記加圧手段は金属あるいは樹脂性からなり、
前記配線基板を加圧するその押圧部は曲げ加工がなされ
ていることを特徴とする請求項1記載の混成集積回路装
置。 - (11)前記一方の基板の孔に前記空間を密封する蓋体
を密接したことを特徴とする請求項1記載の混成集積回
路装置。 - (12)前記両集積回路基板の少なくとも一側辺から外
部リード端子を導出させたことを特徴とする請求項1記
載の混成集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8252190A JPH0770681B2 (ja) | 1990-03-29 | 1990-03-29 | 混成集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8252190A JPH0770681B2 (ja) | 1990-03-29 | 1990-03-29 | 混成集積回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20615089A Division JPH0821674B2 (ja) | 1989-08-09 | 1989-08-09 | 混成集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03174762A true JPH03174762A (ja) | 1991-07-29 |
JPH0770681B2 JPH0770681B2 (ja) | 1995-07-31 |
Family
ID=13776839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8252190A Expired - Lifetime JPH0770681B2 (ja) | 1990-03-29 | 1990-03-29 | 混成集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0770681B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016537814A (ja) * | 2013-12-19 | 2016-12-01 | インテル・コーポレーション | 集積回路ダイデバイス、柔軟性を伴って包まれた集積回路ダイデバイス、及び、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019202718B4 (de) | 2019-02-28 | 2020-12-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben |
DE102019202721B4 (de) | 2019-02-28 | 2021-03-25 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | 3d-flexfolien-package |
DE102019202716B4 (de) | 2019-02-28 | 2020-12-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages |
-
1990
- 1990-03-29 JP JP8252190A patent/JPH0770681B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016537814A (ja) * | 2013-12-19 | 2016-12-01 | インテル・コーポレーション | 集積回路ダイデバイス、柔軟性を伴って包まれた集積回路ダイデバイス、及び、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0770681B2 (ja) | 1995-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03174762A (ja) | 混成集積回路装置 | |
JPH05291489A (ja) | 樹脂封止型半導体装置 | |
JPH03174756A (ja) | 混成集積回路装置 | |
JPH03174759A (ja) | 混成集積回路装置 | |
JPH03174746A (ja) | 混成集積回路装置 | |
JPH03174760A (ja) | 混成集積回路装置 | |
JPH03174757A (ja) | 混成集積回路装置 | |
JPH03174758A (ja) | 混成集積回路装置 | |
JPH03174761A (ja) | 混成集積回路装置 | |
JPH03174754A (ja) | 混成集積回路装置 | |
JPH03174753A (ja) | 混成集積回路装置 | |
JPH03174752A (ja) | 混成集積回路装置 | |
JPH03174750A (ja) | 混成集積回路装置 | |
JPH03174755A (ja) | 混成集積回路装置 | |
JPH03222354A (ja) | 混成集積回路装置 | |
JPH03174751A (ja) | 混成集積回路装置 | |
JPH0371664A (ja) | 混成集積回路装置 | |
JPH03242965A (ja) | 混成集積回路装置 | |
JPH0397256A (ja) | 混成集積回路装置 | |
JPH03104153A (ja) | 混成集積回路装置 | |
JPH03129758A (ja) | 混成集積回路装置 | |
JP2532400Y2 (ja) | ハイブリットic | |
JPH03242964A (ja) | 混成集積回路装置 | |
JPH0371662A (ja) | 混成集積回路装置 | |
JPH03104152A (ja) | 混成集積回路装置 |