JP2556204B2 - フィルムキャリア半導体装置の実装方法 - Google Patents
フィルムキャリア半導体装置の実装方法Info
- Publication number
- JP2556204B2 JP2556204B2 JP3040436A JP4043691A JP2556204B2 JP 2556204 B2 JP2556204 B2 JP 2556204B2 JP 3040436 A JP3040436 A JP 3040436A JP 4043691 A JP4043691 A JP 4043691A JP 2556204 B2 JP2556204 B2 JP 2556204B2
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- mounting
- carrier tape
- lead
- olb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はフィルムキャリアテープ
にＩＬＢ（インナーリードボンディング）された半導体
集積回路を基板に実装する方法に関する。
にＩＬＢ（インナーリードボンディング）された半導体
集積回路を基板に実装する方法に関する。
【０００２】
【従来の技術】従来、フィルムキャリアテープを用いて
半導体集積回路素子（以下、ＩＣ素子と略称する）を搭
載する構成が利用されている。従来のフィルムキャリア
テープはポリイミド等の絶縁フィルムをベースフィルム
とし、これに搬送及び位置決め用のスプロケットホール
とＩＣ素子が入るデバイスホールをそれぞれ開設し、か
つ絶縁フィルム上にＣｕ等の金属箔を接着しかつこれを
エッチングして所望の形状のリードと電気選別のための
パッドとを形成している。そして、ＩＣ素子の電極端子
上に形成してある金属突起物（バンプ）を前記リードに
熱圧着法等により接続してＩＬＢを行っている。
半導体集積回路素子（以下、ＩＣ素子と略称する）を搭
載する構成が利用されている。従来のフィルムキャリア
テープはポリイミド等の絶縁フィルムをベースフィルム
とし、これに搬送及び位置決め用のスプロケットホール
とＩＣ素子が入るデバイスホールをそれぞれ開設し、か
つ絶縁フィルム上にＣｕ等の金属箔を接着しかつこれを
エッチングして所望の形状のリードと電気選別のための
パッドとを形成している。そして、ＩＣ素子の電極端子
上に形成してある金属突起物（バンプ）を前記リードに
熱圧着法等により接続してＩＬＢを行っている。
【０００３】なお、搭載後は、フィルムキャリアテープ
の状態で選別パッドに外部から電気接続を行って電気選
別やＢＴ試験を実施し、次にリードを所望の長さに切断
する。このときリードの数が多い多数ピンの場合はリー
ドのアウターリードボンディング部のばらけを防止する
ため、図３，図４に示すように、ベースフィルム６ａ，
６ｂをアウターリードの外端に残す方法が用いられるこ
とが多い。このようにして形成されたフィルムキャリア
半導体装置のＯＬＢリードをプリント基板や一般リード
フレーム上のボンディングパットにＯＬＢ（アウターリ
ードボンディング）を行ない、その実装が完成される。
ただし、図３に示すようにベースフィルムを基板５ａに
接触させない遣り方と、図４に示すように基板５ｂに接
触させる遣り方とがある。このようなフィルムキャリア
テープによる実装ではＩＬＢ，ＯＬＢはリードの数と無
関係にそれぞれ一度で可能であるためボンディングスピ
ードを速くでき、またボンディング等の組立と電気選別
作業の自動化が図れ、かつ量産性が優れている等の利点
を有している。
の状態で選別パッドに外部から電気接続を行って電気選
別やＢＴ試験を実施し、次にリードを所望の長さに切断
する。このときリードの数が多い多数ピンの場合はリー
ドのアウターリードボンディング部のばらけを防止する
ため、図３，図４に示すように、ベースフィルム６ａ，
６ｂをアウターリードの外端に残す方法が用いられるこ
とが多い。このようにして形成されたフィルムキャリア
半導体装置のＯＬＢリードをプリント基板や一般リード
フレーム上のボンディングパットにＯＬＢ（アウターリ
ードボンディング）を行ない、その実装が完成される。
ただし、図３に示すようにベースフィルムを基板５ａに
接触させない遣り方と、図４に示すように基板５ｂに接
触させる遣り方とがある。このようなフィルムキャリア
テープによる実装ではＩＬＢ，ＯＬＢはリードの数と無
関係にそれぞれ一度で可能であるためボンディングスピ
ードを速くでき、またボンディング等の組立と電気選別
作業の自動化が図れ、かつ量産性が優れている等の利点
を有している。
【０００４】
【発明が解決しようとする課題】近年、ＩＣ素子の高集
積化，多機能化に伴って入出力端子の多端子化が進んで
おり、例えば１０〜１５ｍｍ平方のＩＣ素子に約３００
〜６００ピンの入出力端子を有するものもある。ここで
３００ピンの入出力端子を有するＩＣ素子を考えたと
き、フィルムキャリアパッケージの外形サイズは実装用
基板のアウターリードボンディング（以下ＯＬＢと略
す）のピッチによって大きく変化し、例えばＯＬＢピッ
チが１００μｍのときはフィルムキャリアパッケージサ
イズは約１０ｍｍであるがＯＬＢピッチが５００μｍに
なると約４０ｍｍとなり大型化してしまうことになる。
積化，多機能化に伴って入出力端子の多端子化が進んで
おり、例えば１０〜１５ｍｍ平方のＩＣ素子に約３００
〜６００ピンの入出力端子を有するものもある。ここで
３００ピンの入出力端子を有するＩＣ素子を考えたと
き、フィルムキャリアパッケージの外形サイズは実装用
基板のアウターリードボンディング（以下ＯＬＢと略
す）のピッチによって大きく変化し、例えばＯＬＢピッ
チが１００μｍのときはフィルムキャリアパッケージサ
イズは約１０ｍｍであるがＯＬＢピッチが５００μｍに
なると約４０ｍｍとなり大型化してしまうことになる。
【０００５】この場合、ＩＣ素子接続部からＯＬＢリー
ドまでのリードの距離が異常に長くなり、したがって、
フィルムキャリアテープ上の配線抵抗Ｒ，容量Ｃ，イン
ダクタンスＬが大きくなり、また特性インピーダンスの
マッチングが困難となり、高速論理ＩＣやメモリＩＣで
は電気的特性が満足できないという問題がある。
ドまでのリードの距離が異常に長くなり、したがって、
フィルムキャリアテープ上の配線抵抗Ｒ，容量Ｃ，イン
ダクタンスＬが大きくなり、また特性インピーダンスの
マッチングが困難となり、高速論理ＩＣやメモリＩＣで
は電気的特性が満足できないという問題がある。
【０００６】特にゲート数の非常に多い論理ＩＣは、信
号切換時に、電源，アースラインに大電流が流れるの
で、パッケージとしてのフィルムキャリアテープ上のリ
ードのインダクタンスを無視できなくなる。このリード
のインダクタンスが大きいと、電源・アースノイズが発
生し、ＩＣを誤動作させることになるからである。具体
的にはＯＬＢピッチが１００μｍと５００μｍの３００
ピンのＩＣでは必要リード長が約３〜４ｍｍと約２２〜
２４ｍｍで、このときのリードのインダクタンスＬは約
２〜３ｎＨと約２５〜２７ｎＨとなりＯＬＢピッチが大
きくなるとインダクタンスＬが著しく大きくなる。従っ
てＩＣ素子の電気的特性を向上させるにはＯＬＢピッチ
を小さくすれば良いことになるが、実際の量産レベルで
は１００μｍのＯＬＢピッチでは生産性が悪く適用でき
ないのが現状である。
号切換時に、電源，アースラインに大電流が流れるの
で、パッケージとしてのフィルムキャリアテープ上のリ
ードのインダクタンスを無視できなくなる。このリード
のインダクタンスが大きいと、電源・アースノイズが発
生し、ＩＣを誤動作させることになるからである。具体
的にはＯＬＢピッチが１００μｍと５００μｍの３００
ピンのＩＣでは必要リード長が約３〜４ｍｍと約２２〜
２４ｍｍで、このときのリードのインダクタンスＬは約
２〜３ｎＨと約２５〜２７ｎＨとなりＯＬＢピッチが大
きくなるとインダクタンスＬが著しく大きくなる。従っ
てＩＣ素子の電気的特性を向上させるにはＯＬＢピッチ
を小さくすれば良いことになるが、実際の量産レベルで
は１００μｍのＯＬＢピッチでは生産性が悪く適用でき
ないのが現状である。
【０００７】そこでこの対策案として、従来の片面フィ
ルムキャリアテープ（１メタル構造）を改良した両面フ
ィルムキャリアテープ（２メタル構造）と呼ばれるフィ
ルムキャリアテープが開発されつつある。この両面フィ
ルムキャリアテープとはベースフィルムの表面と裏面に
それぞれＣｕ箔等の金属層を設け、表面は信号，電源系
用のリードで裏面がアース用のパターンでスルホールを
利用して表面と導通をとり、いわゆるマイクロストリッ
プライン構造を形成することにより表面パターンである
リードのインダクタンス低下を図るものである。しかし
ながらそのフィルムキャリアテープの製造方法が複雑で
あり、非常に高価でかつ供給メーカーが非常に少ないこ
と等の理由により汎用性が不足しているという問題点が
ある。
ルムキャリアテープ（１メタル構造）を改良した両面フ
ィルムキャリアテープ（２メタル構造）と呼ばれるフィ
ルムキャリアテープが開発されつつある。この両面フィ
ルムキャリアテープとはベースフィルムの表面と裏面に
それぞれＣｕ箔等の金属層を設け、表面は信号，電源系
用のリードで裏面がアース用のパターンでスルホールを
利用して表面と導通をとり、いわゆるマイクロストリッ
プライン構造を形成することにより表面パターンである
リードのインダクタンス低下を図るものである。しかし
ながらそのフィルムキャリアテープの製造方法が複雑で
あり、非常に高価でかつ供給メーカーが非常に少ないこ
と等の理由により汎用性が不足しているという問題点が
ある。
【０００８】
【課題を解決するための手段】本発明のフィルムキャリ
ア半導体装置の実装方法は、フィルムキャリアテープの
ベースフィルム部に対応する位置に設けられた表面端子
部とこの表面端子部の周辺部に設けられたアウターリー
ドに対応する位置に設けられたパッドを形成した実装用
基板を用い、この実装用基板の表面端子部とフィルムキ
ャリアテープのベースフィルム部を密着した状態で実装
を行ない、かつこの表面端子部は電気的にグランド電位
に設定する実装方法である。
ア半導体装置の実装方法は、フィルムキャリアテープの
ベースフィルム部に対応する位置に設けられた表面端子
部とこの表面端子部の周辺部に設けられたアウターリー
ドに対応する位置に設けられたパッドを形成した実装用
基板を用い、この実装用基板の表面端子部とフィルムキ
ャリアテープのベースフィルム部を密着した状態で実装
を行ない、かつこの表面端子部は電気的にグランド電位
に設定する実装方法である。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の第１の実施例を説明するた
めの断面図である。３ｃはＯＬＢリード，５ｃは実装用
の基板で４ｃはＯＬＢリード３ｃに対応するパッドであ
る。６ｃはフィルムキャリアテープのベースフィルムで
８ｃは実装用基板５ｃ上に設けられた表面端子である。
この表面端子８ｃ上に導電性あるいは絶縁性の接着剤７
ｃによりベースフィルム６ｃが密着されている。この方
法として例えば表面端子８ｃ上にポッティング法等によ
り接着剤（７ｃ）を滴下し、ＯＬＢボンダー等で基板上
のパッド４ｃとＯＬＢリード３ｃを位置合し、パルス方
式あるいはコンスタントヒート方式でＯＬＢを行ない、
このあとで接着剤（７ｃ）をオーブン等で熱硬化させて
接着材７ｃで接合し実装が完了する。
めの断面図である。３ｃはＯＬＢリード，５ｃは実装用
の基板で４ｃはＯＬＢリード３ｃに対応するパッドであ
る。６ｃはフィルムキャリアテープのベースフィルムで
８ｃは実装用基板５ｃ上に設けられた表面端子である。
この表面端子８ｃ上に導電性あるいは絶縁性の接着剤７
ｃによりベースフィルム６ｃが密着されている。この方
法として例えば表面端子８ｃ上にポッティング法等によ
り接着剤（７ｃ）を滴下し、ＯＬＢボンダー等で基板上
のパッド４ｃとＯＬＢリード３ｃを位置合し、パルス方
式あるいはコンスタントヒート方式でＯＬＢを行ない、
このあとで接着剤（７ｃ）をオーブン等で熱硬化させて
接着材７ｃで接合し実装が完了する。
【００１１】表面端子８ｃは電気的にグランド電位にな
るよう基板５ｃで設計し、このような実装方法を採用す
ることによりリード１１ｃとベースフィルム６ｃ，表面
端子８ｃの部分をマイクロストリップライン構造にする
ことができ、電気的特性のうち、特にリードのインダク
タンスＬの改善が可能となる。
るよう基板５ｃで設計し、このような実装方法を採用す
ることによりリード１１ｃとベースフィルム６ｃ，表面
端子８ｃの部分をマイクロストリップライン構造にする
ことができ、電気的特性のうち、特にリードのインダク
タンスＬの改善が可能となる。
【００１２】図１ではフィルムキャリアテープの構造と
してリード１１ｃ−接着材１０ｃ−ベースフィルム６ｃ
という３層構造を用いているが接着材１０ｃを介さない
リード−ベースフィルムという２層構造のフィルムキャ
リアテープを用いても良く、従来のフィルムキャリアテ
ープのままで、現在開発中の両面フィルムキャリアテー
プと同等の電気的特性に向上でき、またＯＬＢピッチを
例えば極端な場合１００μｍとすると量産上では適用で
きないが、ＯＬＢピッチを０．３〜０．４ｍｍと大きく
し、ＯＬＢの作業性も低下させないという点でも効果的
である。
してリード１１ｃ−接着材１０ｃ−ベースフィルム６ｃ
という３層構造を用いているが接着材１０ｃを介さない
リード−ベースフィルムという２層構造のフィルムキャ
リアテープを用いても良く、従来のフィルムキャリアテ
ープのままで、現在開発中の両面フィルムキャリアテー
プと同等の電気的特性に向上でき、またＯＬＢピッチを
例えば極端な場合１００μｍとすると量産上では適用で
きないが、ＯＬＢピッチを０．３〜０．４ｍｍと大きく
し、ＯＬＢの作業性も低下させないという点でも効果的
である。
【００１３】図２は本発明の第２の実施例を説明するた
めの断面図である。フィルムキャリアテープの構造とし
てリード１１ｄ−接着材１０ｄ−ベースフィルム６ｄ−
接着材１０ｄ−金属層９ｄという５層構造を用いている
もので、金属層９ｄと表面端子８ｄは接着剤等は介在せ
ず、ＯＬＢリード３ｄとパッド４ｄの接着力により機械
的に押しつけられた構造をとり、電気的にも接続させる
実装方法である、この実装方法により導電性ペースト等
の接着剤を使用しないので実装工数は従来のＯＬＢ工程
と変わらず、実装用装置も従来のものをそのまま利用で
き、かつ基板へ実装した状態でフィルムキャリアテープ
の電気的特性を改善できる利点がある。
めの断面図である。フィルムキャリアテープの構造とし
てリード１１ｄ−接着材１０ｄ−ベースフィルム６ｄ−
接着材１０ｄ−金属層９ｄという５層構造を用いている
もので、金属層９ｄと表面端子８ｄは接着剤等は介在せ
ず、ＯＬＢリード３ｄとパッド４ｄの接着力により機械
的に押しつけられた構造をとり、電気的にも接続させる
実装方法である、この実装方法により導電性ペースト等
の接着剤を使用しないので実装工数は従来のＯＬＢ工程
と変わらず、実装用装置も従来のものをそのまま利用で
き、かつ基板へ実装した状態でフィルムキャリアテープ
の電気的特性を改善できる利点がある。
【００１４】
【発明の効果】以上説明したように本発明は半導体集積
回路素子を搭載したフィルムキャリア半導体装置の実装
において、フィルムキャリアテープのリードとベースフ
ィルムと実装用基板上の表面端子間でマイクロストリッ
プラインを構成する実装方法であることから、フィルム
キャリアテープのリードのインダクタンスを減少させ、
高速ＩＣに対する電気的特性を容易にかつ低コストで改
善できるという効果がある。
回路素子を搭載したフィルムキャリア半導体装置の実装
において、フィルムキャリアテープのリードとベースフ
ィルムと実装用基板上の表面端子間でマイクロストリッ
プラインを構成する実装方法であることから、フィルム
キャリアテープのリードのインダクタンスを減少させ、
高速ＩＣに対する電気的特性を容易にかつ低コストで改
善できるという効果がある。
【図１】本発明の第１の実施例の説明に使用する断面図
である。
である。
【図２】本発明の第２の実施例の説明に使用する断面図
である。
である。
【図３】従来技術の説明に使用する断面図である。
【図４】従来技術の説明に使用する断面図である。
１ａ，１ｂ，１ｃ，１ｄ ＩＣ素子 ２ａ，２ｂ，２ｃ，２ｄ バンプ ３ａ，３ｂ，３ｃ，３ｄ ＯＬＢリード ４ａ，４ｂ，４ｃ，４ｄ パッド ５ａ，５ｂ，５ｃ，５ｄ 基板 ６ａ，６ｂ，６ｃ，６ｄ ベースフィルム ７ｃ 接着材 ８ｃ，８ｄ 表面端子 ９ｄ 金属層 １０ａ，１０ｂ，１０ｃ，１０ｄ 接着材 １１ｃ，１１ｄ リード
Claims (1)
- 【請求項１】 インナーリードを有するフィルムキャリ
アテープに半導体集積回路素子を搭載したフィルムキャ
リア半導体装置の実装に際し、前記フィルムキャリアテ
ープのベースフィルム部に対応する位置に設けられた表
面端子部及び前記表面端子部の周辺部に設けられたアウ
ターリードに対応するパッドを形成した実装用基板を用
い、前記実装用基板の前記表面端子部と前記フィルムキ
ャリアテープのベースフィルム部を密着した状態で実装
を行ない、前記表面端子部は電気的にグランド電位に設
定されることを特徴とするフィルムキャリア半導体装置
の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3040436A JP2556204B2 (ja) | 1991-03-07 | 1991-03-07 | フィルムキャリア半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3040436A JP2556204B2 (ja) | 1991-03-07 | 1991-03-07 | フィルムキャリア半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04278549A JPH04278549A (ja) | 1992-10-05 |
| JP2556204B2 true JP2556204B2 (ja) | 1996-11-20 |
Family
ID=12580592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3040436A Expired - Fee Related JP2556204B2 (ja) | 1991-03-07 | 1991-03-07 | フィルムキャリア半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2556204B2 (ja) |
-
1991
- 1991-03-07 JP JP3040436A patent/JP2556204B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04278549A (ja) | 1992-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3051011B2 (ja) | パワ−モジュ−ル | |
| US8008785B2 (en) | Microelectronic assembly with joined bond elements having lowered inductance | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| JP2982450B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2001291739A (ja) | 半導体装置およびそれを用いる液晶モジュール | |
| JPH04273451A (ja) | 半導体装置 | |
| US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| US5977617A (en) | Semiconductor device having multilayer film carrier | |
| JP2005347488A (ja) | 半導体装置 | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 | |
| JPS61251047A (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP3259217B2 (ja) | ノイズ低減パッケージ | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
| JP3586867B2 (ja) | 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板 | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 | |
| JP2503754B2 (ja) | フィルムキャリアテ―プ | |
| JP3194034B2 (ja) | 電子部品用パッケージ | |
| JPH088295A (ja) | 半導体実装装置およびその製造方法 | |
| JPH1022329A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960716 |
|
| LAPS | Cancellation because of no payment of annual fees |