KR970705832A - 마스크 수가 감소된 모스 게이트 소자의 제조방법(process for manufacture of mos gated device with reduced mark count) - Google Patents
마스크 수가 감소된 모스 게이트 소자의 제조방법(process for manufacture of mos gated device with reduced mark count)Info
- Publication number
- KR970705832A KR970705832A KR1019970701384A KR19970701384A KR970705832A KR 970705832 A KR970705832 A KR 970705832A KR 1019970701384 A KR1019970701384 A KR 1019970701384A KR 19970701384 A KR19970701384 A KR 19970701384A KR 970705832 A KR970705832 A KR 970705832A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- layer
- diffusion
- silicon substrate
- diffusion region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract 23
- 238000004519 manufacturing process Methods 0.000 title claims 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims 35
- 239000000758 substrate Substances 0.000 claims 22
- 239000012535 impurity Substances 0.000 claims 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 8
- 229920005591 polysilicon Polymers 0.000 claims 8
- 239000004065 semiconductor Substances 0.000 claims 8
- 239000011810 insulating material Substances 0.000 claims 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 2
- 238000000137 annealing Methods 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 claims 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 238000005245 sintering Methods 0.000 claims 1
- 239000011800 void material Substances 0.000 claims 1
- 210000004027 cell Anatomy 0.000 abstract 2
- 210000005056 cell body Anatomy 0.000 abstract 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Thyristors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Thin Film Transistor (AREA)
- Non-Volatile Memory (AREA)
- Control Of Multiple Motors (AREA)
- Measuring Fluid Pressure (AREA)
- Bipolar Transistors (AREA)
Abstract
파워 MOSFET와 같은 MOS 게이트 소자를 형성하기 위한 마스크 숫자가 감소된 방법은 셀 보디(50) 및 셀 보디(50)내의 소스 영역(51)을 연속적으로 형성하는 제1마스크 및 실리콘 식각으로 각 셀에서 실리콘 표면내에 중앙 개구(80,81)를 형성하는 제2마스크 및 그 후 중앙 개구(80,81)을 둘러싸고 있는 산화물(60)을 언더컷하는 것을 이용한다. 접속층(84)이 그 후 각 셀의 개구(80,81)을 충전하여 보디(50) 및 소스 영역(51)을 함께 연결한다. 단지 하나의 임계 마스크 얼라인먼트 단계만이 본 방법에서는 필요하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제10도는 포토레지스트의 스트리핑 및 알루미늄과 같은 소스 금속 중착이 있은 후의 구조를 보여준다, 제12도는 실리콘 식각이 새도우 마스크로 포토레지스트를 사용하여 행해지는 단계 후의 제10도의 구조를 보여준다, 제14도는 제3도의 단계 후에 N″ 주입 및 P″주입이 제1마스크로 형성되는 개구를 통해 형성되는 방법에서의 개선을 보여준다.
Claims (24)
- 모스(이하 “MOS”라 함) 게이트 반도체 소자의 제조방법에 있어서, 상기 방법은 실리콘 기판 위에 게이트 절연 재료층을 형성시키는 단계, 상기 게이트 절연 재료층 위헤 폴리실리콘층을 형성시키는 단계, 상기 폴리실리콘층 위에 제1포토레지스트층을 형성시키는 단계, 상기 제1포토레지스트층내에 제1포토리소그래프 마스크 단계를 사용하여 복수개 공간 개구를 형성하여 상기 폴리실리콘층 부분을 노출시키는 단계; 상기 포토레지스트 층내 상기 복수개 공간 개구를 통해 노출되는 상기 폴리시리콘층 부분을 식각하여 상기 실리콘 기판 표면의 대응 표면 영역을 노출시키는 단계; 제1전도성 불순물을 상기 실리콘 기판의 상기 표면 영역내로 확산시켜 제1확산 영역을 형성시키는 단계; 제2전도성 불순물을 상기 실리콘 기판 표면의 상기 표면 영역내로 확산시켜 제2확산 영역을 형성하여, 상기 실리콘 기판의 상기 표면 영역 각각에서 상기 제2확산 영역이 상기 제1확산 영역의 것에 비해 덜한 최종 깊이 및 횡폭을 가지도록 하는 단계; 그 후 상기 소자의 상부 표면 위에 제2절연층을 증착하는 단계, 상기 제2절연 층 위에 제2포토레스트층을 형성하는 단계, 상기 제1마스크 단계와 정렬되는 제2포토리소그래프 단계에 의해, 상기 제1포토리소그래프 마스트 단계에서 형성된 상기 각각의 복수개 공간 개구와 중앙 정렬되는 상기 제2포토레지스트층내에 복수개의 중앙 개구를 형성하는 단계; 상기 개구 각각이 상기 각각의 제2확산 영역의 횡폭에 비해 작은 횡폭을 가지고 상기 실리콘 기판 표면의 평면에는 수직한 측벽을 가지는 단계; 상기 중앙개구에 의해 노출되어 상기 실리콘 기판의 각각 대응하는 밑에 있는 제2표면 영역을 노출시키는 상기 제2절연층 부분을 식각하는 단계; 상기 제2확산 영역 깊이보다 더 깊은 깊이까지 상기 실리콘 기판의 제2표면 영역내의 요부를 식각하는 단계, 식각하여 상기 실리콘 기판의 상기 제2표면 영역을 둘러싸는 상기 제2절연 층내의 언더컷 부분을 형성시켜 상기 실리콘 기판한에서 상기 표면의 언더컷 부분에 인접하는 상기 기판 표면 부분을 노출시키는 단계, 그 후 표면에 걸쳐 전도층을 증착하므로써 상기 전도층이 상기 요부 기저에서 상기 제1확산 영역과 접속하고 상기 언더컷 부분의 상부 부분에서 및 상기 언더컷 부분의 둘러싸는 표면에서는 상기 제2확산 영역과 접속하는 단계; 상기 제1확산 영역이 상대적으로 고도로 도핑되고 상기 제2확산 영역 각각을 근접하게 둘러싸고 있어 펀치-스루우 파단 및 소스 누출로의 드레인을 저하시키고 상기 제2확산 영역 밑의 패스를 지나는 전류가 저저항이 되는 단계; 로 이루어지는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 게이트 절연 재료의 박층이 실리콘 다이옥사이드인 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 포토레지스트 층내의 상기 복수개 공간 개구가 동일 형상을 가지는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제3항에 있어서, 상기 복수개 공간 개구가 폐쇄 폴리곤 및 연장 스트립으로 구성되는 군으로부터 선택되는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제1 및 제2확산 영역이 불순물 원자를 주입하는 단계로 형성되고 그 후 상기 기판을 가열하여 상기 불순물 원자를 상기 기판내로 확산시키는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제2절연층이 저온 산화물인 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제1항에 있어서, 제2표면 영역내 사익 요부가 이방성 식각으로 형성되고, 상기 제2절연층내의 상기 언더 컷 부분이 등방성 식각으로 형성되는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 전도층이 형성되는 소자용 주 전극 층인 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제2절연층내의 상기 언더컷 부분이 상기 제2절연층의 상기 언더컷 부분내의 만곡벽을 에칭하여 상기 요부와 경계를 이루는 상기 제2포토레지스트층내의 돌출 새도우-마스크 립(lip)을 뚜렷하게 드러나게 하는 등방성 식각으로 형성되고, 노출된 제2표면 영역의 상기 식각이 상기 돌출 새도우 마스크 립을 새도우 마스크로 사용하는 이방성 실리콘 식각이고, 그로써 상기 실리콘 기판 표면위에 날카로운 에지(edge)을 감소시키고 상기 전도층의 후속 형성을 개선하는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조 방법.
- 제9항에 있어서, 상기 포토레지스트층내의 상기 복수개 공간 개구가 동일 형상인 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제10항에 있어서, 상기 복수개 공간 개구가 폐쇄 폴리곤 및 연장 스트립으로 구성된 군으로부터 선택되는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제9항에 있어서, 상기 제2절연층이 저온 산화물인 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제9항에 있어서, 상기 전도층은 형성되는 소자용 주 전극층인 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제1 및 제2확산 영역의 것에 비해 더 깊고 더 넓고 더 낮은 농도의 상기 제1전도성 불순물 확산 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제9항에 있어서, 상기 제1 및 제2확산 영역의 것에 비해 더 깊고 더 넓고 더 낮은 농도의 상기 제1전도성 불순물 확산 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 중앙 개구 밑에 놓이는 상기 제2절연층 면적이 상기 제1포토레지스트층 밑의 상기 제2절연 층을 언더컷하지 않는 이방성 식각으로 식각되어 상기 중앙 개구 측면이 가능하면 수직으로 남는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제6항에 있어서, 상기 저온 산화물의 형성이 있은 후, 상기 기판이 가열되어 동시에 상기 제1 및 제2확산 영역을 침투하여 상기 저온 산화층을 치밀화하는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조 방법.
- MOS 게이트 반도체 소자의 제조방법에 있어서, 상기 방법은 실리콘 기판위에 게이트 절연 재료층을 형성시키는 단계, 상기 게이트 절연 재료층 위에 폴리실리콘 층을 형성시키는 단계, 상기 폴리실리콘 층 위에 제1포토레지스트 층을 형성시키는 단계, 상기 제1포토레지스트 층내에 제1포토리소그래프 마스크 단계를 사용하여 복수개 공간의 개구를 형성하여 상기 폴리실리콘층 부분을 노출시키는 단계; 상기 제1포토레지스트층내 공간 개구를 통해 노출되는 상기 폴리실리콘층 및 상기 게이트 절연 재료층 부분을 식각하여 상기 실리콘 기판 표면의 대응 표면 영역을 노출시키는 단계; 상기 공간 개구가 상기 실리콘 기판 표면의 평면에 수직한 측벽을 가지는 단계; 제1전도성 불순물을 상기 실리콘 기판의 상기 표면 영역내로 확산시켜 제1확산영역을 형성시키는 단계; 제2전도성 불순물을 상기 실리콘 기판 표면의 상기 표면 영역내로 확산시켜 제2확산 영역을 형성하여, 사익 실리콘 기판의 상기 표면 영역 각각에서 상기 제2확산 영역이 상기 제1확산 영역의 것에 비해 덜한 최종 깊이 및 횡폭을 가지도록 하는 단계; 상기 제1확산 영역이 상대적으로 고도로 도핑되고상기 제2확산 영역 각각을 근접하게 둘러싸도록 하는 단계;로 이루어지는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 상기 제1확산 영역의 확산에 선행하여 상기 제1형 불순물의 제3영역의 상기 노출 표면 영역으로의 확산이 추가로 포함되고; 상기 제3확산 영역이 상기 제1확산 영역의 것에 비해 더 낮은 농도의 채널 영역을 뚜렷하게 나타내는 제1항에 따른 MOS 게이트 반도체 소자.
- 상기 제1확산 영역의 확산에 선행하여 상기 제1형 불순물의 제3영역의 상기 노출 표면 영역으로의 확산이 추가로 포함되고; 상기 제3확산 영역이 상기 제1확산 영역의 것에 비해 더 낮은 농도의 채널 영역을 뚜렷게 나타내는 제1항에 따른 MOS 게이트 반도체 소자.
- 제1항에 있어서, 제1전도성 불순물을 상기 제2표면 영역의 에칭으로 노출되는 상기 실리콘 기판내로 확산시키는 단계를 추가로 포함하고; 상기 추가 단계 동안에 확산되는 상기 불순물이 상기 제1확산 영역에 비해 좀 더 고도로 도핑되는 상기 제1전도성 제3영역을 형성하는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- 제19항에 있어서, 약 450℃ 미만의 온도에서 상기 전도층을 소결하는 단계를 추가로 포함하므로서 상기 제3확산 영역을 어닐링하는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.
- MOS 게이트 반도체 소자로, 상기 소자는 제1전도율을 가지는 적어도 하나의 평탄면을 가지는 모노크리스탈라인 실리콘 웨이퍼와; 상기 하나의 평탄면에 걸쳐 대칭적으로 분포되고 상기 하나의 평탄면내로 형성되는 복수개의 공간 셀;로 이루어지고, 상기 각 셀은 동일 구조를 가지고, 제2전도성 제1영역을 포함하고 제1깊이 및 제1횡폭을 가지고상기 제1표면으로부터 상기 웨이퍼 보디내로 연장되고, 상기 제1전도율 형의 제2영역이 적어도 부분적으로 상기 제1역역내에 형성되고 상기 제1표면으로부터 연장되고; 상기 제2역역이 상기 제1표면위의 적어도 그 공통 연장길이 부분에서 상기 제1영역으로부터 횡방향으로 일정한 간격을 유지하고, 게이트 절연층이 횡방향으로 일정한 간격을 유지하고 있는 제1 및 제2영역 사이에 형성되는 상기 제1표면 위의 면적보다 적어도 위에 놓이고, 게이트 전극이 상기 게이트 절연층 위에 놓이는; MOS 게이트 반도체 소자에 있어서, 횡방향의 중앙 요부가 각 셀내로 식각되어, 상기 제1셀로부터 상기 제2영역을 통하여 상기 제1영역내로 확장되고; 접속층이 상기 제1영역으로부터 상기 각 중앙 요부내로 확장되므로써 상기 제1 및 제2영역을 함께 전기적으로 연결하는 것을 특징으로 하는 MOS 게이트 반도체 소자.
- 제1항에 있어서, 상기 게이트 절연 재료층이 상기 폴리실리콘층 부분을 식각하는 단계 중에 식각되는 것을 특징으로 하는 MOS 게이트 반도체 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/299,533 US5795793A (en) | 1994-09-01 | 1994-09-01 | Process for manufacture of MOS gated device with reduced mask count |
US08/299,533 | 1994-09-01 | ||
PCT/US1995/010498 WO1996007200A1 (en) | 1994-09-01 | 1995-08-17 | Process for manufacture of mos gated device with reduced mask count |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970705832A true KR970705832A (ko) | 1997-10-09 |
KR100295631B1 KR100295631B1 (ko) | 2001-10-25 |
Family
ID=23155225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970701384A KR100295631B1 (ko) | 1994-09-01 | 1995-08-17 | 마스크수가감소된모스게이트소자의제조방법 |
Country Status (17)
Country | Link |
---|---|
US (2) | US5795793A (ko) |
EP (2) | EP0777910B1 (ko) |
JP (2) | JP3527247B2 (ko) |
KR (1) | KR100295631B1 (ko) |
CN (1) | CN1311526C (ko) |
AT (1) | ATE358331T1 (ko) |
BR (1) | BR9508883A (ko) |
CA (1) | CA2199013A1 (ko) |
CZ (1) | CZ62997A3 (ko) |
DE (1) | DE69535441T2 (ko) |
FI (1) | FI970850A (ko) |
HU (1) | HUT76792A (ko) |
NO (1) | NO970934L (ko) |
PL (1) | PL178316B1 (ko) |
SG (1) | SG52166A1 (ko) |
TW (1) | TW280944B (ko) |
WO (1) | WO1996007200A1 (ko) |
Families Citing this family (77)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5798554A (en) * | 1995-02-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | MOS-technology power device integrated structure and manufacturing process thereof |
US5843796A (en) * | 1995-09-11 | 1998-12-01 | Delco Electronics Corporation | Method of making an insulated gate bipolar transistor with high-energy P+ im |
EP0768714B1 (en) * | 1995-10-09 | 2003-09-17 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Construction method for power devices with deep edge ring |
TW344130B (en) * | 1995-10-11 | 1998-11-01 | Int Rectifier Corp | Termination structure for semiconductor device and process for its manufacture |
DE69533134T2 (de) * | 1995-10-30 | 2005-07-07 | Stmicroelectronics S.R.L., Agrate Brianza | Leistungsbauteil hoher Dichte in MOS-Technologie |
DE69534919T2 (de) * | 1995-10-30 | 2007-01-25 | Stmicroelectronics S.R.L., Agrate Brianza | Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe |
US6228719B1 (en) | 1995-11-06 | 2001-05-08 | Stmicroelectronics S.R.L. | MOS technology power device with low output resistance and low capacitance, and related manufacturing process |
EP0782201B1 (en) * | 1995-12-28 | 2000-08-30 | STMicroelectronics S.r.l. | MOS-technology power device integrated structure |
US5879968A (en) | 1996-11-18 | 1999-03-09 | International Rectifier Corporation | Process for manufacture of a P-channel MOS gated device with base implant through the contact window |
US5854503A (en) * | 1996-11-19 | 1998-12-29 | Integrated Device Technology, Inc. | Maximization of low dielectric constant material between interconnect traces of a semiconductor circuit |
KR19980060634A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 모스 전계효과 트랜지스터의 제조방법 |
DE19706282A1 (de) * | 1997-02-18 | 1998-08-20 | Siemens Ag | Verfahren zur Erzeugung einer Transistorstruktur |
DE19832329A1 (de) * | 1997-07-31 | 1999-02-04 | Siemens Ag | Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit |
US6537899B2 (en) * | 1997-09-16 | 2003-03-25 | Sanyo Electric Co., Ltd. | Semiconductor device and a method of fabricating the same |
DE19840402C2 (de) * | 1997-12-12 | 2003-07-31 | Nat Semiconductor Corp | Verfahren zum Herstellen einer Struktur eines DMOS-Leistungselementes und Struktur eines DMOS-Leistungselementes |
TW434648B (en) * | 1998-04-23 | 2001-05-16 | Int Rectifier Corp | P-channel trench mosfet structure |
US6255180B1 (en) * | 1998-05-14 | 2001-07-03 | Cypress Semiconductor Corporation | Semiconductor device with outwardly tapered sidewall spacers and method for forming same |
DE69839439D1 (de) | 1998-05-26 | 2008-06-19 | St Microelectronics Srl | MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte |
US6022790A (en) * | 1998-08-05 | 2000-02-08 | International Rectifier Corporation | Semiconductor process integration of a guard ring structure |
DE19842488A1 (de) * | 1998-09-16 | 2000-03-30 | Siemens Ag | Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung |
US6939776B2 (en) * | 1998-09-29 | 2005-09-06 | Sanyo Electric Co., Ltd. | Semiconductor device and a method of fabricating the same |
US6346726B1 (en) * | 1998-11-09 | 2002-02-12 | International Rectifier Corp. | Low voltage MOSFET power device having a minimum figure of merit |
US7098506B2 (en) * | 2000-06-28 | 2006-08-29 | Renesas Technology Corp. | Semiconductor device and method for fabricating the same |
KR100590201B1 (ko) * | 1999-02-02 | 2006-06-15 | 삼성전자주식회사 | 자기정렬 콘택 패드의 제조 방법 |
US6472327B2 (en) * | 1999-08-03 | 2002-10-29 | Advanced Micro Devices, Inc. | Method and system for etching tunnel oxide to reduce undercutting during memory array fabrication |
JP2001094094A (ja) * | 1999-09-21 | 2001-04-06 | Hitachi Ltd | 半導体装置およびその製造方法 |
DE10104274C5 (de) * | 2000-02-04 | 2008-05-29 | International Rectifier Corp., El Segundo | Halbleiterbauteil mit MOS-Gatesteuerung und mit einer Kontaktstruktur sowie Verfahren zu seiner Herstellung |
US8314002B2 (en) * | 2000-05-05 | 2012-11-20 | International Rectifier Corporation | Semiconductor device having increased switching speed |
US6781194B2 (en) * | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
US6784486B2 (en) * | 2000-06-23 | 2004-08-31 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions therein |
JP4655340B2 (ja) * | 2000-07-10 | 2011-03-23 | 株式会社デンソー | 半導体装置の製造方法 |
US6365942B1 (en) | 2000-12-06 | 2002-04-02 | Fairchild Semiconductor Corporation | MOS-gated power device with doped polysilicon body and process for forming same |
JP4357753B2 (ja) | 2001-01-26 | 2009-11-04 | 株式会社東芝 | 高耐圧半導体装置 |
GB2378314B (en) | 2001-03-24 | 2003-08-20 | Esm Ltd | Process for forming uniform multiple contact holes |
CN1520616A (zh) * | 2001-04-11 | 2004-08-11 | ��˹�������뵼�幫˾ | 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法 |
GB0126215D0 (en) * | 2001-11-01 | 2002-01-02 | Koninkl Philips Electronics Nv | Field effect transistor on insulating layer and manufacturing method |
US6656845B2 (en) * | 2002-02-15 | 2003-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming semiconductor substrate with convex shaped active region |
DE10210272B4 (de) * | 2002-03-08 | 2005-08-04 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit wenigstens einer Transistorzelle und einer Randzelle |
KR100903276B1 (ko) * | 2002-06-28 | 2009-06-17 | 매그나칩 반도체 유한회사 | 고전압 소자의 제조방법 |
US7192853B1 (en) * | 2003-09-10 | 2007-03-20 | National Semiconductor Corporation | Method of improving the breakdown voltage of a diffused semiconductor junction |
US7875936B2 (en) * | 2004-11-19 | 2011-01-25 | Stmicroelectronics, S.R.L. | Power MOS electronic device and corresponding realizing method |
ITMI20042243A1 (it) * | 2004-11-19 | 2005-02-19 | St Microelectronics Srl | Processo per la realizzazione di un dispositivo mos di potenza ad alta densita' di integrazione |
JP4890773B2 (ja) | 2005-03-07 | 2012-03-07 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
DE102005008191B4 (de) | 2005-04-13 | 2010-12-09 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von VDMOS-Transistoren |
EP1915782A1 (en) | 2005-08-10 | 2008-04-30 | Freescale Semiconductor, Inc. | Field-effect semiconductor device and method of forming the same |
JP2007115734A (ja) * | 2005-10-18 | 2007-05-10 | Nec Electronics Corp | 半導体装置の製造方法 |
US7956419B2 (en) * | 2005-11-02 | 2011-06-07 | International Rectifier Corporation | Trench IGBT with depletion stop layer |
US7968394B2 (en) * | 2005-12-16 | 2011-06-28 | Freescale Semiconductor, Inc. | Transistor with immersed contacts and methods of forming thereof |
JP4963364B2 (ja) * | 2006-03-02 | 2012-06-27 | 日本インター株式会社 | 半導体装置の製造方法 |
US7935977B2 (en) * | 2006-07-25 | 2011-05-03 | Lg Chem, Ltd. | Method of manufacturing organic light emitting device and organic light emitting device manufactured by using the method |
US7517807B1 (en) * | 2006-07-26 | 2009-04-14 | General Electric Company | Methods for fabricating semiconductor structures |
JP2007036299A (ja) * | 2006-11-13 | 2007-02-08 | Renesas Technology Corp | 半導体装置及びその製造方法 |
KR101024638B1 (ko) * | 2008-08-05 | 2011-03-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
US8710665B2 (en) | 2008-10-06 | 2014-04-29 | Infineon Technologies Ag | Electronic component, a semiconductor wafer and a method for producing an electronic component |
JP5617190B2 (ja) * | 2009-05-22 | 2014-11-05 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
TWI425575B (zh) * | 2010-07-09 | 2014-02-01 | Tzu Hsiung Chen | 低閘容金氧半p-n接面二極體結構及其製作方法 |
TWI489601B (zh) * | 2011-05-03 | 2015-06-21 | Ind Tech Res Inst | 電子元件封裝結構 |
CN102776566A (zh) * | 2011-05-11 | 2012-11-14 | 深圳光启高等理工研究院 | 基于多晶硅的超材料制备方法和基于多晶硅的超材料 |
JP2014207324A (ja) * | 2013-04-12 | 2014-10-30 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
CN104867830A (zh) * | 2014-02-20 | 2015-08-26 | 北大方正集团有限公司 | 制作dmos器件的方法 |
CN104882369A (zh) * | 2014-02-28 | 2015-09-02 | 株洲南车时代电气股份有限公司 | 碳化硅离子注入掺杂掩膜结构及其制备方法 |
CN105206527A (zh) * | 2014-06-05 | 2015-12-30 | 北大方正集团有限公司 | 一种vdmos器件及其制作方法 |
US9871126B2 (en) * | 2014-06-16 | 2018-01-16 | Infineon Technologies Ag | Discrete semiconductor transistor |
CN104576334B (zh) * | 2014-08-19 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 具有不同bvcbo的npn器件的集成制造方法 |
FR3029014A1 (fr) * | 2014-11-24 | 2016-05-27 | Centre Nat De La Rech Scient (Cnrs) | Transistor de puissance a structure verticale et a cathode en tranchee |
DE102015102374A1 (de) | 2015-02-19 | 2016-08-25 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterkörpers |
DE102015102378B4 (de) * | 2015-02-19 | 2022-09-15 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Halbleiterkörpers |
CN106033772A (zh) * | 2015-03-19 | 2016-10-19 | 国家电网公司 | 一种具有改善安全工作区的igbt器件及其制造方法 |
CN106783606A (zh) * | 2015-11-25 | 2017-05-31 | 比亚迪股份有限公司 | 功率半导体器件及其制备方法 |
CN108933167B (zh) * | 2017-05-22 | 2022-05-20 | 比亚迪半导体股份有限公司 | 半导体功率器件及其制作方法 |
CN109300847B (zh) * | 2017-07-25 | 2021-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
GB2585696B (en) | 2019-07-12 | 2021-12-15 | Mqsemi Ag | Semiconductor device and method for producing same |
GB2590716B (en) | 2019-12-30 | 2023-12-20 | Mqsemi Ag | Fortified trench planar MOS power transistor |
GB2592032A (en) | 2020-02-13 | 2021-08-18 | Mqsemi Ag | Trench planar MOS cell for transistors |
GB2592927B (en) | 2020-03-10 | 2024-06-12 | Mqsemi Ag | Semiconductor device with fortifying layer |
CN115911087A (zh) * | 2022-09-08 | 2023-04-04 | 弘大芯源(深圳)半导体有限公司 | 一种提高uis性能的sgt-mosfet及其制造方法 |
CN117219666B (zh) * | 2023-11-07 | 2024-01-26 | 湖北九峰山实验室 | 一种具有双触发栅电极的氧化镓异质结晶闸管及其制备方法 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5008725C2 (en) * | 1979-05-14 | 2001-05-01 | Internat Rectifer Corp | Plural polygon source pattern for mosfet |
US4231811A (en) * | 1979-09-13 | 1980-11-04 | Intel Corporation | Variable thickness self-aligned photoresist process |
DE3016749A1 (de) * | 1980-04-30 | 1981-11-05 | Siemens AG, 1000 Berlin und 8000 München | Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung |
US4598461A (en) * | 1982-01-04 | 1986-07-08 | General Electric Company | Methods of making self-aligned power MOSFET with integral source-base short |
US4516143A (en) * | 1982-01-04 | 1985-05-07 | General Electric Company | Self-aligned power MOSFET with integral source-base short and methods of making |
US4430792A (en) * | 1982-07-08 | 1984-02-14 | General Electric Company | Minimal mask process for manufacturing insulated-gate semiconductor devices with integral shorts |
JPS6032364A (ja) * | 1983-08-01 | 1985-02-19 | Toshiba Corp | 半導体装置の製造方法 |
US4809047A (en) * | 1983-09-06 | 1989-02-28 | General Electric Company | Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short |
DE3402867A1 (de) * | 1984-01-27 | 1985-08-01 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement mit kontaktloch |
EP0227894A3 (en) * | 1985-12-19 | 1988-07-13 | SILICONIX Incorporated | High density vertical dmos transistor |
US5283202A (en) * | 1986-03-21 | 1994-02-01 | Advanced Power Technology, Inc. | IGBT device with platinum lifetime control having gradient or profile tailored platinum diffusion regions |
EP0255970B1 (en) * | 1986-08-08 | 1993-12-15 | Philips Electronics Uk Limited | A method of manufacturing an insulated gate field effect transistor |
JPH0834311B2 (ja) * | 1987-06-10 | 1996-03-29 | 日本電装株式会社 | 半導体装置の製造方法 |
JPS6431469A (en) * | 1987-07-27 | 1989-02-01 | Nec Corp | Field effect transistor |
US5173435A (en) * | 1987-11-11 | 1992-12-22 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
JPH0817233B2 (ja) * | 1987-11-11 | 1996-02-21 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
JPH0734474B2 (ja) * | 1988-03-03 | 1995-04-12 | 富士電機株式会社 | 伝導度変調型mosfetの製造方法 |
US4853345A (en) * | 1988-08-22 | 1989-08-01 | Delco Electronics Corporation | Process for manufacture of a vertical DMOS transistor |
US4960723A (en) * | 1989-03-30 | 1990-10-02 | Motorola, Inc. | Process for making a self aligned vertical field effect transistor having an improved source contact |
US4985740A (en) * | 1989-06-01 | 1991-01-15 | General Electric Company | Power field effect devices having low gate sheet resistance and low ohmic contact resistance |
JPH0430477A (ja) * | 1990-05-25 | 1992-02-03 | Fuji Electric Co Ltd | 絶縁ゲートトランジスタ |
US5223732A (en) * | 1991-05-28 | 1993-06-29 | Motorola, Inc. | Insulated gate semiconductor device with reduced based-to-source electrode short |
US5155052A (en) * | 1991-06-14 | 1992-10-13 | Davies Robert B | Vertical field effect transistor with improved control of low resistivity region geometry |
DE4137341C1 (ko) * | 1991-11-13 | 1993-04-29 | Siemens Ag, 8000 Muenchen, De | |
US5304837A (en) * | 1992-01-08 | 1994-04-19 | Siemens Aktiengesellschaft | Monolithically integrated temperature sensor for power semiconductor components |
US5268586A (en) * | 1992-02-25 | 1993-12-07 | North American Philips Corporation | Vertical power MOS device with increased ruggedness and method of fabrication |
JPH0685266A (ja) * | 1992-09-04 | 1994-03-25 | Sanyo Electric Co Ltd | パワーmosfetの製造方法 |
US5399892A (en) * | 1993-11-29 | 1995-03-21 | Harris Corporation | Mesh geometry for MOS-gated semiconductor devices |
-
1994
- 1994-09-01 US US08/299,533 patent/US5795793A/en not_active Expired - Lifetime
-
1995
- 1995-08-17 CZ CZ97629A patent/CZ62997A3/cs unknown
- 1995-08-17 JP JP50879796A patent/JP3527247B2/ja not_active Expired - Lifetime
- 1995-08-17 HU HU9701354A patent/HUT76792A/hu unknown
- 1995-08-17 PL PL95319098A patent/PL178316B1/pl not_active IP Right Cessation
- 1995-08-17 AT AT95929600T patent/ATE358331T1/de not_active IP Right Cessation
- 1995-08-17 CA CA002199013A patent/CA2199013A1/en not_active Abandoned
- 1995-08-17 KR KR1019970701384A patent/KR100295631B1/ko not_active IP Right Cessation
- 1995-08-17 EP EP95929600A patent/EP0777910B1/en not_active Expired - Lifetime
- 1995-08-17 DE DE69535441T patent/DE69535441T2/de not_active Expired - Lifetime
- 1995-08-17 CN CNB951957783A patent/CN1311526C/zh not_active Expired - Lifetime
- 1995-08-17 EP EP06010237A patent/EP1686616A3/en not_active Withdrawn
- 1995-08-17 WO PCT/US1995/010498 patent/WO1996007200A1/en active IP Right Grant
- 1995-08-17 BR BR9508883A patent/BR9508883A/pt not_active Application Discontinuation
- 1995-08-25 TW TW084108860A patent/TW280944B/zh not_active IP Right Cessation
- 1995-08-31 SG SG1995001261A patent/SG52166A1/en unknown
-
1996
- 1996-10-08 US US08/727,142 patent/US5731604A/en not_active Expired - Lifetime
-
1997
- 1997-02-28 FI FI970850A patent/FI970850A/fi unknown
- 1997-02-28 NO NO970934A patent/NO970934L/no not_active Application Discontinuation
-
2000
- 2000-05-24 JP JP2000153208A patent/JP3416617B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1686616A2 (en) | 2006-08-02 |
PL319098A1 (en) | 1997-07-21 |
FI970850A0 (fi) | 1997-02-28 |
US5795793A (en) | 1998-08-18 |
NO970934L (no) | 1997-04-24 |
FI970850A (fi) | 1997-04-24 |
CA2199013A1 (en) | 1995-08-17 |
EP0777910B1 (en) | 2007-03-28 |
AU698654B2 (en) | 1998-11-05 |
CZ62997A3 (en) | 1997-11-12 |
DE69535441D1 (de) | 2007-05-10 |
US5731604A (en) | 1998-03-24 |
ATE358331T1 (de) | 2007-04-15 |
JP3527247B2 (ja) | 2004-05-17 |
HUT76792A (en) | 1997-11-28 |
KR100295631B1 (ko) | 2001-10-25 |
EP0777910A4 (en) | 1998-10-07 |
TW280944B (ko) | 1996-07-11 |
AU3464395A (en) | 1996-03-22 |
CN1311526C (zh) | 2007-04-18 |
NO970934D0 (no) | 1997-02-28 |
EP0777910A1 (en) | 1997-06-11 |
WO1996007200A1 (en) | 1996-03-07 |
DE69535441T2 (de) | 2008-04-24 |
JPH10505198A (ja) | 1998-05-19 |
MX9701579A (es) | 1998-03-31 |
JP3416617B2 (ja) | 2003-06-16 |
PL178316B1 (pl) | 2000-04-28 |
CN1161758A (zh) | 1997-10-08 |
EP1686616A3 (en) | 2009-03-18 |
JP2000349093A (ja) | 2000-12-15 |
BR9508883A (pt) | 1997-12-30 |
SG52166A1 (en) | 1998-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970705832A (ko) | 마스크 수가 감소된 모스 게이트 소자의 제조방법(process for manufacture of mos gated device with reduced mark count) | |
US6852597B2 (en) | Method for fabricating power semiconductor device having trench gate structure | |
US6498071B2 (en) | Manufacture of trench-gate semiconductor devices | |
US6274437B1 (en) | Trench gated power device fabrication by doping side walls of partially filled trench | |
US4682405A (en) | Methods for forming lateral and vertical DMOS transistors | |
KR20010023861A (ko) | 반도체 전력 장치의 제조 방법 | |
US6660591B2 (en) | Trench-gate semiconductor devices having a channel-accommodating region and their methods of manufacture | |
KR100246975B1 (ko) | 반도체 장치의 제조방법 | |
US6087224A (en) | Manufacture of trench-gate semiconductor devices | |
JP2002299620A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2010010408A (ja) | 半導体装置及びその製造方法 | |
KR100538602B1 (ko) | 전계-효과 반도체 소자의 제조 방법 | |
US5143859A (en) | Method of manufacturing a static induction type switching device | |
JPH07202204A (ja) | Mos型半導体素子 | |
KR0175367B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JPH06163905A (ja) | 絶縁ゲート半導体装置の製造方法 | |
JP3498415B2 (ja) | 半導体装置及びその製造方法 | |
US5264381A (en) | Method of manufacturing a static induction type switching device | |
KR930001894B1 (ko) | 그루브를 가지는 전력트랜지스터 및 그 제조방법 | |
JPH07273327A (ja) | 半導体装置の製造方法 | |
JP3491408B2 (ja) | 半導体装置の製造方法 | |
JP3319430B2 (ja) | 半導体装置の製造方法 | |
CN115312601A (zh) | Mosfet器件及其制备方法 | |
JP2686125B2 (ja) | 静電誘導型スイッチング素子及びその製造方法 | |
KR19980014825A (ko) | 반도체 장치 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |