CN104867830A - 制作dmos器件的方法 - Google Patents
制作dmos器件的方法 Download PDFInfo
- Publication number
- CN104867830A CN104867830A CN201410058122.6A CN201410058122A CN104867830A CN 104867830 A CN104867830 A CN 104867830A CN 201410058122 A CN201410058122 A CN 201410058122A CN 104867830 A CN104867830 A CN 104867830A
- Authority
- CN
- China
- Prior art keywords
- well region
- tagma
- layer
- dmos device
- epitaxial loayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种制作DMOS器件的方法，涉及半导体技术领域，本发明通过步骤的调整，无需使用SRC光罩，减少了DMOS器件生产工艺中的光罩套数，降低了DMOS器件的生产成本。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种制作DMOS器件的方法。
背景技术
DMOS器件与互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）器件结构类似，也有源、漏、栅等电极，但是漏端击穿电压高。DMOS主要有两种类型，垂直双扩散金属氧化物半导体场效应管VDMOSFET（vertical double-diffused MOSFET）和横向双扩散金属氧化物半导体场效应管LDMOSFET（lateral double-dif fused MOSFET）。
参照图1，传统的DMOS器件生产工艺中，通常需要采用六套光罩，分别是在制成保护环、有源区、多晶硅层、源极（SRC）、接触孔和金属层时使用，图中，“Source”为DMOS器件的源端口，“Gate”为DMOS器件的栅端口，“Drain”为DMOS器件的漏端口。从技术的角度来看，制作SRC光罩是为了形成源极（N+区域）的形状，最终的目的是使源极跟体区（P-Body）中的P阱区（P+区域）接触上形成短路结构，以提高器件的抗雪崩击穿能力，但由于光罩的成本非常高，而传统的DMOS器件生产工艺中，每套光罩均不可或缺，导致DMOS器件的生产成本非常高。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是：如何减少DMOS器件生产工艺中的光罩套数，以降低DMOS器件的生产成本。
（二）技术方案
为解决上述技术问题，本发明提供了一种制作DMOS器件的方法，所述方法包括以下步骤：
S1：在外延层的上表面从下到上依次生长栅氧化层和多晶硅层；
S2：对所述多晶硅层进行掺杂，并对掺杂后的多晶硅层进行刻蚀，以形成栅极多晶硅；
S3：对所述外延层进行注入，以形成体区；
S4：在上一步的基础上，进行上表面的全面注入，以使得所述体区内形成N阱区；
S5：在上一步的基础上，进行上表面的介质层淀积；
S6：在所述体区上方开设接触孔，并通过所述接触孔采用挖硅腐蚀工艺将所述体区内的N阱区沿预设方向挖断，所述预设方向为垂直于所述体区上表面的方向；
S7：从所述接触孔进行注入，以形成P阱区，从而实现N阱区和P阱区之间的接触。
其中，步骤S1之前还包括：
S0：在衬底的上表面生长外延层。
其中，步骤S0和S1之间还包括：
S001：在所述外延层上表面生长初始氧化层；
S002：剥除所述初始氧化层，以打开有源区。
其中，步骤S1中，所述栅氧化层和多晶硅层生长于所述有源区内。
其中，步骤S3中，对所述外延层进行注入后，还包括：对所述外延层进行退火处理。
其中，步骤S5中，进行上表面的介质层淀积后，还进行回流处理。
其中，步骤S7之后，还包括：
S801：在上一步的基础上，进行上表面的金属淀积。
其中，步骤S801中，进行金属淀积之后，还进行金属回刻。
其中，步骤S7之后，还包括：
S802：在所述衬底的下表面进行金属淀积。
其中，步骤S802之前还包括：对所述衬底的下表面进行减薄处理。
（三）有益效果
本发明通过步骤的调整，无需使用SRC光罩，减少了DMOS器件生产工艺中的光罩套数，降低了DMOS器件的生产成本。
附图说明
图1是现有技术中的DMOS器件的结构示意图；
图2是本发明一种实施方式的制作DMOS器件的方法的流程图；
图3是本发明一种实施例的制作DMOS器件的方法中第1步的示意图；
图4是本发明一种实施例的制作DMOS器件的方法中第2步的示意图；
图5是本发明一种实施例的制作DMOS器件的方法中第3步的示意图；
图6是本发明一种实施例的制作DMOS器件的方法中第4步的示意图；
图7是本发明一种实施例的制作DMOS器件的方法中第5步的示意图；
图8是本发明一种实施例的制作DMOS器件的方法中第6步的示意图；
图9是本发明一种实施例的制作DMOS器件的方法中第7步的示意图；
图10是本发明一种实施例制作DMOS器件的方法中第8步的示意图；
图11是本发明一种实施例的制作DMOS器件的方法中第9步的示意图；
图12是本发明一种实施例的制作DMOS器件的方法中第10步的示意图；
图13是本发明一种实施例的制作DMOS器件的方法中第11步的示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
图2是本发明一种实施例的制作DMOS器件的方法的流程图；参照图2，本实施方式的方法包括以下步骤：
S1：在外延层的上表面从下到上依次生长栅氧化层和多晶硅层；
S2：对所述多晶硅层进行掺杂，并对掺杂后的多晶硅层进行刻蚀，以形成栅极多晶硅；
S3：对所述外延层进行注入，以形成体区；
S4：在上一步的基础上，进行上表面的全面注入，以使得所述体区内形成N阱区；
S5：在上一步的基础上，进行上表面的介质层淀积；
S6：在所述体区上方开设接触孔，并通过所述接触孔采用挖硅腐蚀工艺将所述体区内的N阱区沿预设方向挖断，所述预设方向为垂直于所述体区上表面的方向；
S7：从所述接触孔进行注入，以形成P阱区，从而实现N阱区和P阱区之间的接触。
优选地，步骤S1之前还包括：
S0：在衬底的上表面生长外延层。
优选地，步骤S0和S1之间还包括：
S001：在所述外延层上表面生长初始氧化层；
S002：剥除所述初始氧化层，以打开有源区（终端结构位置需要留下初始氧化层，为便于描述，此处及后续步骤均省略了终端结构）。
优选地，步骤S1中，所述栅氧化层和多晶硅层生长于所述有源区内。
为保证注入的效果，优选地，步骤S3中，对所述外延层进行注入后，还包括：对所述外延层进行退火处理。
为保证介质层的密度，优选地，步骤S5中，进行上表面的介质层淀积后，还进行回流处理。
优选地，步骤S7之后，还包括：
S801：在上一步的基础上，进行上表面的金属淀积。
为形成DMOS器件中的源端口和栅端口，优选地，步骤S801中，进行金属淀积之后，还进行金属回刻。
优选地，步骤S7之后，还包括：
S802：在所述衬底的下表面进行金属淀积。
为保证DMOS器件的体积符合要求，优选地，步骤S802之前还包括：对所述衬底的下表面进行减薄处理。
实施例
下面以一个具体的实施例来说明本发明的制作方法，但不限定本发明的保护范围。本实施例的制作方法包括以下步骤：
1、参照图3，在衬底（即图中的“N+Sub”）的上表面生长外延层（即图中的“N-EPI”），并在外延层的上表面生长初始氧化层（即图中的“Int-OX”）；
2、参照图4，剥除初始氧化层，打开有源区（终端结构位置需要留下初始氧化层，为便于描述，此处及后续步骤均省略了终端结构）；
3、参照图5，在所述外延层的上表面有源区内从下到上依次生长栅氧化层和多晶硅层，并对所述多晶硅层进行掺杂；
4、参照图6，对掺杂后的多晶硅层进行刻蚀或光刻，以形成栅极 多晶硅，PR为光阻；
5、参照图7，对所述外延层进行注入和退火处理，以形成体区（即图中的“P-Body”）；
6、参照图8，在上一步的基础上，进行上表面的全面注入（SRC注入，即源极注入）和退火处理，以使得所述体区内形成N阱区（即图中的“N+”区域），所述N阱区为DMOS单元的源极；
7、参照图9，在上一步的基础上，进行上表面的介质层淀积和回流；
8、参照图10，在所述体区上方开设接触孔，并通过所述接触孔采用挖硅腐蚀工艺将所述体区内的N阱区沿预设方向挖断，所述预设方向为垂直于所述体区上表面的方向；
9、参照图11，从所述接触孔进行注入，以形成P阱区，从而实现N阱区和P阱区之间的接触；
10、参照图12，在上一步的基础上，进行上表面的金属淀积和金属回刻，图中的“Metal”为金属层；
11、参照图13，对所述衬底的下表面进行减薄处理，在所述衬底的下表面进行金属淀积，所述“Ti-Ni-Ag”为背面的金属层，“Source”为DMOS器件的源端口，“Gate”为DMOS器件的栅端口，“Drain”为DMOS器件的漏端口。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (10)
1.一种制作DMOS器件的方法，其特征在于，所述方法包括以下步骤：
S1：在外延层的上表面从下到上依次生长栅氧化层和多晶硅层；
S2：对所述多晶硅层进行掺杂，并对掺杂后的多晶硅层进行刻蚀，以形成栅极多晶硅；
S3：对所述外延层进行注入，以形成体区；
S4：在上一步的基础上，进行上表面的全面注入，以使得所述体区内形成N阱区；
S5：在上一步的基础上，进行上表面的介质层淀积；
S6：在所述体区上方开设接触孔，并通过所述接触孔采用挖硅腐蚀工艺将所述体区内的N阱区沿预设方向挖断，所述预设方向为垂直于所述体区上表面的方向；
S7：从所述接触孔进行注入，以形成P阱区，从而实现N阱区和P阱区之间的接触。
2.如权利要求1所述的方法，其特征在于，步骤S1之前还包括：
S0：在衬底的上表面生长外延层。
3.如权利要求2所述的方法，其特征在于，步骤S0和S1之间还包括：
S001：在所述外延层上表面生长初始氧化层；
S002：剥除所述初始氧化层，以打开有源区。
4.如权利要求3所述的方法，其特征在于，步骤S1中，所述栅氧化层和多晶硅层生长于所述有源区内。
5.如权利要求1所述的方法，其特征在于，步骤S3中，对所述外延层进行注入后，还包括：对所述外延层进行退火处理。
6.如权利要求1所述的方法，其特征在于，步骤S5中，进行上表面的介质层淀积后，还进行回流处理。
7.如权利要求1所述的方法，其特征在于，步骤S7之后，还包括：
S801：在上一步的基础上，进行上表面的金属淀积。
8.如权利要求7所述的方法，其特征在于，步骤S801中，进行金属淀积之后，还进行金属回刻。
9.如权利要求2所述的方法，其特征在于，步骤S7之后，还包括：
S802：在所述衬底的下表面进行金属淀积。
10.如权利要求9所述的方法，其特征在于，步骤S802之前还包括：对所述衬底的下表面进行减薄处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410058122.6A CN104867830A (zh) | 2014-02-20 | 2014-02-20 | 制作dmos器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410058122.6A CN104867830A (zh) | 2014-02-20 | 2014-02-20 | 制作dmos器件的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104867830A true CN104867830A (zh) | 2015-08-26 |
Family
ID=53913587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410058122.6A Pending CN104867830A (zh) | 2014-02-20 | 2014-02-20 | 制作dmos器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104867830A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4503598A (en) * | 1982-05-20 | 1985-03-12 | Fairchild Camera & Instrument Corporation | Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques |
| CN1161758A (zh) * | 1994-09-01 | 1997-10-08 | 国际整流器公司 | 掩模数目减少的mos栅控器件生产工艺 |
| US20020030233A1 (en) * | 1998-09-29 | 2002-03-14 | Sanyo Electric Co., Ltd. | Semiconductor device and a method of fabricating the same |
| CN101383287A (zh) * | 2008-09-27 | 2009-03-11 | 电子科技大学 | 一种垂直双扩散金属氧化物半导体器件的制造方法 |
| CN102738215A (zh) * | 2011-08-18 | 2012-10-17 | 成都芯源***有限公司 | 横向双扩散金属氧化物半导体场效应晶体管及其制造方法 |
-
2014
- 2014-02-20 CN CN201410058122.6A patent/CN104867830A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4503598A (en) * | 1982-05-20 | 1985-03-12 | Fairchild Camera & Instrument Corporation | Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques |
| CN1161758A (zh) * | 1994-09-01 | 1997-10-08 | 国际整流器公司 | 掩模数目减少的mos栅控器件生产工艺 |
| US20020030233A1 (en) * | 1998-09-29 | 2002-03-14 | Sanyo Electric Co., Ltd. | Semiconductor device and a method of fabricating the same |
| CN101383287A (zh) * | 2008-09-27 | 2009-03-11 | 电子科技大学 | 一种垂直双扩散金属氧化物半导体器件的制造方法 |
| CN102738215A (zh) * | 2011-08-18 | 2012-10-17 | 成都芯源***有限公司 | 横向双扩散金属氧化物半导体场效应晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10411116B2 (en) | Semiconductor super-junction power device and manufacturing method therefor | |
| CN103035717B (zh) | 阶梯形漂移区的ldmos器件及其制造方法 | |
| CN109686781B (zh) | 一种多次外延的超结器件制作方法 | |
| CN104867972B (zh) | 集成驱动电阻的dmos器件及其制作方法 | |
| CN107785366A (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN109713029B (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN107785365A (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN203288599U (zh) | 一种新型结构的vdmos器件 | |
| CN103094319B (zh) | 双通道高压结型场效应管降低夹断电压的结构及制造方法 | |
| CN101447432A (zh) | 双扩散场效应晶体管制造方法 | |
| CN105448733A (zh) | 一种耗尽型vdmos器件及其制造方法 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN103094124B (zh) | 高压结型场效应管的结构及制造方法 | |
| CN106876450B (zh) | 低栅漏电容的纵向场效应晶体管及其制造方法 | |
| CN104867830A (zh) | 制作dmos器件的方法 | |
| CN101447433B (zh) | 双扩散场效应晶体管制造方法 | |
| CN105576022B (zh) | 具有超结结构的半导体器件及其制备方法 | |
| CN105206608B (zh) | 一种双管芯的沟渠式mosfet加工方法 | |
| CN104299903B (zh) | 沟槽栅mosfet的制造方法 | |
| CN103325834B (zh) | 晶体管及其沟道长度的形成方法 | |
| CN106356304A (zh) | 半导体制作工艺 | |
| CN104810289A (zh) | 一种vdmos管的制造方法和vdmos | |
| CN205488139U (zh) | 沟槽栅超结mosfet器件 | |
| CN104867832A (zh) | 垂直双扩散金属氧化物半导体场效应管的制造方法 | |
| CN101447429B (zh) | 双扩散场效应晶体管制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150826 |
|
| RJ01 | Rejection of invention patent application after publication |