TWI425575B - 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法 - Google Patents
低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法 Download PDFInfo
- Publication number
- TWI425575B TWI425575B TW099122707A TW99122707A TWI425575B TW I425575 B TWI425575 B TW I425575B TW 099122707 A TW099122707 A TW 099122707A TW 99122707 A TW99122707 A TW 99122707A TW I425575 B TWI425575 B TW I425575B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- metal
- ion implantation
- region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 13
- 238000000034 method Methods 0.000 claims description 72
- 239000000758 substrate Substances 0.000 claims description 56
- 230000008569 process Effects 0.000 claims description 54
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 239000002184 metal Substances 0.000 claims description 51
- 238000005468 ion implantation Methods 0.000 claims description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 238000001459 lithography Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 239000007943 implant Substances 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 10
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 claims description 9
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- 238000005253 cladding Methods 0.000 claims description 7
- -1 boron ions Chemical class 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 238000011084 recovery Methods 0.000 description 9
- 239000008433 xiaoji Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000036632 reaction speed Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 229910001922 gold oxide Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66128—Planar diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本案係為一種低閘容金氧半P-N接面(Low Gate Charging Rectifier)二極體結構及其製作方法，尤指具有較低漏電流，較低正向導通壓降值(VF
)，較高反向耐電壓值，與較低反向回復時間特性的一種低閘容金氧半P-N接面二極體結構。
蕭基二極體為以電子作為載子之單極性元件，其特性為速度快與正向導通壓降值(VF
)低，但反向偏壓漏電流則較大(與金屬功函數及半導體摻雜濃度所造成之蕭基能障值有關)，且因為以電子作為載子之單極性元件，沒有少數載子復合之因素，反向回復時間較短。而P-N二極體，為一種雙載子元件，傳導電流量大。但元件的正向操作壓降值(VF
)一般較蕭基二極體高，且因電洞載子之作用使P-N二極體反應速度較慢，反向回復時間較長。
為綜合蕭基二極體與P-N二極體的優點，一種閘式二極體的架構：利用平面式金氧半場效電晶體之閘極與源極等電位，設定為陽極。而晶背(Wafer Back-side)汲極設定為陰極之二極體被提出來。該元件具有與蕭基二極體相匹敵或更低之正向導通壓降值(VF
)。反向偏壓漏電流的性能接近P-N二極體，較蕭基二極體為低。在高溫的反向回復時間與蕭基二極體相近。元件的介面可耐受溫度則較蕭基二極體更高。在應用上為較蕭基二極體性能更優良之元件。
關於閘式二極體裝置，其代表性前案可參閱2003年之美國專利，第6624030號提案名稱RECTIFIER DEVICE HAVING A LATERALLY GRADED P-N JUNCTION FOR A CHANNEL REGION所揭露之元件結構為代表。請參閱第一圖(a)~(l)所示，其製作方法主要包括步驟：首先，如第一圖(a)所示，提供基板20與已長好之N-型磊晶層22，於其上成長氧化層(Field Oxide)50。而後如第一圖(b)所示，於氧化層50上形成光阻層(photoresist)52後進行微影製程及蝕刻製程，以移除部分氧化層50，然後進行第一離子佈植層硼離子之植入(first Born Ion Implantation)。之後，如第一圖(c)所示，於光阻去除後，進行第一離子佈植層硼離子之熱驅入(Thermal Diffusion)，形成邊緣之P型層(P-)28與中心之P型層(P-)30。然後進行第二離子佈植層氟化硼離子之植入(second BF2
Ion Implantation)。接著如第一圖(d),(e)所示，進行第二微影製程及蝕刻製程，利用光阻層54以移除部分氧化層50。如第一圖(f)所示，移除光阻層54後成長閘氧化層(gate Oxide)56，閘極複晶矽層(gate poly)58，與氮化矽層(Nitride)60，並進行砷離子之植入(As Ion Implantation)。接著如第一圖(g)所示，披覆一化學氣相沉積之氧化層(CVD Oxide)62，並於其上進行第三微影製程，留下閘極圖案之光阻層64。然後，如第一圖(h)所示，對化學氣相沉積之氧化層62，進行濕式蝕刻。於第一圖(i)所示，對基板進行一乾式蝕刻以移除部分之氮化矽層60，然後進行一第三離子佈植層硼離子之植入(3rd
Born Ion Implantation)。接著如第一圖(j)所示，於去除光阻層64之後，進行一第四離子佈植層硼離子之植入(4th
Born Ion Implantation)，以形成P型包覆層(P-type Pocket)36。如第一圖(k)所示，對基板進行一濕式蝕刻，以移除氧化層62，然後再對基板進行一乾式蝕刻以移除一部分之閘極複晶矽層58。然後，如第一圖(l)所示，將氮化矽層60以濕蝕刻之方式去除，然後對基板進行砷離子之植入(As Ion Implantation)。元件之製程部分於此完成，後續則陸續上表面金屬層，微影製程與蝕刻製程等，以完成晶圓之前端製程。
由上述之工法製作之閘式二極體，與蕭基二極體相較，正向導通壓降值(VF
)相當，反向漏電流低，界面耐受溫度較高，可靠度測試之結果較佳，而反向回復時間則較蕭基二極體高(於室溫下)。
本案所提供之低閘容金氧半P-N接面二極體結構及其製作方法，其在元件之結構設計上，為金氧半N型通道場效元件結構與P-N接面二極體共構之架構，並將部分之閘極蓋覆區域由一厚的介電層或低導電多晶矽層來取代，藉由此種元件結構設計，當元件於正向偏壓操作時為金氧半N型通道場效元件與P-N面二極體並聯，具有接近蕭基二極體之反應速度快與正向導通壓降值(VF
)低的特性。而於反向偏壓操作時，藉由元件P-N接面二極體空乏區對漏電的夾止與N型通道關閉之行為，使元件具有非常低的漏電流，又因降低無效之閘極蓋覆區域面積，而降低閘極寄生電容，使元件具有較低之反向回復時間trr。因為降低無效之閘極蓋覆區域面積，進而降低元件之閘極漏電流。所用之閘極氧化層可進一步降底，因而正向導通壓降值(VF
)亦進一步降低。因此，本案元件同時具有蕭基二極體與P-N二極體之優點。即為具有反應速度快，正向導通壓降值(VF
)值低，然後又有反向偏壓漏電流小，有較低之反向回復時間(trr)等特性的二極體元件。
為完成上述結構，本案所述之製作方法至少包含下列步驟：提供一基板；於該基板上形成一第一罩幕層；對該基板進行一第一微影蝕刻製程，進而去除部分該第一罩幕層形成一第一凹陷區域；以剩餘之該第一罩幕層，對該基板進行一乾式蝕刻，進而於該基板上形成一第一溝渠結構；進行一氧化製程，以於該第一溝渠結構內成長一氧化層；對該基板進行一第二微影蝕刻製程，進而去除部分該第一罩幕層以形成一第二凹陷區域；於該第二凹陷區域之底部成長一閘氧化層；於該閘氧化層上、該第一罩幕層上、該第一氧化層上，披覆一多晶矽層；對該基板進行一第一離子佈植製程，以於該基板形成一第一離子佈植區域；於該多晶矽層上沉積一第二罩幕層；對該第二罩幕層進行一乾式回蝕刻製程，以移除部分該第二罩幕層，並於該第二凹陷區域內之該多晶矽層的側壁上與該第一溝渠結構內之該多晶矽層的側壁上形成一邊壁狀之包覆結構；對該多晶矽層進行一蝕刻製程，以移除部分之該多晶矽層，進而形成一閘極結構；對該基板進行一第二離子佈植製程，以於該基板形成一第二離子佈植層；對該基板進行一熱退火處理，以活化該第一離子佈植層與該第二離子佈植層，以形成有效之一P型區域；以一濕蝕刻製程，移除該第二罩幕層之該邊壁狀之包覆結構；移除裸露部分之該閘氧化層；於該第一溝渠結構、該第二凹陷區域之底部與側壁、該多晶矽閘極之表面與側壁、該第一罩幕層與該第一氧化層上進行一金屬濺鍍製程，以形成一金屬濺鍍層；以及對該金屬濺鍍層進行一第三微影蝕刻製程，以去除部分該金屬濺鍍層。
為完成上述結構，本案所述之低閘容金氧半P-N接面二極體，其至少包含：一基板；一凹陷區域，係形成於該基板上方；一閘氧化層，形成於該凹陷區域的底部邊緣；一閘極結構，係形成於該閘氧化層上且覆蓋該凹陷區域的側壁；一金屬層，係覆蓋於該凹陷區域之底部與該閘極結構；以及一離子佈植區域，係以複數個深淺不同之區域形成於該凹陷區域底部的該基板中，且該離子佈植區域相鄰於該閘極結構。
本發明提供一種低閘容金氧半P-N接面二極體結構及其製作方法。其結構與習知相異，而此低閘容金氧半P-N接面二極體結構係大幅減少閘極蓋覆於閘極氧化層上之面積，因而大幅降低閘極之寄生電容，使低閘容金氧半P-N接面二極體得有較低之反向回復時間trr，大幅改善元件的性能。同時，因為降低閘極蓋覆於閘極氧化層上之面積，使得閘極漏電流亦同步降低。
並且，在與前案相同的漏電流表現下，本案之低閘容金氧半P-N接面二極體可以使用較薄之閘極氧化層，因此正向導通壓降值(VF
)可以進一步降低。於低閘容金氧半P-N接面二極體的製程上，本案只使用三層光罩，三次微影製程即可完成。而前案需四層光罩與四次微影製程。因此，本案不僅於元件的性能表現較佳，於生產成本方面，更可進一步降低。
綜合而言，本發明具有較低之反向回復時間trr，與較低之正向導通壓降值(VF
)，或較低之反向漏電流，較低之介面電容，較高界面耐受溫度，與較高可靠度，與較佳生產成本優勢等優點之整流二極體元件。以下詳細介紹本發明低閘容金氧半P-N接面二極體的製作步驟。
請參閱第二圖(a)至(t)，其係為本案為改善習用技術手段之缺失所發展出一低閘容金氧半P-N接面二極體結構之製作方法，其較佳實施例的製作流程示意圖。
從圖中我們可以清楚的看出，首先，提供一基板20(如第二圖(a)所示)，該基板20係為一高掺雜濃度N型矽基板201(N+矽基板)與一低掺雜濃度N型磊晶層202(N-磊晶層)所構成，而其中低掺雜濃度之磊晶層202係形成於高掺雜濃度之矽基板201之上，且其低掺雜濃度之磊晶層202係具有一定的厚度，以提供本發明後續所需之元件結構。
如第二圖(b)所示，透過一氧化製程於該基板之磊晶層202上形成一第一罩幕層210(為一氧化層)；並於該第一罩幕層210上形成一光阻層211(如第二圖(c)所示)。其中，第一罩幕層210可透過以下任一種方法來實現：(A)透過一氧化製程所完成之一氧化層；(B)以化學氣相沉積所形成之氧化層；(C)以化學氣相沉積所形成之氮化矽層。
接著，於該光阻層211上定義出有光阻圖形區2111，與無光阻圖形區2110(如第二圖(d)所示)；根據該光阻圖形對無光阻圖形區2110之該第一罩幕層210進行蝕刻並去除剩餘的該光阻層2111後而於該第一罩幕層210上形成一第一凹陷區域22(如第二圖(e)所示)。
接著，以剩餘的第一罩幕層210對基板之磊晶層202，進行一乾蝕刻製程以形成第一溝渠結構220(如第二圖(f)所示)；於該第一溝渠結構220內成長一第一氧化層221(如第二圖(g)所示)。
接著，進行一第二微影製程，以於所塗佈之光阻層上定義出有光阻圖形區域2221與無光阻區域2220(如第二圖(h)所示)；根據該光阻圖形，對該無光阻區域2220之剩餘的第一罩幕層210進行一乾式蝕刻，並去除剩餘的該光阻層2221，然後形成第二凹陷區域223(如第二圖(i)所示)；於第二凹陷區域223之底部(亦即磊晶層202之表面)成長一閘氧化層23，並於閘氧化層23上、第一罩幕層210上、第一氧化層221上，披覆一多晶矽閘極層24(如第二圖(j)所示)。
接著，對基板之磊晶層202進行一離子佈植製程，亦即利用淺層離子佈植將硼離子植入，以於基板之磊晶層202形成一第一離子佈植區域25(如第二圖(k)所示)。
接著，於多晶矽閘極層24上沉積第二罩幕層，其為氮化矽層26(如第二圖(l)所示)；接著，對該第二罩幕層，氮化矽層26進行一乾式回蝕刻製程，以移除部分第二罩幕層，並於第二凹陷區域223內之多晶矽閘極層的側壁上與第一溝渠結構內之多晶矽閘極層的側壁上形成一邊壁狀之包覆結構260(如第二圖(m)所示)。其中，第二罩幕層可由以下任一種方式來實現：(A)以化學氣相沉積所形成之氮化矽層；(B)以化學氣相沉積所形成之氧化層。
接著，對該多晶矽閘極層24進行一蝕刻製程，以移除部分之多晶矽閘極層，進而形成L形的一閘極結構241(如第二圖(n)所示)。
接著，對基板之磊晶層202進行一離子佈植製程，亦即利用一深層離子佈植將硼離子植入，以於基板之磊晶層202形成一第二離子佈植層27(如第二圖(o)所示)；接著，對基板進行一熱退火處理(例如快速熱退火處理)，以活化第一與第二離子佈植層25、27，以形成有效之P型區域251、271(如第二圖(p)所示)。
接著，以濕蝕刻製程，移除邊壁狀之氮化矽包覆結構260，接著移除裸露部分之閘氧化層23(如第二圖(q)所示)；於第一溝渠結構、第二凹陷區域之底部與側壁、該多晶矽閘極結構241之表面與側壁、第一罩幕層210與第一氧化層221上(亦即裸露之表面區域)進行一金屬濺鍍製程，以形成一金屬濺鍍層30。而在此實施例中，該金屬濺鍍層30係由一第一金屬層31和一第二金屬層32這兩部份所構成(如第二圖(r)所示)，其中第一金屬層31的材料為鈦金屬或氮化鈦，第二金屬層32的材料為鋁金屬或其他金屬。並且，金屬濺鍍層30形成後更進行一快速氮化製程，進而使得該第一金屬層能完全的接著於該凹陷區域、該第一溝渠結構之底面、該閘極結構之表面與該第一罩幕層、第一氧化層結構上。
最後，對該金屬層30進行一第三微影製程，以於所塗佈之光阻層上定義出有光阻圖形區域3011與無光阻區域3010(如第二圖(s)所示)；對該金屬層30進行一蝕刻製程，以去除部分該金屬層30，並去除剩餘的該光阻層3011，進而完成如第二圖(t)所示，低閘容金氧半P-N接面二極體。
綜合以上技術說明，相較於習用的閘式二極體結構，利用本案所述之製作方法所完成的低閘容金氧半P-N接面二極體結構具有較低閘極電容值，因此具有較低之反向回復時間trr之表現。因為具有較低之閘極覆蓋面積，而降低反向電壓漏電流。進而使用較薄之閘氧化層，使正向導通壓降值(VF
)更進一步降低。於元件製程上，本案只使用三層光罩，三次微影製程即可完成。而前案需四層光罩與四次微影製程，於生產成本方面，更可進一步降低。不僅有效的解決了先前技術中所產生的缺失，且具有較佳生產成本優勢，完成發展本案之最主要的目的。
本案圖式中所包含之各元件列示如下：
20．．．基板
211．．．高掺雜濃度N型矽基板
212．．．低掺雜濃度N型磊晶層
210．．．第一罩幕層
22．．．第一凹陷區域
220．．．第一溝渠結構
221．．．第一氧化層
223．．．第二凹陷區域
23．．．閘極氧化層
24．．．多晶矽閘極層
26．．．第二罩幕層氮化矽層
25．．．第一離子佈植層
260．．．氮化矽之邊壁狀之包覆結構
27．．．第二離子佈植層
241．．．閘極結構
251．．．活化之第一離子佈植層
271．．．活化之第二離子佈植層
31．．．第一金屬層
32．．．第二金屬層
30．．．金屬層(第一與第二金屬層之合稱)
211．．．光阻層
2110、2220、3010．．．無光阻圖形區
2111、2221、3011．．．有光阻圖形區
本案得藉由下列圖式及說明，俾得一更深入之了解：
第一圖(a)~(l)，其係為美國專利第6624030號所揭露之閘式二極體裝置製作方法示意圖。
第二圖(a)~(t)，其係為本案為改善習用技術手段之缺失所發展出一低閘容金氧半P-N接面二極體結構之較佳實施例示意圖。
20．．．基板
23．．．閘極氧化層
30．．．金屬層(第一與第二金屬層之合稱)
31．．．第一金屬層
32．．．第二金屬層
201．．．高掺雜濃度N型矽基板
202．．．低掺雜濃度N型磊晶層
210．．．第一罩幕層
221．．．第一氧化層
241．．．閘極結構
251．．．活化之第一離子佈植層
271．．．活化之第二離子佈植層
Claims (14)
- 一種低閘容金氧半P-N接面二極體製作方法，該方法至少包含下列步驟：提供一基板；於該基板上形成一第一罩幕層；對該基板進行一第一微影蝕刻製程，進而去除部分該第一罩幕層形成一第一凹陷區域；以剩餘之該第一罩幕層，對該基板進行一乾式蝕刻，進而於該基板上形成一第一溝渠結構；進行一氧化製程，以於該第一溝渠結構內成長一氧化層；對該基板進行一第二微影蝕刻製程，進而去除部分該第一罩幕層以形成一第二凹陷區域；於該第二凹陷區域之底部成長一閘氧化層；於該閘氧化層上、該第一罩幕層上、該第一氧化層上，披覆一多晶矽層；對該基板進行一第一離子佈植製程，以於該基板形成一第一離子佈植區域；於該多晶矽層上沉積一第二罩幕層；對該第二罩幕層進行一乾式回蝕刻製程，以移除部分該第二罩幕層，並於該第二凹陷區域內之該多晶矽層的側壁上與該第一溝渠結構內之該多晶矽層的側壁上形成一邊壁狀之包覆結構；對該多晶矽層進行一蝕刻製程，以移除部分之該多晶矽層，進而形成一閘極結構；對該基板進行一第二離子佈植製程，以於該基板形成一第二離子佈植層；對該基板進行一熱退火處理，以活化該第一離子佈植層與該第二離子佈植層，以形成有效之一P型區域；以一濕蝕刻製程，移除該第二罩幕層之該邊壁狀之包覆結構；移除裸露部分之該閘氧化層；於該第一溝渠結構、該第二凹陷區域之底部與側壁、該多晶矽閘極之表面與側壁、該第一罩幕層與該第一氧化層上進行一金屬濺鍍製程，以形成一金屬濺鍍層；以及對該金屬濺鍍層進行一第三微影蝕刻製程，以去除部分該金屬濺鍍層。
- 如申請專利範圍第1項所述之低閘容金氧半P-N接面二極體製作方法，其中該第一罩幕層係利用一氧化製程所完成之氧化層；以一化學氣相沉積所形成之氧化層；或以化學氣相沉積所形成之氮化矽層。
- 如申請專利範圍第1項所述之低閘容金氧半P-N接面二極體製作方法，其中該第一微影蝕刻製程包含下列步驟：於該第一罩幕層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第一罩幕層進行蝕刻而形成該第一凹陷區域；去除該光阻層；以及以剩餘之第一罩幕層，對該基板進行一乾式蝕刻，進而於該基板上形成該第一溝渠結構。
- 如申請專利範圍第1項所述之低閘容金氧半P-N接面二極體製作方法，其中該基板係為一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
- 如申請專利範圍第1項所述之低閘容金氧半P-N接面二極體製作方法，其中該第二微影蝕刻製程包含下列步驟：於該第一罩幕層與該溝渠結構上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該剩餘之第一罩幕層進行蝕刻，進而去除部分該第一罩幕層以形成該第二凹陷區域；以及去除該光阻層。
- 如申請專利範圍第1項所述之低閘容金氧半P-N接面二極體製作方法，其中該第二罩幕層係利用以化學氣相沉積所形成之氮化矽層；或以化學氣相沉積所形成之氧化層。
- 如申請專利範圍第1項所述之低閘容金氧半P-N接面二極體製作方法，其中該第一離子佈植係以一淺層離子佈植的方式將硼離子植入，而該第二離子佈植係以一深層離子佈植的方式將硼離子植入，並配合一快速熱退火製程後形成該活化之第一離子佈植區與該活化之第二離子佈植區。
- 如申請專利範圍第1項所述之低閘容金氧半P-N接面二極體製作方法，其中該金屬層係包含：一第一金屬層，形成於該溝渠結構之底部、該閘極結構之表面與該側壁結構上，其係以一鈦金屬或氮化鈦所完成；以及一第二金屬層，形成於該第一金屬層上，其係以一鋁金屬完成；其中，該金屬濺鍍層更進行一快速氮化製程，使得該第一金屬層能完全的接著於該第二凹陷區域、該第一溝渠結構之底面、該閘極結構之表面與該第一罩幕層、第一氧化層結構上。
- 如申請專利範圍第1項所述之低閘容金氧半P-N接面二極體製作方法，其中該第三微影蝕刻製程包含下列步驟：於該金屬層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該金屬層進行蝕刻，進而去除部分該金屬層；以及去除該光阻層。
- 一種低閘容金氧半P-N接面二極體，其至少包含：一基板；一罩幕層形成於該基板上，且該罩幕層的側壁與該基板表面係形成一凹陷區域；一閘氧化層，形成於該凹陷區域的底部邊緣，且接觸於該基板；一閘極結構，係形成於該閘氧化層上且接觸於該罩幕層的側壁；一金屬層，係覆蓋於該凹陷區域之底部的該基板表面與該閘極結構；以及一離子佈植區域，係以複數個深淺不同之區域形成於該凹陷區域底部的該基板中，且該離子佈植區域相鄰於該閘極結構，並且接觸於該金屬層以及該閘氧化層。
- 如申請專利範圍第10項所述之低閘容金氧半P-N接面二極體，其中該閘極結構係為多晶矽的一L形閘極結構。
- 如申請專利範圍第10項所述之低閘容金氧半P-N接面二 極體，其中該金屬層係包含：一第一金屬層，形成於該溝渠結構之底部、該閘極結構之表面與該側壁結構上，其係以一鈦金屬或氮化鈦所完成；以及一第二金屬層，形成於該第一金屬層上，其係以一鋁金屬或一銅金屬所完成。
- 如申請專利範圍第10項所述之低閘容金氧半P-N接面二極體，其中該離子佈植區域係可為由一第一深度佈植區域與一第二深度佈植區域所構成之該離子佈植區域。
- 如申請專利範圍第10項所述之低閘容金氧半P-N接面二極體，其中該離子佈植區域係可為由一第一深度佈植區域、一第二深度佈植區域以及一第三深度佈植區域所構成之該離子佈植區域。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099122707A TWI425575B (zh) | 2010-07-09 | 2010-07-09 | 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法 |
| US13/177,727 US8415719B2 (en) | 2010-07-09 | 2011-07-07 | Low gate charging rectifier having MOS structure and P-N junction, and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099122707A TWI425575B (zh) | 2010-07-09 | 2010-07-09 | 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201203376A TW201203376A (en) | 2012-01-16 |
| TWI425575B true TWI425575B (zh) | 2014-02-01 |
Family
ID=45437971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099122707A TWI425575B (zh) | 2010-07-09 | 2010-07-09 | 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8415719B2 (zh) |
| TW (1) | TWI425575B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102655091A (zh) * | 2012-05-08 | 2012-09-05 | 广州晟和微电子有限公司 | 肖特基二极管的制备方法 |
| CN103887389B (zh) * | 2012-12-19 | 2017-10-31 | 比亚迪股份有限公司 | 一种外延片结构及其表面粗化的方法 |
| KR20150050877A (ko) * | 2013-11-01 | 2015-05-11 | 에스케이하이닉스 주식회사 | 트랜지스터 및 이를 포함하는 반도체 장치 |
| US9620603B2 (en) | 2015-04-23 | 2017-04-11 | Macronix International Co., Ltd. | Semiconductor device with a P-N junction for reduced charge leakage and method of manufacturing the same |
| TWI574417B (zh) * | 2015-05-21 | 2017-03-11 | 旺宏電子股份有限公司 | 具有用於降低電荷漏洩之p-n接面的三維半導體元件及其製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200816327A (en) * | 2006-09-19 | 2008-04-01 | Taiwan Semiconductor Mfg | Semiconductor structures and methods for forming the same |
| TW200945451A (en) * | 2008-04-22 | 2009-11-01 | Pfc Device Co | MOS PN junction schottky diode and method for manufacturing the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5430315A (en) * | 1993-07-22 | 1995-07-04 | Rumennik; Vladimir | Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current |
| US5795793A (en) * | 1994-09-01 | 1998-08-18 | International Rectifier Corporation | Process for manufacture of MOS gated device with reduced mask count |
| US6043126A (en) * | 1996-10-25 | 2000-03-28 | International Rectifier Corporation | Process for manufacture of MOS gated device with self aligned cells |
| US5879968A (en) * | 1996-11-18 | 1999-03-09 | International Rectifier Corporation | Process for manufacture of a P-channel MOS gated device with base implant through the contact window |
| US6022790A (en) * | 1998-08-05 | 2000-02-08 | International Rectifier Corporation | Semiconductor process integration of a guard ring structure |
| US6624030B2 (en) * | 2000-12-19 | 2003-09-23 | Advanced Power Devices, Inc. | Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region |
| EP2259327B1 (en) * | 2002-11-14 | 2014-04-02 | STMicroelectronics Srl | Insulated gate power semiconductor device with Schottky diode and manufacturing method thereof |
| US7038260B1 (en) * | 2003-03-04 | 2006-05-02 | Lovoltech, Incorporated | Dual gate structure for a FET and method for fabricating same |
| US7929321B2 (en) * | 2008-08-22 | 2011-04-19 | Force-Mos Technology Corp | Depletion mode trench MOSFET for improved efficiency of DC/DC converter applications |
| CN102254944A (zh) * | 2010-05-21 | 2011-11-23 | 上海新进半导体制造有限公司 | 一种沟槽mosfet功率整流器件及制造方法 |
-
2010
- 2010-07-09 TW TW099122707A patent/TWI425575B/zh active
-
2011
- 2011-07-07 US US13/177,727 patent/US8415719B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200816327A (en) * | 2006-09-19 | 2008-04-01 | Taiwan Semiconductor Mfg | Semiconductor structures and methods for forming the same |
| TW200945451A (en) * | 2008-04-22 | 2009-11-01 | Pfc Device Co | MOS PN junction schottky diode and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201203376A (en) | 2012-01-16 |
| US20120007152A1 (en) | 2012-01-12 |
| US8415719B2 (en) | 2013-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI455209B (zh) | 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法 | |
| CN107331616B (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| TWI497602B (zh) | 溝渠式蕭基二極體及其製作方法 | |
| TWI480951B (zh) | 用於半導體元件之寬溝渠終端結構 | |
| US8653535B2 (en) | Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof | |
| CN102629623B (zh) | 包含宽沟渠终端结构的半导体元件 | |
| TW200945451A (en) | MOS PN junction schottky diode and method for manufacturing the same | |
| TWI381455B (zh) | 金氧半ｐ－ｎ接面二極體結構及其製作方法 | |
| TWI425575B (zh) | 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| US9865700B2 (en) | MOS P-N junction diode with enhanced response speed and manufacturing method thereof | |
| TWI422041B (zh) | 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法 | |
| TWI466302B (zh) | 具有終端結構之金氧半二極體元件及其製法 | |
| CN110648912A (zh) | 沟渠式金氧半p-n接面二极管制作方法 | |
| TWI532193B (zh) | 溝渠式金氧半p-n接面二極體結構及其製作方法 | |
| CN102254819B (zh) | 低栅容金属氧化物半导体p-n 结二极管结构及其制作方法 | |
| TWI536433B (zh) | 金氧半ｐ－ｎ接面二極體及其製作方法 | |
| TWI578403B (zh) | 溝渠式蕭基二極體及其製作方法 | |
| JP5806129B2 (ja) | 半導体装置及びその製造方法 | |
| TWI466294B (zh) | 用於半導體元件之多溝渠終端結構及其製作方法 | |
| CN116682732A (zh) | 一种集成反并联JBS的SiC槽栅MOSFET的制造方法 | |
| CN117995880A (zh) | 一种SiC SBD结构的制备方法 |