DE102015102378B4 - Verfahren zur Herstellung eines Halbleiterkörpers - Google Patents

Verfahren zur Herstellung eines Halbleiterkörpers Download PDF

Info

Publication number
DE102015102378B4
DE102015102378B4 DE102015102378.4A DE102015102378A DE102015102378B4 DE 102015102378 B4 DE102015102378 B4 DE 102015102378B4 DE 102015102378 A DE102015102378 A DE 102015102378A DE 102015102378 B4 DE102015102378 B4 DE 102015102378B4
Authority
DE
Germany
Prior art keywords
layer
mask
recess
semiconductor body
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015102378.4A
Other languages
English (en)
Other versions
DE102015102378A1 (de
Inventor
Franz Eberhard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102015102378.4A priority Critical patent/DE102015102378B4/de
Priority to JP2017539299A priority patent/JP6476305B2/ja
Priority to PCT/EP2016/052809 priority patent/WO2016131689A1/de
Priority to US15/552,181 priority patent/US10468555B2/en
Priority to CN201680011290.7A priority patent/CN107408531B/zh
Publication of DE102015102378A1 publication Critical patent/DE102015102378A1/de
Application granted granted Critical
Publication of DE102015102378B4 publication Critical patent/DE102015102378B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

Verfahren zur Herstellung eines Halbleiterkörpers (1) mit zumindest einer mit einer Passivierungsschicht (8) versehenen Ausnehmung (10) mit den Schritten:A) Bereitstellen des Halbleiterkörpers (1),B) Aufbringen einer ersten Maskenschicht (5) und einer zweiten Maskenschicht (6) auf dem Halbleiterkörper (1), wobei die zweite Maskenschicht (6) unstrukturiert auf dem Halbleiterkörper (1) aufgebracht wird und die erste Maskenschicht (5) strukturiert mit zumindest einer ersten Maskenöffnung (50) auf der zweiten Maskenschicht (6) aufgebracht wird,C) Ausbilden von zumindest einer zweiten Maskenöffnung (60) in der zweiten Maskenschicht (6) und zumindest einer Ausnehmung (10) im Halbleiterkörper (1) im Bereich der zumindest einen ersten Maskenöffnung (50) der ersten Maskenschicht (5), wobei die Ausnehmung (10) eine Seitenfläche (11) und eine Bodenfläche (12) aufweist und die Ausnehmung (10) mit der zweiten Maskenöffnung (60) von der ersten Maskenöffnung (50) aus gesehen eine Hinterschneidung (13) bildet,D) unstrukturiertes Aufbringen einer Passivierungsschicht (8) auf der zweiten Maskenschicht (6) und auf der Seitenfläche (11) und der Bodenfläche (12) der zumindest einen Ausnehmung (10),E) Entfernen der Passivierungsschicht (8) von der dem Halbleiterkörper (1) abgewandten Seite der zweiten Maskenschicht (6) und von der Bodenfläche (12) der zumindest einen Ausnehmung (10), wobei die Passivierungsschicht (8) auf der Seitenfläche (11) der zumindest einen Ausnehmung (10) zumindest teilweise verbleibt,wobei- im Verfahrensschritt B zwischen der ersten und zweiten Maskenschicht (5, 6) eine Ätzstoppschicht (9) aufgebracht wird,- im Verfahrensschritt C in der Ätzstoppschicht (9) zumindest eine Öffnung (90) im Bereich der zumindest einen ersten Maskenöffnung (50) ausgebildet wird, so dass die Ätzstoppschicht (9) nach dem Verfahrensschritt C nur auf der vom Halbleiterkörper (1) abgewandten Seite der zweiten Maskenschicht (6) verbleibt,- die Ätzstoppschicht (9) Aluminiumoxid aufweist und/oder zum Entfernen der Ätzstoppschicht (9) Phosphorsäure verwendet wird,oder wobeizwischen den Verfahrensschritten C und D eine Ätzstoppschicht (9) großflächig auf der zweiten Maskenschicht (6) und auf der Seitenfläche (11) und der Bodenfläche (12) der zumindest einen Ausnehmung (10) aufgebracht wird.

Description

  • Es wird ein Verfahren zur Herstellung eines Halbleiterkörpers mit einer Ausnehmung angegeben.
  • Aus den Druckschriften DE 10 2012 107 921 A1 , US 2013 / 0 140 598 A1 , US 4 731 340 A , US 6 448 657 B1 , DE 10 2011 010 362 A1 sind Verfahren zur Herstellung von Halbleiterbauelementen bekannt.
  • Aus der Druckschrift US 2011 / 0 207 323 A1 ist ein Verfahren zur Herstellung von Vias in einem Substrat bekannt.
  • Um eine mit einer oder mehreren weiteren Halbleiterschichten bedeckte Halbleiterschicht einer Halbleiterschichtenfolge zu kontaktieren, können eine oder mehrere Durchkontaktierungen, sogenannten Vias, verwendet werden, die durch die bedeckenden Halbleiterschichten hindurch zur zu kontaktierenden Halbleiterschicht reichen. Hierbei handelt es sich üblicherweise um Öffnungen in der Halbleiterschichtenfolge in Form von Sacklöchern, die durch einen Teil der Halbleiterschichtenfolge hindurch ragen und die mit einem elektrisch leitenden Material gefüllt sind. Um zu vermeiden, dass eine Durchkontaktierung die durchragten Halbleiterschichten kurzschließt, werden üblicherweise die Seitenflanken der Öffnungen, in denen Durchkontaktierungen angeordnet sind, mit einer elektrisch isolierenden Schicht versehen, so dass die Durchkontaktierung innerhalb der Halbleiterschichtenfolge lediglich mit der zu kontaktierenden Halbleiterschicht in elektrischem Kontakt steht.
  • Zur Herstellung einer Durchkontaktierung ist somit zum einen eine Öffnung in der Halbleiterschichtenfolge herzustellen. Zum anderen sind die Seitenflanken der Öffnung mit einer elektrisch isolierenden Schicht zu versehen, wobei derjenige Teil der Öffnung, in dem die zu kontaktierende Halbleiterschicht freiliegt, zumindest teilweise frei von der elektrisch isolierenden Schicht sein muss. Diese beiden Schritte werden üblicherweise im Stand der Technik unter Verwendung von Fotolackmasken mithilfe zweier getrennter Fotoebenen durchgeführt. Das bedeutet, dass eine Fotomaske zur Herstellung der Öffnungen in der Halbleiterschichtenfolge verwendet wird und danach eine weitere Fotomaske, um die elektrisch isolierende Schicht so zu strukturieren, dass die Öffnungen im Bereich der zu kontaktierenden Halbleiterschicht zumindest teilweise frei von der elektrisch isolierenden Schicht sind. Hierzu wird eine äußerst genaue und damit aufwändige Prozessführung benötigt, da die zweite Fotomaske eine sehr hohe Präzision erfordert.
  • Zumindest eine Aufgabe von bestimmten Ausführungsformen ist es, ein Verfahren zur Herstellung eines Halbleiterkörpers anzugeben, der zumindest eine mit einer Passivierungsschicht versehene Ausnehmung aufweist.
  • Diese Aufgabe wird durch ein Verfahren gemäß dem unabhängigen Patentanspruch gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen des Gegenstands sind in den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der nachfolgenden Beschreibung und den Zeichnungen hervor.
  • Es wird ein Verfahren zur Herstellung eines Halbleiterkörpers angegeben. Insbesondere kann es sich bei dem Verfahren um einer Verfahren zur Herstellung eines Halbleiterkörpers mit zumindest einer mit einer Passivierungsschicht versehenen Ausnehmung handeln.
  • Bei dem Verfahren wird ein Halbleiterkörper bereitgestellt. Der Halbleiterkörper kann eine oder mehrere Halbleiterschichten aufweisen, die bevorzugt eine Halbleiterschichtenfolge bilden und die durch ein epitaktisches Aufwachsverfahren auf einem Aufwachssubstrat aufgebracht werden können. Beispielsweise kann es sich bei dem Halbleiterkörper um eine Halbleiterschichtenfolge handeln, die zur Herstellung von optoelektronisch aktiven Halbleiterchips, beispielsweise Licht emittierenden oder Licht absorbierenden Halbleiterchips, vorgesehen ist. Hierzu kann der Halbleiterkörper eine Halbleiterschichtenfolge mit zumindest einem optoelektronisch aktiven Bereich, insbesondere einen Licht emittierenden oder Licht detektierenden Bereich, aufweisen, der zwischen weiteren Halbleiterschichten, die voneinander verschiedene Leitungstypen aufweisen können, angeordnet ist. Alternativ dazu kann es sich bei dem Halbleiterkörper auch um einen nicht-optoelektronisch aktiven Halbleiterkörper handeln. Beispielsweise kann der Halbleiterkörper zur Herstellung von elektronischen Halbleiterchips wie beispielsweise Transistoren oder anderen elektronischen Bauelementen vorgesehen sein. Der Halbleiterkörper kann auf einem Trägerelement, das ein Aufwachssubstrat oder ein von einem Aufwachssubstrat verschiedenes Trägersubstrat sein kann, bereitgestellt werden.
  • Der Halbleiterkörper kann beispielsweise auf einem Verbindungshalbleitermaterialsystem, insbesondere einem III-V-Verbindungshalbleitersystem, basieren und Halbleiterschichten aufweisen, die ein Arsenid-, Phosphid- und/oder Nitrid-Verbindungshalbleitermaterial aufweisen. Alternativ hierzu sind auch andere Halbleitermaterialien denkbar, beispielsweise II-VI-Verbindungshalbleitermaterialien, Silizium-basierte Halbleitermaterialien oder Germanium-basierte Halbleitermaterialien.
  • Auf dem Halbleiterkörper wird eine erste Maskenschicht aufgebracht. Insbesondere kann der Halbleiterkörper im Hinblick auf seine Herstellung in Form einer oder mehrerer Halbleiterschichten eine Aufwachsrichtung aufweisen, so dass der Halbleiterkörper in Aufwachsrichtung mit einer Hauptoberfläche abschließt. Die erste Maskenschicht kann insbesondere auf der in Aufwachsrichtung abschließenden Hauptoberfläche, die senkrecht zur Aufwachsrichtung sein kann, angeordnet werden.
  • Insbesondere kann es sich bei der ersten Maskenschicht um eine Lackmaske handeln, also insbesondere um einen Fotolack. Die erste Maskenschicht wird strukturiert mit zumindest einer ersten Maskenöffnung aufgebracht. Die zumindest eine erste Maskenöffnung liegt in dem Bereich, in dem im Halbleiterkörper die zumindest eine Ausnehmung ausgebildet werden soll. Insbesondere kann die erste Maskenschicht eine oder eine Mehrzahl von ersten Maskenöffnungen in dem oder den Bereichen aufweisen, in dem oder denen eine oder eine Mehrzahl von Ausnehmungen im Halbleiterkörper ausgebildet werden sollen. Zur Herstellung der zumindest einen ersten Maskenöffnung in der ersten Maskenschicht kann die erste Maskenschicht beispielsweise großflächig auf der Hauptoberfläche des Halbleiterkörpers aufgebracht und anschließend unter Verwendung eines geeigneten Belichtungsprozesses zur Herstellung der zumindest einen ersten Maskenöffnung strukturiert werden.
  • Auf dem Halbleiterkörper wird eine zweite Maskenschicht aufgebracht. Insbesondere wird die zweite Maskenschicht zwischen der ersten Maskenschicht und dem Halbleiterkörper aufgebracht. Das bedeutet mit anderen Worten, dass auf dem Halbleiterkörper zuerst die zweite Maskenschicht und auf dieser dann die erste Maskenschicht aufgebracht wird. Die zweite Maskenschicht wird unstrukturiert und insbesondere großflächig aufgebracht, also insbesondere ohne eine Öffnung im Bereich der zumindest einen ersten Maskenöffnung der ersten Maskenschicht. Zum Aufbringen der zweiten Maskenschicht kann somit ein nicht strukturierendes, großflächiges Verfahren ohne Einsatz einer Maske verwendet werden. Das Aufbringen der ersten Maskenschicht erfolgt somit auf der großflächig und unstrukturiert aufgebrachten zweiten Maskenschicht. Bei der zweiten Maskenschicht kann es sich insbesondere um eine Hartmaske handeln. Beispielsweise kann die zweite Maskenschicht ein Oxid oder ein Oxinitrid, vorzugsweise Siliziumdioxid (SiO2) oder Siliziumoxinitrid (SiON), aufweisen oder daraus sein.
  • Im Bereich der zumindest einen ersten Maskenöffnung der ersten Maskenschicht werden zumindest eine zweite Maskenöffnung in der zweiten Maskenschicht und zumindest eine Ausnehmung im Halbleiterkörper ausgebildet. Das bedeutet mit anderen Worten, dass überall dort, wo die erste Maskenschicht eine erste Maskenöffnung aufweist, in der zweiten Maskenschicht eine zweite Maskenöffnung und im Halbleiterkörper eine Ausnehmung ausgebildet werden. Die erste Maskenschicht wird somit unter anderem dazu verwendet, die zweite Maskenschicht zu strukturieren, wobei diese Strukturierung nicht in einem gesonderten Verfahren sondern im Rahmen der Herstellung der zumindest einen Ausnehmung im Halbleiterkörper erfolgt.
  • Die herzustellende zumindest eine Ausnehmung ragt von der Hauptoberfläche, auf der die erste Maskenschicht aufgebracht wird, bevorzugt in einer Richtung parallel zur Aufwachsrichtung des Halbleiterkörpers in diesen hinein. Insbesondere kann die zumindest eine Ausnehmung im Halbleiterkörper eine sacklochartige Ausnehmung bilden, also eine Ausnehmung, die in den Halbleiterkörper hineinragt, aber nicht durch diesen hindurch reicht. Die Ausnehmung weist eine Seitenfläche und eine Bodenfläche auf, die insbesondere durch Oberflächen des Halbleiterkörpers gebildet werden. Die Seitenfläche umgibt dabei die Bodenfläche und kann durch verschiedene Kristallflächen des Halbleiterkörpers gebildet werden. Die zumindest eine zweite Maskenöffnung und die zumindest eine Ausnehmung im Halbleiterkörper werden derart ausgebildet, dass die Ausnehmung mit der zweiten Maskenöffnung von der ersten Maskenöffnung aus gesehen eine Hinterschneidung bildet. Mit anderen Worten bildet die zweite Maskenschicht im Bereich der zweiten Maskenöffnung einen Überhang, der über die Seitenfläche der Ausnehmung ragt. Bei einem Blick in die Ausnehmung von der ersten Maskenschicht her erscheint somit zumindest ein Teil der Seitenfläche der Ausnehmung durch die zweite Maskenschicht abgeschattet.
  • Gemäß einer weiteren Ausführungsform werden die zumindest eine zweite Maskenöffnung und die zumindest eine Ausnehmung mittels eines gemeinsamen strukturierenden Verfahrens, insbesondere mittels eines gemeinsamen Ätzverfahrens, hergestellt. Das gemeinsame Ätzverfahren, mit dem die Ausbildung der zumindest einen zweiten Maskenöffnung und der zumindest einen Ausnehmung erfolgt, kann insbesondere ein nasschemisches Ätzverfahren sein. Alternativ hierzu kann es auch möglich sein, dass zur Ausbildung der zumindest einen zweiten Maskenöffnung ein erstes Ätzverfahren und zur Ausbildung der zumindest einen Ausnehmung zumindest ein zweites Ätzverfahren verwendet wird. Die Ausbildung der zumindest einen zweiten Maskenöffnung und die Ausbildung der zumindest einen Ausnehmung kann somit mit einem zweistufigen Ätzverfahren, also mit nacheinander durchgeführten ersten und zweiten Ätzverfahren, erfolgen. Das erste Ätzverfahren kann ein trockenchemisches Ätzverfahren sein. Beispielsweise kann es sich bei dem trockenchemischen Ätzverfahren zur Ausbildung der zumindest einen zweiten Maskenöffnung um ein Ätzverfahren handeln, bei dem ein fluorhaltiges Gas, insbesondere ein Fluor-Plasma, verwendet wird. Das zweite Ätzverfahren kann ein nasschemisches Ätzverfahren sein. Das erste und das zweite Ätzverfahren können insbesondere an das Material der zweiten Maskenschicht beziehungsweise das Material des Halbleiterkörpers angepasst sein, insbesondere auch im Hinblick auf die Herstellung einer Hinterschneidung. Hierbei kann es auch möglich sein, dass mit dem ersten Ätzverfahrens bereits ein Teil des Halbleitermaterials des Halbleiterkörpers abgetragen wird und mit dem zweiten Ätzverfahren die endgültige Form der Ausnehmung im Halbleiterkörper, insbesondere die Hinterschneidung, hergestellt wird.
  • Eine Passivierungsschicht wird auf der zweiten Maskenschicht und auf der Seitenfläche und der Bodenfläche der zumindest einen Ausnehmung aufgebracht. Das bedeutet, dass die Passivierungsschicht unstrukturiert und insbesondere großflächig auf der zweiten Maskenschicht und auf der Seitenfläche und der Bodenfläche der zumindest einen Ausnehmung aufgebracht wird.
  • Gemäß einer weiteren Ausführungsform wird die erste Maskenschicht vor dem Aufbringen der Passivierungsschicht und nach dem Ausbilden der zumindest einen zweiten Maskenöffnung und der zumindest einen Ausnehmung im Halbleiterkörper entfernt, etwa durch ein geeignetes Lift-Off-Verfahren. Die Passivierungsschicht kann somit beispielsweise unmittelbar auf der zweiten Maskenschicht aufgebracht werden. Nach dem Aufbringen der Passivierungsschicht bedeckt diese vorzugsweise alle vor dem Aufbringen der Passivierungsschicht freiliegenden Oberflächen der zweiten Maskenschicht und des Halbleiterkörpers im Bereich der zweiten Maskenöffnung und der Ausnehmung im Halbleiterkörper. Insbesondere bedeckt die Passivierungsschicht auch den Bereich der Ausnehmung im Halbleiterkörper, der bei einer Aufsicht auf die zweite Maskenschicht in die Ausnehmung hinein durch die zweite Maskenschicht abgeschattet wird. Die Passivierungsschicht bildet somit bevorzugt eine zusammenhängende Schicht, die sich von der dem Halbleiterkörper abgewandten Oberfläche der zweiten Maskenschicht durch die zumindest eine zweite Maskenöffnung hindurch über die Hinterschneidung und über die Oberflächen der zumindest einen Ausnehmung erstreckt. Dies kann durch ein ungerichtetes Abscheideverfahren, beispielsweise ein chemisches Dampfphasenabscheideverfahren wie etwa Plasma-unterstützte chemische Gasphasenabscheidung (PECVD: „plasma-enhanced chemical vapor deposition“) oder Atomlagenabscheidung (ALD: „atomic layer deposition“) erfolgen. Insbesondere ist beim Ausbilden der Passivierungsschicht ein Verfahren von Vorteil, dass eine konforme Beschichtung der zu beschichtenden Oberflächen ermöglicht, so dass auch abgeschattete Bereiche mit der Passivierungsschicht beschichtet werden können. Die Passivierungsschicht kann insbesondere ein elektrisch isolierendes Material aufweisen. Die Passivierungsschicht kann beispielsweise ein Oxid oder Oxinitrid aufweisen, etwa Siliziumdioxid (SiO2) oder Siliziumoxinitrid (SiON). Insbesondere kann es auch möglich sein, dass die zweite Maskenschicht und die Passivierungsschicht ein gleiches Material aufweisen.
  • Die Passivierungsschicht wird von der Bodenfläche der zumindest einen Ausnehmung entfernt. Das kann insbesondere bedeuten, dass zumindest ein Teil der Bodenfläche der zumindest einen Ausnehmung durch Entfernen der Passivierungsschicht freigelegt wird. Die Passivierungsschicht wird auch von der dem Halbleiterkörper abgewandten Seite der zweiten Maskenschicht entfernt. Die Passivierungsschicht wird so von der Bodenfläche der zumindest einen Ausnehmung entfernt, dass die Passivierungsschicht auf der Seitenfläche der zumindest einen Ausnehmung zumindest teilweise verbleibt. Mit anderen Worten wird somit die Bodenfläche der zumindest einen Ausnehmung freigelegt, während die Seitenfläche durch zumindest einen Teil der Passivierungsschicht bedeckt bleibt. Besonders bevorzugt verbleibt die Passivierungsschicht nur auf der Seitenfläche der zumindest einen Ausnehmung im Halbleiterkörper.
  • Das Entfernen der Passivierungsschicht kann beispielsweise mittels eines gerichteten Rückätzverfahrens erfolgen, so dass die Passivierungsschicht gezielt von der Bodenfläche der zumindest einen Ausnehmung und gegebenenfalls von der dem Halbleiterkörper abgewandten Seite der zweiten Maskenschicht entfernt werden kann. Das gerichtete Rückätzverfahren kann beispielsweise ein trockenchemisches Ätzverfahren sein, beispielsweise unter Verwendung eines Fluor-haltigen Gases, etwa einem Fluor-Plasma. Dadurch, dass die zweite Maskenschicht mit der zumindest einen Ausnehmung im Halbleiterkörper eine Hinterschneidung bildet und somit die Seitenfläche der zumindest einen Ausnehmung durch die zweite Maskenschicht abgeschattet ist, kann erreicht werden, dass für das gerichtete Rückätzverfahren durch die zumindest eine zweite Maskenöffnung hindurch nur die Bodenfläche, nicht aber die Seitenfläche der Ausnehmung zugänglich ist. Zum Entfernen der Passivierungsschicht kann somit ein großflächiges gerichtetes Rückätzverfahren verwendet werden, ohne dass eine gesonderte Maske erforderlich ist. Vielmehr bildet die zweite Maskenschicht die für das Entfernen der Passivierungsschicht erforderliche Maske.
  • Bei dem hier beschriebenen Verfahren handelt es sich somit um eine selbstjustierende Prozessfolge durch das Zusammenlegen der Definition der zumindest einen Ausnehmung im Halbleiterkörper und der Herstellung der zweiten Maskenöffnung in der zweiten Maskenschicht. Dadurch sind im Vergleich zu bekannten Verfahren eine vereinfachte Prozessführung und damit eine Kostenreduktion sowie ein verringerter Platzbedarf möglich. Auch sind keine Anforderungen an die Neigung der Seitenfläche der zumindest einen Ausnehmung im Halbleiterkörper gestellt, so lange sichergestellt ist, dass die zweite Maskenschicht einen ausreichend großen Überhang über der Seitenfläche der zumindest einen Ausnehmung bildet, um diese für das Verfahren zum Entfernen der Passivierungsschicht ausreichend abzuschatten.
  • Gemäß einer weiteren Ausführungsform verbleibt die zweite Maskenschicht nach dem selektiven Entfernen der Passivierungsschicht auf dem Halbleiterkörper. Zusammen mit der Passivierungsschicht auf der Seitenfläche der zumindest einen Ausnehmung des Halbleiterkörpers kann eine zusammenhängende Isolationsschicht auf dem Halbleiterkörper gebildet werden. Diese Isolationsschicht kann so ausgestaltet sein, dass sie im Wesentlichen nur die Bodenfläche der zumindest einen Ausnehmung nicht bedeckt.
  • Zwischen der ersten und zweiten Maskenschicht wird eine Ätzstoppschicht aufgebracht. Die Ätzstoppschicht kann somit als Deckschicht auf der zweiten Maskenschicht vor der Ausbildung der ersten Maskenschicht mit der zumindest einen ersten Maskenöffnung aufgebracht werden.
  • Im Rahmen der oben beschriebenen Ausbildung der zumindest einen zweiten Maskenöffnung in der zweiten Maskenschicht im Bereich der zumindest einen ersten Maskenöffnung der ersten Maskenschicht wird zusätzlich eine Öffnung in der Ätzstoppschicht ausgebildet. Je nach Material der Ätzstoppschicht kann das Ausbilden der Öffnung in der Ätzstoppschicht gleichzeitig, also mit einem selben Verfahren, mit der Ausbildung der zumindest einen zweiten Maskenöffnung in der zweiten Maskenschicht erfolgen. Alternativ hierzu kann ein eigenes Verfahren, insbesondere ein Ätzverfahren, zur Herstellung der zumindest einen Öffnung in der Ätzstoppschicht verwendet werden. Die Ätzstoppschicht weist Aluminiumoxid (Al2O3) auf oder kann daraus sein. Zum selektiven Öffnen der Ätzstoppschicht wird in diesem Fall Phosphorsäure (H3PO4) verwendet. Nach der Ausbildung der zumindest einen zweiten Maskenöffnung und der zumindest einen Ausnehmung im Halbleiterkörper verbleibt die Ätzstoppschicht somit nur auf der vom Halbleiterkörper abgewandten Seite der zweiten Maskenschicht.
  • Alternativ zum Aufbringen einer Ätzstoppschicht vor dem Ausbilden der zumindest einen zweiten Maskenöffnung in der zweiten Maskenschicht wird die Ätzstoppschicht nach dem Ausbilden der zumindest einen zweiten Maskenöffnung und der zumindest einen Ausnehmung großflächig aufgebracht. Insbesondere kann die Ätzstoppschicht nach dem Entfernen der ersten Maskenschicht aufgebracht werden. Mit anderen Worten kann die Ätzstoppschicht vor dem Aufbringen der Passivierungsschicht in einer Weise erfolgen, wie weiter oben für die Passivierungsschicht beschrieben ist. Das kann insbesondere bedeuten, dass die Ätzstoppschicht in diesem Fall nach dem Aufbringen die Seitenfläche und die Bodenfläche der zumindest einen Ausnehmung im Halbleiterkörper bedeckt.
  • Unabhängig vom Zeitpunkt, zu dem die Ätzstoppschicht aufgebracht wird, kann die Passivierungsschicht auf der Ätzstoppschicht aufgebracht werden, so dass die Ätzstoppschicht nach dem Aufbringen der Passivierungsschicht von dieser vollständig bedeckt ist. Das bedeutet mit anderen Worten, dass für den Fall eines großflächigen Aufbringens der Ätzstoppschicht anschließend die Passivierungsschicht ebenfalls großflächig auf dieser aufgebracht wird.
  • Das Entfernen der Passivierungsschicht insbesondere zumindest von der Bodenfläche der zumindest einen Ausnehmung kann auch bei Anwesenheit einer Ätzstoppschicht in der weiter oben beschriebenen Weise erfolgen. Bedeckt die Ätzstoppschicht unter anderem auch die Bodenfläche der zumindest einen Ausnehmung, kann diese nach dem selektiven Entfernen der Passivierungsschicht im Bereich der Bodenfläche der Ausnehmung im Halbleiterkörper in ähnlicher Weise wie die Passivierungsschicht durch ein gerichtetes Ätzverfahren selektiv entfernt werden.
  • Durch die Verwendung einer Ätzstoppschicht können die zweite Maskenschicht oder die zweite Maskenschicht und die Bodenfläche der Ausnehmung im Halbleiterkörper während des selektiven Entfernens der Passivierungsschicht insbesondere bei der Verwendung des vorab beschriebenen gerichteten Rückätzverfahrens geschützt werden. Beispielsweise kann Aluminiumoxid als Material für die Ätzstoppschicht sehr selektiv gegen Fluor-haltige Gase wirken, so dass beim Entfernen der Passivierungsschicht mittels solcher Materialien die unter der Ätzstoppschicht liegenden Materialien geschützt werden. Durch den Einsatz der Ätzstoppschicht kann die weitere Prozessführung mit geringeren Anforderungen insbesondere in Bezug auf die Dauer des Verfahrens zur Entfernung der Passivierungsschicht durchgeführt werden. So kann länger überätzt werden, ohne in das Problem zu laufen, dass die zweite Maskenschicht geschädigt beziehungsweise durchgeätzt wird. Wird die Ätzstoppschicht unmittelbar vor der Passivierungsschicht abgeschieden, so verbleibt die Ätzstoppschicht zusammen mit der Passivierungsschicht zumindest teilweise auf der Seitenfläche der zumindest einen Ausnehmung, nachdem die Ätzstoppschicht und die Passivierungsschicht von der dem Halbleiterkörper abgewandten Seite der zweiten Maskenschicht und von der Bodenfläche der zumindest einen Ausnehmung entfernt worden sind. Die Ätzstoppschicht bildet in diesem Fall einen funktionalen Teil der Passivierung der Seitenfläche der zumindest einen Ausnehmung im Halbleiterkörper.
  • Gemäß einer weiteren Ausführungsform wird bei einem Verfahren zur Herstellung eines Halbleiterchips mit zumindest einer Durchkontaktierung ein Halbleiterkörper mit zumindest einer mit einer Passivierungsschicht versehenen Ausnehmung gemäß einer oder mehrerer der vorherigen Ausführungsformen hergestellt. Zur Fertigstellung der Durchkontaktierung kann die mit der Passivierungsschicht auf der Seitenfläche versehene Ausnehmung mit einem elektrisch leitenden Material, insbesondere einem Metall oder einer Legierung, gefüllt werden. Da die zumindest eine Ausnehmung im Halbleiterkörper bevorzugt ausschließlich im Bereich der Bodenfläche der Ausnehmung frei von der Passivierungsschicht ist, steht das elektrisch leitende Material, mit dem die Ausnehmung verfüllt ist, nur an der Bodenfläche mit der entsprechenden, die Bodenfläche bildenden Halbleiterschicht des Halbleiterkörpers in elektrischer Verbindung. Dadurch ist es möglich, diese Halbleiterschicht von der gegenüberliegenden Seite des Halbleiterkörpers her elektrisch zu kontaktieren. Der Halbleiterkörper kann mit der durch die zweite Maskenschicht gebildeten Seite auf einem Träger montiert werden, beispielsweise unter Verwendung einer Verbindungsschicht. Die durch die zumindest eine Durchkontaktierung kontaktierte Halbleiterschicht kann somit von der dem Träger zugewandten Seite des Halbleiterkörpers her kontaktiert werden.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Beispielen und Ausführungsbeispielen.
  • Es zeigen:
    • 1 eine schematische Darstellung eines Beispiels für einen Halbleiterchip mit Durchkontaktierungen,
    • 2A bis 2D schematische Darstellungen von Verfahrensschritten eines Verfahrens gemäß einem Beispiel,
    • 3A und 3B schematische Darstellungen von Verfahrensschritten eines Verfahrens gemäß einem weiteren Beispiel,
    • 4A bis 4D schematische Darstellungen von Verfahrensschritten eines Verfahrens gemäß einem Ausführungsbeispiel und
    • 5A bis 5E schematische Darstellungen von Verfahrensschritten eines Verfahrens gemäß einem weiteren Ausführungsbeispiel.
  • In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
  • Zum besseren Verständnis der in den nachfolgenden Ausführungsbeispielen beschriebenen Verfahren ist in 1 ein Halbleiterchip 100 gezeigt, der in einem Halbleiterkörper 101 Durchkontaktierungen in Form sogenannter Vias aufweist.
  • Der Halbleiterchip 100 weist eine Halbleiterschichtenfolge auf, die den Halbleiterkörper 101 bildet und die einen zur Lichterzeugung vorgesehenen aktiven Bereich 102 aufweist, der zwischen einer ersten Halbleiterschicht 103 und einer zweiten Halbleiterschicht 104 angeordnet ist. Der Halbleiterkörper 101 ist im gezeigten Beispiel auf einem Träger 105 aufgebracht. Die erste Halbleiterschicht 103 ist auf der vom Träger 105 abgewandten Seite des aktiven Bereichs 102 angeordnet. Als Material für den Träger 105 eignet sich beispielsweise ein Halbleitermaterial wie etwa Germanium oder Silizium, das dotiert sein kann. Die erste Halbleiterschicht 103 und die zweite Halbleiterschicht 104 weisen voneinander verschiedene Leitungstypen auf, so dass der aktive Bereich 102 in einer Diodenstruktur angeordnet ist. Beispielsweise können die erste Halbleiterschicht 103 n-leitend und die zweite Halbleiterschicht 104 p-leitend ausgeführt sein oder umgekehrt.
  • Die dem Träger 105 abgewandte Seite des Halbleiterkörpers 101 bildet eine Strahlungsaustrittsfläche 106 des Halbleiterchips 100. Im Betrieb des Halbleiterchips 100 wird im aktiven Bereich 102 Licht erzeugt, das vorzugsweise überwiegend durch die Strahlungsaustrittsfläche 106 aus dem Halbleiterchip 100 austritt.
  • Der Halbleiterkörper 101, insbesondere der aktive Bereich 102, enthält vorzugsweise ein III-V-Halbleitermaterial. III-V-Halbleitermaterialien sind zur Strahlungserzeugung im ultravioletten (InxGayAl1-x-yN) über den sichtbaren (InxGayAl1-x-yN, insbesondere für blaue bis grüne Strahlung, oder InxGayAl1-x-yP, insbesondere für gelbe bis rote Strahlung) bis in den infraroten (InxGayAl1-x-yAs) Spektralbereich besonders geeignet. Hierbei gilt jeweils 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 insbesondere mit x ≠ 1, y ≠ 1, x ≠ 0 und/oder y ≠ 0. Mit III-V-Halbleitermaterialien, insbesondere aus den genannten Materialsystemen, können weiterhin bei der Strahlungserzeugung hohe interne Quanteneffizienzen erzielt werden.
  • Der Halbleiterkörper 101 ist mittels einer Verbindungsschicht 107 stoffschlüssig mit einer dem Halbleiterkörper 101 zugewandten Hauptoberfläche des Trägers 105 verbunden. Die Verbindungsschicht 107 kann beispielsweise eine Klebstoffschicht, insbesondere eine elektrisch leitende Klebstoffschicht, oder eine Lotschicht sein.
  • Zwischen dem Halbleiterkörper 101 und dem Träger 105 ist weiterhin eine erste Anschlussschicht 108 ausgebildet. Der Halbleiterkörper 101 weist eine Mehrzahl von Ausnehmungen 109 auf, die sich durch die zweite Halbleiterschicht 104 und durch den aktiven Bereich 102 hindurch in die erste Halbleiterschicht 103 hinein erstrecken. Die erste Anschlussschicht 108 verläuft durch die Ausnehmungen 109 hindurch und stellt von der dem Träger 105 zugewandten Seite des Halbleiterkörpers 101 her eine elektrisch leitende Verbindung zur ersten Halbleiterschicht 103 her, so dass die erste Halbleiterschicht 103 durch die dadurch gebildeten Durchkontaktierungen von der Trägerseite her elektrisch kontaktiert werden kann. Weiterhin ist zwischen dem Halbleiterkörper 101 und dem Träger 105 eine zweite Anschlussschicht 110 ausgebildet, die der elektrischen Kontaktierung der zweiten Halbleiterschicht 104 dient.
  • Die Mehrzahl von Ausnehmungen 109 und damit die Mehrzahl von Durchkontaktierungen dient einer in lateraler Richtung gleichmäßigen Injektion von Ladungsträgern über die erste Halbleiterschicht 103 in den aktiven Bereich 102. Die Ausnehmungen 109 können beispielsweise matrixartig oder in Form eines Wabenmusters angeordnet sein. Insbesondere bei hinreichender Querleitfähigkeit der ersten Halbleiterschicht 103 ist auch eine Ausführung des Halbleiterchips 100 denkbar, die lediglich eine einzige Ausnehmung 109 und damit eine einzige Durchkontaktierung zur elektrischen Kontaktierung der ersten Halbleiterschicht 103 aufweist.
  • Die erste Anschlussschicht 108 und/oder die zweite Anschlussschicht 110 enthalten vorzugsweise jeweils ein Metall, beispielsweise Titan, Platin, Nickel, Gold, Silber, Aluminium oder Rhodium oder eine metallische Legierung mit zumindest einem der genannten Materialien oder bestehen aus einem Metall oder einer metallischen Legierung. Alternativ oder ergänzend können die erste Anschlussschicht 108 und/oder die zweite Anschlussschicht 110 ein transparentes leitendes Oxid enthalten oder aus einem solchen Material bestehen. Transparente leitende Oxide („transparent conductive oxide“, TCO) sind transparente, leitende Materialien, in der Regel Metalloxide, wie beispielsweise Zinkoxid, Zinnoxid, Aluminiumzinnoxid, Cadmiumoxid, Titanoxid, Indiumoxid und Indiumzinnoxid (ITO). Neben binären Metallsauerstoffverbindungen, wie beispielsweise ZnO, SnO2 oder In2O3 gehören auch ternäre Metallsauerstoffverbindungen, wie beispielsweise Zn2SnO4, CdSnO3, ZnSnO3, MgIn2O4, GaInO3, Zn2In2O5 oder In4Sn3O12 oder Mischungen unterschiedlicher transparenter leitender Oxide zu der Gruppe der TCOs. Weiterhin entsprechen die TCOs nicht zwingend einer stöchiometrischen Zusammensetzung und können auch p- oder n-dotiert sein. Die zweite Anschlussschicht 110 weist weiterhin bevorzugt für das im aktiven Bereich 102 erzeugte Licht eine hohe Reflektivität auf. Im ultravioletten und blauen Spektralbereich eignet sich im Hinblick auf eine hohe Reflektivität beispielsweise Silber, Aluminium oder Rhodium, im roten und infraroten Spektralbereich beispielsweise Gold. Mittels einer reflektierend ausgebildeten zweiten Anschlussschicht 110 kann im aktiven Bereich 102 erzeugtes und in Richtung des Trägers 105 abgestrahltes Licht in Richtung der Strahlungsaustrittsfläche 106 umgelenkt werden und durch diese aus dem Halbleiterchip 100 austreten.
  • Der Halbleiterchip 100 weist Kontakte 111, 112 auf, die zur externen elektrischen Kontaktierung des Halbleiterchips 100 vorgesehen sind. Im Betrieb des Halbleiterchips 100 können durch Anlegen einer elektrischen Spannung zwischen den Kontakten 111, 112 Ladungsträger von verschiedenen Seiten in den aktiven Bereich 102 injiziert werden und dort unter Lichtemission rekombinieren.
  • Die Kontakte 111, 112 können insbesondere ein im Zusammenhang mit der ersten und zweiten Anschlussschicht 108, 110 genanntes Metall oder eine metallische Legierung mit einem dieser Materialien enthalten oder aus einem solchen Material bestehen. Insbesondere eigenen sich Materialien, mit denen auf einfache Weise eine externe elektrische Kontaktierung, etwa mittels eines Bonddrahts oder mittels einer Lötverbindung herstellbar ist. Beispielsweise ist Gold als Material für die Kontakte 111, 112 besonders geeignet.
  • Zur Vermeidung eines elektrischen Kurzschlusses des aktiven Bereichs 102 ist zwischen den Seitenflächen der Ausnehmungen 109 und der ersten Anschlussschicht 108 eine Isolationsschicht 113 ausgebildet. Weiterhin verläuft die Isolationsschicht 113 zwischen den Anschlussschichten 108 und 110, so dass ein elektrischer Kurzschluss zwischen diesen auf einfache Weise vermieden werden kann. Die Isolationsschicht 113 kann beispielsweise ein Oxid, etwa Siliziumoxid oder Titanoxid, ein Nitrid, etwa Siliziumnitrid oder ein Oxinitrid, etwa Siliziumoxinitrid enthalten oder aus einem solchen Material bestehen.
  • Die elektrische Kontaktierung der Anschlussschichten 108, 110 mittels der Kontakte 111, 112 erfolgt im gezeigten Beispiel lediglich exemplarisch mittels einer Anordnung der Kontakte 111, 112 auf gegenüberliegenden Seiten des Trägers 105 und einer Injektion von Ladungsträgern durch einen elektrisch leitfähigen, unstrukturierten Träger 105. Von dem gezeigten Beispiel abweichend kann der Träger 105 auch zumindest eine Aussparung aufweisen, die sich in vertikaler Richtung durch den Träger 105 hindurch erstreckt und die mit einem elektrisch leitfähigen Material, etwa einem Metall, befüllt ist. In diesem Fall kann der Träger 105 auch elektrisch isolierend ausgebildet sein. Beispielsweise kann der Träger 105 in diesem Fall eine Keramik, etwa Aluminiumnitrid, Aluminiumoxid oder Siliziumnitrid enthalten oder aus einem solchen Material bestehen.
  • Weiterhin kann die vom Halbleiterkörper 101 abgewandte Seite des Trägers 105 vom gezeigten Beispiel abweichend frei von einem elektrischen Kontakt ausgebildet sein. Die elektrischen Kontakte 111, 112 können also beide auf der dem Halbleiterkörper 101 zugewandten Seite des Trägers 105 angeordnet sein. In diesem Fall ist der Träger 105 vorzugsweise elektrisch isolierend ausgebildet. Davon abweichend kann aber auch ein elektrisch leitfähiger Träger 105 Verwendung finden.
  • Als weitere Alternative können von dem gezeigten Beispiel abweichend die Kontakte 111, 112 auf der dem Halbleiterkörper 101 abgewandten Seite des Trägers 105 angeordnet sein, so dass der Halbleiterchip 100 ausschließlich von einer Seite des Trägers 105 her elektrisch kontaktierbar ist. Beispielsweise kann in dem Träger 105 für die elektrische Kontaktierung der ersten Anschlussschicht 108 und für die elektrische Kontaktierung der zweiten Anschlussschicht 110 jeweils zumindest eine Aussparung im, vorzugsweise elektrisch isolierend ausgebildeten, Träger 105 vorgesehen sein, die sich jeweils in vertikaler Richtung durch den Träger 105 hindurch erstrecken.
  • Der in 1 gezeigt Halbleiterchip 100, der als Leuchtdiodenchip oder als Laserdiodenchip ausgebildet sein kann, ist nur rein beispielhaft und nicht als Einschränkung für die nachfolgenden Ausführungsbeispiele zu verstehen. Insbesondere kann der Halbleiterchip 100 auch anstelle eines Licht emittierenden aktiven Bereichs 102 einen Licht absorbierenden aktiven Bereich aufweisen. Weiterhin kann der Halbleiterchip 100 auch zusätzlich oder alternativ eine nicht-optoelektronische Funktionalität aufweisen, beispielsweise in Form einer nicht-Licht-emittierenden Diode oder eines Transistors.
  • In Verbindung mit den nachfolgenden 2A bis 5E sind Beispiele und Ausführungsbeispiele für Verfahren zur Herstellung von zumindest einer mit einer Passivierungsschicht 8 versehenen Ausnehmung 10 in einem Halbleiterkörper 1 gezeigt. Die zumindest eine mit einer Passivierungsschicht 8 versehene Ausnehmung 10 kann weiterhin im Rahmen eines Verfahrens zur Herstellung eines Halbleiterchips mit einem elektrisch leitenden Material zur Bildung einer oben beschriebenen Anschlussschicht verfüllt werden, so dass das in der Ausnehmung angeordnete elektrisch leitende Material eine Durchkontaktierung bildet.
  • Rein beispielhaft und ohne Beschränkung der Allgemeinheit können die nachfolgend gezeigten Halbleiterkörper 1 wie der Halbleiterkörper 101 des Halbleiterchips 100 der 1 ausgebildet sein und auch ohne weitere explizite Verweise Merkmale gemäß dem Beispiel der 1 aufweisen. Die nachfolgend beschriebenen Verfahren sind jedoch auch auf andere Halbleiterkörper anwendbar, die beispielsweise andere Schichtenfolgen und/oder Materialien als der Halbleiterkörper 101 gemäß der vorangegangenen Beschreibung aufweisen können.
  • In Verbindung mit der 2A bis 2D ist ein Beispiel für ein Verfahren zur Herstellung eines Halbleiterkörpers mit zumindest einer mit einer Passivierungsschicht versehenen Ausnehmung gezeigt. In den 2A bis 2D sowie auch in den nachfolgenden Figuren ist jeweils ein Ausschnitt des Halbleiterkörpers 1 sowie auch der darauf aufgebrachten Schichten, der Öffnungen und der Ausnehmung im Halbleiterkörper 1 dargestellt.
  • Wie in 2A gezeigt ist, wird ein Halbleiterkörper 1, im gezeigten Beispiel in Form einer Halbleiterschichtenfolge mit einem aktiven Bereich 2 zwischen einer ersten Halbleiterschicht 3 und einer zweiten Halbleiterschicht 4, bereitgestellt. Die Halbleiterschichtenfolge kann beispielsweise epitaktisch, etwa mittels metallorganischer Gasphasenabscheidung (MOVPE: „metal-organic gas vapor deposition“) oder Molekülstrahlepitaxie (MBE: „molecular beam epitaxy“) auf einem Aufwachssubstrat abgeschieden werden. Davon abweichend kann der Halbleiterkörper 1 auch auf einem vom Aufwachssubstrat verschiedenen Hilfsträger bereitgestellt werden.
  • Im Rahmen von nachfolgend beschriebenen Verfahrensschritten wird von der dem Aufwachssubstrat oder gegebenenfalls dem Hilfsträger abgewandten Seite des Halbleiterkörpers her zumindest eine Ausnehmung 10 ausgebildet, die sich in den Halbleiterkörper 1 hinein erstreckt, wie beispielsweise in 2B gezeigt ist. Dies erfolgt zweckmäßigerweise nach dem Abschluss der Abscheidung der Halbleiterschichtenfolge und somit nach Abschluss der Herstellung des Halbleiterkörpers 1, so dass der Halbleiterkörper 1 entlang einer Richtung entlang der Aufwachsrichtung der Halbleiterschichtenfolge mit einer Hauptoberfläche, die senkrecht zur Aufwachsrichtung sein kann, abschließt. Im gezeigten Beispiel erstreckt sich die zumindest eine Ausnehmung 10 von dieser Hauptoberfläche durch die zweite Halbleiterschicht 4 und den aktiven Bereich 2 hindurch in die erste Halbleiterschicht 3 hinein.
  • Zu Ausbildung der zumindest einen Ausnehmung 10 im Halbleiterkörper 1 werden, wie in 2A gezeigt ist, auf dem Halbleiterkörper 1 eine erste Maskenschicht 5 und eine zweite Maskenschicht aufgebracht, wobei die zweite Maskenschicht 6 zwischen der ersten Maskenschicht 5 und dem Halbleiterkörper 1 angeordnet ist. Das bedeutet mit anderen Worten, dass auf dem Halbleiterkörper 1 zuerst die zweite Maskenschicht 6 aufgebracht wird und anschließend auf der zweiten Maskenschicht 6 die erste Maskenschicht 5 abgeschieden wird. Die Maskenschichten 5, 6 werden insbesondere auf der entlang der Aufwachsrichtung abschließenden Hauptoberfläche des Halbleiterkörpers 1 aufgebracht.
  • Die erste Maskenschicht 5 wird strukturiert mit zumindest einer ersten Maskenöffnung 50 auf der zweiten Maskenschicht 6 aufgebracht. Hierzu kann beispielsweise ein Fotolack als Material für die erste Maskenschicht 5 aufgebracht werden, der unter Zuhilfenahme geeigneter Belichtungs- und Entwicklungsschritte zur Ausbildung der ersten Maskenöffnung 50 strukturiert wird. Wie oben erwähnt ist die erste Maskenöffnung 50, die den Bereich definiert, in dem die Ausnehmung 10 im Halbleiterkörper 1 hergestellt werden soll, in 2A und in den nachfolgenden Figuren nur ausschnittsweise gezeigt. Die erste Maskenschicht 5 kann insbesondere eine oder mehrere erste Maskenöffnungen 50 aufweisen, je nachdem, wie viele Ausnehmungen 10 im Halbleiterkörper ausgebildet werden sollen.
  • Vor dem Aufbringen der ersten Maskenschicht 5 wird auf dem Halbleiterkörper 1 die zweite Maskenschicht 6 großflächig und unstrukturiert aufgebracht. Insbesondere kann es sich bei der zweiten Maskenschicht 6 um eine Hartmaske handeln, die beispielsweise ein Oxid oder Oxinitrid wie etwa Siliziumdioxid oder Siliziumoxinitrid aufweist oder daraus besteht. Die Ausbildung der zweiten Maskenschicht 6 kann mit einem geeigneten, großflächig wirkenden Verfahren erfolgen, beispielsweise einem chemischen oder physikalischen Gasphasenabscheideverfahren.
  • In einem weiteren Verfahrensschritt werden, wie in 2B gezeigt ist, zumindest eine zweite Maskenöffnung 60 in der zweiten Maskenschicht 6 und zumindest eine Ausnehmung 10 im Halbleiterkörper 1 im Bereich der zumindest einen ersten Maskenöffnung 50 der ersten Maskenschicht 5 ausgebildet. Hierzu kann insbesondere ein Ätzverfahren verwendet werden, beispielsweise ein nasschemisches Ätzverfahren. Die Ausbildung der zumindest einen zweiten Maskenöffnung 60 und der zumindest einen Ausnehmung 10 kann insbesondere mittels eines gemeinsamen Ätzverfahrens erfolgen. Die Ätzparameter werden dabei derart eingestellt, dass die Ausnehmung 10, die eine Seitenfläche 11 und eine Bodenfläche 12 aufweist, mit der zweiten Maskenöffnung 60 von der ersten Maskenöffnung 50 aus gesehen eine Hinterschneidung 13 bildet. Dies bedeutet mit anderen Worten, dass die zweite Maskenöffnung 60 einen kleineren Querschnitt aufweist als die Ausnehmung 10 in einem Bereich direkt unterhalb der zweiten Maskenöffnung 60. Dadurch überragt die zweite Maskenschicht 6 die Ausnehmung 10 im Randbereich der Ausnehmung 10, so dass bei einer Aufsicht auf die erste beziehungsweise zweite Maskenschicht 5, 6 und in die Ausnehmung 10 hinein die Seitenfläche 11 der Ausnehmung 10 durch die zweite Maskenschicht 6 abgeschattet ist.
  • Die erste und zweite Maskenöffnung 50, 60 und entsprechend die Ausnehmung 10 können eine runde oder eine eckige Querschnittsform aufweisen. Die erste und zweite Maskenöffnung 50, 60 können jeweils Abmessungen im Bereich von einigen zehn Mikrometern, beispielsweise etwa 30 µm bis etwa 50 µm, aufweisen. Die Tiefe der Unterätzung des Halbleiterkörpers 1 unmittelbar unter der zweiten Maskenschicht 6, also die Größe der Hinterschneidung 13, ist größer oder gleich der Dicke der später aufgebrachten Passivierungsschicht 8 und kann beispielsweise bis zu 300 nm betragen, während die Tiefe der Ausnehmung 10 in den Halbleiterkörper 1 hinein beispielsweise etwa 600 nm bis 700 nm betragen kann, je nachdem, wie dick der Bereich der Halbleiterschichtenfolge ist, der durch die Durchkontaktierung überbrückt werden soll. Zwischen der zweiten Maskenschicht 6 und dem Halbleiterkörper 1 kann in einem Abstand, beispielsweise einem Abstand von einem oder mehreren Mikrometern, typischerweise etwa 5 µm, eine Kontaktmetallisierung wie die oben in Verbindung mit 1 beschriebene Anschlussschicht 110 angeordnet sein. Die beschriebenen Bemaßungen sind rein beispielhaft zu verstehen und können je nach Ausbildung des Halbleiterkörpers 1 und je nach den Anforderungen an den herzustellenden Halbleiterchip auch von den angegebenen Werten abweichen.
  • In einem weiteren Verfahrensschritt wird, wie in 2C gezeigt ist, großflächig und unstrukturiert eine Passivierungsschicht 8 aufgebracht. Hierzu kann vor dem Aufbringen der Passivierungsschicht 8 insbesondere die erste Maskenschicht 5 entfernt werden. Die Passivierungsschicht 8 wird mit einem Verfahren aufgebracht, das geeignet ist, alle freiliegenden Oberflächen der zweiten Maskenschicht 6 und alle freiliegenden Oberflächen der Ausnehmung 10 möglichst gleichmäßig und zumindest mit einer geschlossenen Schicht zu bedecken. Beispielsweise kann ein plasmaunterstütztes chemisches Gasphasenabscheideverfahren oder ein Atomlagenabscheideverfahren verwendet werden. Nach dem Aufbringen der Passivierungsschicht 8 bedeckt diese die Seitenfläche 11 der Ausnehmung 10 auch im Bereich der die Hinterschneidung 13 bildenden Unterätzung unmittelbar unterhalb der zweiten Maskenschicht 5, also am Rand der Ausnehmung 10, vollständig. Die Passivierungsschicht 8 weist ein elektrisch isolierendes Material auf, beispielsweise ein Oxid oder Oxinitrid wie etwa Siliziumdioxid oder Siliziumoxinitrid. Insbesondere kann die Passivierungsschicht 8 auch ein gleiches Material wie die zweite Maskenschicht aufweisen.
  • In 2D ist ein weiterer Verfahrensschritt gezeigt, bei dem die Passivierungsschicht 8 selektiv von der dem Halbleiterkörper 1 abgewandten Seite der zweiten Maskenschicht 6 und von der Bodenfläche 12 der zumindest einen Ausnehmung 10 entfernt wird, so dass die Passivierungsschicht 8 im Bereich der Unterätzung beziehungsweise Hinterschneidung 13 auf der Seitenfläche 11 der zumindest einen Ausnehmung 10 zumindest teilweise, besonders bevorzugt auf der gesamten Seitenfläche 11, verbleibt. Hierzu wird insbesondere ein gerichtetes Rückätzverfahren 99 verwendet, wie durch die in 2D gezeigten Pfeile angedeutet ist. Das Rückätzverfahren 90 kann großflächig und ohne Einsatz einer zusätzlichen Maske erfolgen, da die zweite Maskenschicht 6 die erforderliche Abschattung der Seitenfläche 11 der zumindest einen Ausnehmung 10 im Halbleiterkörper 1 gewährleistet. Das gerichtete Ätzverfahren 90 kann beispielsweise ein trockenchemisches Ätzverfahren sein, bei dem ein Fluorhaltiges Gas, insbesondere ein Fluor-Plasma verwendet wird. Besonders bevorzugt verbleibt die Passivierungsschicht 8 nach dem Rückätzverfahren 99 ausschließlich zumindest teilweise auf der Seitenfläche 11 der zumindest einen Ausnehmung 10 im Halbleiterkörper 1.
  • Dadurch, dass die Herstellung der zweiten Maskenöffnung 60 in der zweiten Maskenschicht 6, die denjenigen Bereich der Ausnehmung 10 definiert, in dem die Passivierungsschicht 8 wieder entfernt wird, und die Herstellung der Ausnehmung 10 selbst in einen gemeinsamen Verfahrensschritt zusammengelegt wird, erfolgt die Ausbildung der zweiten Maskenöffnung 60 relativ zur Ausnehmung 10 in einem selbstjustierenden Prozess. Die definierte Unterätzung der zweiten Maskenschicht 6 stellt im Vergleich zu einer separat hergestellten Maske eine deutlich vereinfachte Prozessführung und damit eine Kostenreduktion im Vergleich zu bekannten Verfahren dar.
  • Die Herstellung der zweiten Maskenöffnung 60 und der Ausnehmung 10 kann auch in einem mehrstufigen Ätzverfahren durchgeführt werden, wie in Verbindung mit den 3A und 3B gezeigt ist. Hierzu kann beispielsweise die Ausbildung der zumindest einen zweiten Maskenöffnung 60 in der zweiten Maskenschicht 6 mittels eines ersten Ätzverfahrens erfolgen. Hierbei kann es sich beispielsweise bei der Verwendung eines Oxids oder Oxinitrids als Material für die zweite Maskenschicht 6 um ein trockenchemisches Ätzverfahren handeln. Wie in 3A erkennbar ist, kann durch ein derartiges Ätzverfahren auch bereits ein Bereich des Halbleiterkörpers 1 entfernt werden. Mittels eines zweiten Ätzverfahrens kann die gegebenenfalls endgültige Ausbildung der zumindest einen Ausnehmung 10 im Halbleiterkörper 1 erfolgen. Insbesondere kann durch das zweite Ätzverfahren, das beispielsweise ein nasschemisches Ätzverfahren sein kann, die Hinterschneidung 13 durch eine Unterätzung der zweiten Maskenschicht 6 im Bereich des Rands der zweiten Maskenöffnung 60 erfolgen.
  • Ein derartiges mehrstufiges Ätzverfahren kann beispielsweise in Verbindung mit einem Halbleiterkörper 1, der auf einem InAlGaN-Verbindungshalbleitermaterial basiert, vorteilhaft sein, da es bei diesem Materialsystem möglich sein kann, dass eine rein nasschemische Ätzung von Ga-polaren Oberflächen nur schwer möglich ist. Ausgehend von einer trockengeätzten Öffnung 60 in der zweiten Maskenschicht 6 und gegebenenfalls auch eines Bereichs im Halbleiterkörper 1 kann aber durch eine zusätzliche nasschemische Ätzung die für das weitere Verfahren erforderliche Hinterschneidung 13 erzeugt werden.
  • Bei nitridischen Verbindungshalbleitermaterialsystemen, also einem Halbleiterkörper auf Basis von InAlGaN, kann die Ätzwirkung eines nasschemischen Ätzverfahrens abhängig von der zu ätzenden Kristallfläche sein. In diesem Fall kann es vorteilhaft sein, wenn die Maskenöffnungen 50, 60 und entsprechend die Ausnehmung 10 eine sechseckige Form aufweisen.
  • An den in 3B gezeigten Verfahrensschritt können sich die weiteren in Verbindung mit den 2C und 2D beschriebenen Verfahrensschritte anschließen.
  • In Verbindung mit den 4A bis 4D ist ein weiteres Ausführungsbeispiel für ein Verfahren zur Herstellung eines Halbleiterkörpers 1 mit zumindest einer mit einer Passivierungsschicht 8 versehenen Ausnehmung 10 beschrieben. Im Vergleich zu den in Verbindung mit den vorherigen Beispielen beschriebenen Verfahren wird beim Verfahren der 4A bis 4D vor dem Aufbringen der ersten Maskenschicht 5 eine Ätzstoppschicht 9 in Form einer Deckschicht auf der zweiten Maskenschicht 6 aufgebracht. Insbesondere kann die Ätzstoppschicht 9, wie in 4A gezeigt ist, großflächig und unstrukturiert auf der zweiten Maskenschicht 6 aufgebracht werden. Darüber wird, wie oben beschrieben, die erste Maskenschicht 5 mit der zumindest einen ersten Maskenöffnung 50 ausgebildet.
  • Im Rahmen der Herstellung der zweiten Maskenöffnung 60 in der zweiten Maskenschicht 6 und der zumindest einen Ausnehmung 10 im Halbleiterkörper 1, die die Hinterschneidung 13 bilden, wird auch eine Öffnung 90 in der Ätzstoppschicht 9 im Bereich der zumindest einen ersten Maskenöffnung 50 ausgebildet.
  • Entsprechend verbleibt die Ätzstoppschicht 9 nach der Ausbildung der zumindest einen Ausnehmung 10 im Halbleiterkörper 1 nur auf der vom Halbleiterkörper 1 abgewandten Seite der zweiten Maskenschicht 6. Die Ätzstoppschicht 9 kann beispielsweise Aluminiumoxid aufweisen oder daraus sein, das sehr selektiv insbesondere gegenüber Fluor-haltigen Gasen ist, die für trockenchemische Ätzverfahren beispielsweise der zweiten Maskenschicht 6 oder der Passivierungsschicht 8 verwendet werden können. Zur selektiven Öffnung der Ätzstoppschicht 9 im Bereich der ersten Maskenöffnung 50 der ersten Maskenschicht 5 kann sich bei der Verwendung von Aluminiumoxid beispielsweise Phosphorsäure eignen.
  • In den weiteren in den 4C und 4D gezeigten Verfahrensschritten wird wie schon im vorab beschriebenen Verfahren der 2A bis 2D nach einem Entfernen der ersten Maskenschicht 5 die Passivierungsschicht 8 großflächig aufgebracht und durch ein gerichtetes Rückätzverfahren 99 auf der dem Halbleiterkörper 1 abgewandten Seite der zweiten Maskenschicht 6 und der Bodenfläche 12 der Ausnehmung 10 selektiv entfernt, so dass die Passivierungsschicht 8 im Bereich der Hinterschneidung 13 auf der Seitenfläche 11 der Ausnehmung 10 verbleibt. Insbesondere wird die Passivierungsschicht 8 auf der Ätzstoppschicht 9 aufgebracht, so dass diese von der Passivierungsschicht 8 bedeckt ist. Durch die Ätzstoppschicht 9 auf der dem Halbleiterkörper 1 abgewandten Seite der zweiten Maskenschicht 6 kann diese während des gerichteten Rückätzverfahrens 99 geschützt werden, so dass die Prozessführung entspannt werden kann. So kann insbesondere im Vergleich zu einem Verfahren ohne Ätzstoppschicht länger überätzt werden, ohne in das Problem zu laufen, dass die zweite Maskenschicht 6 geschädigt oder durchgeätzt wird.
  • In Verbindung mit den 5A bis 5E ist ein weiteres Verfahren zur Herstellung eines Halbleiterkörpers 1 mit zumindest einer mit einer Passivierungsschicht 8 versehenen Ausnehmung 10 gemäß einem weiteren Ausführungsbeispiel beschrieben, bei dem wie schon im vorherigen Ausführungsbeispiel ebenfalls zusätzlich eine Ätzstoppschicht 9 verwendet wird.
  • Die in den 5A und 5B gezeigten Verfahrensschritte entsprechen dabei den in Verbindung mit den 2A und 2B und gegebenenfalls den in Verbindung mit den 3A und 3B beschriebenen Verfahrensschritten. Wie in 5C gezeigt ist, wird in einem weiteren Verfahrensschritt großflächig auf allen freiliegenden Oberflächen der zweiten Maskenschicht 6 und der zumindest einen Ausnehmung 10 im Halbleiterkörper 1 eine Ätzstoppschicht 9 aufgebracht. Hierzu kann beispielsweise ein vorab in Verbindung mit der Passivierungsschicht 8 beschriebenes Verfahren verwendet werden. Über der Ätzstoppschicht 9 wird wie in Verbindung mit den vorherigen Verfahren beschrieben großflächig die Passivierungsschicht 8 aufgebracht, so dass die Ätzstoppschicht 9 vollständig von der Passivierungsschicht 8 überdeckt ist.
  • In einem weiteren Verfahrensschritt wird, wie in 5D gezeigt ist, mittels des vorab beschriebenen gerichteten Rückätzverfahrens 99 selektiv die Passivierungsschicht 8 auf der dem Halbleiterkörper 1 abgewandten Seite der zweiten Maskenschicht 6 und auf der Bodenfläche 12 der Ausnehmung 10 entfernt, so dass aufgrund der Hinterschneidung 13 auf der Seitenfläche 11 der Ausnehmung 10 die Passivierungsschicht 8 verbleibt.
  • In einem weiteren Verfahrensschritt kann, wie in 5E gezeigt ist, die Ätzstoppschicht 9 auf der dem Halbleiterkörper 1 abgewandten Seite der zweiten Maskenschicht 6 und auf der Bodenfläche 12 der Ausnehmung 10 entfernt werden. Dadurch, dass die Ätzstoppschicht 9 unterhalb der Passivierungsschicht 8 angeordnet ist, verbleibt diese auf der Seitenfläche 11 der zumindest einen Ausnehmung 10 zusammen mit der Passivierungsschicht 8 und bildet somit einen Teil der Passivierung der Seitenfläche 11 der zumindest einen Ausnehmung 10.
  • Die mit den vorab beschriebenen Verfahren auf der Seitenfläche 11 der zumindest einen Ausnehmung 10 im Halbleiterkörper 1 hergestellte Passivierungsschicht 8, und gegebenenfalls auch die Ätzstoppschicht 9, bildet zusammen mit der auf dem Halbleiterkörper 1 verbleibenden zweiten Maskenschicht 6 eine Isolationsschicht wie beispielsweise die in Verbindung mit 1 beschriebenen Isolationsschicht 113, die den Halbleiterkörper 1 zusammenhängend bis auf die Bodenfläche 12 der zumindest einen Ausnehmung 10 bedeckt. Die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele können alternativ oder zusätzlich weitere oben im allgemeinen Teil beschriebene Merkmale aufweisen.

Claims (14)

  1. Verfahren zur Herstellung eines Halbleiterkörpers (1) mit zumindest einer mit einer Passivierungsschicht (8) versehenen Ausnehmung (10) mit den Schritten: A) Bereitstellen des Halbleiterkörpers (1), B) Aufbringen einer ersten Maskenschicht (5) und einer zweiten Maskenschicht (6) auf dem Halbleiterkörper (1), wobei die zweite Maskenschicht (6) unstrukturiert auf dem Halbleiterkörper (1) aufgebracht wird und die erste Maskenschicht (5) strukturiert mit zumindest einer ersten Maskenöffnung (50) auf der zweiten Maskenschicht (6) aufgebracht wird, C) Ausbilden von zumindest einer zweiten Maskenöffnung (60) in der zweiten Maskenschicht (6) und zumindest einer Ausnehmung (10) im Halbleiterkörper (1) im Bereich der zumindest einen ersten Maskenöffnung (50) der ersten Maskenschicht (5), wobei die Ausnehmung (10) eine Seitenfläche (11) und eine Bodenfläche (12) aufweist und die Ausnehmung (10) mit der zweiten Maskenöffnung (60) von der ersten Maskenöffnung (50) aus gesehen eine Hinterschneidung (13) bildet, D) unstrukturiertes Aufbringen einer Passivierungsschicht (8) auf der zweiten Maskenschicht (6) und auf der Seitenfläche (11) und der Bodenfläche (12) der zumindest einen Ausnehmung (10), E) Entfernen der Passivierungsschicht (8) von der dem Halbleiterkörper (1) abgewandten Seite der zweiten Maskenschicht (6) und von der Bodenfläche (12) der zumindest einen Ausnehmung (10), wobei die Passivierungsschicht (8) auf der Seitenfläche (11) der zumindest einen Ausnehmung (10) zumindest teilweise verbleibt, wobei - im Verfahrensschritt B zwischen der ersten und zweiten Maskenschicht (5, 6) eine Ätzstoppschicht (9) aufgebracht wird, - im Verfahrensschritt C in der Ätzstoppschicht (9) zumindest eine Öffnung (90) im Bereich der zumindest einen ersten Maskenöffnung (50) ausgebildet wird, so dass die Ätzstoppschicht (9) nach dem Verfahrensschritt C nur auf der vom Halbleiterkörper (1) abgewandten Seite der zweiten Maskenschicht (6) verbleibt, - die Ätzstoppschicht (9) Aluminiumoxid aufweist und/oder zum Entfernen der Ätzstoppschicht (9) Phosphorsäure verwendet wird, oder wobei zwischen den Verfahrensschritten C und D eine Ätzstoppschicht (9) großflächig auf der zweiten Maskenschicht (6) und auf der Seitenfläche (11) und der Bodenfläche (12) der zumindest einen Ausnehmung (10) aufgebracht wird.
  2. Verfahren nach Anspruch 1, bei dem die zweite Maskenschicht (6) nach dem Verfahrensschritt E auf dem Halbleiterkörper (1) verbleibt und zusammen mit der Passivierungsschicht (8) eine zusammenhängende Isolationsschicht bildet.
  3. Verfahren nach einem der vorherigen Ansprüche, bei dem vor dem Verfahrensschritt D die erste Maskenschicht (5) entfernt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem im Verfahrensschritt C die Ausbildung der zumindest einen zweiten Maskenöffnung (60) und der zumindest einen Ausnehmung (10) mittels eines gemeinsamen Ätzverfahrens erfolgt.
  5. Verfahren nach Anspruch 4, bei dem das gemeinsame Ätzverfahren ein nasschemisches Ätzverfahren ist.
  6. Verfahren nach einem der Ansprüche 1 bis 3, bei dem im Verfahrensschritt C die Ausbildung der zumindest einen zweiten Maskenöffnung (60) mittels eines ersten Ätzverfahrens und die Ausbildung der zumindest einen Ausnehmung (10) mittels zumindest eines zweiten Ätzverfahrens erfolgt.
  7. Verfahren nach Anspruch 6, bei dem das erste Ätzverfahren ein trockenchemisches Ätzverfahren und das zweite Ätzverfahren ein nasschemisches Ätzverfahren ist.
  8. Verfahren nach einem der vorherigen Ansprüche, bei dem der Halbleiterkörper (1) als Halbleiterschichtenfolge mit aufeinander angeordneten Halbleiterschichten (2, 3, 4) bereitgestellt wird und die erste Maskenschicht (5) auf einer Hauptoberfläche der Halbleiterschichtenfolge aufgebracht wird.
  9. Verfahren nach einem der vorherigen Ansprüche, bei dem die Passivierungsschicht (8) im Verfahrensschritt E mittels eines gerichteten Rückätzverfahrens (99) entfernt wird.
  10. Verfahren nach Anspruch 9, bei dem das gerichtete Rückätzverfahren (99) ein trockenchemisches Ätzverfahren ist.
  11. Verfahren nach einem der vorherigen Ansprüche, bei dem die zweite Maskenschicht (6) und die Passivierungsschicht (8) ein gleiches Material aufweisen.
  12. Verfahren nach einem der vorherigen Ansprüche, bei dem die zweite Maskenschicht (6) und/oder die Passivierungsschicht (8) Siliziumdioxid oder Siliziumoxidnitrid aufweisen.
  13. Verfahren nach einem der vorherigen Ansprüche; bei dem die erste Maskenschicht (5) eine Lackmaske ist.
  14. Verfahren nach einem der vorherigen Ansprüche, bei dem zum Entfernen der Passivierungsschicht (8) ein Fluorhaltiges Gas verwendet wird.
DE102015102378.4A 2015-02-19 2015-02-19 Verfahren zur Herstellung eines Halbleiterkörpers Active DE102015102378B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102015102378.4A DE102015102378B4 (de) 2015-02-19 2015-02-19 Verfahren zur Herstellung eines Halbleiterkörpers
JP2017539299A JP6476305B2 (ja) 2015-02-19 2016-02-10 半導体ボディの製造方法
PCT/EP2016/052809 WO2016131689A1 (de) 2015-02-19 2016-02-10 Verfahren zur herstellung eines halbleiterkörpers
US15/552,181 US10468555B2 (en) 2015-02-19 2016-02-10 Method for producing a semiconductor body
CN201680011290.7A CN107408531B (zh) 2015-02-19 2016-02-10 用于制造半导体本体的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015102378.4A DE102015102378B4 (de) 2015-02-19 2015-02-19 Verfahren zur Herstellung eines Halbleiterkörpers

Publications (2)

Publication Number Publication Date
DE102015102378A1 DE102015102378A1 (de) 2016-08-25
DE102015102378B4 true DE102015102378B4 (de) 2022-09-15

Family

ID=55315441

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015102378.4A Active DE102015102378B4 (de) 2015-02-19 2015-02-19 Verfahren zur Herstellung eines Halbleiterkörpers

Country Status (5)

Country Link
US (1) US10468555B2 (de)
JP (1) JP6476305B2 (de)
CN (1) CN107408531B (de)
DE (1) DE102015102378B4 (de)
WO (1) WO2016131689A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018003982A1 (de) * 2018-05-17 2019-11-21 3-5 Power Electronics GmbH Halbleiterbauelementherstellungsverfahren und Halbleiterbauelement

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731340A (en) 1987-02-24 1988-03-15 Rockwell International Corporation Dual lift-off self aligning process for making heterojunction bipolar transistors
US6448657B1 (en) 1999-04-21 2002-09-10 Applied Materials, Inc. Structure for reducing junction spiking through a wall surface of an overetched contact via
US20110207323A1 (en) 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
DE102011010362A1 (de) 2011-02-04 2012-08-09 Austriamicrosystems Ag Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
US20130140598A1 (en) 2010-06-17 2013-06-06 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
DE102012107921A1 (de) 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109772A (ja) 1987-10-22 1989-04-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH03227026A (ja) * 1990-01-31 1991-10-08 Nec Kansai Ltd 半導体装置の製造方法
JPH0521473A (ja) 1991-07-11 1993-01-29 Nec Corp 電界効果トランジスタの製造方法
JPH0536846A (ja) 1991-08-01 1993-02-12 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH05259188A (ja) 1992-03-14 1993-10-08 Nec Corp 半導体装置の製造方法
JPH05335341A (ja) * 1992-05-29 1993-12-17 Fujitsu Ltd Ｉｉｉ−ｖ族化合物半導体装置の製造方法
US5795793A (en) * 1994-09-01 1998-08-18 International Rectifier Corporation Process for manufacture of MOS gated device with reduced mask count
JPH08111424A (ja) 1994-10-11 1996-04-30 Mitsubishi Electric Corp 半導体装置の製造方法
US20060105520A1 (en) * 2004-11-18 2006-05-18 Tan Sia K Structure and method to fabricate a protective sidewall liner for an optical mask
JP2008028128A (ja) 2006-07-20 2008-02-07 Phenitec Semiconductor Corp 半導体装置及び半導体装置の製造方法
US7807583B2 (en) 2006-08-25 2010-10-05 Imec High aspect ratio via etch
JP2008060132A (ja) 2006-08-29 2008-03-13 Rohm Co Ltd 半導体発光素子およびその製造方法
KR100875180B1 (ko) * 2008-07-10 2008-12-22 주식회사 동부하이텍 반도체 소자의 제조 방법
DE102010044738A1 (de) 2010-09-08 2012-03-08 Osram Opto Semiconductors Gmbh Dünnschichtverkapselung, optoelektronischer Halbleiterkörper mit einer Dünnschichtverkapselung und Verfahren zur Herstellung einer Dünnschichtverkapselung
DE102011011140A1 (de) * 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
CN202094125U (zh) 2011-06-03 2011-12-28 广东银雨芯片半导体有限公司 一种高压交流led晶片模块
JP5838833B2 (ja) * 2012-01-30 2016-01-06 富士通セミコンダクター株式会社 半導体装置の製造方法
US9076923B2 (en) 2012-02-13 2015-07-07 Epistar Corporation Light-emitting device manufacturing method
TW201405864A (zh) 2012-07-30 2014-02-01 Lextar Electronics Corp 具有底切結構之發光二極體及其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731340A (en) 1987-02-24 1988-03-15 Rockwell International Corporation Dual lift-off self aligning process for making heterojunction bipolar transistors
US6448657B1 (en) 1999-04-21 2002-09-10 Applied Materials, Inc. Structure for reducing junction spiking through a wall surface of an overetched contact via
US20110207323A1 (en) 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
US20130140598A1 (en) 2010-06-17 2013-06-06 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
DE102011010362A1 (de) 2011-02-04 2012-08-09 Austriamicrosystems Ag Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
DE102012107921A1 (de) 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Also Published As

Publication number Publication date
US10468555B2 (en) 2019-11-05
WO2016131689A1 (de) 2016-08-25
US20180076359A1 (en) 2018-03-15
DE102015102378A1 (de) 2016-08-25
JP2018508120A (ja) 2018-03-22
CN107408531A (zh) 2017-11-28
CN107408531B (zh) 2021-02-05
JP6476305B2 (ja) 2019-02-27

Similar Documents

Publication Publication Date Title
EP2015372B1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
WO2010060404A1 (de) Strahlungsemittierender halbleiterchip
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
EP2559076A1 (de) Leuchtdiodenchip mit stromaufweitungsschicht
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
EP3259783B1 (de) Verfahren zur herstellung eines halbleiterkörpers
WO2010040337A1 (de) Optoelektronischer halbleiterkörper
DE102010032497A1 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
EP2415086B1 (de) Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen
DE102008028886B4 (de) Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
DE102015117662B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015102378B4 (de) Verfahren zur Herstellung eines Halbleiterkörpers
DE102015111487A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
EP2304816A1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
WO2021037568A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
WO2016023807A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE112015002477B4 (de) Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement
WO2017129519A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2021018884A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102020124258A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE102014202424A1 (de) Optoelektronisches Bauelement mit einer reflektierenden Schichtenfolge und Verfahren zum Erzeugen einer reflektierenden Schichtenfolge
DE102018122492A1 (de) Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final