JP4890773B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4890773B2 JP4890773B2 JP2005063096A JP2005063096A JP4890773B2 JP 4890773 B2 JP4890773 B2 JP 4890773B2 JP 2005063096 A JP2005063096 A JP 2005063096A JP 2005063096 A JP2005063096 A JP 2005063096A JP 4890773 B2 JP4890773 B2 JP 4890773B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- type
- gate electrode
- body layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 56
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 239000012535 impurity Substances 0.000 claims description 185
- 238000009792 diffusion process Methods 0.000 claims description 120
- 238000000034 method Methods 0.000 claims description 80
- 238000010438 heat treatment Methods 0.000 claims description 65
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 33
- 238000005468 ion implantation Methods 0.000 claims description 32
- 230000003213 activating effect Effects 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 230000001133 acceleration Effects 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 239000007772 electrode material Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 470
- 230000008569 process Effects 0.000 description 54
- 230000015572 biosynthetic process Effects 0.000 description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 229910052814 silicon oxide Inorganic materials 0.000 description 30
- 239000000758 substrate Substances 0.000 description 28
- 239000011229 interlayer Substances 0.000 description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 12
- 238000013461 design Methods 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000006872 improvement Effects 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000008094 contradictory effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 phosphorus (P) Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本実施形態によれば、横型パワーMOSFETのボディ層の形成において、ゲート電極形成領域の端部近傍領域の直下に位置すると共にオフセット層に隣接するボディ層の第1の領域を、ゲート電極形成前に形成し、残りのボディ層の第2の領域をゲート電極形成後に形成することで、高温かつ長時間の熱拡散処理を行うことなくボディ層を形成することできる。
(横型パワーMOSFETの構造)
図1は、本発明の第1実施形態に係る横型パワーMOSFETの構造を示す部分縦断面図である。
(横型パワーMOSFETの製造方法)
図2乃至図7は、本発明の第1実施形態に係る横型パワーMOSFETの製造行程を示す部分縦断面図である。
(効果)
本実施形態によれば、横型パワーMOSFETのボディ層100は、第1の領域5と第2の領域8から構成し、第1の領域5の形成行程と、第2の領域8の形成行程とを分けて行う。更に、ボディ層100の第1の領域5及び第2の領域8は、それぞれ、不純物のイオン注入行程で行うが、イオン注入行程後の熱拡散処理を行わない。即ち、P型不純物であるボロン(B+)をN型オフセット層3に選択的に導入する第1のイオン注入行程の後、不純物の熱拡散処理を行うことなく、ボディ層100の第1の領域5を形成する。その後、ゲート電極形成領域にゲート電極7を形成する。その後、このゲート電極7をマスクとしてP型不純物であるボロン(B+)をN型オフセット層3に選択的に導入する第2のイオン注入行程を行うが、不純物の熱拡散処理を行うことなく、ゲート電極7の端部7−2に自己整合したボディ層100の第2の領域8を形成する。これにより、第1の領域5と第2の領域8とからなるボディ層100が形成される。
本実施形態によれば、横型パワーMOSFETのボディ層の形成において、ゲート電極形成領域の端部近傍領域の直下に位置すると共にオフセット層に隣接するボディ層の第1の領域を、ゲート電極形成前に形成し、残りのボディ層の第2の領域をゲート電極形成後に形成することで、高温かつ長時間の熱拡散処理を行うことなくボディ層を形成することできる。
(横型パワーMOSFETの構造)
前述の第1実施形態に係る横型パワーMOSFETと、本第2実施形態に係る横型パワーMOSFETとの構造上の相違は、P型ボディ層の第1の領域が、浅い領域と、該浅い領域より高い不純物濃度を有する深い領域とで構成される点である。素子の駆動能力を上げるには、ボディ層中のチャネル領域のチャネル抵抗やゲート閾値電圧を低減する必要がある。このチャネル抵抗やゲート閾値電圧を低減するには、ボディ層の不純物濃度を低く設計することが好ましい。一方、素子の微細化を図るためには、ソース領域とオフセット層との間のパンチスルー耐性を上げることが必要となる。このパンチスルー耐性を上げるには、ボディ層の不純物濃度を高く設計することが好ましい。そこで、ボディ層の第1の領域のうちチャネルとして働く浅い領域では不純物濃度を低くし、一方、チャネル以外の深い領域では不純物濃度を高くすることで、素子の駆動能力の増加と、パンチスルー耐性の上昇との相反する両方の要求を満たすことが可能となる。この結果、素子の更なる微細化が可能となる。素子の微細化が可能になることで、素子のON抵抗の低減が可能となり、その結果、素子の消費電力の低減を図ることが可能となる。即ち、本実施形態に係る横型パワーMOSFETは、以下の構造を有する。
(横型パワーMOSFETの製造方法)
図9乃至図14は、本発明の第2実施形態に係る横型パワーMOSFETの製造行程を示す部分縦断面図である。
(効果)
本実施形態によれば、横型パワーMOSFETのボディ層100は、第1の領域5と第2の領域8から構成し、第1の領域5の形成行程と、第2の領域8の形成行程とを分けて行う。更に、ボディ層100の第1の領域5及び第2の領域8は、それぞれ、不純物のイオン注入行程で行うが、イオン注入行程後の熱拡散処理を行わない。即ち、P型不純物であるボロン(B+)をN型オフセット層3に選択的に導入する第1のイオン注入行程の後、不純物の熱拡散処理を行うことなく、ボディ層100の第1の領域5を形成する。その後、ゲート電極形成領域にゲート電極7を形成する。その後、このゲート電極7をマスクとしてP型不純物であるボロン(B+)をN型オフセット層3に選択的に導入する第2のイオン注入行程を行うが、不純物の熱拡散処理を行うことなく、ゲート電極7の端部7−2に自己整合したボディ層100の第2の領域8を形成する。これにより、第1の領域5と第2の領域8とからなるボディ層100が形成される。
2 N型エピタキシャル層
3 N型オフセット層
4 フィールド酸化膜
5 P型ボディ層の第1の領域
6 ゲート絶縁膜
7 ゲート電極
7−1 ゲート電極の端部近傍領域
7−2 ゲート電極の端部
7−3 ゲート電極の平坦化された上面
8 P型ボディ層の第2の領域
9−1 N+ソース層
9−2 N+ドレイン層
10 P+層
11 層間絶縁膜
12 ソースコンタクト
13 ドレインコンタクト
14―1 ソース配線層
14−2 ドレイン配線層
21 シリコン酸化膜
22 シリコン窒化膜
22−1 開口端部
23 レジストパターン
24 開口部
25 開口部
26 レジストパターン
27 開口部
28 端部
29 N型ポリシリコン膜
31 第1の領域の深い領域
32 第1の領域の浅い領域
40 シリコン酸化膜
41 レジストパターン
42 レジストパターン
43 レジストパターン
50 シリコン酸化膜
100 P型ボディ層
110 境界
120 界面
Claims (8)
- 第1導電型の半導体層中に、第1の開口端部を有する第1のマスクを使用して第2導電型の不純物を選択的にイオン注入することで、不純物の熱拡散を伴わずに、第1の領域を形成する行程と、
前記第1の領域と水平方向位置が整合する端部近傍領域を含むゲート電極を前記第1の開口端部によって前記ゲート電極の一端部を画定することにより形成する行程と、
前記第1導電型の半導体層中に、少なくとも前記ゲート電極の前記一端部をマスクとして利用して第2導電型の不純物を選択的にイオン注入することで、不純物の熱拡散を伴わずに、前記第1の領域と第2の領域との境界を、前記ゲート電極の前記一端部に自己整合させると共に、前記第1の領域に隣接する前記第2の領域を形成することで、前記第1及び第2の領域を含むボディ層を形成する行程と、
前記第1の領域を形成する行程の後、前記第1のマスクを選択的に除去して、前記第1の開口端部はそのまま残しつつ開口部を広げる行程と、
ゲート絶縁膜を形成する行程の後、前記ゲート電極を構成するゲート電極物質で前記広げた開口部を完全に埋め込む行程と、
前記ゲート電極物質を平坦化する行程と、を含むことで、
平坦化した上面を有する前記ゲート電極を前記広げた開口部に形成することを特徴とする横型パワーMOSFETの製造方法。 - 前記第1のマスクは、前記第1導電型の半導体層上に形成されたシリコン窒化膜を含むことを特徴とする請求項1に記載の横型パワーMOSFETの製造方法。
- 前記第1のマスクを選択的に除去する行程は、水平方向位置でみて、前記第1の領域が存在する範囲内に位置する一開口端部を有するレジストパターンを使用した異方性エッチングにより行うことを特徴とする請求項1または請求項2に記載の横型パワーMOSFETの製造方法。
- 第1導電型の半導体層中に、第2導電型の不純物を加速エネルギー及び注入ドーズ量を変えて行うことで選択的にイオン注入することで、不純物の熱拡散を伴わずに、チャネル領域を含む浅い領域の不純物濃度が、前記浅い領域の下方に位置する深い領域の不純物濃度より低い、深さ方向の不純物プロファイルを有する第1の領域を形成する行程と、
前記第1の領域と水平方向位置が整合する端部近傍領域を含むゲート電極を形成する行程と、
前記第1導電型の半導体層中に、第2導電型の不純物を選択的にイオン注入することで、不純物の熱拡散を伴わずに、前記ゲート電極の一端部と前記第1の領域とに自己整合すると共に、前記第1の領域に隣接する第2の領域を形成することで、前記第1及び第2の領域を含むボディ層を形成する行程と、
を含むことを特徴とする横型パワーMOSFETの製造方法。 - 前記第1の領域と前記第2の領域との境界は、前記ゲート電極の前記一端部に自己整合することを特徴とする請求項4に記載の横型パワーMOSFETの製造方法。
- 前記第1の領域は、前記第1導電型の半導体層に対し概垂直な界面を有することを特徴とする請求項1から請求項5のいずれか1項に記載の横型パワーMOSFETの製造方法。
- 前記第1の領域及び第2の領域を形成する行程は、前記選択的イオン注入の後、イオン注入された不純物を活性化するが、熱拡散はしない条件で熱処理を行う行程を更に含むことを特徴とする請求項1から請求項6のいずれか1項に記載の横型パワーMOSFETの製造方法。
- 前記ゲート電極は、不純物含有ポリシリコンを含むことを特徴とする請求項1から請求項7のいずれか1項に記載の横型パワーMOSFETの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005063096A JP4890773B2 (ja) | 2005-03-07 | 2005-03-07 | 半導体装置及びその製造方法 |
US11/276,546 US7514332B2 (en) | 2005-03-07 | 2006-03-06 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005063096A JP4890773B2 (ja) | 2005-03-07 | 2005-03-07 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245517A JP2006245517A (ja) | 2006-09-14 |
JP4890773B2 true JP4890773B2 (ja) | 2012-03-07 |
Family
ID=36944617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005063096A Expired - Fee Related JP4890773B2 (ja) | 2005-03-07 | 2005-03-07 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7514332B2 (ja) |
JP (1) | JP4890773B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8497167B1 (en) * | 2007-01-17 | 2013-07-30 | National Semiconductor Corporation | EDS protection diode with pwell-nwell resurf |
KR101405310B1 (ko) | 2007-09-28 | 2014-06-12 | 삼성전자 주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
JP5420854B2 (ja) * | 2008-04-28 | 2014-02-19 | パナソニック株式会社 | 半導体装置およびその製造方法 |
CN102971855B (zh) | 2010-06-21 | 2016-02-24 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
US8890144B2 (en) * | 2012-03-08 | 2014-11-18 | United Microelectronics Corp. | High voltage semiconductor device |
CN103325816B (zh) * | 2012-03-19 | 2017-07-18 | 联华电子股份有限公司 | 高压半导体元件 |
CN116635984B (zh) * | 2020-12-01 | 2024-03-15 | 日产自动车株式会社 | 半导体装置及其制造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5306652A (en) | 1991-12-30 | 1994-04-26 | Texas Instruments Incorporated | Lateral double diffused insulated gate field effect transistor fabrication process |
US5559044A (en) * | 1992-09-21 | 1996-09-24 | Siliconix Incorporated | BiCDMOS process technology |
JP3217554B2 (ja) * | 1993-09-17 | 2001-10-09 | 株式会社東芝 | 高耐圧半導体装置 |
US5795793A (en) | 1994-09-01 | 1998-08-18 | International Rectifier Corporation | Process for manufacture of MOS gated device with reduced mask count |
US6724040B2 (en) * | 1996-01-22 | 2004-04-20 | Fuji Electric Co., Ltd. | Semiconductor device |
US5602046A (en) * | 1996-04-12 | 1997-02-11 | National Semiconductor Corporation | Integrated zener diode protection structures and fabrication methods for DMOS power devices |
JP3625603B2 (ja) * | 1997-03-11 | 2005-03-02 | ローム株式会社 | Dmos構造を有する半導体装置およびその製造方法 |
KR100225411B1 (ko) * | 1997-03-24 | 1999-10-15 | 김덕중 | LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법 |
US6100169A (en) * | 1998-06-08 | 2000-08-08 | Cree, Inc. | Methods of fabricating silicon carbide power devices by controlled annealing |
JP2000312002A (ja) * | 1999-04-27 | 2000-11-07 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP4872141B2 (ja) | 1999-10-28 | 2012-02-08 | 株式会社デンソー | パワーmosトランジスタ |
JP3448546B2 (ja) * | 2000-04-26 | 2003-09-22 | 三洋電機株式会社 | 半導体装置とその製造方法 |
JP4171251B2 (ja) * | 2002-07-02 | 2008-10-22 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
US6855985B2 (en) * | 2002-09-29 | 2005-02-15 | Advanced Analogic Technologies, Inc. | Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology |
WO2004097942A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法 |
US7005354B2 (en) * | 2003-09-23 | 2006-02-28 | Texas Instruments Incorporated | Depletion drain-extended MOS transistors and methods for making the same |
JP4308096B2 (ja) * | 2004-07-01 | 2009-08-05 | パナソニック株式会社 | 半導体装置及びその製造方法 |
-
2005
- 2005-03-07 JP JP2005063096A patent/JP4890773B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-06 US US11/276,546 patent/US7514332B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7514332B2 (en) | 2009-04-07 |
JP2006245517A (ja) | 2006-09-14 |
US20060199344A1 (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100400079B1 (ko) | 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법 | |
US7550352B2 (en) | MOS transistor having a recessed gate electrode and fabrication method thereof | |
US6642581B2 (en) | Semiconductor device comprising buried channel region | |
US7332400B2 (en) | Method of manufacturing a semiconductor device having a gate structure with low parasitic capacitance | |
US7242058B2 (en) | Lateral semiconductor device using trench structure and method of manufacturing the same | |
KR19990030992A (ko) | 더블 스페이서를 구비한 반도체 장치 및 그 제조 방법 | |
JP4890773B2 (ja) | 半導体装置及びその製造方法 | |
JP2005072577A (ja) | コンタクトマージンが確保できるシリサイド膜を具備した高集積半導体素子及びその製造方法 | |
JP2010010408A (ja) | 半導体装置及びその製造方法 | |
JP2007317796A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5378925B2 (ja) | 半導体装置およびその製造方法 | |
JP2005260055A (ja) | 半導体装置およびその製造方法 | |
JP4146857B2 (ja) | 半導体装置及びその製造方法 | |
JP2008140922A (ja) | 半導体装置 | |
JP5055697B2 (ja) | 絶縁ゲート電界効果トランジスタ及びその動作方法 | |
JP5630939B2 (ja) | 半導体装置及びその製造方法 | |
US20030107052A1 (en) | Structure and method for fabricating a semiconductor device | |
JP2005150565A (ja) | 半導体装置及びその製造方法 | |
JP2001203348A (ja) | 半導体装置及びその製造方法 | |
JP2006245378A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2007207866A (ja) | Mosトランジスタとその製造方法 | |
JPH08236760A (ja) | 半導体装置及びその製造方法 | |
KR20000073979A (ko) | 반도체소자 및 그 제조방법 | |
JP2001024190A (ja) | 半導体装置及びその製造方法 | |
JPH06334180A (ja) | 絶縁ゲート型トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070216 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081219 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |