CN1520616A - 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法 - Google Patents

具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法 Download PDF

Info

Publication number
CN1520616A
CN1520616A CNA028117026A CN02811702A CN1520616A CN 1520616 A CN1520616 A CN 1520616A CN A028117026 A CNA028117026 A CN A028117026A CN 02811702 A CN02811702 A CN 02811702A CN 1520616 A CN1520616 A CN 1520616A
Authority
CN
China
Prior art keywords
transition region
base
conduction type
region
degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028117026A
Other languages
English (en)
Inventor
Bj
B·J·巴利加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Wireless Corp
Original Assignee
Silicon Wireless Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/833,132 external-priority patent/US6781194B2/en
Application filed by Silicon Wireless Corp filed Critical Silicon Wireless Corp
Publication of CN1520616A publication Critical patent/CN1520616A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thyristors (AREA)

Abstract

一种功率MOSFET(10)，它包含其中具有漂移区的半导体衬底(102)以及延伸在漂移区和半导体衬底第一表面(102a)之间的过渡区(130)。过渡区(130)中具有垂直退减的掺杂分布，其峰值在相对于第一表面(102a)的第一深度处。而且在各自第一和第二基区(126)下方提供了第一和第二基区屏蔽区(128)，以便耗尽过渡区(130)。

Description

具有防止基区穿通的横向延伸基区屏蔽区 的功率半导体器件及其制造方法
                    发明的领域
本发明涉及到半导体开关器件，更确切地说是涉及到用于功率转换和功率放大的开关器件及其制造方法。
                    发明的背景
已经为要求功率转换和功率放大的应用开发了功率MOSFET。对于功率转换应用，市售器件典型为DMOSFET和UMODFET。在这些器件中，一个主要目的是获得低的开通比电阻，以便降低功率损失。在功率MOSFET中，栅电极在施加适当栅偏压时提供了开通和关断控制。例如，当响应于正栅偏压的施加而在P型基区中形成导电的N型反型层沟道(也称为“沟道区”)时，就在N型增强MOSFET中发生开通。反型层沟道将N型源区和漏区电连接，从而使多数载流子在其间导电。
功率MOSFET的栅电极被***的典型为二氧化硅的绝缘层分隔于基区。由于栅被绝缘于基区，故若需要一点栅电流来保持MOSFET处于导电状态或将MOSFET从开通状态转换到关断状态或反之，此栅电流也很小。由于栅与MOSFET的基区形成一个电容器，故此栅电流在转换过程中保持很小。于是，在转换过程中仅仅需要充电和放电电流(“位移电流”)。由于与绝缘栅电极相关的高输入阻抗，故栅的电流要求非常小，因而能够容易地实现栅驱动电路。而且，由于MOSFET中的电流传导通过经由反型层沟道输运的多数载流子而发生，故不存在与过剩少数载流子的复合和储存相关的延迟。因此，能够使功率MOSFET的转换速度数量级高于双极晶体管。与双极晶体管不同，功率MOSFET能够被设计成比较长时间承受大电流密度和高电压而不遭遇所谓“二次击穿”的破坏性失效。由于跨越功率MOSFET的正向电压降随温度升高而增加，故能够容易地并联功率MOSFET，从而有助于在并联连接的器件中的均匀电流分布。
在PWS Publishing Co.出版的B.J.Baliga所著书名为《PowerSemiconductor Devices》的教科书(ISBN 0-534-94098-6)(1995)中，更充分地描述了DMOSFET和UMOSFET，此处将其公开列为参考。此书第7章p335-425描述了功率MOSFET。在IEEE Transaction onElectron Devices，Vol.41，No.5，May(1994)的题为“Comparisionof Ultralow Specific On-Resistance UMOSFET Structures：TheACCUFET，EXTFET，INVFET，and Convention UMOSFETs”的T.Syau，P.Venkatraman and B.J.Baliga的论文中，还公开了包括积累、反型、以及具有延伸到N+漏区中的沟槽栅电极的延伸沟槽FET的硅功率MOSFET的例子。如Syau等人所述，对于能够支持最高25V的器件，实验演示了100-250μΩcm2的开通比电阻。但这些器件的性能受到沟槽底部处跨越栅氧化物必须支持正向截止电压的限制。Lidow等人的美国专利No.4680853也公开了一种常规功率MOSFET，它利用相邻P基区之间的高掺杂N+区130来降低开通状态电阻。例如，Lidow等人的图22公开了一种高电导率区130，此区域具有恒定的横向密度以及从栅氧化物下方的芯片表面开始并一直向下延伸到芯片本体中的从比较高的浓度到比较低的浓度的梯度。
上述Syau等人论文的图1(d)公开了一种常规UMOSFET结构。在运行的截止模式中，此UMOSFET支持跨越N型漂移层的大部分正向截止电压，此N型漂移层必须掺杂成比较低的水平，以便获得高的最大截止电压能力，但低的掺杂水平通常会增大开通状态串联电阻。基于高截止电压与低开通状态电阻的这些相互竞争的设计要求，已经推导了功率器件的重要品质因数，此品质因数使开通比电阻(RON，SP)与最大截止电压(BV)有关。如上述B.J.Baliga教科书p373所解释的那样，N型硅漂移区的理想开通比电阻由下式给定：
    RON，SP＝5.93×10-9(BV)2.5         (1)
于是，对于具有60V截止能力的器件，理想的开通比电阻是170μΩcm2。但由于来自沟道的额外电阻贡献，报道的UMOSFET开通比电阻通常高得多。例如，在Solid-State Electronics Vol.32，No.3，pp.247-251，(1989)中H.Chang的题为“Numerical and ExperimentalComparision of 60V Vertical Double-Diffused MOSFET and MOSFETWith A Trench-Gate Structure”的论文中，公开了一种开通比电阻为730μΩcm2的UMOSFET。但在这种器件中，当截止正向高电压时，在漂移区中需要低于理想的均匀掺杂浓度来补偿沟槽底部角落附近的电力线高度集中。其公开此处被列为参考的美国专利No.5637989和5742076以及1997年8月6日提交的美国申请No.08/906916，还公开了具有垂直电流载运能力的普及功率半导体器件。
确切地说，Baliga的美国专利No.5637898公开了一种通常称为渐变掺杂(GD)UMODFET的推荐的硅场效应晶体管。如′898专利的图3所示，集成功率半导体器件场效应晶体管的单元100可以具有1微米的宽度“Wc”，并包含第一导电类型(例如N+)衬底的高掺杂漏层114、其中具有线性渐变掺杂浓度的第一导电类型的漂移层112、第二导电类型(例如P型)的比较薄的基区层116、以及第一导电类型(例如N+)的高掺杂源层118。漂移层112可以借助于在厚度为100微米且其中掺杂浓度大于每立方厘米1×1018(例如每立方厘米1×1019)的N型漏层114上外延生长厚度为4微米的N型原位掺杂的单晶硅层而形成。漂移层112中还具有线性渐变的掺杂浓度，其最大浓度每立方厘米3×1017位于与漏层114的N+/N结处，而最小浓度每立方厘米1×1016开始于离N+/N结3微米处(亦即深度1微米处)，并以均匀水平延续到上表面。基区层116可以借助于以100keV的能量和每平方厘米1×1014的剂量将诸如硼的P型掺杂剂注入到漂移层112中而形成。P型掺杂剂然后可以被扩散到漂移层112中0.5微米的深度。也可以在50keV的能量和每平方厘米1×1015的剂量下注入诸如砷之类的N型掺杂剂。N型和P型掺杂剂则能够同时分别被扩散到0.5微米和1.0微米的深度，从而形成包含漏层、漂移层、基区层、以及源层的复合半导体衬底。
然后在衬底中形成条形沟槽，此沟槽具有沿第三维(未示出)延伸的成对的侧壁120a和底部120b。对于宽度Wc为1微米的单元100，在工艺结束时沟道最好形成为0.5微米的宽度Wt。然后在沟槽中形成包含栅绝缘区124和导电栅125(例如多晶硅)的绝缘栅电极。延伸邻近沟槽底部120b和漂移层112的部分栅绝缘区124可以具有约为2000的厚度“T1”，以便防止在沟槽底部出现强电场并沿沟槽侧壁120b提供基本上均匀的电位梯度。沿与基极层116和源层118相对方向延伸的部分栅绝缘区124可以具有约为500的厚度“T2”，以便将器件的阈值电压保持在大约2-3V。单元100在15V栅偏压下的模拟证实了垂直硅场效应晶体管具有60V的最高截止电压能力和40μΩcm2的开通比电阻，这是60V功率UMOSFET能够达到的170μΩcm2的理想开通比电阻的四分之一。尽管有这些优异的特性，但若总的栅-漏电容(CGD)太大，则′898专利的图3的晶体管还是可能遭遇比较低的高频品质因数(HFOM)。MOSFET的不适当的边沿终止也可能妨碍达到最大的截止电压。在此处列为参考的Baliga的美国专利No.5998833中，还公开了另一种具有渐变漂移区和基于沟槽的源电极的UMOSFET。
功率MOSFET也可以被用于功率放大应用(例如音频或射频)。在这些应用中，为了尽可能减小信号畸变，传送特性(例如Id～Vg)的线性成为非常重要。用于这些功率放大应用的市售器件典型为LDMOS和砷化镓MESFET。但如下所述，包括LDMOS晶体管的功率MOSFET可以具有能够导致信号畸变的非线性特性。在S.M.Sze的书名为《Physicsof Semiconductor Devices》的教科书的第8.2.2节第438-451页(1981)中，描述了功率MOSFET中的电流饱和物理过程。如该书所述，MOSFET典型地工作于二种模式之一。在低的漏电压(与栅电压相比时)下，MOSFET工作于线性模式，其中Id和Vg之间的关系基本上是线性的。此处，跨导(gm)也独立于Vg：
  gm＝(Z/L)unsCox Vd             (2)其中，Z和L分别是沟道宽度和长度，uns是沟道迁移率，Cox是栅氧化物的比电容，而Vd是漏电压。然而，一旦漏电压增大且变得与栅电压(Vg)可比拟，MOSFET就由于沟道夹断而工作于饱和模式。当这种情况发生时，跨导能够被表示为：
     gm＝(Z/L)unsCox(Vg-Vth)     (3)其中，Vg表示栅电压，而Vth表示MOSFET的阈值电压。于是，如方程(3)所示，在饱和工作过程中，跨导随栅偏压增大而增大。这使得(输出侧上)漏电流与(输入侧上)栅电压之间的关系成为非线性，因为漏电流随栅电压的平方而增大。这一非线性能够导致功率放大器中的信号畸变。此外，一旦沿沟道的电压降变得大到足以产生大于大约1×104V/cm的纵向电场同时仍然低于栅电压，沟道中的电子就由于载流子速度饱和而以降低了的微分迁移率运动。
于是，尽管试图开发用于功率转换和功率放大应用的功率MOSFET，但对开发能够支持高电压并在支持高电压时具有包括高度线性传送特性的改进了的电学特性的功率MOSFET，仍然有所需求。
                    发明的概述
根据本发明各个实施方案的垂直功率器件利用退减掺杂过渡区来增强正向开通状态和反向击穿电压特性。还可以提供高掺杂的屏蔽区，此屏蔽区延伸邻近过渡区，并有助于在正向开通状态导电和反向截止模式工作过程中耗尽此过渡区。
根据本发明第一实施方案的垂直功率器件(例如MOSFET)包含半导体衬底，其中具有第一和第二沟槽以及延伸到第一和第二沟槽所确定的台面中以及在第一和第二沟槽之间的第一导电类型(例如N型)的漂移区。此漂移区最好被不均匀地掺杂并相对于其中形成第一和第二沟槽的衬底的上表面具有退减的掺杂分布。确切地说，此衬底可以包含第一导电类型的高掺杂漏区和延伸在漏区与上表面之间的漂移区。漂移区中的掺杂分布可以从与漏区的非整流结到衬底的上表面单调地减小，且漂移区的上部可以被均匀地掺杂到比较低的水平(例如每立方厘米1×1016)。还可以在第一和第二沟槽中提供第一和第二绝缘电极。这些第一和第二绝缘电极可以构成三端器件中的基于沟槽的源电极。
在台面中提供第二导电类型(例如P型)的第一和第二基区。这些基区最好分别延伸邻近第一和第二沟槽的侧壁。还在第一和第二基区中分别提供第一导电类型的第一和第二高掺杂的源区。绝缘栅电极被提供成延伸于台面上。对绝缘栅电极进行图形化，使上表面优选地确定绝缘栅电极与第一和第二基区之间的界面。在正向开通状态导电过程中，借助于将幅度足够的栅偏压施加到绝缘栅电极，反型层沟道被形成在第一和第二基区内。
第一导电类型的过渡区也被提供在台面中。此过渡区最好延伸于第一和第二基区之间并延伸到与绝缘栅电极的界面。此过渡区与漂移区构成非整流结，并相对于上表面具有垂直退减的第一导电类型掺杂分布。此掺杂分布的峰值掺杂浓度位于相对于上表面的第一深度处，相对于上表面可以延伸大约0.2-0.5微米。在第一深度与上表面之间，掺杂分布最好沿向着上表面的方向单调地减小。这一单调地减小的分布的倾斜部分的幅度最好大于3×1021cm-4。借助于以各个剂量和能量水平执行单个注入步骤，或借助于以各个剂量水平和不同的能量水平执行多个注入步骤，可以达到在第一深度处建立“埋置的”峰值。过渡区中的峰值掺杂剂浓度大于上表面处的过渡区掺杂剂浓度的至少大约2倍是优选的。过渡区中的峰值掺杂剂浓度大于上表面处的过渡区掺杂剂浓度的大约10倍更优选。
根据第一实施方案的功率器件的优选情况，过渡区(第一深度处)中第一导电类型掺杂剂峰值浓度与第一深度处过渡区的宽度的乘积，为1×1012cm-2-7×1012cm-2，约为3.5×1012cm-2-6.5×1012cm-2更优选。根据集成多单元器件中的单元设计，过渡区中第一导电类型掺杂剂峰值浓度与过渡区和漂移区之间的非整流结的宽度的乘积，也可以为1×1012cm-2-7×1012cm-2。过渡区中第一导电类型掺杂剂峰值浓度、第一深度处过渡区的宽度、与台面的宽度的乘积，也可以被设定为小于2×1015cm-1。为了在漂移区台面中达到足够的电荷耦合，漂移区台面宽度与延伸在过渡区下方的部分漂移区台面中的第一导电类型电荷的数量的乘积，优选是2×109cm-1-2×1010cm-1。
根据第一实施方案的另一情况，借助于包括在台面并在过渡区相对的二侧延伸的第二导电类型的高掺杂屏蔽区，能够达到增强的正向开通状态和反向截止特性。确切地说，第二导电类型的第一屏蔽区被提供成延伸在第一基区与漂移区之间，且其掺杂比第一基区更高。同样，第二导电类型的第二屏蔽区被提供成延伸在第二基区与漂移区之间，且其掺杂比第二基区更高。为了在正向开通状态和反向截止模式工作过程中提供耗尽，第一和第二屏蔽区分别与过渡区组成P-N整流结。借助于使过渡区中第一导电类型掺杂剂峰值浓度与第一和第二屏蔽区之间的宽度的乘积为1×1012cm-2-7×1012cm-2，也可以达到高的击穿电压能力。
根据本发明第二实施方案的集成垂直功率器件最好包含提供正向开通状态电流的有源单元和在正向开通状态导电过程中从有源单元清除热且支持同等最高反向截止电压的模拟单元。根据第二实施方案，各个集成单元可以包含一个有源单元和一个或多个模拟单元。除了第一和第二沟槽之外，可以在半导体衬底中提供第三沟槽。第一和第二沟槽确定有源台面，其中提供有源单元，而第二和第三沟槽在其间确定模拟台面，其中提供模拟单元。第二导电类型的模拟基区最好与模拟屏蔽区一起被提供在模拟台面中。模拟基区和屏蔽区最好延伸跨越模拟台面，并可以被电连接到有源单元中的第一和第二源区。倘若提供一个或多个模拟单元，则借助于使其中提供有源单元的台面的宽度等于其中提供各个模拟单元的相应模拟台面的宽度，能够达到均匀的反向截止电压特性。或者，代替第三模拟基区，可以在模拟台面的上表面上提供场平板绝缘层，并可以在第三沟槽中提供第三绝缘电极。源电极可以延伸在场平板绝缘层上，并被电连接到各个沟槽中的第一、第二、以及第三绝缘电极。倘若在模拟台面上提供场平板绝缘层来代替使用模拟基区，则为了支持最高截止电压，第一和第二沟槽之间的间距不必等于第二和第三沟槽之间的间距。
本发明的另一实施方案还包括了制作垂直功率器件的方法。这些方法最好包括以第一剂量水平和第一能量水平将第一导电类型的过渡区掺杂剂注入到其中具有延伸邻近表面的第一导电类型的漂移区的半导体衬底表面中。然后可以在此表面上制作绝缘栅电极。最好对绝缘栅电极进行图形化，使之面对注入的过渡区掺杂剂相反延伸。然后以第二剂量水平和第二能量水平，将第二导电类型的屏蔽区掺杂剂注入到表面中。这一注入步骤最好用栅电极作为注入掩模，以相对于栅电极自对准的方式进行。还用栅电极作为注入掩模，以第三剂量水平和第三能量水平，将第二导电类型的基区掺杂剂注入到表面中。因此，基区和屏蔽区掺杂剂彼此自对准。
然后执行热处理步骤，以便驱动注入的过渡区掺杂剂、屏蔽区掺杂剂、以及基区掺杂剂进入到衬底中，从而确定过渡区、过渡区相对侧的第一和第二屏蔽区、以及过渡区相对侧的第一和第二基区。过渡区延伸到漂移区中，且其中具有相对于表面的垂直退减的第一导电类型掺杂分布。借助于在表面下方充分形成埋置的掺杂剂峰值浓度而达到这一退减的分布。第一和第二屏蔽区与过渡区形成各自的P-N整流结，且第一和第二基区也与过渡区形成各自的P-N整流结。与基区掺杂剂和屏蔽区掺杂剂相关的剂量和注入能量也被选择成使屏蔽区相对于基区被更高地掺杂，并更深地延伸到衬底中。
根据本实施方案的优选情况，第一剂量水平和能量水平以及热处理步骤的时间长度足以使过渡区中第一导电类型掺杂剂峰值浓度与第一和第二屏蔽区之间的过渡区宽度的乘积为1×1012cm-2-7×1012cm-2。当峰值的深度相对于表面测量时，第一和第二能量水平也可以被设定成使屏蔽区中第二导电类型掺杂剂的峰值浓度的深度为过渡区中第一导电类型掺杂剂的峰值浓度的深度的10％以内。
注入屏蔽区掺杂剂的步骤之前，最好执行在半导体衬底中形成沟槽并用沟槽绝缘层对沟槽进行衬里的步骤。导电区也被形成在沟槽的绝缘层上。这些与沟槽有关的步骤可以在注入过渡区掺杂剂的步骤之前进行。在此情况下，过渡区掺杂剂最好被注入到沟槽内的导电区中以及由沟槽确定的台面中。根据本实施方案的另一优选情况，还执行一些步骤，以便借助于改善源接触的结构来提高功率器件中的最大开通状态电流密度。确切地说，借助于对沟道绝缘层进行回腐蚀以暴露源区、基区、屏蔽区，然后形成与导电区欧姆接触并在各个沟槽侧壁处接触到源区、基区、以及屏蔽区的源接触，使源接触形成在沟槽的侧壁上。
根据本发明另一实施方案的垂直功率MOSFET包括半导体衬底，此半导体衬底中具有第一导电类型的漂移区和延伸在半导体衬底第一表面上的绝缘栅电极。第二导电类型的第一基区屏蔽区被提供成在半导体衬底中延伸。第一基区屏蔽区具有相对于绝缘栅电极第一末端的第一横向延伸。第二导电类型的第一基区也被提供在衬底中。第一基区延伸在第一基区屏蔽区与第一表面之间。第一基区具有相对于绝缘栅电极第一末端的第二横向延伸，它小于第一横向延伸。此功率器件还包括在第一基区中延伸并与第一基区形成P-N结的第一导电类型的第一源区。第一导电类型的过渡区被提供成延伸在漂移区和面对绝缘栅电极延伸的部分第一表面之间。此过渡区与第一基区和第一基区屏蔽区形成整流结。过渡区的上部具有垂直退减的第一导电类型掺杂分布。此垂直退减的第一导电类型掺杂分布可以在相对于第一表面的第一深度处具有峰值。
第二基区和第二基区屏蔽区也被提供在衬底中。确切地说，第一和第二基区可以被自对准于绝缘栅电极相对的第一和第二末端，并可以各自与延伸邻近第一表面的过渡区上部的相对二侧形成P-N结。第一和第二基区屏蔽区的掺杂比第一和第二基区更高，并在半导体衬底中彼此相向横向延伸，从而将所述过渡区上部的颈部在相对于第一表面的第二深度处限制到最小宽度。第二深度最好大于大约0.25微米。过渡区中第一导电类型掺杂剂峰值浓度与第一深度处过渡区的宽度的乘积，优选为1×1012cm-2-7×1012cm-2，更优选是约为3.5×1012cm-2-约6.5×1012cm-2。
制作这些垂直MOSFET的方法可以包括制作半导体衬底，此半导体衬底中具有第一导电类型的漂移区以及延伸在半导体衬底漂移区与第一表面之间的第一导电类型的过渡区。然后在第一表面上制作栅电极。在制作栅电极之后，用栅电极作为注入掩模，以比较高的剂量和高能量水平，将第二导电类型的基区屏蔽区掺杂剂注入到过渡区的上部中。注入的基区屏蔽区掺杂剂的峰值浓度充分分隔于第一表面，使埋置的基区屏蔽区能够被形成具有此处所需的特性。然后对半导体衬底进行退火，以便部分地驱动基区屏蔽区掺杂剂垂直地进入到过渡区中并横向进入栅电极下方。这一退火步骤导致第一和第二中间屏蔽区的确定。然后以比较低的剂量和低的能量水平，将第二导电类型的基区掺杂剂注入到第一和第二中间屏蔽区的上部中。在这一注入步骤中，栅电极再次被用作注入掩模，以便提供自对准图形。然后执行另一个退火步骤，以便将基区掺杂剂垂直地驱动到衬底中，并沿第一表面横向进入栅电极下方，从而确定第一和第二基区。在这一退火步骤中，基区屏敝区掺杂剂还被横向和垂直驱动到其衬底中基本上整个和最终的深度。基于早期的注入和多个退火步骤，确定了第一和第二基区屏蔽区，这就在对应于达到注入的基区屏蔽区掺杂剂原来峰值浓度的深度处，将过渡区上部的颈部限制到最小宽度。然后分别在第一和第二基区中形成第一和第二源区。
                 附图的简要说明
图1是根据本发明第一实施方案的垂直功率器件的剖面图。
图2是根据本发明第二实施方案的垂直功率器件的剖面图。
图3是根据本发明第三实施方案的垂直功率器件的剖面图。
图4是根据本发明第四实施方案的垂直功率器件的剖面图。
图5是根据本发明第五实施方案的垂直功率器件的剖面图。
图6是根据本发明第六实施方案的垂直功率器件的剖面图。
图7是根据本发明第七实施方案的垂直功率器件的剖面图。
图8A示出了借助于以不同的能量执行过渡区掺杂剂的多次注入而得到的图1实施方案的过渡区上的优选垂直退减掺杂分布。
图8B示出了跨越图1实施方案的源区、基区、以及屏蔽区的优选垂直掺杂分布。
图9A-9K是中间结构的剖面图，示出了制作图5的垂直功率器件的优选方法。
图10是根据本发明另一实施方案的垂直功率器件的剖面图。
图11是根据本发明另一实施方案的包括电连接到源电极的模拟栅电极的垂直功率器件的剖面图。
图12是常规双扩散功率MOSFET的剖面图。
图13是根据本发明另一实施方案的垂直功率器件单元的剖面图。
图14A-14G是中间结构的剖面图，示出了制作图13器件的方法。
                   优选实施方案的描述
下面参照附图来更充分地描述本发明，在这些附图示出了本发明的优选实施方案。但本发明可以以不同的形式来体现，且不局限于此处所述的实施方案。提供这些实施方案只是为了使本公开更透彻和完整，并将本发明的范围传达给本技术领域的熟练人员。在这些附图中，为清晰起见，层和区域的厚度被夸大了。还可以理解的是，当一个层被称为位于另一个层或衬底“之上”时，可以是直接位于另一个层或衬底上，或也可以存在***的层。而且，术语“第一导电类型”和“第二导电类型”指的是诸如N或P型的相反的导电类型，但此处所述的各个实施方案也包括其互补的实施方案。相似的参考号通篇表示相似的元件。
现在参照图1，根据本发明第一实施方案的集成垂直功率器件10包括并排位于半导体衬底中的多个有源垂直功率器件单元。如所示，功率器件10包含高掺杂的第一导电类型(示为N+)的漏区100以及与漏区100形成非整流结的第一导电类型的漂移区102。还提供了与漏区100形成欧姆接触的漏电极136。漏区100的厚度可以约为10-500微米。漂移区102最好被不均匀地掺杂。确切地说，漂移区102最好具有渐变的掺杂分布，沿从非整流结到漂移区102第一表面102a延伸的方向单调地减小。这一渐变的掺杂分布可以是线性渐变的掺杂分布，从约为1×1017cm-3-约2.5×1017cm-3的优选最大漂移区掺杂浓度减小到最小掺杂剂浓度。因此，若漏区100被掺杂到大约1×1019cm-3或以上的水平，则非整流结将是突变的非整流结。漂移区102上部可以被均匀地掺杂到大约1×1016cm-3的水平，且被均匀地掺杂的漂移区102上部的厚度可以约为0.5-约1.0微米。
可以在漂移区102中制作多个沟槽104。若提供沟槽，则沟槽104最好被并排制作在漂移区102中，成为平行的条形沟槽，但也可以采用其它的沟槽形状(例如弧形，螺旋形，以及多角形，包括环形和六角形等)。如此处所述，若这些区域如此出现，则当沿横截面观察时，这些区域将被确定为分离的区域。如所示，各个成对的沟槽最好在其间确定一个漂移区台面102b。还在沟槽104的侧壁和底部上提供电绝缘层106。“沟槽”绝缘层106的厚度可以约为3000，但厚度可以依赖于功率器件10的额定值而变化。电绝缘层106可以包含二氧化硅或其它常规介电材料。最好用被各个电绝缘层106电绝缘于漂移区102的导电区110填充各个沟槽104。导电区110可以构成被源电极138电连接到一起的基于沟槽的电极。如所示，源接触/电极138可以延伸在漂移区102的第一表面102a上。
漂移区台面102b的均匀掺杂的上部最好包含第一导电类型的各个过渡区130。过渡区130与漂移区102构成非整流结，且根据厚度可以与漂移区102的均匀掺杂的上部或漂移区102的渐变掺杂部分构成各个非整流结。例如，漂移区102的均匀掺杂的上部相对于第一表面102a的厚度可以约为1.0微米，而过渡区130相对于第一表面102a的厚度可以约为0.7微米。而且，根据本发明的优选情况，各个过渡区130中具有相对于第一表面102a的垂直退减的第一导电类型掺杂分布。确切地说，过渡区中第一深度处的第一导电类型掺杂剂峰值浓度至少是第一表面102a处退减的第一导电类型掺杂分布数值的二倍。过渡区中第一导电类型掺杂剂峰值浓度至少是第一表面处第一导电类掺杂剂浓度数值的10倍更优选。根据另一优选情况，至少部分退减的第一导电类型掺杂分布的斜率大于大约3×1021cm-4。过渡区130中的掺杂分布还包括沿峰值向下到过渡区130与漂移区102之间的非整流结延伸的方向的高至低渐变分布。借助于以相对高能量和剂量执行单个过渡区注入步骤或执行多个注入步骤，可以达到所希望的掺杂分布。例如，如图8A所示，借助于用特性扩散长度约为0.1微米的掺杂剂，以各种能量(以及相同的或相似的剂量水平)执行3个注入步骤以达到约为0.15微米、0.3微米、以及0.45微米的第一、第二、以及第三注入深度，可以在过渡区掺杂分布中得到比较宽的峰值。
如所示，栅电极118被提供在第一表面102a上。这些栅电极118可以是条形的，并可以平行于基于沟槽的电极110延伸。如所示，栅电极118最好构成被绝缘的栅电极(例如MOS栅电极)。栅电极118也可以沿正交于沟槽基底电极110长度方向的长度方向延伸，各个漂移区台面102b中的所示区域130、133、126、128相对于沟槽104侧壁旋转90度。垂直功率器件10还包含形成在漂移区台面102b中各个分隔的位置处的第二导电类型(示为P+)的高掺杂屏蔽区128。这些屏蔽区128最好自对准于栅电极118。各个屏蔽区128最好与过渡区130的各个侧壁和与各个漂移区台面102b(或过渡区130的尾部)形成P-N整流结。根据本发明的优选情况，各个屏蔽区128中的第二导电类型掺杂剂峰值浓度被形成在与各个过渡区130中的第一导电类型掺杂剂峰值浓度大致相同的深度(相对于第一表面102a)处。第二导电类型(示为P)的基区126也被形成在各个漂移区台面102b中。各个基区126最好自对准于各个栅电极118。如所示，还在各个基区126中形成第一导电类型(示为N+)的高掺杂源区133。源区133与过渡区130的各个边沿之间沿第一表面102a的间距，确定了功率器件10的沟道长度。这些源区133与源电极138形成欧姆接触。也可以借助于使源电极138延伸于漂移区的***延伸区102c上，并用场平板绝缘区125使源电极138绝缘于漂移区的***延伸区102c，来提供边沿末端。
各个漂移区台面102b中(i)成对的分隔开的屏蔽区128与(ii)延伸于各个屏蔽区128之间且具有垂直退减掺杂分布的优选过渡区130的组合，能够提高多单元功率器件10中各个有源单元的击穿电压特性。确切地说，屏蔽区128的工作能够借助于在功率器件10处于截止反向电压时明显抑制P-基区的穿通效应，并借助于使反向电流流过屏蔽区128而不是基区126，来“屏蔽”各个基区126。P基区穿通的抑制使得能够减小器件10的沟道长度。而且，过渡区130中的优选退减掺杂分布使得在功率器件10处于截止最大反向电压且漂移区台面102b支持反向电压时能够完全或充分耗尽过渡区130。
在正向开通状态导电过程中，也可以发生过渡区130的完全耗尽。确切地说，正向工作过程中的完全耗尽最好发生在沟道(邻近过渡区130的末端处)中的电压等于绝缘栅电极118上的栅电压之前。如此处所用的那样，将过渡区称为“完全耗尽”应该被解释为意味着过渡区至少被耗尽到足以提供垂直延伸通过过渡区130的正向开通状态电流路径的JFET式夹断。为了达到完全耗尽，在邻接过渡区130的相对侧面上提供第二导电类型(例如P+)的比较高掺杂的屏蔽区128。随着正向开通状态导电过程中沟道内电压上升，过渡区130变得越来越耗尽，直至在过渡区130中发生JFET式夹断。过渡区130中的这一JFET式夹断能够被设计成发生于沟道漏侧电压(Vcd)等于栅电压之前(亦即Vcd≤Vgs)。例如，MOSFET可以被设计成当0.1V≤Vcd≤0.5V和Vgs＝4.0V时过渡区130变得完全耗尽。使用优选过渡区130使功率器件10中场效应晶体管的沟道能够在正向开通状态导电过程中以线性工作模式工作，而晶体管的漏区以速度饱和工作模式同时工作。在本受让人受让的2000年6月23日提交的题为“MOSFET Devices Having LinearTransfer Charecteristics When Operating in VelocitySaturation Mode and Methods of Forming and Operating Same”的美国申请No.09/602414中，描述了表现相似工作模式的其它功率器件，此申请的公开此处被列为参考。
还对沟槽深度为4.7微米，沟槽宽度为1.1微米，台面宽度为1.9微米的单元进行了图1器件的模拟。采用了厚度为3000的侧壁氧化物。漂移区具有6微米的厚度，而漂移区均匀掺杂的上部具有0.5微米的厚度。漂移区均匀掺杂的上部中的第一导电类型掺杂剂的浓度被设定为1×1016cm-3，且漏区的磷掺杂浓度为5×1019cm-3。栅氧化物的厚度被设定为250，并采用0.9微米的总栅长度(跨越台面)。屏蔽区、基区、以及源区的宽度(相对于侧壁)分别为0.65微米、0.65微米、以及0.45微米，且沟道长度为0.2微米。过渡区的宽度(过渡区中峰值浓度的深度处)被设定为0.6微米。从下列表1和图8A-8B可以得到源区、基区、屏蔽区、以及过渡区的深度及其峰值掺杂剂浓度，其中的峰值Nd和Na是施主和受主的峰值浓度。
  区域     注入能量(KeV)     注入剂量(cm-2) 掺杂剂   峰值Nd，acm-3
N+源     40-50     1-5×1015   P，As     1×1020
P-基区     40-50     1-5×1013     B     2×1018(表面)；4×1017(沟道最大值)
P+屏蔽     100     1-5×1014     B     5×1016
-过渡     200     1-10×1012     P     1.3×1017
                          表1
基于上述特性且包括过渡区中的峰值掺杂剂浓度(PeakTR)和过渡区宽度(WTR)的变化，得到了表2和3的下列模拟击穿电压。AvantlTM公司发行的MediciTM模拟软件被用来执行器件模拟。
WTR(μm)  (峰值TR)(cm-3) BV(Volts)  Q(#/cm2)
    0.5     0.4×1017     80  0.2×1013
    0.5     0.7×1017     80  0.35×1013
    0.5     1.2×1017     79  0.6×1013
    0.5     1.3×1017     78  0.65×1013
    0.5     1.4×1017     62  0.7×1013
    0.5     1.6×1017     35  0.8×1013
    0.5     1.9×1017     20  0.95×1013
    0.5     2.5×1017     9  1.25×1013
                        表2
 WTR(μm) (峰值TR)(cm-3) BV(Volts)  Q(#/cm2)
    0.3     1.4×1017     80  0.42×1013
    0.4     1.4×1017     80  0.56×1013
    0.5     1.4×1017     62  0.7×1013
    0.6     1.4×1017     37  0.84×1013
    0.7     1.4×1017     24  0.98×1013
                        表3
如本发明人此处所确定的以及表2和表3所示的模拟结果，借助于使过渡区中(第一深度处)第一导电类型掺杂剂峰值浓度与第一深度处过渡区的宽度的乘积优选范围约为1×1012cm-2-约7×1012cm-2，更优选范围是约为3.5×1012cm-2-约6.5×1012cm-2，能够提供具有高击穿电压的功率器件。这一更窄的优选范围能够导致器件具有高的击穿电压和优异的开通状态电阻特性。依赖于集成多单元器件中的单元设计，过渡区中第一导电类型掺杂剂峰值浓度与过渡区和漂移区之间的非整流结的宽度的乘积，也可以处于约为1×1012cm-2-约7×1012cm-2的范围中。过渡区中第一导电类型掺杂剂的峰值浓度、过渡区在第一深度处的宽度、以及台面的宽度的乘积，也可以被设定为小于大约2×1015cm-1。为了在漂移区台面中得到充分的电荷耦合，漂移区台面宽度与延伸在过渡区下方的部分漂移区台面中第一导电类型电荷的数量的乘积，最好在大约2×109cm-1-2×1010cm-1的范围内。
现在参照图2-7，根据本发明的功率器件的其它实施方案包括图2的多单元功率器件20。此器件20相似于图1的器件10，但由延伸在源电极138与漂移区延长区102c之间的肖特基整流接触提供了反并联的二极管。图3的功率器件30也相似于图2的功率器件20，但在模拟漂移区台面102d中提供了多个模拟单元。还在模拟漂移区台面102d中提供了模拟屏蔽区(示为P+)的模拟基区(示为P)。如所示，模拟基区电连接源电极138。模拟基区和模拟屏蔽区可以与基区和屏蔽区同时被形成在有源单元中。依赖于多单元功率器件的热额定值，可以提供一个或多个模拟单元来促进从各个有源单元散热。
图4的多单元功率器件40相似于图3的器件30，但模拟漂移区台面102d(它可能无助于正向开通状态导电，但较好地支持等效反向击穿电压)通过场平板绝缘层125被电容耦合到源电极138。与图3中模拟漂移区台面102d的宽度应该等于有源单元漂移区台面102b的宽度相反，图4中的模拟漂移区台面102d的宽度无须相等。图5的功率器件50相似于图2的器件20，但沟槽侧壁上的电绝缘层106已被凹陷，以便能够在源电极138与有源单元中的源区、基区、以及屏蔽区之间形成直接的侧壁接触。借助于降低，最好是消除为了提供对基区的直接接触而对沿第三维(未示出)周期性地***源区的要求，这一直接侧壁接触的建立提高了器件的有源面积。
图6的功率器件60示出了具有中心定位的基区126a和屏蔽区128a的比较宽的有源漂移区台面102b。过渡区130a可以具有如上对图1-5的功率器件10-50中的过渡区130所述的特性。图7的功率器件70相似于图6的器件60，但图6的中心定位的基区126a和屏蔽区128a已经被中心定位的沟槽104分隔开。图10的功率器件10’相似于图1的功率器件10，但各个有源台面102b上的绝缘栅电极118已经被一对较短的绝缘栅电极118a和118b取代。对于宽度为2.6微米的台面，栅电极118a和118b的长度可以是例如0.3微米。用一对较短的栅电极来取代面对过渡区130的整个宽度延伸的单个连续的栅电极，能够减小器件10’的栅-漏电容Cgd，并增大高频功率增益。如图10所示，源电极138还延伸到栅电极118a和118b之间的空间中。延伸进入栅电极118a和118b之间的空间的源电极138部分的长度可以约为0.2微米。直接延伸在源电极138和过渡区130之间的绝缘体可以是栅氧化物，且厚度可以约为100-约1000。延伸在栅电极118a和118b的侧壁与源电极138之间的侧壁绝缘体的厚度也可以约为1000-约5000，但也可以采用其它的侧壁绝缘体厚度。根据本实施方案的另一情况，借助于对用来形成栅电极118a和118b的导电层(例如多晶硅)进行图形化，可以形成延伸到栅电极118a和118b之间的空间中的源电极138部分。确切地说，第三“模拟”栅电极118c可以被图形化成面对过渡区130延伸。图11示出了利用模拟栅电极118c的垂直功率器件10”。图11的器件10”也可以相似于图10的器件10’。可以用常规尾端(back-end)加工技术来形成此第三模拟栅电极118c与源电极138之间的电接触。
现在来描述具有65V产品额定值的图5的垂直功率器件的优选制作方法。如图9A所示，这些方法可以包括在高掺杂的硅衬底200(例如N+衬底)上外延生长第一导电类型(示为N)漂移区的步骤。此高掺杂的衬底200中的第一导电类型掺杂浓度可以大于大约1×1019cm- 3，且起始厚度Ts可以约为500微米。最好在同时以渐变方式用第一导电类型掺杂剂对漂移区202掺杂的情况下执行外延生长步骤。为了达到65V的产品额定值，可能要求具有75V实际截止电压的垂直功率器件。为了达到此截止电压，典型要求深度约为4.5-5微米的沟槽。为了支持具有这种深度的沟槽，可能要求厚度Ts约为6微米的渐变掺杂的漂移区202。厚度为6微米的漂移区202最好在其上表面处包括均匀掺杂区。此均匀掺杂区的厚度可以约为0.5-1.0微米，并可以被掺杂成约为1×1016cm-3的均匀水平。漂移区202的渐变掺杂部分的厚度可以是5.0-5.5微米，并可以从0.5或1.0微米深度处的掺杂水平1×1016cm-3渐变到例如6.0微米深度处的至少约为5×1016cm-3的更高水平。漂移区202可以与衬底200形成突变的非整流结。
然后可以用第一腐蚀掩模(未示出)来执行常规的选择性腐蚀技术，以便在漂移区202中确定多个平行的条形沟槽204。也可以采用其它形状的沟槽204。例如，各个成对的相邻沟槽204可以代表各个环形沟槽的相对侧。这些沟槽204的深度D1可以是例如5微米。相邻的沟槽204确定了其间的漂移区台面202b，各个台面202b的宽度Wm受相邻沟槽204之间的间距控制。如图9B所示，然后可以于低温下在沟槽204的侧壁和底部上以及各个台面202b的上表面202a上生长薄的热氧化物层206。例如，可以在30分钟内于900℃的温度下在湿氧气氛中生长这一薄的氧化物层206。此热生长步骤可以导致厚度约为700的氧化物层206。借助于清除与腐蚀相关的缺陷，此薄的氧化物层206能够被用来改善沟槽204侧壁与沟槽204内随后形成的区域之间的界面。与此热氧化物生长步骤相关的热过程应该不足以明显地改变漂移区202中的渐变掺杂分布，但各个台面202b的表面202a处的掺杂浓度可能由于掺杂剂分凝而增大。然后可以在低温下淀积厚的共形氧化物层208，以便在沟槽204的侧壁和底部上产生电绝缘间隔。对于65V产品额定值，总的氧化物厚度(热氧化物加上淀积的氧化物)可以是3000。
现在参照图9C，可以用低温CYD工艺来淀积共形多晶硅层210。此层的厚度应该足以填充沟槽204。多晶硅层210可以被原位掺杂(例如用磷)，致使得到10欧姆/□的低的薄片电阻。如图9D所示，然后可以用常规腐蚀技术来回腐蚀淀积的多晶硅层210。这一腐蚀步骤的时间长度可以足够长，使各个沟槽204中的多晶硅区210a与台面202b的上表面202a共平面。此回腐蚀步骤可以被执行而无需腐蚀掩模。现在参照图9E，可以用第二掩模(未示出)来执行另一个腐蚀步骤，以便选择性地清除台面202b上的氧化物，但保留可能位于漂移区202***周围的场氧化物区(未示出)中的氧化物。此第二掩模可以包含光抗蚀剂，此光抗蚀剂已经被图形化，以便确定环绕包含多个所示功率器件作为单元的集成功率器件的外侧沟槽(未示出)边界中的腐蚀窗口。
如图9F所示，然后在台面202b的暴露的上表面上生长薄的衬垫氧化物层212作为屏蔽氧化物。此薄的衬垫氧化物层的厚度约250。此薄的衬垫氧化物层212可以在湿氧气氛中于900℃的温度下生长10分钟。然后可以用满铺注入步骤注入第一导电类型的过渡区掺杂剂214。确切地说，借助于以200keV的能量水平和5×1012cm-2的优选剂量水平注入磷掺杂剂，可以形成其中相对于上表面202a具有垂直退减掺杂分布的过渡区。这一200keV的能量水平和5×1012cm-2的剂量水平，可以导致峰值注入深度(NPID)约为0.25-0.3微米且峰值掺杂剂浓度约为1.3×1017cm-3的N型过渡区。
现在参照图9G，然后清除衬垫氧化物层212，并在其位置处形成厚度约为500的栅氧化物层216。可以借助于在湿氧气氛中于900℃的温度下执行热氧化步骤20分钟来提供此栅氧化物层216。然后淀积满铺多晶硅层218，并用光抗蚀剂掩模层220(第三掩模)进行图形化，以便确定多个栅电极218。然后执行序列的自对准注入步骤工序。确切地说，可以借助于以100keV的能量水平和1×1014cm-2的剂量水平注入屏蔽区掺杂剂222(例如硼)，在过渡区中形成第二导电类型的高掺杂自对准屏蔽区。假设特征扩散长度约为0.1微米，在热处理之后，这些能量和剂量水平可以在屏蔽区中大约0.3微米的深度处最终导致约为5×1018cm-3的峰值硼浓度。最好用栅电极218和掩模层220二者作为注入掩模来注入这些屏蔽区掺杂剂222。借助于以50keV的能量水平和3×1013cm-2的剂量水平注入基区掺杂剂224(例如硼)，也可以在屏蔽区中形成第二导电类型的自对准基区。在台面202b中屏蔽区掺杂剂222和基区掺杂剂224的峰值浓度的位置由参考号“+”表示。在0.25-0.3微米的深度处，屏蔽区掺杂剂的峰值浓度可以等于3×1018cm-3。这一深度较好地符合过渡区掺杂剂的峰值深度。
现在参照图9H，可以清除掩模层220，然后可以在大约1000℃的温度下执行驱入步骤大约60分钟，以便确定自对准基区226(示为P)、自对准屏蔽区228(示为P+)、以及过渡区230(示为N)。这一引起注入的基区掺杂剂、屏蔽区掺杂剂、以及过渡区掺杂剂横向和向下扩散的驱入步骤，可以在此处上述的方法中提供最高的热循环。若在此步骤中漂移区中的均匀和渐变的掺杂分布被明显地改变，则可以考虑与驱入步骤相关的热循环调整起始漂移区掺杂分布。如图9H所示，可以选择注入能量和驱入步骤的时间长度以及温度，以便P+屏蔽区228与漂移区202之间P-N结的深度大致等于过渡区230与漂移区202之间非整流结的深度，但也可以采用不相等的深度。此P-N结的深度可以等于0.7微米。
现在参照图9I，然后用栅电极218作为注入掩模，将第一导电类型的源区掺杂剂232注入到基区226中。可以在40keV的能量水平和2×1014cm-2的剂量水平下来注入源区掺杂剂232。如图9J所示，然后可以900℃的温度下对注入的源区掺杂剂(由参考号“-”示出)进行10分钟驱入，以便确定N+源区233。可以用栅电极218和第四光抗蚀剂掩模(未示出)作为注入掩模来执行此注入步骤。可以对第四光抗蚀剂掩模进行图形化，以便确定相对于所示剖面(未示出)沿第三维到P基区的短接的位置。然后可以执行常规的绝缘体淀积、侧壁间隔形成、以及图形化步骤，以便确定多个绝缘栅电极234。也可以执行这些步骤来确定源区、P基区、沟槽中的多晶硅、以及栅电极的接触窗口。对沟槽上部侧壁进行衬里的绝缘区206/208也可以被选择性地回腐蚀，以便暴露源区、基区、以及屏蔽区的侧壁。此回腐蚀步骤的存在可以消除对用第四光抗蚀剂掩模来确定到P基区的短接的需要，因而可以导致给定横向单元尺寸的正向开通状态导电面积的增大。如图9K所示，还可以执行常规的正面金属化淀积和图形化步骤，以便确定源接触238和栅接触(未示出)。如所示，源接触238沿沟槽204的上部侧壁延伸，并接触到源区、基区、以及屏蔽区的暴露部分。还可以对衬底200的背面进行减薄，然后可以执行常规的背面金属化步骤，以便确定漏接触236。
根据本发明其它实施方案的垂直功率器件代表了对常规双扩散功率MOSFET的改进。如图12所示，双扩散MOSFET 300的常规单元包括其中具有漂移区304的半导体衬底302。延伸邻近衬底302的上表面的漂移区304的上部304a可以被更高地掺杂，并可以具有如图12右侧所示的向下倾斜的垂直掺杂分布。如本技术领域熟练人员可以理解的那样，漂移区304的上部304a可以被称为JFET颈部区。所示的掺杂分布代表沿12A-12’线的衬底302中第一导电类型掺杂剂的垂直浓度。借助于以比较低的能量水平将N型掺杂剂注入到衬底302的上表面，然后对衬底302进行退火，使注入的掺杂剂从表面处的峰值浓度向下扩散，可以形成漂移区304的这一上部304a。由于各个成对的P型基区314之间的横向距离在衬底302的表面处最窄，且这一点通常导致强的JFET作用，故峰值浓度最好位于表面处。借助于在高掺杂的漏区306(例如N+晶片)上外延生长原位掺杂的半导体层，可以形成漂移区304。漏电极308可以被制作成与衬底302下表面上的漏区306形成欧姆接触。
MOSFET 300还包括被栅氧化物层320分隔于衬底302上部表面的绝缘栅电极318。此绝缘栅电极318还被绝缘帽层322隔离于相邻的源电极310。成对的P型基区314可以被形成为沿第三维(未示出)延伸且平行于栅电极318的条形区域。还提供了高掺杂的基区接触区312(示为P+)。如所示，这些接触区312延伸通过基区314并进入到漂移区304中。借助于用栅电极318作为注入掩模，将基区掺杂剂注入到衬底302中，可以形成基区314。然后执行退火步骤，以便至少部分地驱入被注入的基区掺杂剂。在这一退火步骤之后，可以再次用栅电极318作为注入掩模，将源区掺杂剂注入到衬底302中。然后可以执行一个短时间的退火步骤，以便同时驱入基区掺杂剂和源区掺杂剂。在这一第二退火步骤之后，可以在衬底302上淀积掩模层并对其进行图形化，以便确定其中的窗口。然后，通过窗口，以比较高的能量水平，将高浓度基区接触区掺杂剂注入到各个基区314的中央。然后可以执行第三退火步骤，以便将基区接触区掺杂剂横向和垂直地驱入到衬底302中。借助于减小各个源区316下方的有效基区电阻，采用P+基区接触区312能够防止寄生双极晶体管作用并改善安全工作区和稳定性。在Kim的题为”Methods of Forming Power SemiconductorDevices Having Latch-Up Inhibiting Regions”的美国专利No.5879967中，公开了另一种功率器件(例如MOSFET，IGBT)，这种功率器件利用自对准于栅电极的埋置的P型层。如图12的器件那样，’967专利所公开的器件中的埋置的P型层沿横向延伸不超过P基区。
现在参照图13，根据本发明其它实施方案的MOSFET 400具有横向延伸的基区屏蔽区412，此基区屏蔽区被高掺杂，且借助于当MOSFET400处于截止反向电压时明显地抑制P基区穿通效应并使反向电流流过基区屏蔽区412而不流过基区414，而被用来屏蔽即保护各个基区414。如以下对图14A-14G更充分的描述那样，此P基区穿通的抑制使得能够减小器件400的沟道长度。确切地说，图13的MOSFET 400包括半导体衬底402，此半导体衬底402中具有在下方漏区406(示为N+)上延伸并与下方漏区406形成非整流结的第一导电类型的漂移区404。如图14A所示，借助于在下方的高掺杂衬底上外延生长均匀或不均匀掺杂的外延层，可以形成漂移区404。邻近衬底402的上表面402a还提供了第一导电类型的过渡区424。在外延生长漂移区404的步骤中，可以形成过渡区424。或者，可以借助于以比较高的能量水平将第一导电类型掺杂剂注入到衬底402的上表面402a中，使得在执行适当的退火步骤之后能够在其中得到其峰值在相对于上表面402a的第一深度处的退减掺杂分布，来形成过渡区424。这一相似于图8A所示分布的退减的掺杂分布，被示于图13和14A的右侧。可以用形成其中具有确定衬底402有源部分的窗口的掩模层的步骤，来进行注入过渡区掺杂剂的步骤。或者，可以在衬底402上表面的非有源部分上形成场氧化物隔离区(未示出)，然后用此场氧化物隔离区作为注入掩模来注入过渡区掺杂剂。
图13的MOSFET还包括上表面402a上的绝缘栅电极418。此栅电极418被栅氧化物层420分隔于上表面402a。此绝缘栅电极418还被绝缘帽层422隔离于邻近的源电极410。栅电极可以是条形的或图形化成螺旋形、环形(例如环，六角形)、或其它相似的形状。第二导电类型(示为P型)的基区414被提供在衬底402中，且这些基区414最好自对准于绝缘栅电极418的各个末端。这些基区414面对绝缘栅电极延伸，并在正向开通状态导电过程中支持反型层沟道。第一导电类型的源区416被提供在基区416中，并可以足够宽，以便也横向延伸到更高掺杂的基区屏蔽区412中。源区416在栅电极418的各个末端下方横向延伸。各个源区416的末端与过渡区424相对边沿之间的横向距离确定了MOSFET的沟道长度。
基区屏蔽区412在基区414下方延伸，并具有比基区414更大的横向尺寸。如图13所示，基区414与延伸邻近上表面402a的过渡区424上部的相对侧形成各个P-N结，比基区414更高掺杂的基区屏蔽区412彼此相向横向延伸，从而将过渡区424上部的颈部在相对于第一表面的第二深度处限制到最小宽度。此第二深度最好对应于基区屏蔽区412中的掺杂浓度取峰值处的深度。此第二深度最好大致等于第一深度(亦即过渡区424中退减掺杂分布处的深度)。而且，基区屏蔽区412中的垂直掺杂分布与过渡区424中的优选退减掺杂分布的组合，在功率器件400处于截止最大反向电压时，促进了过渡区424的完全或充分耗尽。各个所述的基区、源区、以及基区屏蔽区可以是例如分立的条形区，或可以是具有环形、多角形、或其它形状的单个分立的基区、源区、或基区屏蔽区的各个部分。尽管如此，当沿横截面观察时，这些区域还是可以呈现为分立的区域。
借助于用栅电极418作为注入掩模，将基区屏蔽区掺杂剂412a注入到上表面402a中，可以形成基区屏蔽区412。如图14B所示，栅电极418可以被形成为下方栅氧化物绝缘层420上的高导电层。然后借助于在高导电层上淀积掩模层，在将掩模层图形化成待要形成的栅电极的形状，可以形成掩模421。然后可以执行选择性腐蚀步骤，以便腐蚀穿透未被掩模421覆盖的导电层部分。栅氧化物绝缘层420可以被用作腐蚀停止层。现在参照图14C，用栅电极418作为注入掩模，在约为2×1014cm-2的剂量水平以及约为100-约150keV的能量水平下，将基区屏蔽区掺杂剂412a注入到衬底402中。此能量水平高得足以在上表面402a下方大约0.3-0.5微米的深度处产生掺杂剂峰值浓度。然后可以执行退火步骤，以便驱入注入的基区屏蔽区掺杂剂412a，从而确定中间屏蔽区412。此退火步骤之后，如图14D所示，以比较浅的水平，将第二导电类型的基区掺杂剂414a注入到衬底402的上表面402a中。然后可以执行另一个退火步骤，以便将注入的基区掺杂剂垂直和横向地驱动到栅电极418下方并进一步驱入先前注入和退火的基区屏蔽区掺杂剂412a。此处，基区414相对于栅电极418相对末端的横向尺寸小于基区屏蔽区412的横向尺寸。基区屏蔽区412用来将过渡区424在相当于基区屏蔽区掺杂剂412a被注入处的深度的水平处的宽度限制到最小。
现在参照图14E，在衬底402上形成源注入掩模(未示出)。源注入掩模中可以具有暴露栅电极418和邻近的部分基区414的窗口。然后将源区掺杂剂416a注入到衬底402中，并利用短时间的退火步骤来驱入源区掺杂剂。如图14F所示，可以在栅电极418上淀积电绝缘层并将其图形化，以便确定绝缘帽层422。然后如图14G所示，可以执行常规金属化步骤，以便确定上表面402a上的源电极410和衬底402底部表面上的漏电极408。
对图13的垂直MOSFET执行了二维数字模拟。1.2微米的栅宽度(沿剖面观察时)和40nm(400)的栅氧化物厚度，被用于单元。漂移区掺杂浓度被设定为1.75×1016cm-3水平，并具有2微米的厚度。基区屏蔽区的深度也被设定为0.75微米，而单元间距被设定为3微米。P基区沟道长度也被设定为0.17微米。基于这些特性，击穿电压被模拟为40V，并得到了0.17mΩcm2的低的开通状态比电阻(RSP)。发现比栅电荷Q1(对于Vg＝4.5V)为2.57×10-7C/cm2，且发现Miller比栅电荷为1.1×10-7C/cm2。对应于这些结果的品质因素(FOM)为23×109(亦即(RSP×Q1)-1＝23×109)。与之对照，图12的垂直MOSFET被模拟成具有2微米的栅宽度和40nm(400)的栅氧化物厚度。漂移区掺杂浓度被设定为1.5×1016cm-3水平，并具有2微米的厚度。接触区的深度也被设定为1微米，而单元间距被设定为4微米。P基区沟道长度也被设定为0.5微米。基于这些特性，击穿电压被模拟为40V，并得到了0.30mΩcm2的低的开通状态比电阻(RSP)。发现比栅电荷Q1(对于Vg＝4.5V)为2.8×10-7C/cm2，且发现Miller比栅电荷为1.5×10-7C/cm2。对应于这些结果的品质因素(FOM)为12×109(亦即(RSP×Q1)-1＝12×109)。
在附图和说明书中，已经描述了本发明的典型优选实施方案，虽然使用了特定的术语，但它们仅仅被用于一般的描述意义，而不是为了限制的目的，下列权利要求中提出了本发明的范围。

Claims (89)

1.一种垂直功率器件，它包含：
其中具有第一导电类型的漂移区的半导体衬底；
延伸在所述半导体衬底第一表面上的绝缘栅电极；
第二导电类型的第一基区屏蔽区，它延伸在所述半导体衬底中，且相对于所述绝缘栅电极的第一末端具有第一横向延伸范围；
第二导电类型的第一基区，它延伸在所述第一基区屏蔽区与第一表面之间，且相对于所述绝缘栅电极的第一末端具有小于第一横向延伸范围的第二横向延伸范围；
所述第一基区中的第一导电类型的第一源区；
电连接到所述第一源区、所述第一基区、以及所述第一基区屏蔽区的源电极；以及
第一导电类型的过渡区，它延伸在漂移区和与所述绝缘栅电极相对延伸的部分第一表面之间，与所述第一基区和所述第一基区屏蔽区形成整流结，且其中具有垂直退减的第一导电类型掺杂分布。
2.权利要求1的器件，其中，所述第一基区屏蔽区延伸到至少相对于第一表面的第一深度；且其中，所述过渡区中在第一深度处具有第一导电类型掺杂剂的峰值浓度。
3.权利要求2的器件，其中，所述过渡区在相对于第一表面的大于第一深度的第二深度处，与漂移区形成非整流结；且其中，所述第一基区屏蔽区在相对于第一表面的大于第二深度的第三深度处，与漂移区形成P-N整流结。
4.权利要求1的器件，还包含：
第二导电类型的第二基区屏蔽区，它延伸在所述半导体衬底中，且相对于所述绝缘栅电极的第二末端具有第三横向延伸范围；
第二导电类型的第二基区，它延伸在所述第二基区屏蔽区与第一表面之间，且相对于所述绝缘栅电极的第二末端具有小于第三横向延伸范围的第四横向延伸范围；以及
所述第二基区中的第一导电类型的第二源区。
5.权利要求4的器件，其中，所述过渡区在所述第一和第二基区屏蔽区之间窄于其在所述第一和第二基区之间。
6.权利要求4的器件，其中，所述过渡区延伸在所述第一和第二基区之间以及所述第一和第二基区屏蔽区之间；其中，所述过渡区中在相对于表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中的第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，约为1×1012cm-2-约7×1012cm-2。
7.权利要求4的器件，其中，所述过渡区延伸在所述第一和第二基区之间以及所述第一和第二基区屏蔽区之间；其中，所述过渡区中在相对于表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中的第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，约为3.5×1012cm-2-约6.5×1012cm-2。
8.权利要求1的器件，其中，所述过渡区中的第一导电类型掺杂剂的峰值浓度是第一表面处退减的第一导电类型掺杂分布的数值的至少10倍。
9.权利要求8的器件，其中，所述第一基区屏蔽区延伸到相对于第一表面的至少第一深度；且其中，所述过渡区中的第一导电类型掺杂剂的峰值浓度在第一深度处。
10.权利要求9的器件，其中，所述过渡区在相对于第一表面的大于第一深度的第二深度处，与漂移区形成非整流结；且其中，所述第一基区屏蔽区在相对于第一表面的大于第二深度的第三深度处，与漂移区形成P-N整流结。
11.权利要求8的器件，还包含：
第二导电类型的第二基区屏蔽区，它延伸在所述半导体衬底中，且相对于所述绝缘栅电极的第二末端具有第三横向延伸范围；
第二导电类型的第二基区，它延伸在所述第二基区屏蔽区与第一表面之间，且相对于所述绝缘栅电极的第二末端具有小于第三横向延伸范围的第四横向延伸范围；以及
所述第二基区中的第一导电类型的第二源区。
12.权利要求11的器件，其中，所述过渡区在所述第一和第二基区屏蔽区之间窄于其在所述第一和第二基区之间。
13.权利要求11的器件，其中，所述过渡区延伸在所述第一和第二基区之间以及所述第一和第二基区屏蔽区之间；其中，所述过渡区中在相对于表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中的第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，约为1×1012cm-2-约7×1012cm-2。
14.权利要求11的器件，其中，所述过渡区延伸在所述第一和第二基区之间以及所述第一和第二基区屏蔽区之间；其中，所述过渡区中在相对于表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中的第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，约为3.5×1012cm-2-约6.5×1012cm-2。
15.一种垂直功率器件，它包含：
半导体衬底，其中具有第一导电类型的漂移区以及延伸在漂移区与所述半导体衬底的第一表面之间的第一导电类型的过渡区，所述过渡区在相对于第一表面的第一深度处具有垂直退减的第一导电类型掺杂分布；
绝缘栅电极，它延伸在第一表面上且具有相对的第一和第二末端；
第二导电类型的第一和第二基区，它们分别自对准于所述绝缘栅电极的第一和第二末端，并与延伸邻近第一表面的所述过渡区上部的相对侧形成各自的P-N结；
分别在所述第一和第二基区中的第一导电类型的第一和第二源区；以及
第二导电类型的第一和第二基区屏蔽区，它们比所述第一和第二基区被更高掺杂，且彼此横向相向延伸在所述半导体衬底中，从而在相对于第一表面的第二深度处将所述过渡区上部的颈部限制到最小宽度。
16.权利要求15的器件，其中，所述过渡区中的第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，约为1×1012cm-2-约7×1012cm-2。
17.权利要求15的器件，其中，所述过渡区中的第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，约为3.5×1012cm-2-约6.5×1012cm-2。
18.权利要求15的器件，其中，所述第一和第二基区屏蔽区自对准于所述绝缘栅电极的相对的第一和第二末端。
19.权利要求18的器件，其中，所述过渡区中的第一导电类型掺杂剂的峰值浓度与所述过渡区在第二深度处的宽度的乘积，约为1×1012cm-2-约7×1012cm-2。
20.权利要求18的器件，其中，所述过渡区中的第一导电类型掺杂剂的峰值浓度与所述过渡区在第二深度处的宽度的乘积，约为3.5×1012cm-2-约6.5×1012cm-2。
21.一种垂直功率器件，它包含：
半导体衬底，其中具有第一导电类型的漂移区以及延伸在漂移区与所述半导体衬底第一表面之间且其中具有峰值在相对于第一表面的第一深度处的垂直掺杂分布的第一导电类型的过渡区；
绝缘栅电极，它延伸在第一表面上且具有相对的第一和第二末端；
第二导电类型的第一和第二基区，它们分别自对准于所述绝缘栅电极的第一和第二末端，并与延伸邻近第一表面的所述过渡区上部的相对侧形成P-N结；
分别在所述第一和第二基区中的第一导电类型的第一和第二源区；以及
第二导电类型的第一和第二基区屏蔽区，它们比所述第一和第二基区被更高掺杂，且彼此横向相向延伸在所述半导体衬底中，从而在相对于第一表面的第一深度附近处将所述过渡区上部的颈部限制到最小宽度。
22.权利要求21的器件，其中，所述第一和第二基区屏蔽区分别自对准于所述绝缘栅电极的第一和第二末端。
23.权利要求21的器件，其中，所述绝缘栅电极、所述第一源区、所述第一基区、以及所述过渡区一起确定沟道长度小于大约0.25微米的第一横向增强模式MOSFET。
24.权利要求23的器件，其中，所述绝缘栅电极、所述第二源区、所述第二基区、以及所述过渡区一起确定沟道长度小于大约0.25微米的第二横向增强模式MOSFET。
25.权利要求24的器件，其中，在正向开通状态导电过程中，第一和第二横向增强模式MOSFET供应垂直通过所述过渡区被限制的颈部的第一导电类型的多数载流子。
26.一种垂直功率器件，它包含：
半导体衬底，其中具有第一导电类型的漂移区以及延伸在漂移区与所述半导体衬底的第一表面之间且具有峰值在相对于第一表面的第一深度处的垂直掺杂分布的第一导电类型的过渡区；
绝缘栅电极，它延伸在与所述过渡区上部相对的部分第一表面上；
第二导电类型的第一和第二区，它们分别自对准于所述绝缘栅电极相对的第一和第二末端，与所述过渡区的相对侧形成各自的P-N结，并在大于大约0.25微米的相对于第一表面的第二深度处将所述过渡区上部的颈部限制到最小宽度；以及
分别在第二导电类型的所述第一和第二区中的第一导电类型的第一和第二源区。
27.权利要求26的器件，其中，第一深度大约等于第二深度。
28.权利要求26的器件，其中，所述过渡区中的第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，约为1×1012cm-2-约7×1012cm-2。
29.一种垂直功率器件，它包含：
半导体衬底，其中具有第一导电类型的漂移区以及延伸在漂移区与所述半导体衬底第一表面之间的第一导电类型的过渡区；
绝缘栅电极，它延伸在第一表面上且具有相对的第一和第二末端；
第二导电类型的第一和第二基区，它们分别自对准于所述绝缘栅电极的第一和第二末端，并与延伸邻近第一表面的所述过渡区上部的相对侧形成各自的P-N结；
分别在所述第一和第二基区中的第一导电类型的第一和第二源区；以及
第二导电类型的第一和第二基区屏蔽区，它们比所述第一和第二基区被更高掺杂，且彼此横向相向延伸在所述半导体衬底中，从而在相对于第一表面的第一深度处将所述过渡区上部的颈部限制到最小宽度。
30.权利要求29的功率器件，其中，所述过渡区被不均匀地掺杂。
31.权利要求30的功率器件，其中，所述过渡区具有相对于第一表面垂直退减的第一导电类型掺杂分布。
32.一种垂直功率器件，它包含：
半导体衬底，其中具有第一导电类型的漂移区以及延伸在漂移区与所述半导体衬底第一表面之间的第一导电类型的过渡区；
绝缘栅电极，它延伸在与所述过渡区上部相对的部分第一表面上；
第二导电类型的第一和第二区，它们分别自对准于所述绝缘栅电极的相对的第一和第二末端，与所述过渡区的相对侧形成各自的P-N结，并在大于大约0.25微米的相对于第一表面的第一深度处将所述过渡区上部的颈部限制到最小宽度；以及
分别在所述第二导电类型的第一和第二区中的第一导电类型的第一和第二源区。
33.权利要求32的器件，其中，所述过渡区中第一深度处的第一导电类型掺杂剂浓度与所述过渡区在第一深度处的宽度的乘积，约为1×1012cm-2-约7×1012cm-2。
34.一种制作垂直功率器件的方法，它包含下列步骤：
制作半导体衬底，其中具有第一导电类型的漂移区以及延伸在漂移区与半导体衬底第一表面之间且其中具有峰值位于相对于第一表面的第一深度处的垂直退减的第一导电类型掺杂分布的第一导电类型的过渡区；
在第一表面上制作栅电极；
用栅电极作为注入掩模，以比较高的剂量和高能量水平，将第二导电类型的基区屏蔽区掺杂剂注入到过渡区的上部中；
对半导体衬底进行退火，以便部分地将基区屏蔽区掺杂剂垂直地驱入到过渡区中，并横向驱入到栅电极下方，从而确定第一和第二中间屏蔽区；
用栅电极作为注入掩模，以比较低的剂量和低的能量水平，将第二导电类型的基区掺杂剂注入到第一和第二中间屏蔽区中；
对半导体衬底进行退火，以便将基区掺杂剂垂直地驱入到衬底中，并沿第一表面横向驱入到栅电极下方，从而确定第一和第二基区，并同时横向和垂直地将基区屏蔽区掺杂剂驱动到其在衬底中的基本上完全和最后的深度，从而确定限制过渡区上部的颈部到最小宽度的第一和第二基区屏蔽区；以及
分别在第一和第二基区中形成第一和第二源区。
35.权利要求34的方法，其中，第一和第二基区屏蔽区在相对于第一表面的大约第一深度处将过渡区上部的颈部限制到最小宽度。
36.一种制作垂直功率器件的方法，它包含下列步骤：
制作半导体衬底，其中具有第一导电类型的漂移区以及延伸在漂移区与半导体衬底第一表面之间的第一导电类型的过渡区；
在第一表面上制作栅电极；
用栅电极作为注入掩模，以比较高的剂量和高能量水平，将第二导电类型的基区屏蔽区掺杂剂注入到过渡区的上部中；
对半导体衬底进行退火，以便部分地将基区屏蔽区掺杂剂垂直地驱入到过渡区中，并横向驱入到栅电极下方，从而确定第一和第二中间屏蔽区；
用栅电极作为注入掩模，以比较低的剂量和低的能量水平，将第二导电类型的基区掺杂剂注入到第一和第二中间屏蔽区中；
对半导体衬底进行退火，以便将基区掺杂剂垂直地驱入到衬底中，并沿第一表面横向驱入到栅电极下方，从而确定第一和第二基区，并同时横向和垂直地将基区屏蔽区掺杂剂驱动到其在衬底中的基本上完全和最后的深度，从而确定限制过渡区上部的颈部到最小宽度的第一和第二基区屏蔽区；以及
分别在第一和第二基区中形成第一和第二源区。
37.一种垂直功率器件，它包含：
半导体衬底，其中具有第一和第二沟槽以及延伸到第一和第二沟槽确定的台面中的第一导电类型的漂移区；
第一和第二沟槽中的第一和第二被绝缘电极；
第二导电类型的第一和第二基区，它们分别延伸邻接第一和第二沟槽的侧壁，并延伸在台面中；
分别在所述第一和第二基区中的第一导电类型的第一和第二源区；
绝缘栅电极，它延伸在所述半导体衬底的表面上并与所述第一基区相对；以及
第一导电类型的过渡区，它延伸在所述第一和第二基区之间，与漂移区形成非整流结，并具有相对于表面的垂直退减的第一导电类型掺杂分布。
38.权利要求37的器件，其中，所述过渡区中第一导电类型掺杂剂的峰值浓度是表面处退减的第一导电类型掺杂分布的数值的至少10倍。
39.权利要求37的器件，其中，所述第一和第二被绝缘电极被电连接到所述第一和第二源区。
40.权利要求37的器件，其中，所述过渡区中在相对于表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，为1×1012cm-2-7×1012cm-2。
41.权利要求37的器件，其中，所述过渡区中在相对于表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，为3.5×1012cm-2-6.5×1012cm-2。
42.权利要求37的器件，其中，所述过渡区中在相对于表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中第一导电类型掺杂剂的峰值浓度与非整流结的宽度的乘积，为1×1012cm-2-7×1012cm-2。
43.权利要求37的器件，其中，所述过渡区中在相对于表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中第一导电类型掺杂剂的峰值浓度、所述过渡区在第一深度处的宽度与台面的宽度的乘积，小于2×1015cm-1。
44.权利要求37的器件，其中，所述第一源区和所述第一基区自对准于所述绝缘栅电极。
45.权利要求37的器件，还包含：
第二导电类型的第一屏蔽区，它延伸在所述第一基区与漂移区之间，且比所述第一基区被更高掺杂；以及
第二导电类型的第二屏蔽区，它延伸在所述第二基区与漂移区之间，且比所述第二基区被更高掺杂。
46.权利要求45的器件，其中，所述第一和第二屏蔽区与所述过渡区形成各自的P-N整流结；其中，所述过渡区中在相对于表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中的第一导电类型掺杂剂的峰值浓度与所述第一和第二屏蔽区之间的宽度的乘积，为1×1012cm-2-7×1012cm-2。
47.权利要求37的器件，其中，漂移区中具有相对于表面垂直退减的第一导电类型掺杂分布。
48.权利要求37的器件，其中，所述绝缘栅电极与所述第一和第二源区、所述第一和第二基区、以及所述过渡区相对延伸。
49.权利要求40的器件，其中，所述过渡区中第一导电类型掺杂剂的峰值浓度大于大约1×1017cm-3；其中，表面确定所述绝缘栅电极与所述过渡区之间的界面；且其中，表面处所述过渡区中第一导电类型掺杂剂的浓度小于大约2×1016cm-3。
50.权利要求39的器件，其中，所述第一被绝缘电极在第一沟槽的侧壁处与所述第一基区和所述第一源区欧姆接触。
51.权利要求45的器件，其中，非整流结延伸在所述第一和第二屏蔽区之间。
52.权利要求37的器件，还包含所述半导体衬底中的第三沟槽，所述第二和第三沟槽在其间确定漂移区延伸到其中的模拟台面。
53.权利要求52的器件，还包含延伸在模拟台面中且电连接到所述第一和第二源区的第二导电类型的第三基区。
54.权利要求53的器件，其中，延伸在所述第二和第三沟槽之间的模拟台面的宽度，等于延伸在所述第一和第二沟槽之间的台面的宽度。
55.权利要求52的器件，还包含：
所述第三沟槽中的第三被绝缘电极；
模拟台面上的场平板绝缘层；以及
延伸在所述场平板绝缘层上且电连接到所述第一、第二、以及第三被绝缘电极的源电极。
56.权利要求55的器件，其中，所述第一和第二沟槽之间的间距不等于所述第二和第三沟槽之间的间距。
57.一种垂直功率器件，它包含：
半导体衬底；
所述半导体衬底中的第一导电类型的漂移区；
所述半导体衬底中分隔开的第二导电类型的第一和第二基区；
分别在所述第一和第二基区中的第一导电类型的第一和第二源区；
第一导电类型的过渡区，它延伸在所述第一和第二基区之间，与漂移区形成非整流结，并相对于所述半导体衬底的表面具有垂直退减的第一导电类型掺杂分布；以及
绝缘栅电极，它延伸在表面上并与所述第一基区和所述过渡区相对。
58.权利要求57的器件，其中，所述过渡区中第一导电类型掺杂剂的峰值浓度是表面处退减的第一导电类型掺杂分布的数值的至少10倍。
59.权利要求57的器件，其中，所述过渡区中在相对于表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，为1×1012cm-2-7×1012cm-2。
60.权利要求57的器件，其中，所述过渡区中在相对于表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，为3.5×1012cm-2-6.5×1012cm-2。
61.权利要求57的器件，还包含：
第二导电类型的第一屏蔽区，它延伸在所述第一基区与漂移区之间，且比所述第一基区被更高掺杂；以及
第二导电类型的第二屏蔽区，它延伸在所述第二基区与漂移区之间，且比所述第二基区被更高掺杂。
62.权利要求61的器件，其中，所述第一和第二屏蔽区与所述过渡区形成各自的P-N整流结；其中，所述过渡区中在相对于表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中第一导电类型掺杂剂的峰值浓度与所述第一和第二屏蔽区之间的宽度的乘积为1×1012cm-2-7×1012cm-2。
63.权利要求62的器件，其中，所述过渡区中第一导电类型掺杂剂的峰值浓度大于大约1×1017cm-3；其中，表面确定所述绝缘栅电极与所述过渡区之间的界面；且其中，表面处所述过渡区中第一导电类型掺杂剂的浓度小于大约2×1016cm-3。
64.一种垂直功率器件，它包含：
半导体衬底，其中具有第一和第二沟槽以及延伸到第一和第二沟槽确定的台面中的第一导电类型的漂移区；
分别在第一和第二沟槽中的第一和第二被绝缘电极；
第二导电类型的第一基区，它与第一沟槽的侧壁相对延伸，并延伸在台面中；
第二导电类型的第一屏蔽区，它与第一沟槽的侧壁相对延伸，比所述第一基区被更高掺杂，被排列在所述第一基区与漂移区之间，并与漂移区形成P-N整流结；
所述第一基区中的第一导电类型的源区；
绝缘栅电极，它延伸在台面上并与所述第一基区相对；以及
源电极，它延伸在所述源区上，并被电连接到所述第一和第二被绝缘电极。
65.权利要求64的垂直功率器件，还包含：
第一导电类型的过渡区，它延伸在所述第一基区与第二沟槽的侧壁之间，分别与所述第一基区和漂移区形成P-N整流结和非整流结，并具有相对于其上延伸绝缘栅电极的台面表面的垂直退减的第一导电类型掺杂分布。
66.权利要求64的垂直功率器件，还包含：
第一导电类型的过渡区，它延伸在所述第一基区与第二沟槽的侧壁之间，分别与所述第一基区和漂移区形成P-N整流结和非整流结；其中，所述过渡区在相对于所述衬底表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，为3.5×1012cm-2-6.5×1012cm-2。
67.一种垂直功率器件，它包含：
半导体衬底，其中具有第一和第二沟槽以及延伸到第一和第二沟槽确定的台面中的第一导电类型的漂移区；
第一和第二沟槽中的第一和第二被绝缘电极；
第二导电类型的第一和第二基区，它们分别邻近第一和第二沟槽的侧壁延伸，并延伸在台面中；
分别在所述第一和第二基区中的第一导电类型的第一和第二源区；
绝缘栅电极，它延伸在所述半导体衬底的表面上并与所述第一基区相对；以及
第一导电类型的过渡区，它延伸在所述第一和第二基区之间，并与漂移区形成非整流结，所述过渡区中在相对于所述衬底表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，为3.5×1012cm-2-6.5×1012cm-2。
68.权利要求67的垂直功率器件，其中，台面的宽度与延伸在过渡区下方的部分台面中的第一导电类型电荷的数量的乘积，最好为2×109cm-1-2×1010cm-1。
69.权利要求67的垂直功率器件，还包含所述半导体衬底中的第三和第四沟槽，所述第二和第三沟槽在其间确定漂移区延伸到其中的第一模拟台面，且所述第三和第四沟槽在其间确定漂移区延伸到其中的第二模拟台面。
70.一种垂直功率器件，它包含：
半导体衬底，其中具有第一和第二沟槽以及延伸到第一和第二沟槽确定的台面中的第一导电类型的漂移区；
第一和第二沟槽中的第一和第二被绝缘电极；
第二导电类型的第一和第二基区，它们分别邻近第一和第二沟槽的侧壁延伸，并延伸在台面中；
分别在所述第一和第二基区中的第一导电类型的第一和第二源区；
第一绝缘栅电极，它延伸在所述半导体衬底的表面上，并与所述第一基区相对；
第二绝缘栅电极，它延伸在所述半导体衬底的表面上，并与所述第二基区相对；
导电区，它延伸在所述第一和第二绝缘栅电极之间，并与台面相对；以及
源电极，它被电连接到所述第一和第二源区，并被电连接到所述导电区。
71.权利要求70的器件，还包含第一导电类型的过渡区，它延伸在所述第一和第二基区之间，与漂移区形成非整流结，并具有相对于表面的垂直退减的第一导电类型掺杂分布；且其中，所述源电极延伸在第一和第二绝缘栅电极的相对的侧壁之间。
72.权利要求71的器件，其中，所述过渡区中第一导电类型掺杂剂的峰值浓度是表面处退减的第一导电类型掺杂分布的数值的至少10倍。
73.权利要求72的器件，其中，所述导电区包含模拟栅电极。
74.权利要求71的器件，其中，所述过渡区中在相对于表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，为1×1012cm-2-7×1012cm-2。
75.权利要求71的器件，其中，所述过渡区中在相对于表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且其中，所述过渡区中第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，为3.5×1012cm-2-6.5×1012cm-2。
76.一种制作垂直功率器件的方法，它包含下列步骤：
以第一剂量水平和第一能量水平，将第一导电类型的过渡区掺杂剂注入到半导体衬底的表面中，此半导体衬底中具有延伸邻近表面的第一导电类型的漂移区；
在表面上制作栅电极，它与注入的过渡区掺杂剂相对延伸；
用栅电极作为注入掩模，以第二剂量水平和第二能量水平，将第二导电类型的屏蔽区掺杂剂注入到表面中；
用栅电极作为注入掩模，以第三剂量水平和第三能量水平，将第二导电类型的基区掺杂剂注入到表面中；
将被注入的过渡区掺杂剂、屏蔽区掺杂剂、以及基区掺杂剂驱入到衬底中，以便确定延伸在漂移区中且其中具有相对于表面垂直退减的第一导电类型掺杂分布的过渡区、延伸在过渡区相对侧上并与之形成各自P-N整流结的第一和第二屏蔽区、以及延伸在过渡区相对侧上并与之形成各自P-N整流结的第一和第二基区；以及
用栅电极作为注入掩模，将第一导电类型的源区掺杂剂注入到第一和第二基区。
77.权利要求76的方法，其中，第一剂量水平和能量水平以及所述驱动步骤的时间长度，足以使过渡区中第一导电类型掺杂剂的峰值浓度与在第一和第二屏蔽区之间测得的过渡区的宽度的乘积为1×1012cm-2-7×1012cm-2。
78.权利要求76的方法，其中，所述注入屏蔽区掺杂剂的步骤在下列步骤之后进行：
在半导体衬底中制作沟槽；
用沟槽绝缘层对沟槽进行衬里；以及
然后在沟槽绝缘层上形成导电区。
79.权利要求78的方法，其中，所述注入过渡区掺杂剂的步骤包含将过渡区掺杂剂注入到沟槽中的导电区中以及注入到确定在沟槽之间的台面中。
80.权利要求78的方法，还包含下列步骤：
对沟槽绝缘层进行回腐蚀，以便暴露源区、基区、以及屏蔽区；以及
形成与导电区、源区、基区、以及屏蔽区欧姆接触的源接触。
81.权利要求76的方法，其中，当峰值的深度相对于表面被测量时，第一和第二能量的各自水平引起屏蔽区中第二导电类型掺杂剂的峰值浓度的深度为过渡区中第一导电类型掺杂剂的峰值浓度的深度的10％以内。
82.权利要求76的方法，其中，栅电极是绝缘栅电极；其中，过渡区延伸到绝缘栅电极与表面之间的界面；且其中，过渡区中第一导电类型掺杂剂的峰值浓度是过渡区中的表面掺杂剂浓度的大约10倍。
83.权利要求77的方法，其中，所述注入屏蔽区掺杂剂的步骤在下列步骤之后进行：
在半导体衬底中制作沟槽；
用沟槽绝缘层对沟槽进行衬里；以及
然后在沟槽绝缘层上形成导电区。
84.权利要求83的方法，还包含下列步骤：
对沟槽绝缘层进行回腐蚀，以便暴露源区、基区、以及屏蔽区；以及
形成与导电区、源区、基区、以及屏蔽区欧姆接触的源接触。
85.权利要求83的方法，其中，当峰值的深度相对于表面被测量时，第一和第二能量的各自水平引起屏蔽区中第二导电类型掺杂剂的峰值浓度的深度为过渡区中第一导电类型掺杂剂的峰值浓度的深度的10％以内。
86.权利要求77的方法，其中，栅电极是绝缘栅电极；其中，过渡区延伸到绝缘栅电极与表面之间的界面；且其中，过渡区中第一导电类型掺杂剂的峰值浓度是过渡区中的表面掺杂剂浓度的大约10倍。
87.一种制作垂直功率器件的方法，它包含下列步骤：
在半导体衬底中制作沟槽，此半导体衬底中具有邻近沟槽侧壁延伸的第一导电类型的漂移区；
用沟槽绝缘层对沟槽进行衬里；
在沟槽绝缘层上形成基于沟槽的电极；
在衬底表面上形成绝缘栅电极；
形成第二导电类型的基区，它延伸在表面中，并延伸到沟槽的侧壁；
形成第一导电类型的源区，它延伸在基区中，并延伸到沟槽的侧壁；
对沟槽绝缘层进行回腐蚀，以便暴露沿沟槽侧壁延伸的部分基区和源区；以及
形成源接触，它沿沟槽的侧壁被电连接到基区和源区。
88.一种具有有源单元和模拟单元的集成功率器件，它包含：
其中具有第一导电类型的漂移区的半导体衬底；
所述半导体衬底中的第一、第二、第三、以及第四分隔开的沟槽，所述第一和第二沟槽在其间确定漂移区延伸到其中的有源台面，所述第二和第三沟槽在其间确定漂移区延伸到其中的第一模拟台面，而所述第三和第四沟槽在其间确定漂移区延伸到其中的第二模拟台面；
分别在所述第一、第二、第三、以及第四沟槽中的第一、第二、第三、以及第四被绝缘电极；
第二导电类型的第一和第二基区，它们分别邻近第一和第二沟槽的侧壁延伸，并延伸在台面中；
分别在所述第一和第二基区中的第一和第二源区；
绝缘栅电极，它延伸在所述半导体衬底的表面上并与所述第一基区相对；以及
第一导电类型的过渡区，它延伸在所述第一和第二基区之间，并与漂移区形成非整流结，所述过渡区中在相对于所述衬底表面的第一深度处具有第一导电类型掺杂剂的峰值浓度；且
其中，第一和第二模拟台面没有正向开通状态电流通路。
89.权利要求88的器件，其中，所述过渡区中第一导电类型掺杂剂的峰值浓度与所述过渡区在第一深度处的宽度的乘积，为3.5×1012cm-2-6.5×1012cm-2；且其中，台面的宽度与延伸在过渡区下方的部分台面中的第一导电类型电荷的数量的乘积，最好为2×109cm-1-2×1010cm-1。
CNA028117026A 2001-04-11 2002-04-05 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法 Pending CN1520616A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/833,132 US6781194B2 (en) 2001-04-11 2001-04-11 Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US09/833,132 2001-04-11
US10/008,171 2001-10-19
US10/008,171 US6791143B2 (en) 2001-04-11 2001-10-19 Power semiconductor devices having laterally extending base shielding regions that inhibit base reach-through

Publications (1)

Publication Number Publication Date
CN1520616A true CN1520616A (zh) 2004-08-11

Family

ID=26677886

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028117026A Pending CN1520616A (zh) 2001-04-11 2002-04-05 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US6800897B2 (zh)
EP (1) EP1396030B1 (zh)
JP (1) JP4198469B2 (zh)
CN (1) CN1520616A (zh)
WO (1) WO2002084745A2 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909200B (zh) * 2005-08-01 2010-06-30 半导体元件工业有限责任公司 具有改善的开态电阻和击穿电压性能的半导体结构
CN103238207A (zh) * 2010-11-23 2013-08-07 密克罗奇普技术公司 使用低压外延硅以实现低漏极源极导通电阻(rdson)的场效晶体管
CN103681850A (zh) * 2012-09-13 2014-03-26 台湾积体电路制造股份有限公司 功率mosfet及其形成方法
CN104078517A (zh) * 2014-07-22 2014-10-01 苏州硅能半导体科技股份有限公司 沟槽式肖特基半导体器件
CN104241363A (zh) * 2013-06-21 2014-12-24 竹懋科技股份有限公司 沟渠式mos整流元件及其制造方法
CN104934473A (zh) * 2014-03-17 2015-09-23 株式会社东芝 半导体装置
CN105655390A (zh) * 2009-10-20 2016-06-08 维西埃-硅化物公司 分栅式场效应晶体管
CN105723516A (zh) * 2013-10-21 2016-06-29 维西埃-硅化物公司 采用高能量掺杂剂注入技术的半导体结构
CN106505106A (zh) * 2016-10-11 2017-03-15 东南大学 一种高雪崩耐量的屏蔽栅功率晶体管及其制备方法
CN107170672A (zh) * 2017-05-18 2017-09-15 上海先进半导体制造股份有限公司 Vdmos的栅氧生长方法
CN108346579A (zh) * 2013-08-09 2018-07-31 英飞凌科技股份有限公司 具有单元沟槽结构和接触点的半导体器件及其制造方法
CN115224128A (zh) * 2022-01-21 2022-10-21 北京大学 一种金属氧化物半导体场效应晶体管及其制造方法
CN117269711A (zh) * 2023-11-20 2023-12-22 江苏摩派半导体有限公司 Igbt模块性能测试方法及***

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
EP1531497A1 (en) * 2003-11-17 2005-05-18 ABB Technology AG IGBT cathode design with improved safe operating area capability
US20050127441A1 (en) * 2003-12-11 2005-06-16 International Business Machines Corporation Body contact layout for semiconductor-on-insulator devices
US7071117B2 (en) * 2004-02-27 2006-07-04 Micron Technology, Inc. Semiconductor devices and methods for depositing a dielectric film
US20050275065A1 (en) * 2004-06-14 2005-12-15 Tyco Electronics Corporation Diode with improved energy impulse rating
US7465986B2 (en) * 2004-08-27 2008-12-16 International Rectifier Corporation Power semiconductor device including insulated source electrodes inside trenches
DE102004046697B4 (de) * 2004-09-24 2020-06-10 Infineon Technologies Ag Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
JP4910304B2 (ja) * 2005-04-20 2012-04-04 トヨタ自動車株式会社 半導体装置
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7528040B2 (en) * 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US20070063269A1 (en) * 2005-09-20 2007-03-22 International Rectifier Corp. Trench IGBT with increased short circuit capability
US7928470B2 (en) * 2005-11-25 2011-04-19 Denso Corporation Semiconductor device having super junction MOS transistor and method for manufacturing the same
JP5201307B2 (ja) * 2005-12-22 2013-06-05 富士電機株式会社 半導体装置
DE102006007096B4 (de) * 2006-02-15 2008-07-17 Infineon Technologies Austria Ag MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
US7504676B2 (en) * 2006-05-31 2009-03-17 Alpha & Omega Semiconductor, Ltd. Planar split-gate high-performance MOSFET structure and manufacturing method
JP5011881B2 (ja) * 2006-08-11 2012-08-29 株式会社デンソー 半導体装置の製造方法
US8058682B2 (en) * 2007-01-09 2011-11-15 Maxpower Semiconductor Inc. Semiconductor device
US8564057B1 (en) * 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
KR101397598B1 (ko) 2007-07-16 2014-05-23 삼성전자 주식회사 반도체 집적 회로 장치 및 그 제조 방법
DE102007033839B4 (de) * 2007-07-18 2015-04-09 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
JP4930904B2 (ja) * 2007-09-07 2012-05-16 サンケン電気株式会社 電気回路のスイッチング装置
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US20090179297A1 (en) * 2008-01-16 2009-07-16 Northrop Grumman Systems Corporation Junction barrier schottky diode with highly-doped channel region and methods
US7795691B2 (en) * 2008-01-25 2010-09-14 Cree, Inc. Semiconductor transistor with P type re-grown channel layer
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
JP5452003B2 (ja) 2008-09-23 2014-03-26 三菱電機株式会社 半導体チップの製造方法および半導体モジュールの製造方法
US7825467B2 (en) * 2008-09-30 2010-11-02 Infineon Technologies Austria Ag Semiconductor component having a drift zone and a drift control zone
US7885097B2 (en) * 2008-10-10 2011-02-08 Seagate Technology Llc Non-volatile memory array with resistive sense element block erase and uni-directional write
US9030867B2 (en) 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US7829947B2 (en) * 2009-03-17 2010-11-09 Alpha & Omega Semiconductor Incorporated Bottom-drain LDMOS power MOSFET structure having a top drain strap
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US7952141B2 (en) * 2009-07-24 2011-05-31 Fairchild Semiconductor Corporation Shield contacts in a shielded gate MOSFET
JP2011228643A (ja) * 2010-03-30 2011-11-10 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
JP5619152B2 (ja) * 2010-04-26 2014-11-05 三菱電機株式会社 半導体装置
JP5736683B2 (ja) * 2010-07-30 2015-06-17 三菱電機株式会社 電力用半導体素子
TWI422041B (zh) * 2010-09-01 2014-01-01 Pfc Device Corp 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
US20130240981A1 (en) * 2011-04-22 2013-09-19 Infineon Technologies Austria Ag Transistor array with a mosfet and manufacturing method
JP6006918B2 (ja) 2011-06-06 2016-10-12 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及び電子装置
US9443972B2 (en) * 2011-11-30 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with field electrode
US9356133B2 (en) * 2012-02-01 2016-05-31 Texas Instruments Incorporated Medium voltage MOSFET device
US9087707B2 (en) * 2012-03-26 2015-07-21 Infineon Technologies Austria Ag Semiconductor arrangement with a power transistor and a high voltage device integrated in a common semiconductor body
CN103378159B (zh) * 2012-04-20 2016-08-03 英飞凌科技奥地利有限公司 具有mosfet的晶体管装置和制造方法
US9099519B2 (en) * 2012-05-23 2015-08-04 Great Wall Semiconductor Corporation Semiconductor device and method of forming junction enhanced trench power MOSFET
US9087920B2 (en) * 2012-06-01 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical power MOSFET and methods of forming the same
US8884369B2 (en) 2012-06-01 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical power MOSFET and methods of forming the same
US9054183B2 (en) * 2012-07-13 2015-06-09 United Silicon Carbide, Inc. Trenched and implanted accumulation mode metal-oxide-semiconductor field-effect transistor
JP2014063949A (ja) * 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP6034150B2 (ja) * 2012-11-16 2016-11-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9240476B2 (en) * 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US9306061B2 (en) 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
US9012984B2 (en) 2013-03-13 2015-04-21 Cree, Inc. Field effect transistor devices with regrown p-layers
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US9331197B2 (en) * 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
KR20150072495A (ko) * 2013-12-19 2015-06-30 한국전자통신연구원 정류 소자 및 이를 이용한 테라헤르츠 감지기
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
US9478426B2 (en) 2014-02-27 2016-10-25 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
US9324823B2 (en) 2014-08-15 2016-04-26 Infineon Technologies Austria Ag Semiconductor device having a tapered gate structure and method
GB2530284A (en) 2014-09-17 2016-03-23 Anvil Semiconductors Ltd High voltage semiconductor devices
WO2016084158A1 (ja) * 2014-11-26 2016-06-02 新電元工業株式会社 炭化珪素半導体装置及びその製造方法
US9478639B2 (en) 2015-02-27 2016-10-25 Infineon Technologies Austria Ag Electrode-aligned selective epitaxy method for vertical power devices
JP6550869B2 (ja) * 2015-04-01 2019-07-31 富士電機株式会社 半導体装置
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
US9755029B1 (en) 2016-06-22 2017-09-05 Qualcomm Incorporated Switch device performance improvement through multisided biased shielding
US20180019309A1 (en) * 2016-07-15 2018-01-18 Global Power Technologies Group, Inc. Semiconductor device based on wideband gap semiconductor materials
CN108242394A (zh) * 2016-12-27 2018-07-03 全球能源互联网研究院 一种碳化硅mos栅控功率器件及其制备方法
EP3474331A1 (en) 2017-10-19 2019-04-24 Infineon Technologies Austria AG Semiconductor device and method for fabricating a semiconductor device
CN107958937A (zh) * 2017-11-29 2018-04-24 贵州大学 一种基于倒阱工艺的功率mosfet器件及其制造方法
CN108091695B (zh) * 2017-12-13 2020-08-28 南京溧水高新创业投资管理有限公司 垂直双扩散场效应晶体管及其制作方法
US10593760B2 (en) 2018-08-02 2020-03-17 Semiconductor Components Industries, Llc Method for forming trench semiconductor device having Schottky barrier structure
JP7180402B2 (ja) * 2019-01-21 2022-11-30 株式会社デンソー 半導体装置
CN110212027B (zh) * 2019-06-10 2022-04-22 西安理工大学 电子注入增强型双模式mos控制晶闸管及其制造方法
JP7346170B2 (ja) * 2019-08-30 2023-09-19 株式会社東芝 半導体装置及び半導体モジュール
EP3872847A1 (en) * 2020-02-28 2021-09-01 Infineon Technologies AG Semiconductor device with insulated gate transistor cell and rectifying junction
CN111697078A (zh) * 2020-06-29 2020-09-22 电子科技大学 高雪崩耐量的vdmos器件及制备方法
CN114883409B (zh) * 2022-03-29 2024-05-10 东莞清芯半导体科技有限公司 功率半导体器件及其应用
US20240178269A1 (en) * 2022-11-28 2024-05-30 Semiconductor Components Industries, Llc Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US80010A (en) * 1868-07-14 Improved
US20133A (en) * 1858-04-27 Oven fob cooking-stoves
US46224A (en) * 1865-02-07 Improved bread and meat sliced
US5191396B1 (en) 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
US4705759B1 (en) 1978-10-13 1995-02-14 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
JPS5553462A (en) 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US5008725C2 (en) 1979-05-14 2001-05-01 Internat Rectifer Corp Plural polygon source pattern for mosfet
US5130767C1 (en) 1979-05-14 2001-08-14 Int Rectifier Corp Plural polygon source pattern for mosfet
US4680853A (en) 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
US4593302B1 (en) 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4419811A (en) 1982-04-26 1983-12-13 Acrian, Inc. Method of fabricating mesa MOSFET using overhang mask
NL8203870A (nl) 1982-10-06 1984-05-01 Philips Nv Halfgeleiderinrichting.
US4974059A (en) 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
US4789882A (en) 1983-03-21 1988-12-06 International Rectifier Corporation High power MOSFET with direct connection from connection pads to underlying silicon
US4837606A (en) * 1984-02-22 1989-06-06 General Electric Company Vertical MOSFET with reduced bipolar effects
US4975751A (en) 1985-09-09 1990-12-04 Harris Corporation High breakdown active device structure with low series resistance
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JP2570742B2 (ja) 1987-05-27 1997-01-16 ソニー株式会社 半導体装置
US5229633A (en) 1987-06-08 1993-07-20 U.S. Philips Corporation High voltage lateral enhancement IGFET
GB2206994A (en) 1987-06-08 1989-01-18 Philips Electronic Associated Semiconductor device
JP2771172B2 (ja) 1988-04-01 1998-07-02 日本電気株式会社 縦型電界効果トランジスタ
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US5216807A (en) 1988-05-31 1993-06-08 Canon Kabushiki Kaisha Method of producing electrical connection members
US5095343A (en) 1989-06-14 1992-03-10 Harris Corporation Power MOSFET
JPH03132077A (ja) * 1989-10-18 1991-06-05 Hitachi Ltd 半導体装置とその製造方法
US5023692A (en) 1989-12-07 1991-06-11 Harris Semiconductor Patents, Inc. Power MOSFET transistor circuit
US5766966A (en) 1996-02-09 1998-06-16 International Rectifier Corporation Power transistor device having ultra deep increased concentration region
IT1247293B (it) 1990-05-09 1994-12-12 Int Rectifier Corp Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione
US5294559A (en) * 1990-07-30 1994-03-15 Texas Instruments Incorporated Method of forming a vertical transistor
US5079608A (en) 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
US5113236A (en) 1990-12-14 1992-05-12 North American Philips Corporation Integrated circuit device particularly adapted for high voltage applications
US5134321A (en) 1991-01-23 1992-07-28 Harris Corporation Power MOSFET AC power switch employing means for preventing conduction of body diode
US5246870A (en) 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
DE69209678T2 (de) 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
US5362979A (en) 1991-02-01 1994-11-08 Philips Electronics North America Corporation SOI transistor with improved source-high performance
GB9106108D0 (en) 1991-03-22 1991-05-08 Philips Electronic Associated A lateral insulated gate field effect semiconductor device
JPH05160407A (ja) 1991-12-09 1993-06-25 Nippondenso Co Ltd 縦型絶縁ゲート型半導体装置およびその製造方法
EP0562352B1 (en) 1992-03-26 1998-02-18 Texas Instruments Incorporated High voltage structures with oxide isolated source and RESURF drift region in bulk silicon
US5213986A (en) 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
US5430314A (en) 1992-04-23 1995-07-04 Siliconix Incorporated Power device with buffered gate shield region
US5640034A (en) 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
US5241195A (en) * 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
US5497285A (en) 1993-09-14 1996-03-05 International Rectifier Corporation Power MOSFET with overcurrent and over-temperature protection
JP3383377B2 (ja) 1993-10-28 2003-03-04 株式会社東芝 トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法
US5399892A (en) 1993-11-29 1995-03-21 Harris Corporation Mesh geometry for MOS-gated semiconductor devices
US5498898A (en) 1993-12-28 1996-03-12 Nippon Steel Corporation Semiconductor device using element isolation by field shield
US5795793A (en) 1994-09-01 1998-08-18 International Rectifier Corporation Process for manufacture of MOS gated device with reduced mask count
JPH0897411A (ja) 1994-09-21 1996-04-12 Fuji Electric Co Ltd 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
JP3395473B2 (ja) 1994-10-25 2003-04-14 富士電機株式会社 横型トレンチｍｉｓｆｅｔおよびその製造方法
JP3325736B2 (ja) 1995-02-09 2002-09-17 三菱電機株式会社 絶縁ゲート型半導体装置
US5684319A (en) * 1995-08-24 1997-11-04 National Semiconductor Corporation Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same
DE19534154C2 (de) 1995-09-14 2001-06-28 Siemens Ag Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement
WO1997011497A1 (en) 1995-09-20 1997-03-27 Hitachi, Ltd. Fabrication method of vertical field effect transistor
KR100194661B1 (ko) 1995-10-10 1999-07-01 윤종용 전력용 트랜지스터
US5648671A (en) 1995-12-13 1997-07-15 U S Philips Corporation Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
KR0175276B1 (ko) 1996-01-26 1999-02-01 김광호 전력반도체장치 및 그의 제조방법
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US5710451A (en) 1996-04-10 1998-01-20 Philips Electronics North America Corporation High-voltage lateral MOSFET SOI device having a semiconductor linkup region
US5973368A (en) 1996-06-05 1999-10-26 Pearce; Lawrence G. Monolithic class D amplifier
US5710455A (en) 1996-07-29 1998-01-20 Motorola Lateral MOSFET with modified field plates and damage areas
US6127746A (en) 1996-10-21 2000-10-03 International Rectifier Corp. Method of controlling the switching DI/DT and DV/DT of a MOS-gated power transistor
US6043126A (en) 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
DE19705791C1 (de) 1997-02-14 1998-04-02 Siemens Ag Leistungs-MOSFET
US5973358A (en) * 1997-07-01 1999-10-26 Citizen Watch Co., Ltd. SOI device having a channel with variable thickness
KR100304716B1 (ko) 1997-09-10 2001-11-02 김덕중 모스컨트롤다이오드및그제조방법
DE19801095B4 (de) 1998-01-14 2007-12-13 Infineon Technologies Ag Leistungs-MOSFET
US6114726A (en) 1998-03-11 2000-09-05 International Rectifier Corp. Low voltage MOSFET
US5918137A (en) 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode
US6104062A (en) 1998-06-30 2000-08-15 Intersil Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
ATE263433T1 (de) 1998-07-17 2004-04-15 Infineon Technologies Ag Leistungshalbleiterbauelement für hohe sperrspannungen
DE19848828C2 (de) * 1998-10-22 2001-09-13 Infineon Technologies Ag Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6452230B1 (en) * 1998-12-23 2002-09-17 International Rectifier Corporation High voltage mosgated device with trenches to reduce on-resistance
DE19902749C2 (de) * 1999-01-25 2002-02-07 Infineon Technologies Ag Leistungstransistoranordnung mit hoher Spannungsfestigkeit
JP3704007B2 (ja) 1999-09-14 2005-10-05 株式会社東芝 半導体装置及びその製造方法
JP2001345444A (ja) * 1999-10-25 2001-12-14 Seiko Instruments Inc 半導体装置とその製造方法
US6673862B1 (en) 1999-12-10 2004-01-06 Air Products Polymers, L.P. Vinyl acetate ethylene emulsions stabilized with poly(ethylene/poly (vinyl alcohol) blend
FI19992686A (fi) 1999-12-14 2001-06-15 Nokia Networks Oy Synkronitasasuuntaus
US6486524B1 (en) 2000-02-22 2002-11-26 International Rectifier Corporation Ultra low Irr fast recovery diode
US6617642B1 (en) 2000-02-23 2003-09-09 Tripath Technology, Inc. Field effect transistor structure for driving inductive loads
US6541820B1 (en) 2000-03-28 2003-04-01 International Rectifier Corporation Low voltage planar power MOSFET with serpentine gate pattern
FR2807569B1 (fr) 2000-04-10 2004-08-27 Centre Nat Rech Scient Perfectionnement apportes aux diodes schottky
US6261874B1 (en) 2000-06-14 2001-07-17 International Rectifier Corp. Fast recovery diode and method for its manufacture
EP1407476A4 (en) 2000-08-08 2007-08-29 Advanced Power Technology MOS POWER DEVICE IN ASYMMETRIC CHANNEL
US6525372B2 (en) * 2000-11-16 2003-02-25 Silicon Wireless Corporation Vertical power devices having insulated source electrodes in discontinuous deep trenches
US6573128B1 (en) * 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
GB2374456A (en) 2000-12-09 2002-10-16 Esm Ltd High-voltage metal oxide semiconductor device and method of forming the device
US20030015708A1 (en) 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US6621107B2 (en) 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6509721B1 (en) 2001-08-27 2003-01-21 Koninklijke Philips Electronics N.V. Buck regulator with ability to handle rapid reduction of load current
US6529034B1 (en) 2001-11-07 2003-03-04 International Rectifier Corporation Integrated series schottky and FET to allow negative drain voltage

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909200B (zh) * 2005-08-01 2010-06-30 半导体元件工业有限责任公司 具有改善的开态电阻和击穿电压性能的半导体结构
CN105655390A (zh) * 2009-10-20 2016-06-08 维西埃-硅化物公司 分栅式场效应晶体管
CN105655390B (zh) * 2009-10-20 2018-11-27 维西埃-硅化物公司 分栅式场效应晶体管
CN103238207A (zh) * 2010-11-23 2013-08-07 密克罗奇普技术公司 使用低压外延硅以实现低漏极源极导通电阻(rdson)的场效晶体管
CN103681850A (zh) * 2012-09-13 2014-03-26 台湾积体电路制造股份有限公司 功率mosfet及其形成方法
CN103681850B (zh) * 2012-09-13 2016-07-20 台湾积体电路制造股份有限公司 功率mosfet及其形成方法
CN104241363A (zh) * 2013-06-21 2014-12-24 竹懋科技股份有限公司 沟渠式mos整流元件及其制造方法
CN104241363B (zh) * 2013-06-21 2018-01-19 竹懋科技股份有限公司 沟渠式mos整流元件及其制造方法
CN108346579A (zh) * 2013-08-09 2018-07-31 英飞凌科技股份有限公司 具有单元沟槽结构和接触点的半导体器件及其制造方法
CN108346579B (zh) * 2013-08-09 2021-05-11 英飞凌科技股份有限公司 具有单元沟槽结构和接触点的半导体器件及其制造方法
CN105723516A (zh) * 2013-10-21 2016-06-29 维西埃-硅化物公司 采用高能量掺杂剂注入技术的半导体结构
CN104934473A (zh) * 2014-03-17 2015-09-23 株式会社东芝 半导体装置
CN104934473B (zh) * 2014-03-17 2019-04-16 株式会社东芝 半导体装置
CN104078517A (zh) * 2014-07-22 2014-10-01 苏州硅能半导体科技股份有限公司 沟槽式肖特基半导体器件
CN106505106A (zh) * 2016-10-11 2017-03-15 东南大学 一种高雪崩耐量的屏蔽栅功率晶体管及其制备方法
CN107170672A (zh) * 2017-05-18 2017-09-15 上海先进半导体制造股份有限公司 Vdmos的栅氧生长方法
CN115224128A (zh) * 2022-01-21 2022-10-21 北京大学 一种金属氧化物半导体场效应晶体管及其制造方法
CN117269711A (zh) * 2023-11-20 2023-12-22 江苏摩派半导体有限公司 Igbt模块性能测试方法及***
CN117269711B (zh) * 2023-11-20 2024-01-30 江苏摩派半导体有限公司 Igbt模块性能测试方法及***

Also Published As

Publication number Publication date
US6800897B2 (en) 2004-10-05
EP1396030A2 (en) 2004-03-10
JP2004537162A (ja) 2004-12-09
WO2002084745A2 (en) 2002-10-24
US20040099905A1 (en) 2004-05-27
US7041559B2 (en) 2006-05-09
EP1396030B1 (en) 2011-06-29
WO2002084745A3 (en) 2003-08-21
US20050032291A1 (en) 2005-02-10
JP4198469B2 (ja) 2008-12-17

Similar Documents

Publication Publication Date Title
CN1520616A (zh) 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
KR100869324B1 (ko) 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법
CN1211863C (zh) 功率mosfet
US6849880B1 (en) Power semiconductor device
JP2771172B2 (ja) 縦型電界効果トランジスタ
US6784486B2 (en) Vertical power devices having retrograded-doped transition regions therein
JP3954493B2 (ja) パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。
JP3742400B2 (ja) 半導体装置及びその製造方法
US6121089A (en) Methods of forming power semiconductor devices having merged split-well body regions therein
CN110556388B (zh) 一种可集成功率半导体器件及其制造方法
JP3713498B2 (ja) 半導体装置及びその製造方法
US20020053695A1 (en) Split buried layer for high voltage LDMOS transistor
US20070126055A1 (en) Trench insulated gate field effect transistor
JP2001210822A (ja) バリヤ蓄積モード電界効果トランジスタ
JPS62272570A (ja) 垂直ゲート半導体装置及びその製造方法
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
KR20000029577A (ko) 선형전류-전압특성을가지는반도체부품
JP2002164542A (ja) 集積回路装置及びその製造方法
CN108565286B (zh) 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法
CN102522338B (zh) 高压超结mosfet结构及p型漂移区形成方法
KR100910798B1 (ko) 불순물 주입층이 형성된 트랜치를 가지는 고전압용 트랜치절연 게이트 양극성 트랜지스터 및 그 제조방법
JP2000507394A (ja) ＳｉＣの電界制御型半導体デバイスおよびその生産方法
US20240030315A1 (en) Vertical oriented semiconductor device comprising well regions having a lateral doping gradient with monotonic decreasing doping concentration, as well as a corresponding method of manufacturing such a vertical oriented semiconductor device
CN117995897A (zh) 一种具有SiC/Si异质结的沟槽栅低功耗LIGBT器件
CN117133799A (zh) 一种多poly电位的绝缘双极性晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication