KR960003087B1 - 반도체집적회로 - Google Patents

반도체집적회로 Download PDF

Info

Publication number
KR960003087B1
KR960003087B1 KR1019910022315A KR910022315A KR960003087B1 KR 960003087 B1 KR960003087 B1 KR 960003087B1 KR 1019910022315 A KR1019910022315 A KR 1019910022315A KR 910022315 A KR910022315 A KR 910022315A KR 960003087 B1 KR960003087 B1 KR 960003087B1
Authority
KR
South Korea
Prior art keywords
output
circuit
converter
integrated circuit
digital
Prior art date
Application number
KR1019910022315A
Other languages
English (en)
Other versions
KR920013937A (ko
Inventor
키요시 이마이
토시아끼 쯔지
타꾸 타카다
세이치 타구치
Original Assignee
마쯔시다덴기산교 가부시기가이샤
다니이 아끼오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시기가이샤, 다니이 아끼오 filed Critical 마쯔시다덴기산교 가부시기가이샤
Publication of KR920013937A publication Critical patent/KR920013937A/ko
Application granted granted Critical
Publication of KR960003087B1 publication Critical patent/KR960003087B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체집적회로
제1도는 본 발명의 일실시예에 의한 반도체집적회로를 탑재한 보드의 블록도.
제2도는 본 발명의 다른 실시에에 의한 반도체집적회로를 탑재한 보드의 블록도.
제3도는 본 발명의 또 다른 실시예에 의한 반도체집적회로를 탑재한 보드의 블록도.
제4도는 종래예의 반도체집적회로를 탑재한 보드의 블록도.
제5도는 종래예의 반도체집적회로의 내부를 나타내는 블록도.
제6도는 제5도에 표시한 종래예에 의한 반도체집적회로내에 있는 경계주사입력회로(boundary scan output circuit)의 회로도.
제7도는 제5도에 도시한 종래예의 반도체집적회로내에 있는 경계주사출력회로의 회로도.
* 도면의 주요부분에 대한 부호의 설명
101,201,301 : 보드 102,202 : 집적회로
103,203,302 : 애널로그주변회로 104,307 : A/D 변환기
105 : A/D 변환입력단자 106,107 : 기준전압입력단자
108 : 디지틀회로 109 : 디지틀신호절환기
113,311 : 경계주사출력회로 204 : 애널로그회로
205,308 : 애널로그신호절환기
206,207,305,306 : 애널로그신호입력단자
303 : 애널로그집적회로 304 : 디지틀집적회로
본 발명은 반도체등을 실장한 프린트기판의 양산테스트(이하 “보드테스트”라고 함)를 용이하게 하기 위한 테스트회로를 내장한 반도체집적회로에 관한 것이다.
최근, 반도체기술의 진보에 따라, 회로보드에 내장한 기능의 양이 비약적으로 증가되고 있다. 양산된 보드의 품질을 보증하기 위해서는, 보드에 탑재하는 반도체 집적회로가 미리 보드테스트를 위해 적절하게 설계되는 것이 중요하다. 대표적인 설계기법으로서 IEEE표준 1149.1로서 채용된 경계 주사(boundary scan)(참고문헌 : Perter Hansen씨 등에 의한 「경계 주사에 의한 보드의 테스트의 단순화」, 닛께이 일렉트로닉스 1990. 1. 8. No 490 pp301~7)가 있다.
이하, 제4도를 참조하면서 상기한 경계 주사테스트회로를 내장한 반도체집적회로의 일예에 대해서 설명한다.
제4도는 종래예의 반도체집적회로를 탑재한 보드의 블록도이다. 제4도에 있어서, (401)은 보드, (402), (403)은 보드(401)위에 탑재된 집적회로 A, 집적회로 B, (404)는 집적회로 A(402)의 디지틀신호입력단자, (405)는 집적회로 A(402)의 디지틀신호출력단자, (406)은 집적회로 A(402)의 디지틀신호출력단자(405)에 접속된 집적회로 B(403)의 디지틀신호입력단자, (407)은 집적회로 B(403)의 디지틀신호출력단자, (408)은 집적회로 A(402)의 디지틀신호입력단자(404)에 접속된 보드(401)의 디지틀신호입력단자, (409)는 집적회로 B(403)의 디지틀신호출력단자(407)에 접속된 보드(401)의 디지틀신호출력단자, (410)은 집적회로 A(402), 집적회로 B(403)에 공통으로 접속된 테스트절환단자, (411)은 보드(401)의 테스트신호입력단자, (412)는 보드(401)의 테스트신호출력단자, (413)은 경계주사입력회로, (414)는 경계주사출력회로, (415)는 집적회로 A(402)의 테스트신호출력단자, (416)은 집적회로 B(403)의 테스트신호입력단자이다.
이상과 같이 구성된 종래예의 반도체집적회로를 탑재한 보드에 대해서 이하 그 동작을 설명한다.
먼저, 테스트절환단자(410)를 정규의 동작모드로 설정한 경우, 집적회로 A(402)의 경계주사입력회로(413)는 정규의 디지틀신호입력회로로서 동작하고, 디지틀신호 입력단자(408)를 통하여 신호가 집적회로에 입력된다. 한편, 집적회로 A(402)의 경계주사출력회로(414)는 정규의 디지틀신호출력회로로서 동작하고, 디지틀회로출력단자(405)를 통하여 집적회로 B(403)의 디지틀신호입력단자(406)에 신호를 출력한다. 집적회로 B(403)도 집적회로 A(402)와 동일한 방식으로 동작한다.
따라서, 보드전체로서 보면, 디지틀신호입력단자(408)로부터 입력된 신호는 집적회로 A(402)와 집적회로 B(403)에 의해 처리되어, 디지틀신호출력단자(409)에 출력된다. 이 상태에서 보드(401)의 양산품질 즉, 집적회로 A(402), 직접회로 B(403)의 입출력단자 전체가 완전히 납땜되어 있는지의 여부를 확인하도록 하는 경우, 디지틀신호입력단자(408)를 통하여 복잡한 테스트레이터가 입력될때에, 디지틀신호출력단자(409)에 출력되는 신호를 기대치와 비교하여야 한다. 그러나 이 방법에 의하면, 정규의 동작시에 집적회로 A(402), 직접회로 B(403)의 입출력응답을 미리 파악하여야 하고, 기대치를 얻을 수 없는 경우, 어느 단자가 접속불량인지를 특정하기 어렵다. 이와같은 문제를 해결하기 위해 경계주사테스트회로(boundary scan test circuit)가 고안되었다.
테스트절환회로(410)가 테스트모드로 설정된 경우, 경계주사입력회로(413)와 경계주사출력회로(414)는 직렬로 접속된 시프트레지스터뢰로서 동작한다. 즉, 테스트신호입력단자(411)를 통하여 입력된 신호는, 집적회로 A(402)의 입출력회로를 통과한 후, 집적회로 A(402)의 테스트신호출력단자(415)에 출력된다. 테스트신호출력단자(415)에서의 신호는 집적회로 B(403)의 테스트신호입력단자(416)에 입력되고, 집적회로 B(403)의 입출력회로를 통과한 후, 보드(401)의 테스트신호출력단자(412)에 출력된다.
상기 보드(401)는 이하 설명하는 방법으로 검사된다.
① 테스트절환단자(410)가 테스트모드로 설정된 후에, 소망의 데이터를 집적회로 A(402), 집적회로 B(403)의 디지틀신호출력단자(405), (407)에 설정하기 위한 신호가 테스트신호입력단자(411)로부터 입력된다. 먼저, 디지틀신호 출력단자(409)의 값을 검사한다.
② 다음에, 테스트절환단자(410)를 정규의 동작모드로 설정하고, 디지틀신호입력단자(408)로부터의 신호를 집적회로 A(402)의 디지틀신호입력단자(404)를 통하여 입력한다. 디지틀신호출력단자(405)로부터의 신호를 테스트신호입력단자(406)를 통하여 집적회로 B에 입력한다.
③ 테스트절환단자(410)를 테스트모드로 다시 설정한다. 상기 ②단계에서 집적회로 A(402), 집적회로 B(403)에 입력된 데이타를 테스트신호입력단자(412)를 통하여 직렬로 출력하고, 출력된 값을 검사한다.
상기 절차에 의해 집적회로 A(402), 집적회로 B(403)의 정규동작의 기능을 알지 못해도 보드(401)를 검사할 수 있다.
집적회로 A(402), 집적회로 B(403)에 대해서 제5도를 참조하면서 보다 상세하게 설명한다. 제5도는 종래예의 반도체집적회로의 내부구조를 도시한 블록도이다.
제5도에 있어서, (501)은 집적회로, (502), (503), (504)는 디지틀신호입력단자 (DI), (505), (506), (507)은 디지틀신호출력단자(DO), (508)은 테스트절환단자 (TS), (509)는 테스트신호입력단자(Ti), (510)은 테스트신호츨력단자(TO), (511), (512), (513)은 경계 주사입력회로 (CI), (515), (516), (517)은 경계주사출력회로(CO)이다. 경계주사입력회로(511), (512), (513)와 경계주사출력회로(515), (516), (517)의 각각은, 디지틀신호입력단자(D), 클록입력단자(CK), 디지틀신호출력단자(Q), 테스트절환단자(TS), 테스트신호입력단자(TI), 테스트신호출력단자(TO)를 가진다. (514)는 이 집적회로(501)의 본래의 기능처리를 행하는 디지틀회로이다. 이상과 같이 구성된 반도체집적회로는 다음과 같은 방식으로 동작한다.
테스트절환단자(508)가 정규의 모드로 설정되어 있을때는 경계주사입력회로(511), (512), (513)와 경계주사출력회로(515), (516), (517)는 플립플롭으로 기능하여 D를 통한 입력을 Q와 TO에 출력한다. 따라서, 집적회로(501)는 정규적으로 기능한다. 한편, 테스트절환단자(508)가 테스트모드로 설정되어 있을때는, 경계주사입력회로(511), (512), (513)는 플립플롭으로 기능하여, TI로부터 신호를 입력하고 TO에 출력하는 반면에, 경계주사출력회로(515),(516),(517)는 TI입력과 Q, TO출력을 가지도록 플립플롭으로서 기능한다. 경계주사입력회로(513)의 TO출력은 경계주사출력회로(517)의 TI입력에 접속된다. 따라서, 집적회로(501)의 테스트신호입력단자(509)를 통하여 입력된 디지틀신호가 6개의 플립플롭을 통과하여 테스트신호출력단자(510)에 출력된다. 제4도를 참조하면서 설명한 동작은 이와같이 실현된다.
제6도와 제7도를 참조하면서, 제5도의 경계주사입력회로(CI), (512), (512), (513), (513), 경계주사출력회로(CO), (515), (516), (517)의 내부회로의 구성예에 대해서 설명한다.
제6도는 제5도에 도시한 종래예의 반도체집적회로내에 있는 경계주사입력회로의 내부회로도의 예이다. 도면에 있어서, (601)은 디지틀신호입력단자(D), (602)는 클록입력단자(CK), (603)은 디지틀신호출력단자(Q), (604)는 테스트절환단자(TS), (605)는 테스트신호입력단자(TI), (606)은 테스트신호출력단자(TO), (606), (608)은 플립플롭, (609)는 디지틀신호절환기이다.
이상과 같이 구성된 경계주사입력회로의 동작에 대해서 이하 설명한다.
테스트절환단자(604)가 정규의 모드일 경우, 디지틀신호절환기(609)는 디지틀신호 입력단자(601)쪽에 접속된다. 플립플롭(608)의 데이터입력은 디지틀신호절환기(609)의 출력단자에 접속된다. 따라서, 클록입력단자(602)에 클록신호가 공급되면, 디지틀신호입력단자(601)의 데이타가 디지틀신호출력단자(603)와 테스트신호출력단자(606)에 출력된다. 테스트절환단자(604)가 테스트모드로 절환된 경우, 디지틀신호절환기(609)는 테스트신호입력단자(605)쪽에 접속되고, 따라서 디지틀 신호입력단자(601)의 데이타가 디지틀신호출력단자(603)에 출력되고, 테스트신호입력단자(605)의 데이터가 테스트신호출력단자(606)에출력된다.
제7도는 제5도의 종래예의 반도체집적회로내에 있는 경계주사출력회로의 내부회로도의 예이다. 도면에 있어서, (701)은 디지틀신호입력단자(D), (702)는 클록입력단자(CK), (703)은 디지틀신호출력단자(Q), (704)는 테스트절환단자(TS), (705)는 테스트신호입력단자(TI), (706)은 테스트신호출력단자(TO), (707), (708)은 플립플롭, (709)는 디지틀신호절환기이다.
이상과 같이 구성된 경계주사출력회로의 동작에 대해서 이하 설명한다.
테스트절환단자(704)가 정규의 모드로 설정된 경우, 디지틀신호절환기(709)는 디지틀신호입력단자(701)쪽에 접속된다. 플립플롭(708), (707)의 데이터입력이 디지틀신호절환기(709)의 출력에 접속되어 있기 때문에, 클록입력단자(702)에 클록 신호가 입력되면, 디지틀신호입력단자(701)의 데이터가 디지틀신호출력단자(703)와 테스트신호출력단자(706)에 출력된다. 테스트절환단자(704)가 테스트모드일 경우, 디지틀신호절환기(709)는 테스트신호입력단자(705)쪽에 접속되고, 테스트신호입력단자(705)의 데이터가 디지틀신호출력단자(703)와 테스트신호출력단자(706)에 출력된다.
상기한 경계주사입출력회로에 의해 제 5도를 참조하면서 설명한 동작이 실현된다.
상기의 종래예에서는, 보드위의 반도체집적회로가 전부 디지틀회로로 구성된 것을 전제로 하고 있었다. 그러나, 특히 영상신호를 처리하는 경우에는, 에널로그 회로와 디지틀회로가 동일 보드위에 실장되는 경우가 많고, 따라서 경계주사방법이 보드의 검사를 만족시킬 수 없다.
본 발명의 목적은, 애널로그회로와 디지틀회로를 가진 프린트인쇄기판을 대량으로 생산할때에 보드레스트를 용이하게 행하기 위한 테스트회로가 내장된 반도체집적회로를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 한측면에 따른 반도체집적회로는, 디지틀회로와 A/D 변환기로 이루어진 반도체집적회로에 있어서, 상기 A/D 변환기의 출력과 상기 디지틀회로의 출력을 입력하는 디지틀신호절환기와, 상기 디지틀신호절환기의 출력에 접속된 경계주사출력회로를 포함한 것을 특징으로 한다.
본 발명의 다른 측면에 따른 반도체집적회로는, 애널로그회로와 A/D 변환기와 디지틀회로로 이루어진 반도체집적회로에 있어서, 애널로그신호입력단자와 상기 애널로그회로의 출력을 입력하는 애널로그신호절환기와, 상기 애널로그신호절환기의 출력에 접속된 상기 A/D 변환기와, 상기 A/D 변환기의 출력에 접속된 디지틀회로와 상기 A/D 변환기의 출력과 상기 디지틀회로의 출력을 입력하는 디지틀신호절환기와, 상기 디지틀신호절환기의 출력에 접속된 경계주사출력회로를 포함한 것을 특징으로 한다.
본 발명의 또 다른 측면에 따른 반도체집적회로는, 애널로그회로만으로 이루어진 반도체집적회로에 있어서, 애널로그신호입력단자를 입력으로 하는 애널로그신호절환기와, 상기 애널로그신호절환기의 출력에 접속된 A/D 변환기와, 상기 A/D 변환기의 출력에 접속된 경게주사출력회로를 포함한것을 특징으로 한다.
상기한 구성에 의해서, 디지틀회로와 A/D 변환기로 이루어진반도체집적회로에 대해서는, A/D 변환기의 출력이 디지틀신호절환기에 의해 직접 경계주사출력회로에 설정되므로, 반도체집적회로의 외부에 실장된 A/D 변환기 주변의 애널로그회로의 불량접속을 검출한다.
또한, 애널로그회로와 A/D 변환기와 디지틀회로로 이루어진 반도체집적회로에 대해서는, 애널로그신호 절환기를 A/D 변환기의 앞에 설치하고, 상기 애널로그회로에 입력된 신호를 순차적으로 A/D 변환하여 경게주사출력회로에 출력함으로써, 반도체집적회로의 외부에 실장된 A/D 변환기 주변의 애널로그회로의 불량접속을 검출한다.
또한, 애널로그회로만으로 구성된 반도체집적회로에 대해서는, 테스트용 A/D 변환기와 경계주사출력회로를 부가함으로써, 다른 종류의 디지틀반도체집적회로와 마찬가지로 보드레스트가 가능하게 한다.
이하, 본 발명의 일실시예에 의한 반도체집적회로에 대해서 도면을 참조하면서 설명한다. 제1도는 본 발명의 제1실시예에 의한 반도체집적회로를 탑재한 보드의 블록도이다.
제1도에 도시한 바와같이, 제1실시예에 의한 반도체집적회로(102)가 보드(101)상에 애널로그주변회로(103)와 함께 배치되어 있다. 반도체집적회로(102)는, A/D 변환신호입력단자(105)와 기준전압입력단자(106), (107)를 통하여 애널로그주변회로(103)에 접속된 A/D 변환기(104)와 A/D 변환기(104)의 출력에 접속된 디지틀회로(108)와, A/D 변환기(104)의 출력(110) 또는 디지틀회로(108)의 출력(111)을 선택하는 절환수단의 어레이로 구성된 디지틀신호절환기(109)와 디지틀신호절환기(109)의 출력에 접속된 경계주사출력회로(113)을 포함한다.
보드(101)는, 제어단자(112)를 통하여 인가된 제어신호에 따라서 디지틀신호 절환기(109)를 제어하는 제어단자와, 테스트모드시에 테스트신호를 경계주사출력회로(113)에 입력하는 테스트신호입력단자(114)와, 테스트신호입력단자(114)로부터의 테스트신호에 응답하여 신호를 출력하는 테스트신호출력단자(115)를 가지고 있다.
이상과 같이 구성된 집적회로를 탑재한 보드의 동작에 대해서 이하 설명한다. 종래예와 다른 점은, 집적회로(102)에 A/D 변환기(104)가 내장되어 있는 점과 A/D 변환기(104)의 동작이 단자(105), (106), (107)을 통하여 애널로그주변회로(103)에 접속될때에 실현되고 있는 점이다. A/D 변환기(104)가 애널로그주변회로(103) 또는 집적회로(102)에 불량접속되는 경우, 이것은 A/D 변환기(104)의 출력 데이터의 시프트로부터 검출된다. 접속의 검출을 위해, 먼저, 신호절환제어단자(112)의 제어신호에 의해 디지틀신호절환기(109)가 절환하여 A/D 변환기(104)의 출력(110)에 접속된다. 이때에, 경계주사출력회로(113)는 A/D 변환기(104)의 출력을 수신하기 위해 정규의 모드로 유지된다. 다음에 경계주사출력회로(113)를 테스트모드로 설정하고, A/D 변환기(104)의 출력데이타를 테스트신호출력단자(115)로부터 직렬로 출력한다. 이 출력 데이터를 기대치와 비교한다. 애널로그처리이기 때문에, 기대치에 대해서 오차가 발생하지만 기대치에 대한 오차가 일정한 허용범위내이면 합격으로 한다.
이상과 같이 본 실시예에 의하면, 디지틀집적회로에 내장된 A/D 변환기의 주변에서 애널로그회로가 적절하게 실장되었는지의 여부를 경계주사회로에 의해 용이하게 검출할 수 있다.
제2도는 본 발명의 제2실시예에 의한 반도체집적회로를 탑재한 보드의 블록도이다. 도면에 있어서, (201)은 보드, (202)는 본 발명의 일실시예에 의한 집적회로, (203)은 집적회로(202)의 애널로그주변회로, (204)는 집적회로(202)에 내장된 애널로그회로, (205)는 애널로그신호절환기, (206), (207)은 집적회로(202)의 애널로그회로(204)에 접속하기 위한 애널로그신호입력단자, (208)은 애널로그신호절환기(205)를 제어하는 테스트절환제어단자이다. (104) 내지 (115)는 제1도의 동일번호인 구성과 동일한 기능을 가진다.
이상과 같이 구성된 집적회로를 탑재한 보드의 동작에 대해서 이하 설명한다.
제2도의 보드는, 집적회로(202)에 애널로그회로(204)와 A/D 변환기(104)가 내장되어 있는 점이 제1도의 보드와 상이하다. 테스트절환단자(208)가 정규의 모드로 설정될 때에, A/D 변환신호입력단자(105)는 애널로그회로(204)의 출력에 접속되어, 정규의 기능을 실현한다. 테스트절환단자(208)의 테스트모드는 2개 있으며, A/D 변환신호입력단자(105)는 애널로그신호입력단자(206) 또는 애널로그 신호입력단자(207)에 접속된다. 따라서 A/D 변환기(104)의 출력을 제1도와 마찬가지의 순서로 검사하면, 애널로그신호입력단자(206), (207)나 기준전압입력단자(106), (107)의 애널로그주변회로(203)에 적절하게 접속되었는지의 여부, 또는 이들 단자에 접속된 애널로그주변회로(203)가 적절하게 동작하는지의 여부를 검출할 수 있다.
이상과 같이 본 실시예에 의하면, 애널로그신호입력단자나 애널로그주변회로가 A/D 변환기에 직접 접속되어 있지 않아도, 애널로그신호입력단자의 접속상태나 애널로그주변회로를 검사할 수 있다.
제3도는, 본 발명의 제3실시예에 의한 반도체집적회로를 탑재한 보드의 블록도이다. 도면에 있어서, (301)은 보드, (302)는 애널로그주변회로, (303)은 애널로그집적회로, (304)는 디지틀집적회로, (305), (306)은 애널로그신호입력단자, (307)은 A/D 변환기, (308)은 애널로그신호절환기, (311)은 경계주사출력회로, (312)는 애널로그회로, (313)은 애널로그집적회로(303)의 테스트신호출력회로, (314)는 디지틀집적회로(304)의 테스트신호입력단자, (315)는 디지틀집적회로(304)의 테스트신호출력회로, (316)은 보드(301)의 테스트신호출력회로이다.
이상과 같이 구성된 집적회로를 탑재한 보드의 동작에 대해서 이하 설명한다. 본 실시예의 보드는, 애널로그집적회로(303)를 경계주사회로에 배치한 점이 다른 실시예와 상이하다. 따라서, 애널로그집적회로(303)의 내부에, 본래의 기능을 다하는 애널로그회로(312)를 제외하고, 테스트용으로, A/D 변환기(307), 애널로그신호절환기(308), 경계주사출력회로(311)가 배치되어 있다. 애널로그주변회로(302)에 접속된 단자인 애널로그신호입력단자(305), (306)의 상태를 테스트절환 제어단자(310)의 테스트 신호에 의해 순차적으로 A/D 변환기(307)에 입력하고, 경계주사출력회로(311)에서 병직렬변환된 후 테스트신호출력단자(313)로부터 출력된다. 따라서, 본 실시예는 애널로그신호입력단자(305), (306)가 애널로그주변회로(203)에 적절하게 접속되었는지의 여부, 또는 이들 단자에 접속된 애널로그주변회로(302)가 적절하게 구동되는지의 여부를 판정할 수 있다.
이상과 같이 본 실시예에 의하면, 애널로그집적회로에 경계주사회로를 내장한 경우에도 보드를 테스트할 수 있다.
상기한 바와같이 본 발명에 의해 다음의 이점을 달성할 수 있다.
① 디지틀회로와 A/D 변환기로 이루어진 반도체집적회로에 대해서는, 상기 A/D 변환기의 출력과 상기 디지틀회로의 출력을 입력으로하는 디지틀신호절환기와, 상기 디지틀신호전환기의 출력에 접속된 경계주사출력회로를 배치함으로써, 반도체집적회로의 외부에 실장된 A/D 변환기용 애널로그주변회로와의 접속상태를 검사하거나 애널로그주변회로 자체의 상태를 검출할 수 있다.
② 애널로그회로와 A/D 변환기 및 디지틀회로로 이루어진 반도체집적회로에 대해서는 애널로그신호입력단자와 상기 애널로그회로의 출력을 입력으로 하는 애널로그신호절환기와, 상기 애널로그신호절환기의 출력에 접속된 상기 A/D 변환기와, 상기 A/D 변환기의 출력에 접속된 디지틀회로와, 상기 A/D 변환기의 출력과 상기 디지틀회로의 출력을 입력으로 하는 디지틀신호절환기와 , 상기 디지틀신호절환기의 출력에 접속된 경계주사출력회로를 배치함으로써, 반도체집적회로의 외부에 실장된 애널로그주변회로와의 접속상태를 검사하거나 애널로그주변회로 자체의 상태를 검출할 수 있다.
③ 애널로그회로만으로 이루어진 반도체집적회로에 대해서는, 애널로그신호입력단자의 출력에 접속된 애널로그신호절환기와, 상기 애널로그신호절환기의 출력에 접속된 상기 A/D 변환기와, 상기 A/D 변환기의 출력에 접속된 경계주사출력회로를 배치함으로써, 다른 디지틀반도체집적회로와 마찬가지로, 단자의 주변회로와의 접속상태나 주변회로 자체의 상태를 단순한 검사프로그램에 의해 판정할 수 있다.

Claims (3)

  1. 애널로그주변회로에 접속된 A/D 변환기와, 상기 A/D 변환기의 출력쪽에 접속된 디지틀회로와, 상기 A/D 변환기의 출력쪽과 상기 디지틀회로의 출력쪽에 접속되고, 디지틀신호절환기에 인가된 절환제어신호에 따라서 상기 A/D 변환기의 출력으로부터 상기 디지틀회로의 출력으로 절환하거나 상기 디지틀회로의 출력으로부터 상기 A/D 변환기의 출력으로 절환하는 디지틀신호절환기와, 상기 디지틀신호절환기의 출력쪽에 접속되고, 정규모드시에는 상기 디지틀신호 절환기의 출력을 인출하는 동작이 가능하고, 테스트모드시에는 경계주사출력회로에 입력된 테스트신호에 응답하여 상기 디지틀신호절환기에 의해 인출된 출력이 순차적으로 경계주사출력회로로부터 출력되는 동작이 가능한 경계주사출력회로를 포함한 것을 특징으로 하는 반도체집적회로.
  2. 애널로그주변회로에 접속된 애널로그회로와, 애널로그신호절환기에 인가된 절환제어신호에 따라서 상기 애널로그주변회로의 출력으로부터 상기 애널로그회로의 출력으로 절환하거나 상기 애널로그회로의 출력으로부터 상기 애널로그주변회로의 출력으로 절환하는 애널로그신호절환기와, 상기 애널로그신호절환기의 출력쪽에 접속된 A/D 변환기와, 상기 A/D 변환기의 출력쪽에 접속된 디지틀회로와, 상기 A/D 변환기의 출력과 상기 디지틀회로의 출력에 모두 접속되고, 디지틀회로절환기에 입력된 절환제어신호에 따라서 A/D 변환기의 출력으로 부터 상기 디지틀회로의 출력으로 절환하거나 상기 디지틀회로의 출력으로부터 A/D 변환기의 출력으로 절환하는 디지틀신호절환기와, 상기 디지틀신호절환기의 출력쪽에 접속되고, 정규모드시에는 상기 디지틀신호절환기의 출력을 인출하는 동작이 가능하고, 테스트 모드시에 경계주사출력회로에 입력된 테스트신호에 응답하여 상기 디지틀신호절환기에 의해 인출된 출력이 순차적으로 경계주사출력회로로부터 출력되는 동작이 가능한 경계주사 출력회로를 포함한 것을 특징으로 하는 반도체집적회로.
  3. 애널로그주변회로에 접속된 애널로그회로와, 절환수단에 의해 상기 애널로그회로의 입출력 양쪽에 접속된 A/D 변환기와, 상기 A/D 변환기의 출력에 접속된 경계주사출력회로를 가진 애널로그집적회로와, 정규모드시에 상기 애널로그회로의 출력에 접속하고, 테스트모드시에 절환수단에 인가된 테스트신호에 응답하여 상기 애널로그주변회로의 출력을 상기 A/D 변환기에 순차적으로 접속하도록 절환하는 절환수단을 포함한 것을 특징으로 하는 반도체집적회로.
KR1019910022315A 1990-12-06 1991-12-06 반도체집적회로 KR960003087B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2400584A JPH04212524A (ja) 1990-12-06 1990-12-06 半導体集積回路
JP90-400584 1990-12-06

Publications (2)

Publication Number Publication Date
KR920013937A KR920013937A (ko) 1992-07-30
KR960003087B1 true KR960003087B1 (ko) 1996-03-04

Family

ID=18510480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022315A KR960003087B1 (ko) 1990-12-06 1991-12-06 반도체집적회로

Country Status (6)

Country Link
US (1) US5225834A (ko)
EP (1) EP0489394B1 (ko)
JP (1) JPH04212524A (ko)
KR (1) KR960003087B1 (ko)
DE (1) DE69126848T2 (ko)
MY (1) MY115272A (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180421B2 (ja) * 1992-03-30 2001-06-25 日本電気株式会社 テスト回路を内蔵したアナログ・ディジタル混在マスタ
JP3563750B2 (ja) * 1992-10-16 2004-09-08 テキサス インスツルメンツ インコーポレイテツド アナログ回路のための走査に基づく試験
US5404358A (en) * 1993-02-04 1995-04-04 Bull Hn Information Systems Inc. Boundary scan architecture analog extension
GB9303758D0 (en) * 1993-02-25 1993-04-14 Texas Instruments Ltd Improvements in or relating to integrated logic circuits
US5581176A (en) * 1993-05-24 1996-12-03 North American Philips Corporation Analog autonomous test bus framework for testing integrated circuits on a printed circuit board
GB2278689B (en) * 1993-06-02 1997-03-19 Ford Motor Co Method and apparatus for testing integrated circuits
US5744949A (en) * 1993-08-17 1998-04-28 Texas Instruments Incorporated Analog test cell circuit
US5659257A (en) * 1994-07-05 1997-08-19 Ford Motor Company Method and circuit structure for measuring and testing discrete components on mixed-signal circuit boards
JPH08154055A (ja) * 1994-11-25 1996-06-11 Oki Electric Ind Co Ltd アナログ／デジタル変換器
US5659312A (en) * 1996-06-14 1997-08-19 Logicvision, Inc. Method and apparatus for testing digital to analog and analog to digital converters
US5974578A (en) * 1996-08-06 1999-10-26 Matsushita Electronics Corporation Integrated circuit and test method therefor
TW356596B (en) * 1996-10-16 1999-04-21 Koninl Philips Electronics Nv Testing control signals in A/D converters the invention relates to an integrated circuit containing an A/D converter and a test circuit
GB9802091D0 (en) * 1998-01-30 1998-03-25 Sgs Thomson Microelectronics Device scan testing
US6333706B1 (en) 1999-08-02 2001-12-25 International Business Machines Corporation Built-in self-test for analog to digital converter
US7032151B2 (en) * 2001-11-13 2006-04-18 Georgia Tech Research Corporation Systems and methods for testing integrated circuits
US7159159B2 (en) * 2002-05-01 2007-01-02 Logicvision, Inc. Circuit and method for adding parametric test capability to digital boundary scan
US7475312B2 (en) * 2003-07-09 2009-01-06 Nxp B.V. Integrated circuit (IC) with on-board characterization unit
US7102555B2 (en) * 2004-04-30 2006-09-05 Xilinx, Inc. Boundary-scan circuit used for analog and digital testing of an integrated circuit
US7599299B2 (en) * 2004-04-30 2009-10-06 Xilinx, Inc. Dynamic reconfiguration of a system monitor (DRPORT)
JPWO2006022026A1 (ja) * 2004-08-26 2008-05-08 テスト・リサーチ・ラボラトリーズ株式会社 半導体のテストシステム
JPWO2009147720A1 (ja) * 2008-06-02 2011-10-20 株式会社アドバンテスト 半導体ウエハ、半導体回路、試験用基板、および、試験システム
US7969171B1 (en) 2010-01-06 2011-06-28 General Electric Company Test circuit and system
US9729163B1 (en) * 2016-08-30 2017-08-08 Qualcomm Incorporated Apparatus and method for in situ analog signal diagnostic and debugging with calibrated analog-to-digital converter
CN111045405A (zh) * 2019-12-16 2020-04-21 上海新华控制技术集团科技有限公司 一种开关量转接输出端子板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3305547A1 (de) * 1983-02-18 1984-08-23 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum digitalen umwandeln eines analogen signals
US4538269A (en) * 1983-04-18 1985-08-27 International Telephone And Telegraph Corporation Programmable coding and decoding arrangement
JPS60147659A (ja) * 1984-01-13 1985-08-03 Hitachi Ltd 論理構造
US4872169A (en) * 1987-03-06 1989-10-03 Texas Instruments Incorporated Hierarchical scan selection
JPS63233384A (ja) * 1987-03-20 1988-09-29 Fujitsu Ltd プリント板ユニツトの論理チエツク方法
US4922492A (en) * 1988-05-13 1990-05-01 National Semiconductor Corp. Architecture and device for testable mixed analog and digital VLSI circuits
NL8801362A (nl) * 1988-05-27 1989-12-18 Philips Nv Elektronische module bevattende een eerste substraatelement met een funktioneel deel, alsmede een tweede substraatelement voor het testen van een interkonnektiefunktie, voet bevattende zo een tweede substraatelement, substraatelement te gebruiken als zo een tweede substraatelement en elektronisch apparaat bevattende een plaat met gedrukte bedrading en ten minste twee zulke elektronische modules.
US5132974A (en) * 1989-10-24 1992-07-21 Silc Technologies, Inc. Method and apparatus for designing integrated circuits for testability
EP0447117B1 (en) * 1990-03-15 1997-02-19 AT&T Corp. Built-in self test for analog to digital converters
JP2627464B2 (ja) * 1990-03-29 1997-07-09 三菱電機株式会社 集積回路装置

Also Published As

Publication number Publication date
EP0489394A2 (en) 1992-06-10
DE69126848T2 (de) 1997-11-20
US5225834A (en) 1993-07-06
JPH04212524A (ja) 1992-08-04
EP0489394A3 (en) 1993-06-23
KR920013937A (ko) 1992-07-30
EP0489394B1 (en) 1997-07-16
DE69126848D1 (de) 1997-08-21
MY115272A (en) 2003-05-31

Similar Documents

Publication Publication Date Title
KR960003087B1 (ko) 반도체집적회로
US5656953A (en) Low overhead memory designs for IC terminals
EP0509440B1 (en) Apparatus for generating test pattern for sequential logic circuit of integrated circuit and method thereof
KR100537664B1 (ko) 경계스캔테스팅장치
CA2329597A1 (en) Method for scan controlled sequential sampling of analog signals and circuit for use therewith
US6105153A (en) Semiconductor integrated circuit and its evaluating method
US6865703B2 (en) Scan test system for semiconductor device
JPH07270494A (ja) 集積回路装置
JP2003344500A (ja) マクロテスト回路
JPH11258304A (ja) システムロジックのテスト回路およびテスト方法
US7305601B2 (en) Method and test apparatus for testing integrated circuits using both valid and invalid test data
US20030025519A1 (en) Inspection apparatus and method for test ambient and test mode circuit on integrated circuit chip
US11959965B2 (en) Test circuit using clock gating scheme to hold capture procedure and bypass mode, and integrated circuit including the same
KR100490495B1 (ko) 반도체 장치 및 반도체 장치의 테스트 방법
JPH10321800A (ja) 集積回路
JPH0772203A (ja) バウンダリ・スキャンテスト回路
KR970006020B1 (ko) 바운더리 스캔 구조의 티디오(tdo) 출력 장치
KR970007465B1 (ko) 바운더리 스캔 구조의 테스트 모드 변경 방법
KR100261439B1 (ko) 다중 바운더리 스캔회로
JPH08122413A (ja) 半導体集積回路及びそのテスト方法
KR20020062647A (ko) 일정 로직 값 조작 스캔 테스트 체인, 일정 로직 값 스캔테스트 조작 회로 및 일정 로직 값 스캔 테스트 조작 방법
JP2001194423A (ja) 半導体集積回路の試験回路
JPH05126904A (ja) 半導体装置の検査装置
JPH05150013A (ja) 検査機能内蔵集積回路
JPH0949863A (ja) 半導体集積回路装置の故障検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee