JPH05150013A - 検査機能内蔵集積回路 - Google Patents
検査機能内蔵集積回路Info
- Publication number
- JPH05150013A JPH05150013A JP3044681A JP4468191A JPH05150013A JP H05150013 A JPH05150013 A JP H05150013A JP 3044681 A JP3044681 A JP 3044681A JP 4468191 A JP4468191 A JP 4468191A JP H05150013 A JPH05150013 A JP H05150013A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- output
- input
- signal
- functional block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
［目的］ 複数個の機能ブロックの出力信号の状態を任
意のタイミングで集積回路外に取り出すことにより、集
積回路内の個々の機能ブロックを別々に検査すると共
に、検査に必要な端子数を少なくする。 ［構成］ 入力端子１２から入力された入力データに基
づいて発生した機能ブロック２の出力信号の状態を蓄積
するＦＩＦＯ１３と、ＦＩＦＯ１３に出力信号の状態を
蓄積する任意のタイミング発生時間を設定可能なサンプ
リング制御回路６と、ＦＩＦＯ１３のデータを読み出し
て出力端子９に出力する読み出し制御回路１４とを設け
る。
意のタイミングで集積回路外に取り出すことにより、集
積回路内の個々の機能ブロックを別々に検査すると共
に、検査に必要な端子数を少なくする。 ［構成］ 入力端子１２から入力された入力データに基
づいて発生した機能ブロック２の出力信号の状態を蓄積
するＦＩＦＯ１３と、ＦＩＦＯ１３に出力信号の状態を
蓄積する任意のタイミング発生時間を設定可能なサンプ
リング制御回路６と、ＦＩＦＯ１３のデータを読み出し
て出力端子９に出力する読み出し制御回路１４とを設け
る。
Description
【０００１】
【産業上の利用分野】本発明は、検査機能内蔵集積回路
に関し、特に、複数個の機能ブロックの検査機能をもつ
集積回路に関する。
に関し、特に、複数個の機能ブロックの検査機能をもつ
集積回路に関する。
【０００２】
【従来の技術】従来、複数個の機能ブロックをもつ集積
回路のテスト方法としては、図４のように集積回路１の
入力端子より一定のタイミングで、想定した入力データ
を連続的に入力し、集積回路１より出力されたデータと
あらかじめ想定したデータ（期待値）１９とを比較器１
８で比較して検査している。例えば、図５のように入力
端子１２よりデータを入力し入力バス１１を通じて機能
ブロック２の入力に入り、所定の動作結果が機能ブロッ
ク２より出力され、それが集積回路１の出力にでる。こ
の結果を入力データごとに想定している集積回路からの
期待値と比較し、すべての出力データと期待値とが一致
したとき良品としている。
回路のテスト方法としては、図４のように集積回路１の
入力端子より一定のタイミングで、想定した入力データ
を連続的に入力し、集積回路１より出力されたデータと
あらかじめ想定したデータ（期待値）１９とを比較器１
８で比較して検査している。例えば、図５のように入力
端子１２よりデータを入力し入力バス１１を通じて機能
ブロック２の入力に入り、所定の動作結果が機能ブロッ
ク２より出力され、それが集積回路１の出力にでる。こ
の結果を入力データごとに想定している集積回路からの
期待値と比較し、すべての出力データと期待値とが一致
したとき良品としている。
【０００３】しかしながら、図６のように集積回路１内
の機能ブロック２同士が集積回路１内で結合されてお
り、集積回路の出力端子として集積回路１外に出ていな
いときには、一つの機能ブロック２の動作後次の機能ブ
ロック２を働かせる必要があるために、はじめの機能ブ
ロック２に対し内部接続のある機能ブロック２の動作が
完了するまで入力を入れ続ける必要がある。逆に二つ目
の機能ブロック２のテストには必ず一つ目の機能ブロッ
ク２を毎回動作させる必要があり、このために入力デー
タが複雑になるか、あるいは十分な検査ができないとき
がある。
の機能ブロック２同士が集積回路１内で結合されてお
り、集積回路の出力端子として集積回路１外に出ていな
いときには、一つの機能ブロック２の動作後次の機能ブ
ロック２を働かせる必要があるために、はじめの機能ブ
ロック２に対し内部接続のある機能ブロック２の動作が
完了するまで入力を入れ続ける必要がある。逆に二つ目
の機能ブロック２のテストには必ず一つ目の機能ブロッ
ク２を毎回動作させる必要があり、このために入力デー
タが複雑になるか、あるいは十分な検査ができないとき
がある。
【０００４】したがって、複数個の機能ブロックを内部
に持つ集積回路では、図７のように集積回路１内の機能
ブロック２を単独でテストするために機能ブロック２の
入出力にゲートをもうけ、外部より供給されるテスト信
号２１がアクティブ状態の時には機能ブロックの入出力
の信号が集積回路の外部端子に出るようにしておく。
に持つ集積回路では、図７のように集積回路１内の機能
ブロック２を単独でテストするために機能ブロック２の
入出力にゲートをもうけ、外部より供給されるテスト信
号２１がアクティブ状態の時には機能ブロックの入出力
の信号が集積回路の外部端子に出るようにしておく。
【０００５】
【発明が解決しようとする課題】このように従来の方式
では、機能ブロックで複数かつ数が多くなると集積回路
の外部から検査データが複雑になり、また実際の機能ブ
ロックの入出力タイミングの検査もできない。またこの
点を改良した第２の方式では機能ブロックの端子数が増
加すると検査に必要な集積回路の端子数が増加する欠点
がある。さらに機能ブロックと集積回路の端子の間に選
択回路や出力バッファがあるために正確なタイミングの
検査が困難になる問題がある。
では、機能ブロックで複数かつ数が多くなると集積回路
の外部から検査データが複雑になり、また実際の機能ブ
ロックの入出力タイミングの検査もできない。またこの
点を改良した第２の方式では機能ブロックの端子数が増
加すると検査に必要な集積回路の端子数が増加する欠点
がある。さらに機能ブロックと集積回路の端子の間に選
択回路や出力バッファがあるために正確なタイミングの
検査が困難になる問題がある。
【０００６】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規な集積回
路を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規な集積回
路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成する為
に、本発明に係る検査機能内蔵集積回路は、複数の機能
ブロックを持つ集積回路において、機能ブロックの出力
信号の状態を蓄積する信号蓄積装置と、任意に設定可能
な蓄積タイミングを発生する制御装置と、信号蓄積装置
のデータを読み出す制御回路とを備えて構成される。
に、本発明に係る検査機能内蔵集積回路は、複数の機能
ブロックを持つ集積回路において、機能ブロックの出力
信号の状態を蓄積する信号蓄積装置と、任意に設定可能
な蓄積タイミングを発生する制御装置と、信号蓄積装置
のデータを読み出す制御回路とを備えて構成される。
【０００８】
【実施例】次に本発明をその好ましい各実施例について
図面を参照しながら具体的に説明する。
図面を参照しながら具体的に説明する。
【０００９】図１は本発明による第１の実施例を示すブ
ロック構成図である。
ロック構成図である。
【００１０】図１を参照するに、集積回路１の入力端子
１２から入力されたデータは入力バス１１を通じて機能
ブロック２に入力される。入力データにより機能ブロッ
ク２が動作しその結果が出力される。この出力信号は他
の機能ブロック２や集積回路の出力端子に伝えられる。
また機能ブロック２の出力信号は、ＦＩＦＯ１３にも入
力され、サンプリング制御回路６からサンプリング信号
３が来たときに出力信号の状態が蓄えられる。このサン
プリング信号３は集積回路１の入力端子１２から入力さ
れた起動信号４と機能ブロック２の指定信号５がサンプ
リング制御回路６に入り設定した時間後に指定された機
能ブロック２のＦＩＦＯ１３のサンプリング信号３を発
生させる。また、設定時間は入力データを入力する前
に、集積回路１の外部より設定時間入力バス７を通じて
サンプリング制御回路６に入力する。
１２から入力されたデータは入力バス１１を通じて機能
ブロック２に入力される。入力データにより機能ブロッ
ク２が動作しその結果が出力される。この出力信号は他
の機能ブロック２や集積回路の出力端子に伝えられる。
また機能ブロック２の出力信号は、ＦＩＦＯ１３にも入
力され、サンプリング制御回路６からサンプリング信号
３が来たときに出力信号の状態が蓄えられる。このサン
プリング信号３は集積回路１の入力端子１２から入力さ
れた起動信号４と機能ブロック２の指定信号５がサンプ
リング制御回路６に入り設定した時間後に指定された機
能ブロック２のＦＩＦＯ１３のサンプリング信号３を発
生させる。また、設定時間は入力データを入力する前
に、集積回路１の外部より設定時間入力バス７を通じて
サンプリング制御回路６に入力する。
【００１１】次に、ＦＩＦＯ１３内のデータは集積回路
１の外から入力された読み出し信号２２と機能ブロック
２の指定信号５が読み出し制御回路１４に入力され、所
定のＦＩＦＯ１３の読み出し信号８を発生する。ＦＩＦ
Ｏ１３のデータは出力バス１０を通じて集積回路１の出
力端子９に出力される。この読み出されたデータと、は
じめに想定した期待値とを比較することにより機能ブロ
ックから指定時間にデータが出力されているか否かが判
定できる。
１の外から入力された読み出し信号２２と機能ブロック
２の指定信号５が読み出し制御回路１４に入力され、所
定のＦＩＦＯ１３の読み出し信号８を発生する。ＦＩＦ
Ｏ１３のデータは出力バス１０を通じて集積回路１の出
力端子９に出力される。この読み出されたデータと、は
じめに想定した期待値とを比較することにより機能ブロ
ックから指定時間にデータが出力されているか否かが判
定できる。
【００１２】図２に、入力データ２−ａとＦＩＦＯ１３
のサンプリング信号２−ｄの関係を示す。入力データ２
−ａを入力する前に制御回路起動信号２−ｃの入力後、
ＦＩＦＯ１３のサンプリング信号２−ｄ発生までの時間
を入力する。次に入力データ２−ａを連続に入力し機能
ブロックを動作させる。入力データ２−ａの指定したタ
イミングでＦＩＦＯ１３の起動信号２−ｃを入力する
と、はじめに入力した時間後に機能ブロックの出力信号
の状態をサンプリングする信号２−ｄがＦＩＦＯ１３に
伝えられ、出力状態が蓄えられる。はじめに設定した設
定時間データ２−ｂを変えることにより任意の時間に機
能ブロックの出力状態をＦＩＦＯ１３に蓄えることがで
きる。
のサンプリング信号２−ｄの関係を示す。入力データ２
−ａを入力する前に制御回路起動信号２−ｃの入力後、
ＦＩＦＯ１３のサンプリング信号２−ｄ発生までの時間
を入力する。次に入力データ２−ａを連続に入力し機能
ブロックを動作させる。入力データ２−ａの指定したタ
イミングでＦＩＦＯ１３の起動信号２−ｃを入力する
と、はじめに入力した時間後に機能ブロックの出力信号
の状態をサンプリングする信号２−ｄがＦＩＦＯ１３に
伝えられ、出力状態が蓄えられる。はじめに設定した設
定時間データ２−ｂを変えることにより任意の時間に機
能ブロックの出力状態をＦＩＦＯ１３に蓄えることがで
きる。
【００１３】図３は本発明による第２の実施例を示すブ
ロック構成図であり、第１の実施例におけるＦＩＦＯ１
３をラッチ１６に変更した例を示す。動作はＦＩＦＯ１
３と同じように機能ブロック２の出力データをラッチ１
６に蓄え、集積回路１の外に取り出すことができる。
ロック構成図であり、第１の実施例におけるＦＩＦＯ１
３をラッチ１６に変更した例を示す。動作はＦＩＦＯ１
３と同じように機能ブロック２の出力データをラッチ１
６に蓄え、集積回路１の外に取り出すことができる。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
複数個の機能ブロックの出力信号の状態を任意のタイミ
ングで集積回路外に取り出すことができるので、集積回
路内の個々の機能ブロックを別々に検査できる効果が得
られ、また、機能ブロックをテストするための検査に必
要な端子が少なくなる効果も得られる。
複数個の機能ブロックの出力信号の状態を任意のタイミ
ングで集積回路外に取り出すことができるので、集積回
路内の個々の機能ブロックを別々に検査できる効果が得
られ、また、機能ブロックをテストするための検査に必
要な端子が少なくなる効果も得られる。
【図１】本発明による第１の実施例を示すブロック構成
図である。
図である。
【図２】ＦＩＦＯに出力状態を蓄積するタイミングを示
すタイミングチャートである。
すタイミングチャートである。
【図３】本発明による第２の実施例を示すブロック構成
図である。
図である。
【図４】集積回路の検査方法の例を示す図である。
【図５】集積回路内に機能ブロックが一つの時の検査例
を示す図である。
を示す図である。
【図６】集積回路内に機能ブロックが複数個の時の例を
示す図である。
示す図である。
【図７】従来における複数個の機能ブロックの検査例を
示す図である。
示す図である。
１…集積回路 ２…機能ブロック ３…サンプリング信号 ４…起動信号 ５…指定信号 ６…サンプリング制御回路 ７…設定時間入力バス ８…ＦＩＦＯの読み出し信号 ９…出力端子 １０…ＦＩＦＯ用出力端子 １１…入力バス １２…入力端子 １３…ＦＩＦＯ １４…読み出し制御回路 １５…機能ブロックの出力バス １６…ラッチ １７…入力データ発生装置 １８…比較器 １９…期待値 ２０…設定した入力データ ２１…テスト信号 ２２…外部よりの読み出し信号 ２−ａ…入力データ ２−ｂ…設定時間データ ２−ｃ…起動信号 ２−ｄ…ＦＩＦＯのサンプリング信号 ２−ｅ…機能ブロックの出力信号 ２−ＦＩＦＯのデータ
Claims (1)
- 【請求項１】 複数の機能ブロックを持つ集積回路にお
いて、機能ブロックの出力信号の状態を蓄積する信号蓄
積装置と、任意のタイミング発生時間を設定可能な蓄積
タイミング発生装置と、前記信号蓄積装置のデータを読
み出す制御回路とを集積回路内に備え、任意の時間の機
能ブロックの出力信号を外部に取り出せることを特徴と
する検査機能内蔵集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3044681A JPH05150013A (ja) | 1991-03-11 | 1991-03-11 | 検査機能内蔵集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3044681A JPH05150013A (ja) | 1991-03-11 | 1991-03-11 | 検査機能内蔵集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05150013A true JPH05150013A (ja) | 1993-06-18 |
Family
ID=12698178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3044681A Pending JPH05150013A (ja) | 1991-03-11 | 1991-03-11 | 検査機能内蔵集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05150013A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831994A (en) * | 1996-09-02 | 1998-11-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device testing fixture |
-
1991
- 1991-03-11 JP JP3044681A patent/JPH05150013A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831994A (en) * | 1996-09-02 | 1998-11-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device testing fixture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701306A (en) | Semiconductor integrated circuit which can be tested by an LSI tester having a reduced number of pins | |
| US4783785A (en) | Method and apparatus for diagnosis of logical circuits | |
| EP0489394B1 (en) | Semiconductor integrated circuit | |
| KR930011489A (ko) | 저 대역폭 검사 장비 및 프로브 스테이션을 사용하여 디지탈 마이크로회로의 단순 및 정확한 에이씨(ac) 검사를 제공하는 내장 검사 회로 및 속도 검사 방법 | |
| US6057691A (en) | Delay element testing apparatus and integrated circuit having testing function for delay elements | |
| DE69017169D1 (de) | Testen integrierter Schaltungen unter Verwendung von Taktgeberstössen. | |
| US4864570A (en) | Processing pulse control circuit for use in device performing signature analysis of digital circuits | |
| JPH06160476A (ja) | スキャンパスのテスト制御回路 | |
| US6480016B1 (en) | Tester, a test system, and a testing method for a semiconductor integrated circuit | |
| JPH05150013A (ja) | 検査機能内蔵集積回路 | |
| US6378092B1 (en) | Integrated circuit testing | |
| KR900013609A (ko) | 집적 회로용 이벤트 제한 검사 구조물 | |
| US6182255B1 (en) | IC tester | |
| KR970002062B1 (ko) | 바운더리 스캔 구조의 테스트 데이타 출력 장치 | |
| KR100209221B1 (ko) | 바운더리 스캔회로 | |
| JPH04325999A (ja) | シフトレジスタのテスト回路 | |
| JP2885126B2 (ja) | 入力試験回路 | |
| KR0145789B1 (ko) | 바운더리 스캔 구조의 테스트 클럭 발생 장치 | |
| JPH1123660A (ja) | 集積回路のテスト容易化回路 | |
| US20050044461A1 (en) | Semiconductor device test circuit and semiconductor device | |
| JPH102935A (ja) | Ｉｃ試験装置 | |
| JPH01162173A (ja) | 論理のｌｓｉテスト装置 | |
| JP2002016226A (ja) | 半導体集積回路装置 | |
| JPH026772A (ja) | 集積回路 | |
| JPS60211376A (ja) | 集積回路の試験回路 |