KR100490495B1 - 반도체 장치 및 반도체 장치의 테스트 방법 - Google Patents

반도체 장치 및 반도체 장치의 테스트 방법 Download PDF

Info

Publication number
KR100490495B1
KR100490495B1 KR10-1999-0013814A KR19990013814A KR100490495B1 KR 100490495 B1 KR100490495 B1 KR 100490495B1 KR 19990013814 A KR19990013814 A KR 19990013814A KR 100490495 B1 KR100490495 B1 KR 100490495B1
Authority
KR
South Korea
Prior art keywords
input
output
signal
circuit
pin
Prior art date
Application number
KR10-1999-0013814A
Other languages
English (en)
Other versions
KR20000016855A (ko
Inventor
모리가오리
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20000016855A publication Critical patent/KR20000016855A/ko
Application granted granted Critical
Publication of KR100490495B1 publication Critical patent/KR100490495B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318566—Comparators; Diagnosing the device under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

풀 기능 테스트시의 테스트 공정을 줄일 수 있는 반도체 장치, 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 관한 반도체 장치는, 반도체 칩(1)의 한 쌍의 핀(핀 A, 핀 B)과 상기 반도체 칩(1)내의 한 쌍의 단자(단자 a, 단자 b)를 각각 전환 회로(2)를 거쳐서 접속하고, 이 전환 회로(2)를 상기 반도체 칩(1)의 외부로부터 입력되는 제어 신호(M_ENA 신호)에 의해 제어하며, 상기 반도체 칩(1)의 한 쌍의 핀(핀 A, 핀 B)과 상기 반도체 칩(1)내의 한 쌍의 단자(단자 a, 단자 b)와의 접속을 전환하는 반도체 장치에 있어서, 상기 전환 회로(2)의 전환 동작의 검사를 실행하는 전환 동작 검사 회로(4)를 구비하는 것이다.

Description

반도체 장치 및 반도체 장치의 테스트 방법{METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE MANUFACTURED THEREBY}
본 발명은, 정(正)밴드 사양 및 역(逆)밴드 사양 양쪽에 사용 가능한 반도체 장치, 특히, 외부 신호에 의해 반도체 칩내의 전환 회로를 전환하는 것에 의해, 정/역밴드로 전환할 수 있는 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치에서는, 보드상의 스터브(stub) 배선을 생략하기 위해서(링킹(linking) 대책 혹은 실장 면적을 축소시키기 위해서), 정/역밴드품(品)을 제조할 필요가 있는 경우가 있다. 그래서, 반도체 칩내에 전환 회로를 마련하여, 이 전환 회로에 의한 전환에 의해, 정밴드품, 또는, 역밴드품이 되도록 전환 가능한 반도체 장치가 제안되어 있다.
이와 같이, 전환 회로에 의해 1개의 칩으로, 정밴드 사양/역밴드 사양 양쪽에 이용되는 반도체 장치에서는, 핀을 상측 방향으로 구부러뜨려 정밴드품을, 핀을 하측 방향으로 구부러뜨려 역밴드품을 제조하는 방법을 이용하여 정/역밴드품을 제조할 수가 없는 CSP, BGA, FBGA 등의 반도체 칩에 관해서도 정/역밴드 사양의 반도체 장치를 제조할 수 있다. 또, 이들 칩에 관해서는 밴드는 존재하지 않지만, 본 명세서에 있어서는, 편의상 밴드 모드의 용어를 이용하는 것으로 한다.
도 10은 상기 전환 회로에 의해 정/역밴드 모드의 전환이 가능한 종래의 반도체 장치를 도시하는 도면이다. 도면에 있어서, (101)은 정/역밴드의 전환이 가능한 반도체 칩으로서, 도 10의 (a)에 도시하는 바와 같이, M_ENA 신호를 "L" 값으로 하는 것에 의해 정밴드 모드(정밴드품)로, 반대로, 도 10의 (b)에 도시하는 바와 같이 M_ENA 신호를 "H" 값으로 하는 것에 의해 역밴드 모드(역밴드품)로 되도록 전환 가능한 반도체 칩이다. 이와 같이, 도 10에 도시한 반도체 칩(101)에서는 M_ENA 신호를 전환하는 것에 의해, 1개의 칩으로 정/역밴드 양쪽에 사용이 가능하다.
도 11은 도 10에 도시한 종래의 반도체 장치의 내부를 나타내는 개략도이다. 도면에 있어서, (101)은 반도체 칩, (102)는 핀 A, B와 내부 회로(103)의 입력 단자와의 접속을 M_ENA 신호에 의해 전환하는 전환 회로, (103)은 반도체 칩내에 마련된 내부 회로이다. 도 11의 (a)에 도시하는 바와 같이 정밴드 모드(M_ENA 신호="L")일 때에는, 핀 A로부터 입력되는 신호(intA)가 전환 회로(102)를 거쳐서 내부 회로(103)의 입력 단자 a로부터 입력되고, 핀 B로부터 입력되는 신호(intB)가 전환 회로(102)를 거쳐서 내부 회로(103)의 입력 단자 b로부터 입력되게 되어 있다.
반대로, 도 11의 (b)에 도시하는 바와 같이 역밴드 모드(M_ENA 신호="H")일 때에는, 핀 A로부터 입력되는 신호(intB)가 전환 회로(102)를 거쳐서 내부 회로(103)의 입력 단자 b로부터 입력되고, 핀 B로부터 입력되는 신호(intA)가 전환 회로(102)를 거쳐서 내부 회로(103)의 입력 단자 a로부터 입력되도록 되어 있다.
도 12는 도 11에 도시한 전환 회로(102)를 도시한 도면으로서, 도 12의 (a)는 정밴드 모드일 때의 것을, 도 12의 (b)는 역밴드 모드일 때의 것을 도시한 도면이다. 도면에 있어서, (121)은 핀 A로부터 입력된 신호를 클럭 신호(이하, CLK라고 칭함)의 "H" 에지에 동기하여 유지해서 출력하는 레지스터, (122)는 핀 B로부터 입력된 신호를 CLK의 "H" 에지에 동기하여 유지해서 출력하는 레지스터이다.
(123)은 레지스터(121) 및 레지스터(122)로부터의 입력에 대하여, M_ENA 신호가 "L" 값일 때에는, 레지스터(121)로부터의 입력값을, 반대로, M_ENA 신호가 "H" 값일 때에는, 레지스터(122)로부터의 입력값을 입력 단자 a에 출력하는 선택기, (124)는 레지스터(121) 및 레지스터(122)로부터의 입력에 대하여, M_ENA 신호가 "L" 값일 때에는, 레지스터(122)로부터의 입력값을, 반대로, M_ENA 신호가 "H" 값일 때에는, 레지스터(121)로부터의 입력값을 입력 단자 b에 출력하는 선택기이다.
다음에, 이 전환 회로(102)의 동작에 대하여 설명한다.
M_ENA 신호가 "L" 값일 때에는, 도 12의 (a)에 도시하는 바와 같이 핀 A로부터 입력되는 신호(intA)가 레지스터(121)를 거쳐서 선택기(123, 124)에, 핀 B로부터 입력되는 신호(intB)가 레지스터(122)를 거쳐서 선택기(123, 124)에, 각각 입력된다. 여기서, M_ENA 신호가 "L" 값이기 때문에, 선택기(123)는 레지스터(121)(핀 A)로부터 입력된 신호(intA)를 입력 단자 a에 출력하고, 선택기(124)는 레지스터(122)(핀 B)로부터 입력된 신호(intB)를 입력 단자 b에 출력한다.
반대로, M_ENA 신호가 "H" 값일 때에는, 도 12의 (b)에 도시하는 바와 같이 핀 A로부터 입력되는 신호(intB)가 레지스터(121)를 거쳐서 선택기(123, 124)에, 핀 B로부터 입력되는 신호(intA)가 레지스터(122)를 거쳐서 선택기(123, 124)에 각각 입력된다. 여기서, M_ENA 신호가 "H" 값이기 때문에, 선택기(123)는 레지스터(122)(핀 B)로부터 입력된 신호(intA)를 입력 단자 a에 출력하고, 선택기(124)는 레지스터(121)(핀 A)로부터 입력된 신호(intB)를 입력 단자 b에 출력한다.
이와 같이, 도 12의 (a)에 나타내는 정밴드 모드시에는, 핀 A로부터 입력되는 신호가 입력 단자 a에 출력되고, 핀 B로부터 입력되는 신호가 입력 단자 b에 출력된다. 그리고, 도 12의 (b)에 나타내는 역밴드 모드시에는, 핀 A로부터 입력되는 신호가 입력 단자 b에 출력되고, 핀 B로부터 입력되는 신호가 입력 단자 a에 출력된다.
다음에, 도 10에 도시한 반도체 장치의 테스트 방법을 설명한다.
도 13은 도 10에 도시한 반도체 장치의 테스트 흐름을 나타내는 도면이다. 도 13에 도시하는 바와 같이, 도 10에 도시한 바와 같은 반도체 칩의 어셈블리(assembly)를 종료하면, 우선, M_ENA 신호를 "L" 값으로 하여, 정밴드 모드시의 풀 기능 테스트(full function test)를 실행한다.
이 테스트에서는, 예를 들어, 각 배선 등의 도통(導通)을 체크하는 도통 체크, 소정 부위에 정확한 전류값을 얻을 수 있는지 등의 체크를 실행하는 DC 테스트, 기능 검사를 실행하는 기능 테스트, 성능별로 반도체 칩을 선별하는 스피드 아이템(speed item) 선별 등이 실행된다.
다음에, M_ENA 신호를 "H" 값으로 하고, 역밴드 모드시의 풀 기능 테스트를 실행한다. 이 테스트에서는, 상기 정밴드시의 테스트와 마찬가지로, 도통 체크, DC 테스트, 기능 테스트, 스피드 아이템 선별 등이 실행된다.
상기한 바와 같은 종래의 반도체 장치에서는, 내부 회로의 동작이 정/역 양밴드시에 있어서도 동일한 동작을 실행함에도 불구하고, 정밴드 모드시의 동작과 역밴드 모드시의 동작이 정확하게 기능하고 있는지를 검사하기 위해서, 정밴드 모드시에 대한 풀 기능 테스트와 역밴드에 대한 풀 기능 테스트 양쪽을 실행하지 않으면 안되었다.
본 발명은 상기 문제점을 해결하기 위해서 이루어진 것으로, 정(또는, 역)밴드 모드시에 대한 풀 기능 테스트에 부가하여 반도체 칩내의 전환 회로의 동작의 검사를 실행하는 것만으로, 역밴드 모드시(또는, 정밴드 모드시)에 대한 풀 기능 테스트를 실행하는 일 없이, 정밴드 모드에서의 동작과 역밴드 모드에서의 동작이 정확하게 기능하고 있는지를 검사할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것이다.
본 발명에 관한 반도체 장치는, 반도체 칩의 한 쌍의 핀과 상기 반도체 칩내의 한 쌍의 단자를 각각 전환 회로를 거쳐서 접속하고, 이 전환 회로를 상기 반도체 칩의 외부로부터 입력되는 제어 신호에 의해 제어하여 상기 반도체 칩의 한 쌍의 핀과 상기 반도체 칩내의 한 쌍의 단자와의 접속을 전환하는 반도체 장치에 있어서, 상기 전환 회로의 전환 동작의 검사를 실행하는 전환 동작 검사 회로를 구비하고 있다.
또한, 전환 회로가 반도체 칩의 한 쌍의 출력 단자와 상기 반도체 칩내의 출력 단자에 접속되어 있는 출력용 전환 회로로, 전환 동작 검사 회로가 상기 반도체 칩의 입력핀으로부터 입력되는 신호를 직접 상기 출력용 전환 회로에 입력 가능하게 하는 바이패스(bypass) 회로를 구비하도록 하여도 좋다.
또한, 전환 동작 검사 회로가, 전환 회로에 입력되는 신호와 상기 전환 회로가 출력하는 신호를 비교하는 비교기를 구비하여, 상기 비교기의 비교 결과를 반도체 칩 밖으로 출력하도록 하여도 좋다.
또한, 복수의 비교기를 구비하여, 상기 복수의 비교기로부터 출력되는 각 비교 결과의 논리곱 또는 논리합에 근거하여 전환 회로의 전환 동작의 검사를 실행하도록 하여도 좋다.
또한, 반도체 칩내에 바운더리 스캔 레지스터(boundary scan register)를 갖는 바운더리 스캔 회로를 마련하고, 전환 동작 검사 회로가, 반도체 칩내의 전환 회로가 출력하는 출력 신호를 상기 바운더리 스캔 레지스터에 입력 가능하게 하는 입력 회로를 구비하며, 상기 출력 신호를 상기 바운더리 스캔 레지스터를 거쳐서 외부에 출력하도록 하여도 좋다.
또한, 본 발명에 관한 반도체 장치의 제조 방법은, 반도체 칩의 한 쌍의 핀과 상기 반도체 칩내의 한 쌍의 단자를 각각 전환 회로를 거쳐서 접속하고, 이 전환 회로를 상기 반도체 칩의 외부로부터 입력되는 제어 신호에 의해 제어하여 상기 반도체 칩의 한 쌍의 핀과 상기 반도체 칩내의 한 쌍의 단자와의 접속을 전환하는 반도체 장치의 제조 방법에 있어서, 상기 전환 회로의 전환 동작의 검사를 실행하는 전환 동작 검사 회로를 형성하는 전환 동작 검사 회로 형성 공정과, 상기 전환 동작 검사 회로 형성 공정 후에 제어 신호를 제어하여 상기 반도체 칩의 한 쌍의 핀과 상기 반도체 칩내의 한 쌍의 단자가 접속되는 제 1 접속 상태하에서 최종 테스트를 실행하는 테스트 공정과, 상기 테스트 공정 후에 상기 제어 신호를 제어하여 상기 반도체 칩의 한 쌍의 핀과 상기 반도체 칩내의 한 쌍의 단자가 상기 테스트 공정시와는 반대로 접속되는 제 2 접속 상태하에서 전환 동작 검사 회로에 의한 전환 회로의 전환 동작의 검사를 실행하는 전환 동작 검사 공정을 포함하고 있다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
발명의 실시예
(실시예 1)
본 실시예 1의 반도체 장치에서는, 전환 회로의 전환 동작을 검사하는 전환 동작 검사 회로를 마련하는 것에 의해, 반도체 칩을 정밴드 사양, 또는 역밴드 사양의 양밴드 사양으로서 사용 가능한 반도체 장치의 전환 회로의 동작이 정확하게 기능하고 있는지 여부를 검사할 수 있도록 한 것이다.
도 1은 본 실시예 1의 반도체 장치를 도시한 개략도로서, 도 1의 (a)는 정밴드 모드시의 반도체 장치를, 도 1의 (b)는 역밴드 모드시의 반도체 장치를 도시하는 도면이다. 도면에 있어서, (1)은 외부로부터 입출력되는 입출력핀을 갖고 있는 반도체 칩, (2)는 반도체 칩(1)내에 마련되어, 예를 들어, 입력핀 A 및 입력핀 B와 내부 회로(3)의 입력 단자 a, 입력 단자 b에 접속된 전환 회로로서, 반도체 칩(1)의 외부로부터 입력되는 제어 신호(이하, M_ENA 신호라고 칭함)에 의해, 입력핀 A와 입력 단자 a, 입력핀 B와 입력 단자 b가, 또는, 입력핀 A와 입력 단자 b, 입력핀 B와 입력 단자 a가 접속되도록 전환하는 것이다.
(3)은 반도체 칩(1)내에 마련된 내부 회로, (4)는 전환 회로(2)의 전환 동작을 검사하는 전환 동작 검사 회로로서, 전환 회로(2)를 거쳐서 출력되는 신호(intA, intB)와 입력핀으로부터 입력되는 신호를 비교함으로써, 전환 회로(2)가 정확하게 전환 동작을 실행하고 있는지를 검사하는 것이다.
도 2는 도 1에 도시한 반도체 장치의 전환 회로(2) 및 전환 동작 검사 회로(4)를 도시한 도면으로서, 도 2의 (a)는 반도체 장치가 정밴드 모드로 되도록 전환 회로(2)가 전환되었을 때의 것을, 도 2의 (b)는 반도체 장치가 역밴드 모드로 되도록 전환 회로(2)가 전환되었을 때의 것을 도시하는 도면이다. 도면에 있어서, (21)은 CLK의 "H" 에지에 동기하여 입력핀 A의 신호를 취입하는 입력 레지스터, (22)는 CLK의 "H" 에지에 동기하여 입력핀 B의 신호를 취입하는 입력 레지스터이다.
(23)은 M_ENA 신호에 따라 입력 레지스터(21), 입력 레지스터(22)로부터 입력된 신호 중 어느 하나를 선택하여 내부 회로(3)의 입력 단자 a에 출력하는 선택기, (24)는 M_ENA에 따라 입력 레지스터(21), 입력 레지스터(22)로부터 입력된 신호 중 어느 하나를 선택하여 내부 회로(3)의 입력 단자 b에 출력하는 선택기이다.
이들 선택기(23, 24)는, M_ENA 신호가 "L" 값일 때에는, 선택기(23)는 입력 레지스터(21)(핀 A)로부터의 입력 신호를 입력 단자 a에 출력하고, 선택기(24)는 입력 레지스터(22)(핀 B)로부터의 입력 신호를 입력 단자 b에 출력한다. 반대로, M_ENA 신호가 "H" 값일 때에는, 선택기(23)는 입력 레지스터(22)(핀 B)로부터의 입력 신호를 입력 단자 a에 출력하고, 선택기(24)는 입력 레지스터(21)(핀 A)로부터의 입력 신호를 입력 단자 b에 출력한다.
(31)은 입력 레지스터(22)의 출력 신호와 선택기(23)로부터의 출력 신호를 비교하는 비교기, (32)는 입력 레지스터(21)의 출력 신호와 선택기(24)로부터의 출력 신호를 비교하는 비교기이다.
이들 각 비교기는 전환 회로(2)의 전환 동작을 검사하기 위한 전환 동작 검사 회로(4)이고, 비교기(31)는 핀 B로부터의 입력 신호와 입력 단자 a에 입력되는 신호를 비교하여, 그 비교 결과를 반도체 칩 밖으로 출력하며, 비교기(32)는 핀 A로부터의 입력 신호와 입력 단자 b에 입력되는 신호를 비교하여, 그 비교 결과를 반도체 칩 밖으로 출력한다. 또, 이들 비교기(31, 32)는, 예를 들어, EXOR의 논리 연산을 실행하는 연산기나 비교기 등, 입력 신호의 비교를 실행할 수 있는 것이면 무엇이든지 무방하다.
또, 전환 동작 검사 회로(4)는, 전환 회로(23, 24) 형성 후에, 새롭게 반도체 칩내에 비교기(31, 32)를 형성하여, 입력 레지스터로부터 신호가 입력되도록 배선하고, 또한, 이 비교기로부터의 출력을 반도체 칩 밖으로 출력할 수 있도록 반도체 칩의 핀과 접속되도록 배선함으로써 형성된다. 또한, 반대로, 전환 동작 검사 회로인 비교기(31, 32)의 형성 후(또는, 동시)에, 전환 회로 등을 형성하여도 좋다.
다음에, 도 2에 도시한 전환 회로의 동작에 대하여 설명한다.
우선, 도 1에 도시한 반도체 장치를 정밴드 사양으로 한 경우에는, M_ENA 신호를 "L" 값으로 한다. 그러면, 도 2의 (a)에 도시하는 바와 같이 핀 A로부터 입력된 신호(intA)는 입력 레지스터(21)를 거쳐, 핀 B로부터 입력된 신호(intB)는 입력 레지스터(22)를 거쳐, 각각 선택기(23, 24)에 입력된다. 이 때, M_ENA 신호는 "L" 값이기 때문에, 선택기(23)는 입력 레지스터(21)(핀 A)로부터의 입력 신호(intA)를 입력 단자 a에 출력하고, 선택기(24)는 입력 레지스터(22)(핀 B)로부터의 입력 신호(intB)를 입력 단자 b에 출력하여, 정밴드 사양으로서 동작한다.
반대로, 도 1에 도시한 반도체 장치를 역밴드 사양으로 한 경우에는, M_ENA 신호를 "H" 값으로 한다. 그러면, 도 2의 (b)에 도시하는 바와 같이 핀 A로부터 입력된 신호(intB)는 입력 레지스터(21)를 거쳐, 핀 B로부터 입력된 신호(intA)는 입력 레지스터(22)를 거쳐, 각각 선택기(23, 24)에 입력된다. 이 때, M_ENA 신호는 "H" 값이기 때문에, 선택기(23)는 입력 레지스터(22)(핀 B)로부터의 입력 신호(intA)를 입력 단자 a에 출력하고, 선택기(24)는 입력 레지스터(21)(핀 A)로부터의 입력 신호(intB)를 입력 단자 b에 출력하여, 역밴드 사양으로서 동작한다.
다음에, 도 1에 도시한 반도체 장치의 테스트 방법을 설명한다.
도 3은 도 1에 도시한 반도체 장치의 테스트 흐름을 나타내는 도면이다. 도 3에 도시하는 바와 같이 도 1에 도시한 반도체 칩의 어셈블리를 종료하면, 우선, M_ENA 신호를 "L" 값으로 하고, 정밴드 모드시의 풀 기능 테스트를 실행하는, 이 테스트에서는, 예를 들어, 각 배선 등의 도통을 체크하는 도통 체크, 소정 부위에 정확한 전류값이 얻어지고 있는지 등의 체크를 실행하는 DC 테스트, 기능 검사를 실행하는 기능 테스트, 성능별로 반도체 장치를 선별하는 스피드 아이템 선별 등이 실행된다.
다음에, M_ENA 신호를 "H" 값으로 하고, 역밴드 모드시의 테스트를 실행한다. 이 테스트에서는, 전환 동작 검사 회로(4)에 의해 전환 회로(2)인 선택기(23, 24)의 동작의 검사만을 실행한다. 도 1에 도시한 반도체 장치에서는, 전환 회로(2)와 그 밖의 내부 회로(3)와는 완전히 분리되어 있어, 전환 회로(2) 이외의 내부 회로(3)의 동작이 정/역 양밴드시에 있어서도 동일한 동작을 실행하는 것으로 되기 때문에, 정밴드 모드시의 풀 기능 테스트에 의해, 전환 회로(2)의 전환 동작 이외의 테스트는 이미 실행된 것으로 된다. 그 때문에, 전환 동작의 검사까지 실행하면, 중복하여 다른 테스트를 실행하는 일 없이, 역밴드 사양에 있어서의 검사도 실행한 것으로 된다.
이하, 전환 동작 검사 회로에 의한 전환 회로의 전환 동작의 검사 방법에 대하여 설명한다.
M_ENA 신호를 "H" 값으로 하여, 역밴드 모드로 되면, 상기 역밴드 모드시의 동작 설명에서 설명한 바대로, 선택기(23)가 정확하게 동작하고 있으면, 입력 단자 a로부터는 핀 B로부터의 입력 신호가 출력되고, 선택기(24)가 정확하게 동작하고 있으면, 입력 단자 b로부터는 핀 A로부터의 입력 신호가 출력되게 된다.
여기서, 비교기(31)에서는, 선택기(23)로부터의 출력 신호(입력 단자 a의 신호)와 입력 레지스터(22)를 거친 핀 B로부터의 입력 신호를 비교하여, 그 결과를 출력하도록 하고 있다. 그 때문에, 선택기(23)가 정확하게 동작하고 있으면, 정확한 비교 결과가 출력되고, 만약에 그렇지 않으면 상이한 결과가 출력되기 때문에, 이 비교 결과에 의해, 전환 회로인 선택기(23)의 동작 확인을 실행할 수 있다.
마찬가지로, 비교기(32)에서는, 선택기(24)로부터의 출력 신호(입력 단자 b의 신호)와 입력 레지스터(21)를 거친 핀 A로부터의 입력 신호를 비교하여, 그 결과를 출력하도록 하고 있다. 그 때문에, 선택기(24)가 정확하게 동작하고 있으면, 정확한 비교 결과가 출력되고, 만약에 그렇지 않으면, 상이한 결과가 출력되기 때문에, 이 비교 결과에 의해, 전환 회로인 선택기(24)의 동작 확인을 실행할 수 있다.
또, 이 전환 회로의 동작 확인시에는, 입력 단자 a로의 입력 신호와 입력 단자 b로의 입력 신호를 서로 다른 값(한쪽을 "H" 값, 다른쪽을 "L" 값)으로 하는 것이 바람직하다. 이와 같이 함으로써, 전환 회로의 오동작에 의해 정상시에 출력해야 할 입력 신호와 반대의 입력 신호를 출력한 경우에 있어서도, 오동작의 검출이 가능하게 된다.
또한, 이 비교기(31, 32)로부터의 출력은 반도체 칩에 있어서의 기존의 단자로부터 출력 가능하게 되어 있고, 이 단자를 이용하여 반도체 칩 밖으로부터 각 비교기의 출력을 검출할 수 있게 되어 있는 것으로 한다.
또, 입력 레지스터(21, 22)는 CLK의 "H" 에지 트리거에 의해 핀으로부터의 입력 신호를 취입하기 때문에, 이 입력 레지스터(21, 22)로부터 비교기(31, 32)로 신호가 입력되기까지의 동작은 1 CLK 이내에 종료하지 않으면 안된다.
본 실시예에서는, 각 비교기의 출력을 개별적으로 출력하도록 하고 있지만, 각 비교기의 출력값으로서, 입력 신호가 일치하면 "H" 값을 출력하도록 하고, 각 비교기의 출력을 축퇴(縮退)하도록(AND를 취함) 하면, 각 선택기가 모두 정상(正常) 동작하고 있으면 출력이 "H" 값으로 되고, 반대로 임의의 선택기가 이상(異常) 동작하고 있으면 출력이 "L" 값으로 되어, 선택기가 정상 동작하고 있는지 여부를 1 비트의 출력으로 판정할 수 있게 된다.
반대로, 각 비교기의 출력값으로서, 입력 신호가 일치하면 "L" 값을 출력하도록 하고, 각 비교기의 출력을 축퇴하도록(OR을 취함) 하여도, 마찬가지로, 선택기가 정상 동작하고 있는지 여부를 1 비트의 출력으로 판정할 수 있게 된다.
본 실시예에서는, 역밴드 모드시의 전환 회로의 전환 동작의 검사만을 실행할 수 있게 되어 있지만, 이것은 특별히 한정되는 것이 아니라, 비교기(31, 32)에 입력되는 입력 레지스터를 반대로 함으로써, 정밴드 모드시의 전환 동작의 검사를 실행할 수 있도록 할 수 있는 것은, 물론이다.
본 실시예에서는, 반도체 칩내의 전환 회로의 전환 동작을 검사하는 전환 동작 검사 회로를 마련하고 있기 때문에, 역밴드 사양시에 있어서의 풀 기능 테스트를 실행하는 일 없이, 반도체 칩의 테스트를 실행하는 것이 가능하다.
또한, 본 실시예에서는, 한번의 풀 기능 테스트와 전환 동작의 검사만으로 정/역 양밴드 모드에서의 동작이 정확하게 기능하고 있는지를 테스트할 수 있기 때문에, 테스트 공정을 줄일 수 있다.
(실시예 2)
실시예 1에서는, 역밴드 모드 또는 정밴드 모드 중 어느 하나의 모드에 있어서의 전환 회로의 전환 동작의 검출이 가능하였던 것에 반하여, 본 실시예 2에서는, 선택기를 새롭게 마련하는 것에 의해, 정밴드 모드시나, 역밴드 모드시 모두에 있어서 전환 회로의 전환 동작의 검출을 가능하게 하는 것이다.
도 4는 도 1에 도시한 반도체 장치의 전환 회로(2) 및 전환 동작 검사 회로(4)를 도시하는 도면이다. 도면에 있어서, (33)은 M_ENA 신호에 따라서 입력 레지스터(21), 입력 레지스터(22)로부터 입력된 신호 중 어느 하나를 선택하여 비교기(31)에 출력하는 선택기, (34)는 M_ENA에 따라서 입력 레지스터(21), 입력 레지스터(22)로부터 입력된 신호 중 어느 하나를 선택하여 비교기(32)에 출력하는 선택기이다.
또, M_ENA 신호가 "L" 값일 때에는, 선택기(33)는 입력 레지스터(21)(핀 A)로부터의 입력 신호를 비교기(31)에 출력하고, 선택기(34)는 입력 레지스터(22) (핀 B)로부터의 입력 신호를 비교기(32)에 출력한다. 반대로, M_ENA 신호가 "H" 값일 때에는, 선택기(33)는 입력 레지스터(22)(핀 B)로부터의 입력 신호를 비교기(31)에 출력하고, 선택기(34)는 입력 레지스터(21)(핀 A)로부터의 입력 신호를 비교기(32)에 출력한다.
(31)은 선택기(23)로부터의 입력 신호와 선택기(33)로부터의 입력 신호를 비교하는 비교기, (32)는 선택기(24)로부터의 입력 신호와 선택기(34)로부터의 입력 신호를 비교하는 비교기이다. 그 이외에는 도 2에 도시한 것과 마찬가지이기 때문에, 설명은 생략한다.
다음에, 본 실시예의 반도체 장치의 동작에 대하여 설명한다. 또, 도 4에 도시한 반도체 장치의 동작 및 테스트 방법에 관해서는, 전환 회로의 전환 동작의 검사 방법 이외에는, 실시예 1과 마찬가지이기 때문에 설명은 생략한다. 이하, 전환 회로의 전환 동작의 검사 방법에 대하여 설명한다.
우선, 정밴드 모드시에 있어서의 전환 회로의 전환 동작의 검사 방법을 설명한다. M_ENA 신호를 "L" 값으로 하여, 정밴드 모드로 하면, 선택기(23)가 정확하게 동작하고 있으면, 입력 단자 a에 핀 A로부터의 입력 신호가, 선택기(24)가 정확하게 동작하고 있으면, 입력 단자 b에 핀 B로부터의 입력 신호가 각각 입력되게 된다.
여기서, 정밴드 모드시에는, 선택기(33)로부터는 핀 A로부터의 입력 신호가 출력되기 때문에, 비교기(31)에 있어서, 선택기(23)로부터의 출력 신호(입력 단자 a의 신호)와 선택기(33)로부터의 출력 신호가 비교되게 되어, 선택기(23)의 전환 동작을 확인할 수 있다.
마찬가지로, 비교기(32)에 있어서, 선택기(24)로부터의 출력 신호(입력 단자 b의 신호)와 선택기(34)로부터의 출력 신호(핀 B)로부터의 입력 신호가 비교되는 것에 의해, 선택기(24)의 동작 확인을 실행할 수 있다.
다음에, 역밴드 모드시의 전환 회로의 전환 동작의 검사 방법을 설명한다.
M_ENA 신호를 "H" 값으로 하여, 역밴드 모드로 하면, 선택기(23)가 정확하게 동작하고 있으면, 입력 단자 a에 핀 B로부터의 입력 신호가, 선택기(24)가 정확하게 동작하고 있으면, 입력 단자 b에 핀 A로부터의 입력 신호가 각각 입력되게 된다.
여기서, 역밴드 모드시에는, 선택기(33)로부터는 핀 B로부터의 입력 신호가 출력되기 때문에, 비교기(31)에 있어서, 선택기(23)로부터의 출력 신호(입력 단자 a의 신호)와 선택기(33)로부터의 출력 신호가 비교되는 것에 의해, 선택기(23)의 동작 확인을 실행할 수 있다.
마찬가지로, 비교기(32)에 있어서, 선택기(24)로부터의 출력 신호(입력 단자 b의 신호)와 선택기(34)로부터의 출력 신호를 비교함으로써, 선택기(24)의 동작 확인을 실행할 수 있다.
본 실시예에서는, 각 핀으로부터의 입력 신호를 선택하는 선택기의 출력과 각 단자에 입력되는 신호를 비교하도록 하고 있기 때문에, 정/역 어느쪽의 밴드 모드이더라도, 전환 회로의 전환 동작의 검사를 실행할 수 있다.
(실시예 3)
실시예 1, 2에서는, 반도체 칩의 입력핀과 반도체 칩의 내부 회로의 입력 단자와의 전기적 접속을 전환 회로에 의해 전환하고 있는 것에 반하여, 본 실시예 3에서는, 반도체 칩의 출력핀과 반도체 칩의 내부 회로의 출력 단자와의 전기적 접속을 전환 회로에 의해 전환하도록 한 것이다.
도 5는 본 실시예 3의 반도체 장치를 도시하는 개략도이다. 도면에 있어서, (1)은 외부로부터 입출력되는 입출력핀을 갖고 있는 반도체 칩, (2)는 반도체 칩(1)내에 마련되고, 예를 들어, 출력핀 C 및 출력핀 D와 반도체 칩(1)내에 있어서의 내부 회로(3)의 출력 단자 c, 출력 단자 d에 접속된 전환 회로로서, 반도체 칩(1)의 외부로부터 입력되는 M_ENA 신호에 의해, 출력 단자 c와 출력핀 C, 출력 단자 d와 출력핀 D가, 또는, 출력 단자 d와 출력핀 C, 출력 단자 c와 출력핀 D가 접속되도록 전환하는 것이다.
(3)은 반도체 칩(1)내에 마련된 내부 회로, (4)는 전환 회로(2)의 전환 동작을 검사하는 전환 동작 검사 회로로서, 전환 회로(2)를 거쳐서 출력되는 신호와 출력 단자로부터 입력되는 신호를 비교함으로써, 전환 회로(2)가 정확하게 전환 동작을 실행하고 있는지를 검사하는 것이다.
도 6은 도 5에 도시한 반도체 장치의 전환 회로(2) 및 전환 동작 검사 회로(4)를 도시하는 도면이다. 도면에 있어서, (25)는 CLK의 "H" 에지에 동기하여 출력 단자 c로부터의 신호를 취입하는 출력 레지스터, (26)은 CLK의 "H" 에지에 동기하여 출력 단자 d로부터의 신호를 취입하는 출력 레지스터이다.
(27)은 M_ENA 신호에 따라 출력 레지스터(25), 출력 레지스터(26)로부터 입력된 신호 중 어느 하나를 선택하여 반도체 칩의 출력핀 C에 출력하는 선택기, (28)은 M_ENA에 따라 출력 레지스터(25), 출력 레지스터(26)로부터 입력된 신호 중 어느 하나를 선택하여 반도체 칩의 출력핀 D에 출력하는 선택기이다.
그리고, 이들 선택기(27, 28)는, M_ENA 신호가 "L" 값일 때에는, 선택기(27)는 출력 단자 c로부터의 출력 신호를 출력핀 C에 출력하고, 선택기(28)는 출력 단자 d로부터의 출력 신호를 출력핀 D에 출력한다. 반대로, M_ENA 신호가 "H" 값일 때에는, 선택기(27)는 출력 단자 d로부터의 출력 신호를 출력핀 C에 출력하고, 선택기(28)는 출력 단자 c로부터의 출력 신호를 출력핀 D에 출력한다.
(35)는 M_ENA 신호에 따라 출력 레지스터(25), 출력 레지스터(26)로부터 입력된 신호 중 어느 하나를 선택하여 비교기(37)에 출력하는 선택기, (36)은 M_ENA에 따라 출력 레지스터(25), 출력 레지스터(26)로부터 입력된 신호 중 어느 하나를 선택하여 비교기(38)에 출력하는 선택기이다.
그리고, 이들 선택기(35, 36)는, M_ENA 신호가 "L" 값일 때에는, 선택기(35)는 출력 레지스터(25)(출력 단자 c)로부터의 출력 신호를 비교기(37)에 출력하고, 선택기(36)는 출력 레지스터(26)(출력 단자 d)로부터의 출력 신호를 비교기(38)에 출력한다. 반대로, M_ENA 신호가 "H" 값일 때에는, 선택기(35)는 출력 레지스터(26)(출력 단자 d)로부터의 출력 신호를 비교기(37)에 출력하고, 선택기(36)는 출력 레지스터(25)(출력 단자 c)로부터의 출력 신호를 비교기(38)에 출력한다.
(37)은 선택기(27)로부터의 출력 신호와 선택기(35)로부터의 출력 신호를 비교하여, 비교 결과를 반도체 칩 밖으로 출력하는 비교기, (38)은 선택기(28)로부터의 출력 신호와 선택기(36)로부터의 출력 신호를 비교하여, 비교 결과를 반도체 칩 밖으로 출력하는 비교기로서, 이들 각 비교기는 전환 회로의 전환 동작을 검사하기 위한 전환 동작 검사 회로이고, 이들 각 비교기의 출력 결과에 의해, 전환 회로의 전환 동작을 검사할 수 있다.
도 6에 도시한 전환 회로 및 전환 동작 검사 회로의 동작 및 테스트 방법에 관해서는, 실시예 2에 있어서의, 핀 A, B 대신에 출력 단자 c, d, 입력 단자 a, b 대신에 핀 C, D로 되어 있는 점을 제외하면 기본적으로 동일한 동작을 실행하기 때문에 설명은 생략한다.
본 실시예에서는, 반도체 칩내의 전환 회로(반도체 칩내에 있어서의 내부 회로의 출력 단자와 반도체 칩의 출력핀 사이의 접속을 전환하는 전환 회로)의 전환 동작을 검사하는 전환 동작 검사 회로를 마련하고 있기 때문에, 전환 회로의 전환 동작을 검사할 수 있어서, 정 또는 역밴드 사양시에 있어서의 풀 기능 테스트를 실행하는 일 없이, 반도체 칩의 테스트를 실행할 수 있다.
(실시예 4)
실시예 3에서는, 반도체 칩내(내부 회로)로부터 출력되는 신호를 이용하여, 출력 신호를 전환하는 전환 회로의 전환 동작을 검사하도록 하고 있는데 반하여, 본 실시예 4에서는, 입력핀으로부터 입력되는 신호에 의해, 출력 신호를 전환하는 전환 회로의 전환 동작을 검사하도록 한 것이다.
도 7은 본 실시예 4의 반도체 장치를 도시하는 도면이다. 도면에 있어서, (41)은 제어 신호(이하, T_ENA 신호라고 칭함)에 따라 선택기(23)로부터의 출력 신호, 반도체 칩내에 있어서의 내부 회로의 출력 단자 c로부터 출력된 출력 신호 중 어느 하나를 선택하여 출력 레지스터(25)에 출력하는 입력 신호 전환 회로인 선택기이다.
(42)는 T_ENA에 따라 선택기(24)로부터의 출력 신호, 반도체 칩내에 있어서의 내부 회로의 출력 단자 d로부터 출력된 출력 신호 중 어느 하나를 선택하여 출력 레지스터(26)에 출력하는 입력 신호 전환 회로인 선택기이다.
그리고, T_ENA 신호가 "H" 값일 때에는, 선택기(41)는 선택기(23)로부터의 출력 신호(핀 E 또는 핀 F로부터의 입력 신호)를 출력 레지스터(25)에 출력하고, 선택기(42)는 선택기(24)로부터의 출력 신호(핀 F 또는 핀 E로부터의 입력 신호)를 출력 레지스터(26)에 출력한다. 반대로, T_ENA 신호가 "L" 값일 때에는, 선택기(41)는 출력 단자 c로부터의 출력 신호를 출력 레지스터(25)에 출력하고, 선택기(42)는 출력 단자 d로부터의 출력 신호를 출력 레지스터(26)에 출력한다.
이와 같이, 선택기(41, 42) 및 이 선택기(41, 42)에 접속되어 있는 배선에 의해, 입력핀으로부터 입력되는 신호를 내부 회로를 거치지 않고 출력용 전환 회로에 입력시킬 수 있는 바이패스 회로가 형성되어 있다.
도 7에 도시한 전환 회로 및 전환 동작 검사 장치는, 실시예 2의 도 4에 도시한 전환 회로 및 전환 동작 검사 회로와 실시예 3의 도 6에 도시한 전환 회로 및 전환 동작 검사 장치를 상기 선택기(41, 42)를 거쳐서 접속하도록 한 것이기 때문에, 그 밖의 설명은 생략한다. 또, 동작에 관해서도, 이 선택기(41, 42) 이외의 동작에 관해서는, 실시예 2, 3에서 설명한 것과 마찬가지이기 때문에 설명을 생략한다.
이하, 선택기(41, 42)의 동작에 대하여 설명한다.
T_ENA 신호가 "H" 값일 때에는, 선택기(41)는 선택기(23)로부터의 출력 신호를 출력 레지스터(25)에 출력하고, 선택기(42)는 선택기(24)로부터의 출력 신호를 출력 레지스터(26)에 출력하기 때문에, M_ENA 신호가 "L" 값일 때에는, 상기 선택기(23, 41)를 거쳐서 핀 E로부터의 입력 신호가 출력 레지스터(25)에 입력되고, 또한, 상기 선택기(24, 42)를 거쳐서 핀 F로부터의 입력 신호가 출력 레지스터(26)에 입력되게 된다.
반대로, M_ENA 신호가 "H" 값일 때에는, 핀 F로부터의 입력 신호가 출력 레지스터(25)에, 핀 E로부터의 입력 신호가 출력 레지스터(26)에 각각 입력되게 된다.
다음에, T_ENA 신호가 "L" 값일 때에는, 선택기(41)는 출력 단자 c로부터의 출력 신호를 출력 레지스터(25)에 출력하고, 선택기(42)는 출력 단자 d로부터의 출력 신호를 출력 레지스터(26)에 출력한다.
이와 같이, T_ENA 신호를 "H" 값으로 함으로써, 핀 E, 핀 F로부터의 입력 신호를 내부 회로를 거치지 않고서, 출력 레지스터(25, 26)에 입력할 수 있게 되고, 반대로, T_ENA 신호를 "L" 값으로 함으로써, 통상 동작과 마찬가지의 출력 단자 c, d 로부터의 출력 신호가 출력 레지스터(25, 26)에 출력되게 된다.
본 실시예에서는, 입력 신호 전환 회로인 선택기를 거쳐서 입력핀으로부터 입력되는 신호를 반도체 칩내의 내부 회로를 경유하는 일 없이, 출력 레지스터에 출력할 수 있기 때문에, 내부 회로의 동작에 영향을 받는 일 없이, 출력용 전환 회로의 전환 동작의 검사를 실행할 수 있다.
(실시예 5)
도 8은 본 실시예 5의 반도체 장치를 도시하는 도면이다. 도면에 있어서, (51)은 제어 신호(T_ENA 신호)에 따라서, 입력핀 A로부터 입력된 입력 신호와 선택기(23)로부터의 출력 신호 중 어느 하나를 선택하여, 반도체 칩내에 마련되어 있는 바운더리 스캔 회로(53)의 바운더리 스캔 레지스터(53a)에 출력하는 입력 신호 전환 회로인 선택기, (52)는 T_ENA 신호에 따라서, 입력핀 B로부터 입력된 입력 신호와 선택기(24)로부터의 출력 신호 중 어느 하나를 선택하여, 반도체 칩내에 마련되어 있는 바운더리 스캔 회로(53)의 바운더리 스캔 레지스터(53b)에 출력하는 입력 신호 전환 회로인 선택기이다.
(53)은 반도체 칩내에 마련된 바운더리 스캔 회로이고, (53a, 53b)는 이 바운더리 스캔 회로(53)에 있어서의 바운더리 스캔 레지스터이다. 이 바운더리 스캔 회로(53)에서는, 각 장치의 핀과 내부 논리와의 사이에, 칩의 각 핀에 대응한 바운더리 스캔 레지스터(시프트 레지스터)가 배치되어 있다. 또한, 이 바운더리 스캔 회로(53)를 이용한 바운더리 스캔의 방법은, 일반적으로, LSI를 실장한 보드(프린트 기판)의 시험을 위해서 이용되는 스캔 방법의 일종으로서, IEEE의 표준 규격 P1149.1(1990년)로서 표준화되어 있는 것이다.
다음에, 도 8에 도시한 반도체 장치의 동작에 대하여 설명한다. 이 반도체 장치에서는, T_ENA 신호를 "L" 값으로 함으로써, 종래의 바운더리 스캔으로서의 동작이 행해지고, 반대로, T_ENA 신호를 "H" 값으로 함으로써, 선택기(23, 24)의 전환 동작의 검사가 가능한 동작이 행해진다.
우선, 종래의 바운더리 스캔으로서의 동작에 대하여 설명한다. T_ENA 신호가 "L" 값으로 되면, 선택기(51)는 핀 A로부터 입력된 신호를 바운더리 스캔 회로(53)의 시프트 레지스터(53a)에 입력하고, 선택기(52)는 핀 B로부터 입력된 신호를 바운더리 스캔 회로(53)의 시프트 레지스터(53b)에 입력한다. 그 때문에, 입력핀 A, B로부터 입력된 신호가 각각 직접 시프트 레지스터에 입력되게 된다.
이와 같이, 입력핀 A, B로부터 입력된 신호가, 각 입력핀에 대응한 바운더리 스캔 회로(53)의 시프트 레지스터(53a, 53b)에 그래로 입력되기 때문에, 이 시프트 레지스터에 입력된 값을 이용하여 입력 신호에 관한 테스트를 실행할 수 있어, 여러가지 바운더리 스캔·테스트 모드를 이용하여 테스트를 실행하는 종래의 바운더리 스캔에 의한 테스트 동작이 가능하게 된다.
다음에, 선택기(23, 24)의 전환 동작의 검사가 가능한 동작에 대하여 설명한다. T_ENA 신호가 "H" 값으로 되면, 선택기(51)는 선택기(23)로부터 출력되는 신호를 바운더리 스캔 회로(53)의 시프트 레지스터(53a)에 입력하고, 선택기(52)는 선택기(24)로부터 출력되는 신호를 바운더리 스캔 회로(53)의 시프트 레지스터(53b)에 입력한다. 그 때문에, 시프트 레지스터에는, 각 선택기(23, 24)로부터 출력되는 신호가 입력되게 된다.
즉, 바운더리 스캔 회로(53)의 각 시프트 레지스터에는, 선택기(23, 24)로부터 출력되는 신호가 입력되고, 이 시프트 레지스터의 값이 반도체 칩의 내부 회로를 거치지 않고서 외부에 출력된다. 그리고, 이 출력된 출력 신호(선택기(23, 24)로부터 출력되는 신호)에 의해, 선택기(23, 24)의 전환 동작을 검사하는 것이 가능하게 된다. 이하의 테스트 방법에 있어서, 이 검사 방법을 설명한다.
다음에, 도 8에 도시한 반도체 장치의 테스트 방법을 설명한다. 도 8에 도시한 반도체 장치의 테스트 방법에 대해서는, 전환 동작 검사 회로에 의한 전환 회로의 전환 동작의 검사 방법 이외에는 실시예 1, 2와 마찬가지이기 때문에, 설명은 생략한다.
도 9는 도 8에 도시한 반도체 장치의 전환 회로의 전환 동작의 검사 방법을 설명하기 위한 도면이다. M_ENA 신호에 의해서, 정/역밴드가 실현하는 반도체 칩에 있어서는, 일반적으로, 각 반도체 칩이 보드상의 앞뒤에 실장된다. 그 때문에, 도 9에 도시하는 바와 같이 바운더리 스캔 회로(53)의 회로의 각 시프트 레지스터를 2개의 영역(도 9에 도시한 오른쪽 부분과 왼쪽 부분)으로 나누면, 1개의 전환 회로에 접속되어 있는 2개의 핀에 대응하는 각 시프트 레지스터가 서로 다른 영역으로 되도록 배치되게 된다.
즉, TDI로부터 순서대로 우측 영역의 시프트 레지스터가 접속되고, 다음에, 순서대로 좌측의 시프트 레지스터, TDO가 접속되도록 배치할 수 있다. 이와 같이, 시프트 레지스터를 배치함으로써, 예를 들어 서로 대향하는 핀에 대응하는 바운더리 스캔 회로(53)의 각 시프트 레지스터가 반도체 칩의 내부 회로를 거쳐서 선대칭으로 되도록 하는 것이 가능하다.
그 때문에, M_ENA 신호에 의해 전환되는 핀끼리에 있어서 역위상(逆位相)(한쪽이 "H" 값이고, 다른쪽이 "L" 값)의 데이터를 입력하면, 바운더리 스캔의 Shift-DR 기능(TDI, TDO 사이에 접속되어 있는 시프트 레지스터의 데이터를 TDO 측으로 시프트함)를 이용하는 것에 의해, TDO 핀으로부터 순서대로 좌측의 영역의 시프트 레지스터의 값을 출력하고, 그 후에, TDO 핀으로부터 순서대로 우측의 영역의 시프트 레지스터의 값을 출력시킬 수 있다.
즉, 각 전환 회로의 전환 동작이 정상인 경우에는, "H" 값이 출력된 후, 동일한 회수만큼 "L" 값이 순차적으로 출력되게 되고, 반대로, 전환 동작에 이상이 있는 경우에는, 상기 값과는 상이한 값이 출력되게 된다. 따라서, 이들 TDO로부터 출력되는 신호를 검사함으로써, 선택기(23, 24)의 전환 동작이 정상으로 실행되고 있는지 여부를 검사할 수 있고, 또한, TDO핀 1개로 복수의 전환 회로의 전환 동작의 검사를 실행할 수 있다.
본 실시예에서는, 입력핀과 반도체 칩내의 단자 사이의 접속을 전환하는 전환 회로의 전환 동작을 검사하도록 하고 있지만, 이것은 특별히 한정되는 것이 아니라, 반도체 칩내의 단자와 출력핀 사이의 접속을 전환하는 전환 회로의 전환 동작을 검사하도록 하여도 좋은 것은 물론이다.
본 실시예에서는, 바운더리 스캔 회로를 이용하여, 전환 회로의 전환 동작을 검사하도록 하고 있기 때문에, 한번의 풀 기능 테스트와 전환 회로의 전환 동작을 검사하는 것만으로, 반도체 칩의 테스트를 실행하는 것이 가능하다.
상기 각 실시예에서는, 도 1에 도시한 바와 같이 반도체 칩의 측면에 복수개의 단자를 갖는 반도체 장치에 대하여 설명하고 있지만, 이것은 특별히 한정되는 것이 아니라, CSP, BGA, FBGA 등 어셈블리시에 핀을 역방향으로 구부릴 수 없는 반도체 장치에 관해서도 적용 가능한 것은 물론이다.
본 발명에 관한 반도체 장치는, 반도체 칩의 한 쌍의 핀과 상기 반도체 칩내의 한 쌍의 단자를 각각 전환 회로를 거쳐서 접속하고, 이 전환 회로를 상기 반도체 칩의 외부로부터 입력되는 제어 신호에 의해 제어하여 상기 반도체 칩의 한 쌍의 핀과 상기 반도체 칩내의 한 쌍의 단자와의 접속을 전환하는 반도체 장치에 있어서, 상기 전환 회로의 전환 동작의 검사를 실행하는 전환 동작 검사 회로를 구비하고 있기 때문에, 전환 회로의 전환 동작을 검사할 수 있고, 한번의 풀 기능 테스트와 전환 동작의 검사만으로, 반도체 칩의 테스트를 실행하는 것이 가능하다.
또한, 전환 회로가 반도체 칩의 한 쌍의 출력 단자와 상기 반도체 칩내의 출력 단자에 접속되어 있는 출력용 전환 회로이고, 전환 동작 검사 회로가 상기 반도체 칩의 입력핀으로부터 입력되는 신호를 직접 상기 출력용 전환 회로에 입력 가능하게 하는 바이패스 회로를 구비하고 있는 경우에는, 반도체 칩의 내부 회로의 동작에 영향을 받는 일 없이, 출력용 전환 회로의 전환 동작의 검사를 실행할 수 있다.
또한, 전환 동작 검사 회로가, 전환 회로에 입력되는 신호와 상기 전환 회로가 출력하는 신호를 비교하는 비교기를 구비하고, 상기 비교기의 비교 결과를 반도체 칩 밖으로 출력하는 경우에는, 전환 회로에 입력되는 신호와 전환 회로가 출력하는 신호를 비교함으로써, 상기 전환 회로의 전환 동작을 검사할 수 있고, 또한, 이들 비교 결과를 외부로부터 검출하는 것이 가능하다.
또한, 복수의 비교기를 구비하고, 상기 복수의 비교기로부터 출력되는 각 비교 결과의 논리곱 또는 논리합에 근거하여 전환 회로의 전환 동작의 검사를 실행하도록 한 경우에는, 전환 회로가 정상 동작하고 있는지 여부를 1 비트의 출력으로 판정할 수 있게 된다.
또한, 반도체 칩내에 바운더리 스캔 레지스터를 갖는 바운더리 스캔 회로를 마련하고, 전환 동작 검사 회로가 반도체 칩내의 전환 회로가 출력하는 출력 신호를 상기 바운더리 스캔 레지스터에 입력 가능하게 하는 입력 회로를 구비하며, 상기 출력 신호를 상기 바운더리 스캔 레지스터를 거쳐서 외부에 출력하도록 한 경우에는, 반도체 칩의 핀과 반도체 칩내의 단자 사이의 접속의 전환을 실행하는 전환 회로의 전환 동작을 검사할 수 있어, 한번의 풀 기능 테스트와 전환 동작의 검사만으로, 반도체 칩의 테스트를 실행할 수 있다.
또한, 본 발명에 관한 반도체 장치의 제조 방법은, 반도체 칩의 한 쌍의 핀과 상기 반도체 칩내의 한 쌍의 단자를 각각 전환 회로를 거쳐서 접속하고, 이 전환 회로를 상기 반도체 칩의 외부로부터 입력되는 제어 신호에 의해 제어하여 상기 반도체 칩의 한 쌍의 핀과 상기 반도체 칩내의 한 쌍의 단자와의 접속을 전환하는 반도체 장치의 제조 방법에 있어서, 상기 전환 회로의 전환 동작의 검사를 실행하는 전환 동작 검사 회로를 형성하는 전환 동작 검사 회로 형성 공정과, 상기 전환 동작 검사 회로 형성 공정 후에 제어 신호를 제어하여 상기 반도체 칩의 한 쌍의 핀과 상기 반도체 칩내의 한 쌍의 단자가 접속되는 제 1 접속 상태하에서 최종 테스트를 실행하는 테스트 공정과, 상기 테스트 공정 후에 상기 제어 신호를 제어하여 상기 반도체 칩의 한 쌍의 핀과 상기 반도체 칩내의 한 쌍의 단자가 상기 테스트 공정시와는 반대로 접속되는 제 2 접속 상태하에서 전환 동작 검사 회로에 의한 전환 회로의 전환 동작의 검사를 실행하는 전환 동작 검사 공정을 포함하고 있기 때문에, 한번의 풀 기능 테스트와 전환 동작의 검사만의 테스트로 정/역 양밴드 사양시에 있어서의 기능 검사를 실행할 수 있어, 테스트 공정을 적게 할 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
도 1은 본 발명의 실시예 1의 반도체 장치를 도시하는 도면,
도 2는 도 1에 도시한 전환 회로, 전환 동작 검사 회로를 도시하는 도면,
도 3은 본 발명의 실시예 1의 테스트 흐름을 나타내는 도면,
도 4는 본 발명의 실시예 2의 반도체 장치를 도시하는 도면,
도 5는 본 발명의 실시예 3의 반도체 장치를 도시하는 도면,
도 6은 도 5에 도시한 전환 회로, 전환 동작 검사 회로를 도시하는 도면,
도 7은 본 발명의 실시예 4의 반도체 장치를 도시하는 도면,
도 8은 본 발명의 실시예 5의 반도체 장치를 도시하는 도면,
도 9는 도 8에 도시한 반도체 장치의 테스트 방법을 나타내는 도면,
도 10은 종래의 반도체 장치의 칩을 도시하는 도면,
도 11은 도 10에 도시한 칩내를 도시하는 개략도,
도 12는 도 11에 도시한 전환 회로를 도시하는 도면,
도 13은 종래의 반도체 장치의 테스트 흐름을 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
1 : 반도체 칩 2 : 전환 회로
3 : 내부 회로 4 : 전환 동작 검사 회로
21, 22 : 입력 레지스터 23, 24 : 선택기
25, 26 : 출력 레지스터 27, 28 : 선택기
31, 32 : 비교기 33, 34 : 선택기
35, 36 : 선택기 37, 38 : 비교기
41, 42 : 선택기 51, 52 : 선택기
53 : 바운더리 스캔 회로 101 : 반도체 칩
102 : 전환 회로 103 : 내부 회로
121, 122 : 입력 레지스터 123, 124 : 선택기

Claims (4)

  1. 제 1 및 제 2 단자를 가지고 반도체 칩 내에 마련된 내부 회로와,
    상기 반도체 칩의 외부로부터 인가되는 제어 신호에 의해 제어되어, 상기 반도체 칩의 제 1 핀을 상기 제 1 단자에 접속하고 또한 상기 반도체 칩의 제 2 핀을 상기 제 2 단자에 접속하는 접속 상태와, 상기 제 1 핀을 상기 제 2 단자에 접속하고 또한 상기 제 2 핀을 상기 제 1 단자에 접속하는 접속 상태를 전환하는 전환 회로와,
    상기 전환 회로의 전환 동작의 검사를 실행하는 전환 동작 검사 회로를 포함한 것을 특징으로 하는
    반도체 장치.
  2. 제 1 항에 있어서,
    반도체 칩내에 바운더리 스캔 레지스터(boundary scan register)를 갖는 바운더리 스캔 회로를 마련하고, 전환 동작 검사 회로는, 반도체 칩내의 전환 회로가 출력하는 출력 신호를 상기 바운더리 스캔 레지스터에 입력 가능하게 하는 입력 회로를 포함하며, 상기 출력 신호를 상기 바운더리 스캔 레지스터를 거쳐서 외부에 출력하는 것을 특징으로 하는
    반도체 장치.
  3. 반도체 칩의 한 쌍의 핀과 상기 반도체 칩내의 한 쌍의 단자를 각각 전환 회로를 거쳐서 접속하고, 이 전환 회로를 상기 반도체 칩의 외부로부터 입력되는 제어 신호에 의해 제어하여 상기 반도체 칩의 한 쌍의 핀과 상기 반도체 칩내의 한 쌍의 단자와의 접속을 전환하며, 상기 전환 회로의 전환 동작의 검사를 실행하는 전환 동작 검사 회로를 구비하는 반도체 장치의 테스트 방법으로서,
    상기 제어 신호를 제어하여, 상기 한 쌍의 핀의 한 쪽인 제 1 핀과 상기 한 쌍의 단자의 한 쪽인 제 1 단자가 접속되며 또한 상기 한 쌍의 핀의 다른 쪽인 제 2 핀과 상기 한 쌍의 단자의 다른 쪽인 제 2 단자가 접속되는 제 1 접속 상태 하에서 최종 테스트를 실행하는 테스트 공정과,
    상기 테스트 공정 후에 상기 제어 신호를 제어하여, 상기 제 1 핀과 상기 제 2 단자가 접속하고 또한 상기 제 2 핀과 상기 제 1 단자가 접속하는 제 2 접속 상태 하에서 상기 전환 동작 검사 회로에 의한 전환 회로의 전환 동작의 검사를 실행하는 전환 동작 검사 공정을 포함하는 것을 특징으로 하는
    반도체 장치의 테스트 방법.
  4. 제 1 항에 있어서,
    상기 전환 동작 검사 회로는,
    상기 제 1 단자에 접속되는 상기 전환 회로의 접속 노드와, 상기 제 1 핀에 접속되는 상기 전환 회로의 접속 노드로부터 각각 받는 신호의 논리 레벨을 비교하는 제 1 비교 회로와,
    상기 제 2 단자에 접속되는 상기 전환 회로의 접속 노드와, 상기 제 2 핀에 접속되는 상기 전환 회로의 접속 노드로부터 각각 받는 신호의 논리 레벨을 비교하는 제 2 비교 회로를 구비하는 것을 특징으로 하는
    반도체 장치.
KR10-1999-0013814A 1998-08-18 1999-04-19 반도체 장치 및 반도체 장치의 테스트 방법 KR100490495B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-231740 1998-08-18
JP23174098A JP3904737B2 (ja) 1998-08-18 1998-08-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20000016855A KR20000016855A (ko) 2000-03-25
KR100490495B1 true KR100490495B1 (ko) 2005-05-19

Family

ID=16928305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0013814A KR100490495B1 (ko) 1998-08-18 1999-04-19 반도체 장치 및 반도체 장치의 테스트 방법

Country Status (3)

Country Link
US (1) US6329669B1 (ko)
JP (1) JP3904737B2 (ko)
KR (1) KR100490495B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007080527A2 (en) * 2006-01-09 2007-07-19 Nxp B.V. Testable integrated circuit and ic test method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772341A (en) * 1980-10-24 1982-05-06 Toshiba Corp Semiconductor integrated circuit device
JPH01111364A (ja) * 1987-10-24 1989-04-28 Nec Corp 半導体集積回路装置の信号切換回路
JP2672408B2 (ja) * 1991-03-19 1997-11-05 シャープ株式会社 半導体集積回路
JPH05264647A (ja) 1992-03-18 1993-10-12 Nec Corp 半導体装置のテスト回路
JP2869314B2 (ja) 1992-11-25 1999-03-10 松下電器産業株式会社 バウンダリースキャンセル回路，バウンダリースキャンテスト回路及びその使用方法
JP3099739B2 (ja) 1996-06-21 2000-10-16 日本電気株式会社 半導体記憶装置
JPH10303366A (ja) * 1997-04-30 1998-11-13 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
KR20000016855A (ko) 2000-03-25
US6329669B1 (en) 2001-12-11
JP2000065900A (ja) 2000-03-03
JP3904737B2 (ja) 2007-04-11

Similar Documents

Publication Publication Date Title
US5109190A (en) Semiconductor apparatus including semiconductor integrated circuit and operating method thereof
US4601034A (en) Method and apparatus for testing very large scale integrated memory circuits
KR900007743B1 (ko) 검사하기에 용이한 반도체 lsi장치
US6877119B2 (en) Circuit scan output arrangement
US5487074A (en) Boundary scan testing using clocked signal
US6347387B1 (en) Test circuits for testing inter-device FPGA links including a shift register configured from FPGA elements to form a shift block through said inter-device FPGA links
US6785854B1 (en) Test access port (TAP) controller system and method to debug internal intermediate scan test faults
EP0849678B1 (en) A system and method for testing electronic devices
CN114113893A (zh) 一种微***芯片内部互联线故障快速测试方法
US7712001B2 (en) Semiconductor integrated circuit and method of testing semiconductor integrated circuit
US6694463B2 (en) Input/output continuity test mode circuit
US6134689A (en) Method of testing logic devices
US6105153A (en) Semiconductor integrated circuit and its evaluating method
EP0151694B1 (en) Logic circuit with built-in self-test function
KR100490495B1 (ko) 반도체 장치 및 반도체 장치의 테스트 방법
JP4549701B2 (ja) 半導体回路装置及び半導体回路に関するスキャンテスト方法
US6865703B2 (en) Scan test system for semiconductor device
EP0543506B1 (en) Enhanced boundary-scan interconnect test diagnosis through utilization of board topology data
US7051254B2 (en) Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device
US6650136B2 (en) Method and apparatus to enhance testability of logic coupled to IO buffers
US6321355B1 (en) Semiconductor integrated circuit and method of testing the same
US6691271B1 (en) Built-in self-test apparatus
JP3003781B2 (ja) 検査容易化設計方法、バスエラー回避設計方法及び集積回路
WO2001053845A1 (en) A printed circuit assembly with configurable boundary scan paths
KR100255958B1 (ko) 테스트기능을 갖는 집적회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE AMENDMENT REQUESTED 20031226

Effective date: 20050126

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080425

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee