JPWO2009147720A1 - 半導体ウエハ、半導体回路、試験用基板、および、試験システム - Google Patents
半導体ウエハ、半導体回路、試験用基板、および、試験システム Download PDFInfo
- Publication number
- JPWO2009147720A1 JPWO2009147720A1 JP2010515690A JP2010515690A JPWO2009147720A1 JP WO2009147720 A1 JPWO2009147720 A1 JP WO2009147720A1 JP 2010515690 A JP2010515690 A JP 2010515690A JP 2010515690 A JP2010515690 A JP 2010515690A JP WO2009147720 A1 JPWO2009147720 A1 JP WO2009147720A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor wafer
- selection
- semiconductor
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
半導体ウエハに形成された複数の半導体回路を試験する試験システムであって、半導体ウエハと信号を受け渡し可能に設けられる試験用基板と、試験用基板を制御する制御装置とを備え、半導体ウエハには、外部の測定回路に接続される外部端子と、半導体ウエハにおける複数の測定点に対応して設けられ、それぞれ対応する測定点と信号を受け渡し可能に設けられる複数の選択配線と、複数の選択配線のいずれかを選択し、選択した選択配線を介して、対応する測定点と外部端子との間で信号を伝送させる選択部とが形成され、試験用基板は、半導体ウエハの外部端子に接続され、選択部により選択された選択配線が伝送する信号の特性を測定する測定回路と、半導体ウエハの選択部に、いずれの選択配線を選択させるかを制御する制御部とを有する試験システムを提供する。
Description
本発明は、半導体ウエハ、試験用基板、および、試験システムに関する。特に本発明は、複数の半導体回路が形成される半導体ウエハ、ならびに、半導体ウエハに形成された複数の半導体回路を試験する試験用基板および試験システムに関する。
半導体回路等の被測定回路の試験において、被測定回路が出力する信号を測定することで、被測定回路の良否を判定する場合がある。例えば試験装置は、被測定回路の出力信号が、所定の論理パターンを有するか、所定の電気的な特性を有するか等の基準に基づいて、被測定回路の良否を判定する。
一般に、試験用の回路が形成されるテストモジュールは、ケーブル、コネクタ、基板等を介して被測定回路に接続される(例えば、特許文献1参照)。このため試験装置は、当該ケーブル、コネクタ、基板等の寄生容量等に応じたドライブ能力を有する素子を介さなければ、被測定信号を精度よく測定することが困難であった。例えば試験装置は、被測定回路の出力端に設けられたドライバが出力する信号は、比較的に精度よく測定することができるが、被測定回路中の各ノードにおける信号を精度よく測定することは困難であった。
国際公開第2004/090561号パンフレット
このような課題に対して、被測定回路の直近に試験用の回路を設けることで、被測定回路と試験用回路との間の信号伝送距離を短くすることが考えられる。そして、被測定回路中における内部ノードを、測定用の端子に接続することで、被測定回路中の内部ノードにおける信号を、精度よく測定することができる。このような測定用端子を、測定すべき内部ノード毎に設けることで、被測定回路中の様々な内部ノードにおける信号を測定することができる。
しかし、測定用端子は、外部の測定機器と電気的に接続されるので、電気的な接続を容易にすべく一定以上の面積を有する。このような測定用端子を被測定回路に多数設けることは、実使用回路を形成できるスペースを圧迫してしまい、好ましくない。
そこで本発明は、上記の課題を解決することのできる半導体ウエハ、試験用基板、および、試験システムを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、複数の半導体回路が形成される半導体ウエハであって、外部の測定回路に接続される外部端子と、半導体ウエハにおける複数の測定点に対応して設けられ、それぞれ対応する測定点と信号を受け渡し可能に設けられる複数の選択配線と、複数の選択配線のいずれかを選択し、選択した選択配線を介して、対応する測定点と外部端子との間で信号を伝送させる選択部とを備える半導体ウエハを提供する。
本発明の第2の形態においては、動作回路を有する半導体回路であって、外部の測定回路に接続される外部端子と、動作回路における複数の測定点に対応して設けられ、それぞれ対応する測定点と信号を受け渡し可能に設けられる複数の選択配線と、複数の選択配線のいずれかを選択し、選択した選択配線を介して、対応する測定点と外部端子との間で信号を伝送させる選択部とを備える半導体回路を提供する。
本発明の第3の形態においては、半導体ウエハに形成された複数の半導体回路を試験する試験用基板であって、半導体ウエハには、外部の測定回路に接続される外部端子と、半導体ウエハにおける複数の測定点に対応して設けられ、それぞれ対応する測定点と信号を受け渡し可能に設けられる複数の選択配線と、複数の選択配線のいずれかを選択し、選択した選択配線を介して、対応する測定点と外部端子との間で信号を伝送させる選択部とが形成され、試験用基板は、半導体ウエハの外部端子に接続され、選択部により選択された選択配線が伝送する信号の電気特性を測定する測定回路と、半導体ウエハの選択部に、いずれの選択配線を選択させるかを制御する制御部とを備える試験用基板を提供する。
本発明の第4の形態においては、半導体ウエハに形成された複数の半導体回路を試験する試験システムであって、半導体ウエハと信号を受け渡し可能に設けられる試験用基板と、試験用基板を制御する制御装置とを備え、半導体ウエハには、外部の測定回路に接続される外部端子と、半導体ウエハにおける複数の測定点に対応して設けられ、それぞれ対応する測定点と信号を受け渡し可能に設けられる複数の選択配線と、複数の選択配線のいずれかを選択し、選択した選択配線を介して、対応する測定点と外部端子との間で信号を伝送させる選択部とが形成され、試験用基板は、半導体ウエハの外部端子に接続され、選択部により選択された選択配線が伝送する信号の特性を測定する測定回路と、半導体ウエハの選択部に、いずれの選択配線を選択させるかを制御する制御部とを有する試験システムを提供する。
なお、上記の発明の概要は、発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
10・・・制御装置、100・・・試験用基板、110・・・試験回路、120・・・測定回路、130・・・制御部、200・・・プローブカード、300・・・半導体ウエハ、310・・・半導体回路、312・・・実動作用端子、314・・・測定用端子、316・・・制御用端子、320・・・送信側回路、322・・・DA変換器、324・・・ミキサ、326・・・ドライバ、328・・・選択部、332・・・測定配線、334・・・測定用ドライバ、336・・・スイッチ、340・・・受信側回路、342・・・AD変換器、344・・・ミキサ、346・・・低ノイズアンプ、348・・・選択部、352・・・測定配線、360・・・ローカル発振器、370・・・動作回路、372・・・測定配線、374・・・印加配線、380・・・回路領域、400・・・試験システム
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、試験システム400の一例を示す図である。試験システム400は、半導体ウエハ300に形成された複数の半導体回路310を試験する。半導体ウエハ300は、例えばシリコンウエハであり、複数の半導体回路310は、例えば露光等の半導体プロセスにより、半導体ウエハ300に形成される。
本例の試験システム400は、複数の半導体回路310を平行して試験する。試験システム400は、プローブカード200、試験用基板100、および、制御装置10を備える。
プローブカード200は、半導体ウエハ300および試験用基板100の間に設けられ、半導体ウエハ300および試験用基板100との間で信号を受け渡す。本例のプローブカード200は、半導体ウエハ300および試験用基板100のそれぞれと電気的に接続されてよい。以下の例においては、回路等の間における信号の受け渡しを、電気的な信号伝送路を用いて行う例を説明するが、回路等の間における信号の受け渡しは、静電結合、誘導結合、光結合等により行ってもよい。
プローブカード200は、半導体ウエハ300における複数の半導体回路310を一括して、試験用基板100に電気的に接続してよい。本例のプローブカード200は、半導体ウエハ300と略同一の直径を有するウエハであってよい。また、プローブカード200は、半導体ウエハ300と同一材料のウエハであってよい。
プローブカード200の表面および裏面には、半導体ウエハ300および試験用基板100と電気的に接続するパッドが形成されてよい。また、プローブカード200には、表面および裏面のパッドを電気的に接続するビアホールが形成されてよい。プローブカード200は、表面のパッド間隔と、裏面のパッド間隔とが異なってよい。
試験用基板100は、プローブカード200を介して、半導体ウエハ300における複数の半導体回路310と電気的に接続する。例えば、半導体ウエハ300、プローブカード200、および、試験用基板100を重ね合わせることで、プローブカード200を介して半導体ウエハ300および試験用基板100を電気的に接続してよい。より具体的には、半導体ウエハ300のパッドと、プローブカード200の表面のパッドとが電気的に接続され、試験用基板100のパッドと、プローブカード200の裏面のパッドとが電気的に接続されることで、試験用基板100および半導体ウエハ300が電気的に接続してよい。
また、プローブカード200は、例えば異方性導電シート、バンプ付メンブレンシート等の、フレキシブルな基板であってよい。また上述したように、プローブカード200は、半導体ウエハ300のパッドと、試験用基板100のパッドとの間で、非接触で信号を伝送する基板であってもよい。例えばプローブカード200は、静電結合、誘導結合、光結合等により、半導体ウエハ300のパッドと、試験用基板100のパッドとの間で信号を伝送してよい。
また、試験用基板100は、複数の試験回路110を有する。複数の試験回路110は、複数の半導体回路310と一対一に対応して設けられ、プローブカード200を介して対応する半導体回路310と電気的に接続されてよい。それぞれの試験回路110は、対応する半導体回路310を試験してよい。
それぞれの試験回路110は、対応する半導体回路310から受け取った出力信号に基づいて、それぞれの半導体回路310の良否を判定してよい。例えば試験回路110は、半導体回路310の出力信号の論理パターンが、所定の期待値パターンと一致するか否かを判定してよい。また、試験回路110は、半導体回路310の出力信号の電気的特性が、所定の仕様を満たすか否かを判定してもよい。また、試験回路110は、半導体回路310の出力信号を、半導体回路310にループバックして供給することで、半導体回路310のループバック試験を行ってもよい。
制御装置10は、試験用基板100を制御する。制御装置10は、複数の試験回路110を制御してよい。例えば制御装置10は、複数の試験回路110を同期して動作させる動作開始信号、クロック信号等を、それぞれの試験回路110に供給してよい。
また、試験用基板100は、半導体ウエハ300と略同一の直径を有するウエハであってよい。また、試験用基板100は、半導体ウエハ300と同一材料のウエハであってよい。この場合、複数の試験回路110は、露光等の半導体プロセスによって、試験用基板100に形成されてよい。また、試験用基板100は、プリント基板であってもよい。この場合、それぞれの試験回路110を有する回路チップが、当該プリント基板に実装されてよい。
このように、半導体ウエハ300の近傍に配置される試験用基板100に、半導体回路310を試験する試験回路110を設けることで、半導体回路310および試験回路110の間の伝送線路長を短くすることができる。このため、半導体回路310および試験回路110は、比較的にドライブ能力の小さいドライバを用いて、または、ドライバを用いずに、信号を受け渡すことができる。
図2は、半導体ウエハ300に形成される半導体回路310の構成例を示す図である。なお、半導体回路310の回路構成は、図2に示す回路構成に限定されない。半導体回路310は、多様な回路構成を有することができる。また、それぞれの半導体回路310は、同一の回路構成を有してよい。
本例の半導体回路310は、例えば通信機器に用いられる半導体チップであって、ローカル発振器360、送信側回路320、および、受信側回路340を有する。また、半導体回路310は、外部の機器と電気的に接続されるべき複数の外部端子が設けられる。例えば半導体回路310は、外部端子として、実動作用端子312および測定用端子314を有する。実動作用端子312は、半導体回路310が通信機器等に実装された場合に、通信機器内の他の回路と電気的に接続される端子であってよい。また、測定用端子314は、半導体回路310を試験する場合に、外部の試験回路110と電気的に接続される端子であってよい。また、測定用端子314は、半導体回路310が通信機器等に実装された場合に、通信機器内の他の回路と電気的に接続されない端子であってよい。
送信側回路320は、通信機器等から送信すべき送信信号を出力する。本例の送信側回路320は、DA変換器322、ミキサ324、ドライバ326、複数の測定配線332、および、選択部328を有する。なお、測定配線332は、選択配線の一例を示す。
DA変換器322は、与えられるデジタル信号を、アナログ信号に変換する。例えばDA変換器322は、送信信号が有するべき論理パターンを示すデジタル信号を受け取ってよい。
ミキサ324は、DA変換器322が出力するアナログ信号と、ローカル発振器360が出力するローカル信号とを乗算する。つまり、ミキサ324は、アナログ信号の周波数を、ローカル信号の周波数に応じてシフトさせる。ドライバ326は、ミキサ324が出力する信号を、実動作用端子312に供給する。ドライバ326は、所定の範囲の電力を出力可能な電力増幅器であってよい。また、送信側回路320は、ミキサ324の後段にフィルタを有してもよい。このような構成により、送信側回路320は、送信信号を生成する。
複数の測定配線332は、半導体ウエハ300に設けられたそれぞれの半導体回路310における複数の測定点に対応して設けられ、それぞれ対応する測定点と信号を受け渡し可能に設けられる。本例の測定配線332は、それぞれ対応する測定点に電気的に接続される。例えば送信側回路320において、それぞれの測定配線332の一端は、DA変換器322の入力端、DA変換器322の出力端、ミキサ324の出力端、ドライバ326の出力端に電気的に接続される。
選択部328は、複数の測定配線332のいずれかを選択して、選択した測定配線332を介して、対応する測定点と外部端子との間で信号を伝送させる。本例の選択部328は、選択した測定配線332を、測定用端子314に電気的に接続する。選択部328は、対応する試験回路110から与えられる制御信号に応じた測定配線332を選択してよい。半導体回路310は、外部端子として、試験回路110から制御信号を受け取る制御用端子を更に有してよい。
上述したように、試験回路110が、半導体回路310の近傍に設けられるので、送信側回路320の内部の測定点に対して測定配線332を接続することで、ドライバ等を介さずに、当該測定点における信号を測定することができる。また、送信側回路320の内部における複数の測定点に対して測定配線332を接続することで、送信側回路320における複数の測定点を伝送する信号を測定することができる。このため、送信側回路320に対する可観測性を向上させることができ、送信側回路320の特性を、詳細に測定することができる。
また、選択部328を設けることにより、複数の測定点より少ない個数の測定用端子314を用いて、複数の測定点における信号を測定することができる。このため、半導体回路310において、測定用端子314が占める面積を縮小することができる。
なお、選択部328は、入出力間の伝達特性が線形となる回路であってよい。例えば選択部328は、選択したアナログ信号を通過させるべく、入出力間に複数のゲートトランジスタ、または、複数のトランスファゲート等を設けた回路であってよい。
また、受信側回路340においても同様に、受信側回路340における複数の測定点にそれぞれの測定配線352が接続されてよい。本例の受信側回路340は、AD変換器342、ミキサ344、低ノイズアンプ346、複数の測定配線352、および、選択部348を有する。測定配線352は、選択配線の一例を示す。
低ノイズアンプ346は、実動作用端子312を介して外部の回路から信号を受け取る。低ノイズアンプ346は、受け取った信号に応じた信号を出力する。ミキサ344は、低ノイズアンプ346が出力する信号と、ローカル発振器360が出力する信号とを乗算した信号を出力する。また、AD変換器342は、ローカル発振器360から受け取ったアナログ信号をデジタル信号に変換する。また、受信側回路340は、ミキサ344の後段にフィルタを有してもよい。
複数の測定配線352は、半導体ウエハ300に設けられたそれぞれの半導体回路310における複数の測定点に対応して設けられ、それぞれ対応する測定点に電気的に接続される。例えば受信側回路340において、それぞれの測定配線352の一端は、AD変換器342の入力端、AD変換器342の出力端、ミキサ344の出力端、低ノイズアンプ346の出力端に電気的に接続される。
選択部348は、複数の測定配線352のいずれかを選択して、測定用端子314に電気的に接続する。選択部348は、対応する試験回路110から与えられる制御信号に応じた測定配線352を選択してよい。半導体回路310は、試験回路110から制御信号を受け取る制御用端子を更に有してよい。このような構成により、受信側回路340においても、送信側回路320と同様に、複数の測定点における信号を測定することができる。
また、選択部328および選択部348は、測定用端子314を介して外部の回路から信号を受け取り、受け取った信号を、複数の測定点のいずれかに印加してよい。このような構成により、例えば送信側回路320のいずれかの測定点から信号を取り出して、受信側回路340のいずれかの測定点に印加するループバック試験を行うことができる。この場合、試験回路110は、送信側回路320から取り出した信号に対して所定の信号処理を行ってから、受信回路350にループバックしてもよい。
また、ループバック試験を行う場合、選択部328および選択部348は、半導体回路310で対となる回路において、対応する測定点を選択してよい。ここで、対応する測定点とは、伝送信号の特性が共通する測定点を指してよい。また、伝送信号の特性とは、アナログ/デジタルの信号種類、周波数、および、信号レベル等を含む概念であってよい。
例えば、選択部328が、DA変換器322の出力端の測定点を選択した場合、当該測定点を伝送する信号は、ベースバンドのアナログ信号となる。この場合、選択部348は、ベースバンドのアナログ信号が伝送されるAD変換器342の入力端を、測定点として選択してよい。試験回路110は、このような測定点を選択させるべく、選択部328および選択部348に制御信号を供給してよい。このような制御により、半導体回路310において、多様なループバック試験を行うことができる。
また、複数の測定配線、外部端子、および、選択部を、複数の半導体回路310のそれぞれに設けることで、それぞれの半導体回路310について、詳細な測定および試験を行うことができる。また、試験回路110は、実動作用端子312を介して、半導体回路310と電気的に接続されてよい。この場合、半導体回路310は、測定用端子314を有さず、選択部328および選択部348は、複数の測定点のいずれを、実動作用端子312を介して試験回路110に接続するかを選択してよい。
図3は、半導体回路310の他の構成例を示す図である。本例の半導体回路310は、複数の動作回路370、複数の測定配線372、複数の実動作用端子312、選択部328、および、測定用端子314を有する。なお、測定配線372は、選択配線の一例を示す。
複数の動作回路370は、半導体回路310の実装時に動作する回路であってよい。また、複数の動作回路370は、複数の実動作用端子312と一対一に対応して設けられる。それぞれの動作回路370は、対応する実動作用端子312を介して、外部の回路と電気的に接続される。
複数の測定配線372は、複数の動作回路370と一対一に対応して設けられる。それぞれの測定配線372は、対応する動作回路370の入出力端を測定点として、各測定点と選択部328とを電気的に接続する。
選択部328は、いずれかの測定配線372を選択する。また、選択部328は、選択した測定配線372を、測定用端子314に電気的に接続する。このような構成により、一つの測定用端子314を用いて、複数の動作回路370の入出力端を伝送する信号を測定することができる。
なお、それぞれの測定配線および選択部は、半導体回路310内の測定ノードから外部端子への方向、および、外部端子から測定ノードへの方向の、双方向において信号伝送が可能であってよい。例えば、図3に示した選択部328および測定配線372は、双方向に信号伝送が可能であってよい。
また、それぞれの測定配線および選択部は、上述した信号伝送の方向のうち、一方向に信号伝送が可能であってもよい。例えば、図2に示した測定配線332および選択部328は、測定ノードから外部端子に信号伝送が可能であってよい。また、図2に示した測定配線352および選択部328は、外部端子から測定ノードに信号伝送が可能であってよい。
このように、半導体回路310は、双方向に信号伝送が可能な測定配線および選択部を有してよい。また他の例では、半導体回路310は、上述した方向のうち、いずれか一方の方向に信号伝送が可能な測定配線および選択部を有してもよい。
図4は、半導体回路310の他の構成例を示す図である。本例の半導体回路310は、図3に関連して説明した半導体回路310の構成に加え、複数の印加配線374、選択部348、および、測定用端子314を更に有する。印加配線374は、選択配線の一例を示す。
複数の印加配線374は、複数の動作回路370と一対一に対応して設けられる。それぞれの印加配線374は、対応する動作回路370の入出力端を測定点として、各測定点と選択部348とを電気的に接続する。
選択部348は、いずれかの測定配線372を選択する。また、選択部348は、選択した測定配線372を、選択部328とは異なる測定用端子314に電気的に接続する。また、選択部348は、測定用端子314を介して試験回路110から受け取った信号を、選択した測定配線372を介して動作回路370に印加する。このような構成により、所定の動作回路370が出力する信号を取り出して、試験回路110において所定の信号処理を行い、所定の動作回路370にループバックすることができる。
図5は、半導体回路310の他の構成例を示す図である。なお、図5においては、送信側回路320の構成を示すが、受信側回路340も同様の構成を有してよい。本例の送信側回路320は、図2に関連して説明した構成に対して、選択部328を複数有する点で相違する。他の回路構成は、図2に関連して説明した送信側回路320と同一であってよい。また、半導体回路310は、複数の選択部328に対応して、複数の測定用端子314を有してよい。
それぞれの選択部328は、複数の測定配線332と電気的に接続される。それぞれの選択部328に接続される測定配線332は、選択部328ごとに異なってよい。また、それぞれの選択部328に接続される測定配線332は、選択部328ごとに一部が重複していてもよい。
それぞれの選択部328は、対応する複数の測定配線332のいずれかを選択して、対応する測定用端子314を介して試験回路110に電気的に接続する。このような構成により、半導体回路310内部の複数の測定点における信号を、同時に測定することができる。
図6は、半導体回路310の他の構成例を示す図である。なお、図6においては、送信側回路320の構成を示すが、受信側回路340も同様の構成を有してよい。本例の送信側回路320は、図2に関連して説明した構成に対して、測定用ドライバ334を有する点で相違する。他の回路構成は、図2に関連して説明した送信側回路320と同一であってよい。
図1から図5に関連して説明した半導体回路310においては、それぞれの測定点は、ドライバ回路を介さずに、測定用端子314に電気的に接続された。これに対して、本例の半導体回路310においては、それぞれの測定点は、測定用ドライバ334を介して、測定用端子314に電気的に接続される。測定用ドライバ334は、選択部328と、測定用端子314との間に設けられてよい。測定用ドライバ334は、選択部328が選択した測定配線332から与えられる電圧に応じた電圧を出力する。
上述したように、試験回路110は、半導体回路310の近傍に設けられる。つまり、測定用ドライバ334が駆動すべき伝送線路の容量等は、比較的小さい。このため、測定用ドライバ334は、出力可能な電流が比較的小さいドライバであってよい。例えば、測定用ドライバ334が出力可能な電流は、半導体回路310において外部に信号を出力すべく設けられたドライバ326が出力可能な電流より小さくてよい。
また、測定用ドライバ334は、入出力間の伝達特性が線形であってよい。例えば、測定用ドライバ334は、線形増幅器であってよい。このようなドライバを用いることで、アナログ信号を外部で測定することができる。
図7は、半導体回路310の他の構成例を示す図である。なお、図7においては、送信側回路320の構成を示すが、受信側回路340も同様の構成を有してよい。本例の送信側回路320は、図2に関連して説明した構成に対して、スイッチ336を更に有する点で相違する。他の回路構成は、図2に関連して説明した送信側回路320と同一であってよい。また、半導体回路310は、外部端子として、制御用端子316を更に有する。
スイッチ336は、選択部328および測定用端子314の間に設けられ、選択部328および測定用端子314の間の信号伝送路において、信号を通過させるか否かを切り替える。本例のスイッチ336は、選択部328および測定用端子314を電気的に接続するか否かを切り替える。スイッチ336は、制御用端子316を介して試験回路から与えられる切替信号に応じて、選択部328および測定用端子314を電気的に接続するか否かを切り替える。
スイッチ336は、例えば半導体スイッチであってよい。またスイッチ336は、切替信号が与えられない場合にオフ状態となり、切替信号が与えられた場合にオン状態となるスイッチであってよい。つまり、スイッチ336は、半導体回路310の実装時には、オフ状態に固定される。このような構成により、半導体回路310の実装時等において、測定用端子314から送信側回路320にノイズが印加されることを防ぐことができる。
図8は、試験用基板100に設けられるそれぞれの試験回路110の構成例を示す図である。なお、図8においては、一つの試験回路110の構成を示す。それぞれの試験回路110は同一の構成を有してよい。
それぞれの試験回路110は、制御部130および測定回路120を有する。制御部130は、半導体回路310の制御用端子316に電気的に接続される。また、測定回路120は、半導体回路310の測定用端子314に電気的に接続される。
制御部130は、制御用端子316を介して、選択部328に制御信号を供給することで、選択部328に、いずれの測定配線332を選択させるかを制御する。また、測定回路120は、選択部328が選択した測定配線332を伝送する信号を、測定用端子314を介して受け取る。測定回路120は、受け取った信号の電気的特性を測定することで、半導体回路310の良否を判定してよい。
このような構成により、試験用基板100は、半導体回路310における多様な測定点を伝送する信号を測定することができる。このため、半導体回路310を精度よく試験することができる。
また、試験回路110は、半導体回路310における送信側回路320から受け取った信号に対して所定の信号処理を行って、受信側回路340にループバックする信号処理部有してもよい。信号処理部は、例えばフィルタ、遅延回路、ノイズ発生回路、ジッタ発生回路、変調回路等を通過させた信号を、受信側回路340にループバックしてよい。
図9は、半導体回路310における、測定用端子314の配置例を示す図である。一般に、半導体回路310は、動作回路が形成される回路領域380の外側に、複数の実動作用端子312が形成される。図9に示すように、測定用端子314および制御用端子316は、回路領域380に形成されてよい。
また、実動作用端子312は、四角形の各辺に沿って形成されてよい。これに対して、測定用端子314および制御用端子316は、当該四角形の内部に形成されてよい。また、測定用端子314および制御用端子316は、実動作用端子312と同様に、回路領域380の外側に形成されてもよい。また、測定用端子314および制御用端子316も、上述した四角形の各辺に沿って形成されてよい。
以上、発明を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
Claims (13)
- 複数の半導体回路が形成される半導体ウエハであって、
外部の測定回路に接続される外部端子と、
前記半導体ウエハにおける複数の測定点に対応して設けられ、それぞれ対応する前記測定点と信号を受け渡し可能に設けられる複数の選択配線と、
前記複数の選択配線のいずれかを選択し、選択した前記選択配線を介して、対応する前記測定点と前記外部端子との間で信号を伝送させる選択部と
を備える半導体ウエハ。 - 前記外部端子は、前記半導体回路の実装時に使用される実動作用端子とは独立して設けられる
請求項1に記載の半導体ウエハ。 - 前記選択部と、前記外部端子との間の信号伝送路において、信号を伝送させるか否かを切り替えるスイッチを更に備える
請求項2に記載の半導体ウエハ。 - 前記スイッチは、前記半導体回路の実装時にオフ状態に固定される
請求項3に記載の半導体ウエハ。 - 前記外部端子および前記選択部は、複数の前記半導体回路に対応して複数ずつ設けられ、
それぞれの前記半導体回路における複数の測定点に、それぞれ前記選択配線が対応して設けられ、
前記選択部は、対応する前記半導体回路における複数の測定点に対応する複数の前記選択配線から、いずれかを選択する
請求項1に記載の半導体ウエハ。 - 前記外部端子および前記選択部は、一つの前記半導体回路に対して複数ずつ設けられる
請求項5に記載の半導体ウエハ。 - 前記選択配線は、対応する前記測定点と前記外部端子とを電気的に接続すべく設けられ、
それぞれの前記測定点は、ドライバ回路を介さずに、前記外部端子と電気的に接続される
請求項1に記載の半導体ウエハ。 - 前記選択配線は、対応する前記測定点と前記外部端子とを電気的に接続すべく設けられ、
それぞれの前記測定点と、前記外部端子との間には、前記半導体回路において、前記半導体回路の外部に信号を出力するべく設けられたドライバ回路より出力可能な電流の小さい測定用ドライバが設けられる
請求項1に記載の半導体ウエハ。 - 前記測定用ドライバは、前記選択部と前記外部端子との間に設けられ、前記選択部が選択した前記選択配線から与えられる電圧に応じた電圧を出力する
請求項8に記載の半導体ウエハ。 - 前記選択部は、入出力間の伝達特性が線形である
請求項1に記載の半導体ウエハ。 - 動作回路を有する半導体回路であって、
外部の測定回路に接続される外部端子と、
前記動作回路における複数の測定点に対応して設けられ、それぞれ対応する前記測定点と信号を受け渡し可能に設けられる複数の選択配線と、
前記複数の選択配線のいずれかを選択し、選択した前記選択配線を介して、対応する前記測定点と前記外部端子との間で信号を伝送させる選択部と
を備える半導体回路。 - 半導体ウエハに形成された複数の半導体回路を試験する試験用基板であって、
前記半導体ウエハには、
外部の測定回路に接続される外部端子と、
前記半導体ウエハにおける複数の測定点に対応して設けられ、それぞれ対応する前記測定点と信号を受け渡し可能に設けられる複数の選択配線と、
前記複数の選択配線のいずれかを選択し、選択した前記選択配線を介して、対応する前記測定点と前記外部端子との間で信号を伝送させる選択部と
が形成され、
前記試験用基板は、
前記半導体ウエハの前記外部端子に接続され、前記選択部により選択された前記選択配線が伝送する信号の電気特性を測定する測定回路と、
前記半導体ウエハの前記選択部に、いずれの前記選択配線を選択させるかを制御する制御部と
を備える試験用基板。 - 半導体ウエハに形成された複数の半導体回路を試験する試験システムであって、
前記半導体ウエハと信号を受け渡し可能に設けられる試験用基板と、
前記試験用基板を制御する制御装置と
を備え、
前記半導体ウエハには、
外部の測定回路に接続される外部端子と、
前記半導体ウエハにおける複数の測定点に対応して設けられ、それぞれ対応する前記測定点と信号を受け渡し可能に設けられる複数の選択配線と、
前記複数の選択配線のいずれかを選択し、選択した前記選択配線を介して、対応する前記測定点と前記外部端子との間で信号を伝送させる選択部と
が形成され、
前記試験用基板は、
前記半導体ウエハの前記外部端子に接続され、前記選択部により選択された前記選択配線が伝送する信号の特性を測定する測定回路と、
前記半導体ウエハの前記選択部に、いずれの前記選択配線を選択させるかを制御する制御部と
を有する試験システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/060172 WO2009147720A1 (ja) | 2008-06-02 | 2008-06-02 | 半導体ウエハ、半導体回路、試験用基板、および、試験システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2009147720A1 true JPWO2009147720A1 (ja) | 2011-10-20 |
Family
ID=41397811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010515690A Ceased JPWO2009147720A1 (ja) | 2008-06-02 | 2008-06-02 | 半導体ウエハ、半導体回路、試験用基板、および、試験システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US8593166B2 (ja) |
JP (1) | JPWO2009147720A1 (ja) |
KR (1) | KR101138200B1 (ja) |
TW (1) | TWI405985B (ja) |
WO (1) | WO2009147720A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI410644B (zh) * | 2010-08-13 | 2013-10-01 | Gemtek Technology Co Ltd | 量測系統 |
TW201234026A (en) * | 2011-02-01 | 2012-08-16 | Chang Yu Technology Co Ltd | Inspection system of photo-link light receiver and method thereof |
TWI490486B (zh) * | 2012-10-16 | 2015-07-01 | King Yuan Electronics Co Ltd | 用於感測元件之自我測試系統及其方法 |
DE102016222434A1 (de) | 2016-11-15 | 2018-05-17 | Thyssenkrupp Ag | Radaufhängungsvorrichtung mit Einzelradlenkung für ein Kraftfahrzeug mit Antrieb der gelenkten Räder |
KR102583174B1 (ko) | 2018-06-12 | 2023-09-26 | 삼성전자주식회사 | 테스트 인터페이스 보드, 이를 포함하는 테스트 시스템 및 이의 동작 방법 |
US10747282B2 (en) * | 2018-10-17 | 2020-08-18 | Stmicroelectronics International N.V. | Test circuit for electronic device permitting interface control between two supply stacks in a production test of the electronic device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61134034A (ja) * | 1984-12-05 | 1986-06-21 | Mitsubishi Electric Corp | 試験回路付集積回路 |
JPH02301150A (ja) * | 1989-05-15 | 1990-12-13 | Hitachi Ltd | 半導体集積回路及びそのテスト方法 |
JPH05281304A (ja) * | 1992-03-30 | 1993-10-29 | Nec Corp | テスト回路を内蔵したアナログ・ディジタル混在マスタ |
JP2005147679A (ja) * | 2003-11-11 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 半導体ウエハ、半導体装置の検査方法および検査装置 |
JP2005340343A (ja) * | 2004-05-25 | 2005-12-08 | Seiko Epson Corp | 半導体装置及び回路検査方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7328387B2 (en) * | 2004-12-10 | 2008-02-05 | Texas Instruments Incorporated | Addressable tap domain selection circuit with selectable ⅗ pin interface |
US5053700A (en) * | 1989-02-14 | 1991-10-01 | Amber Engineering, Inc. | Method for wafer scale testing of redundant integrated circuit dies |
US5070297A (en) * | 1990-06-04 | 1991-12-03 | Texas Instruments Incorporated | Full wafer integrated circuit testing device |
JPH04212524A (ja) * | 1990-12-06 | 1992-08-04 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US5994912A (en) * | 1995-10-31 | 1999-11-30 | Texas Instruments Incorporated | Fault tolerant selection of die on wafer |
DE19735406A1 (de) * | 1997-08-14 | 1999-02-18 | Siemens Ag | Halbleiterbauelement und Verfahren zum Testen und Betreiben eines Halbleiterbauelementes |
US7417450B2 (en) * | 2005-12-02 | 2008-08-26 | Texas Instruments Incorporated | Testing combinational logic die with bidirectional TDI-TMS/TDO chanel circuit |
JP2001338953A (ja) * | 2000-05-29 | 2001-12-07 | Mitsubishi Electric Corp | 半導体試験装置、半導体試験方法および半導体装置 |
WO2004090561A1 (ja) | 2003-04-04 | 2004-10-21 | Advantest Corporation | 接続ユニット、テストヘッド、および試験装置 |
JP4465995B2 (ja) * | 2003-07-02 | 2010-05-26 | 株式会社日立製作所 | プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法 |
DE102005041614B4 (de) * | 2005-09-01 | 2014-11-06 | Infineon Technologies Ag | Halbleiter-Bauelement-Testsystem mit Test-Schnittstellen-Einrichtung |
-
2008
- 2008-06-02 KR KR1020107026135A patent/KR101138200B1/ko not_active IP Right Cessation
- 2008-06-02 JP JP2010515690A patent/JPWO2009147720A1/ja not_active Ceased
- 2008-06-02 WO PCT/JP2008/060172 patent/WO2009147720A1/ja active Application Filing
-
2009
- 2009-06-02 TW TW098118198A patent/TWI405985B/zh not_active IP Right Cessation
-
2010
- 2010-11-30 US US12/957,168 patent/US8593166B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61134034A (ja) * | 1984-12-05 | 1986-06-21 | Mitsubishi Electric Corp | 試験回路付集積回路 |
JPH02301150A (ja) * | 1989-05-15 | 1990-12-13 | Hitachi Ltd | 半導体集積回路及びそのテスト方法 |
JPH05281304A (ja) * | 1992-03-30 | 1993-10-29 | Nec Corp | テスト回路を内蔵したアナログ・ディジタル混在マスタ |
JP2005147679A (ja) * | 2003-11-11 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 半導体ウエハ、半導体装置の検査方法および検査装置 |
JP2005340343A (ja) * | 2004-05-25 | 2005-12-08 | Seiko Epson Corp | 半導体装置及び回路検査方法 |
Also Published As
Publication number | Publication date |
---|---|
US8593166B2 (en) | 2013-11-26 |
WO2009147720A1 (ja) | 2009-12-10 |
US20110148454A1 (en) | 2011-06-23 |
KR20110005286A (ko) | 2011-01-17 |
TWI405985B (zh) | 2013-08-21 |
TW201003091A (en) | 2010-01-16 |
KR101138200B1 (ko) | 2012-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5269896B2 (ja) | 試験用ウエハユニット、および、試験システム | |
KR101293381B1 (ko) | 전자 장치를 테스트하기 위한 시스템의 동작 주파수를증가시키는 방법 및 장치 | |
JP5269897B2 (ja) | 試験システムおよび試験用基板ユニット | |
US20060015785A1 (en) | Test apparatus for mixed-signal semiconductor device | |
WO2009147720A1 (ja) | 半導体ウエハ、半導体回路、試験用基板、および、試験システム | |
US7514950B2 (en) | Semiconductor device testing apparatus and device interface board | |
CN107271879B (zh) | 半导体芯片老化测试装置及方法 | |
TW200809233A (en) | Apparatus, systems and methods for processing signals between a tester and a plurality of devices under test at high temperatures and with single touchdown of a probe array | |
KR101989232B1 (ko) | 테스트 회로기판 및 이를 구동하기 위한 방법 | |
US7888955B2 (en) | Method and apparatus for testing devices using serially controlled resources | |
TW202041873A (zh) | 用於測試晶片或晶粒的設備 | |
JP2008107216A (ja) | 測定方法、スイッチ装置、および、該スイッチ装置を備える測定システム | |
JP5461394B2 (ja) | 試験用ウエハユニットおよび試験システム | |
JP2008261853A (ja) | 試験装置及び診断用パフォーマンスボード | |
JP2008286773A (ja) | 混合信号処理回路を有するプローブカードおよび被試験カード | |
JP4066265B2 (ja) | 半導体試験装置のコンタクトリング | |
JP2008116420A (ja) | 試験用モジュール | |
CN107305217B (zh) | 探针卡 | |
KR20200132424A (ko) | 시스템 온 칩(SoC) 테스트 시스템 | |
KR100835466B1 (ko) | 반도체 테스트장치의 핀 일렉트로닉스 확장 구조 | |
CN118276474A (zh) | 信号控制电路、信号控制器和芯片测试*** | |
KR20230060736A (ko) | Bost 보드를 포함한 반도체 테스트 장치 | |
TWI396854B (zh) | 測試裝置以及配接板 | |
JPH1048289A (ja) | 半導体集積回路テストシステム | |
JP2011114285A (ja) | 無線集積回路装置の製造方法、無線集積回路装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130613 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20140527 |