JPH05126904A - 半導体装置の検査装置 - Google Patents
半導体装置の検査装置Info
- Publication number
- JPH05126904A JPH05126904A JP3289877A JP28987791A JPH05126904A JP H05126904 A JPH05126904 A JP H05126904A JP 3289877 A JP3289877 A JP 3289877A JP 28987791 A JP28987791 A JP 28987791A JP H05126904 A JPH05126904 A JP H05126904A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- inspection
- digital
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】出力セルに大電流を流すことなくA/Dコンバ
ータを検査するようにする。 【構成】A/Dコンバータ11と、該A/Dコンバータ
11に接続されたデジタル回路12と、該デジタル回路
12に接続されたD/Aコンバータ13とを備えてい
る。そして、前記A/Dコンバータ11の出力と前記D
/Aコンバータ13の入力とを直接接続する検査回路C
を設けている。また、前記A/Dコンバータ11と、前
記D/Aコンバータ13とにのみ電流が流れるように前
記デジタル回路12の動作を停止させるリセット信号出
力回路36を設けている。これにより出力セルに大電流
を流すことなくA/Dコンバータ11を検査することが
できる。
ータを検査するようにする。 【構成】A/Dコンバータ11と、該A/Dコンバータ
11に接続されたデジタル回路12と、該デジタル回路
12に接続されたD/Aコンバータ13とを備えてい
る。そして、前記A/Dコンバータ11の出力と前記D
/Aコンバータ13の入力とを直接接続する検査回路C
を設けている。また、前記A/Dコンバータ11と、前
記D/Aコンバータ13とにのみ電流が流れるように前
記デジタル回路12の動作を停止させるリセット信号出
力回路36を設けている。これにより出力セルに大電流
を流すことなくA/Dコンバータ11を検査することが
できる。
Description
【0001】
【産業上の利用分野】本発明は、A/Dコンバータ及び
D/Aコンバータを内蔵したLSI等の半導体装置にお
ける検査装置に関するものである。
D/Aコンバータを内蔵したLSI等の半導体装置にお
ける検査装置に関するものである。
【0002】
【従来の技術】従来、LSIには、A/Dコンバータと
デジタル回路とD/Aコンバータとを内蔵しているもの
がある。そこで、以下、このLSIの検査装置について
説明する。
デジタル回路とD/Aコンバータとを内蔵しているもの
がある。そこで、以下、このLSIの検査装置について
説明する。
【0003】図2に示すように、11はA/Dコンバー
タ、12は該A/Dコンバータ11に接続されたデジタ
ル回路、13は該デジタル回路12に接続されたD/A
コンバータである。また、21はA/Dコンバータ11
にアナログ信号を入力するアナログ入力セル、22はA
/Dコンバータ11よりデジタル信号を取出すNa個の
デジタル出力セル、23はD/Aコンバータ13にデジ
タル信号を入力するNb個のデジタル入力セル、24は
D/Aコンバータ13よりアナログ信号を取出すアナロ
グ出力セルである。また、25,26は検査モードによ
り信号線を切換える選択回路である。
タ、12は該A/Dコンバータ11に接続されたデジタ
ル回路、13は該デジタル回路12に接続されたD/A
コンバータである。また、21はA/Dコンバータ11
にアナログ信号を入力するアナログ入力セル、22はA
/Dコンバータ11よりデジタル信号を取出すNa個の
デジタル出力セル、23はD/Aコンバータ13にデジ
タル信号を入力するNb個のデジタル入力セル、24は
D/Aコンバータ13よりアナログ信号を取出すアナロ
グ出力セルである。また、25,26は検査モードによ
り信号線を切換える選択回路である。
【0004】以上のように構成されたLSIの検査装置
について、以下、その動作を説明する。
について、以下、その動作を説明する。
【0005】まず、A/Dコンバータ11の検査は、選
択回路25を切換えて信号線Aが選択されるような検査
モードに設定して、アナログ入力セル21よりアナログ
信号を入力し、デジタル出力セル22より出力されるデ
ジタル信号をモニターして行っている。
択回路25を切換えて信号線Aが選択されるような検査
モードに設定して、アナログ入力セル21よりアナログ
信号を入力し、デジタル出力セル22より出力されるデ
ジタル信号をモニターして行っている。
【0006】又、D/Aコンバータ13の検査は、選択
回路26を切換えて信号線Bが選択されるような検査モ
ードに設定して、デジタル入力セル23よりデジタル信
号を入力し、アナログ出力セル24より出力されるアナ
ログ信号をモニターして行っている。
回路26を切換えて信号線Bが選択されるような検査モ
ードに設定して、デジタル入力セル23よりデジタル信
号を入力し、アナログ出力セル24より出力されるアナ
ログ信号をモニターして行っている。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来のLSIの検査装置の構成では、A/Dコンバータ1
1の検査の際、Na個のデジタル出力セル22に電流が
流れる為に、電源電圧が不安定となり、この時に発生す
るノイズが、A/Dコンバータ11の基準電圧を不安定
にする一方、コンパレータの精度を悪化する要因とな
り、A/Dコンバータ11の本来の特性を検査できない
という問題があった。
来のLSIの検査装置の構成では、A/Dコンバータ1
1の検査の際、Na個のデジタル出力セル22に電流が
流れる為に、電源電圧が不安定となり、この時に発生す
るノイズが、A/Dコンバータ11の基準電圧を不安定
にする一方、コンパレータの精度を悪化する要因とな
り、A/Dコンバータ11の本来の特性を検査できない
という問題があった。
【0008】本発明は、上記従来の問題点を解決するも
ので、出力セルに大電流を流すことなくA/Dコンバー
タの検査をすることのできる半導体装置の検査装置を提
供することを目的とするものである。
ので、出力セルに大電流を流すことなくA/Dコンバー
タの検査をすることのできる半導体装置の検査装置を提
供することを目的とするものである。
【0009】
【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置の検査装置が講じた手段は、A
/Dコンバータの出力を直接D/Aコンバータの入力へ
接続して検査するようにしたものである。
に、本発明の半導体装置の検査装置が講じた手段は、A
/Dコンバータの出力を直接D/Aコンバータの入力へ
接続して検査するようにしたものである。
【0010】具体的に、請求項1に係る発明が講じた手
段は、まず、A/Dコンバータと、該A/Dコンバータ
に接続されたデジタル回路と、該デジタル回路に接続さ
れたD/Aコンバータとを備えた半導体装置を前提とし
ている。
段は、まず、A/Dコンバータと、該A/Dコンバータ
に接続されたデジタル回路と、該デジタル回路に接続さ
れたD/Aコンバータとを備えた半導体装置を前提とし
ている。
【0011】そして、前記A/Dコンバータの出力と前
記D/Aコンバータの入力とを直接接続する検査回路を
設けた構成としている。
記D/Aコンバータの入力とを直接接続する検査回路を
設けた構成としている。
【0012】また、請求項2に係る発明が講じた手段
は、前記請求項1の発明に加えて、A/Dコンバータと
前記D/Aコンバータとにのみ電流が流れるように固定
する検査固定手段を設けた構成としている。
は、前記請求項1の発明に加えて、A/Dコンバータと
前記D/Aコンバータとにのみ電流が流れるように固定
する検査固定手段を設けた構成としている。
【0013】
【作用】この構成により、本発明では、A/Dコンバー
タを検査する際、A/Dコンバータが出力するデジタル
信号を検査回路を介してD/Aコンバータに入力し、該
D/Aコンバータが出力するアナログ信号によって行う
ことになる。
タを検査する際、A/Dコンバータが出力するデジタル
信号を検査回路を介してD/Aコンバータに入力し、該
D/Aコンバータが出力するアナログ信号によって行う
ことになる。
【0014】従って、アナログ出力用の1つのセルに電
流が流れるだけなので、電源電圧の不安定さが格段に減
少することになる。この結果、電源電圧は安定し、A/
Dコンバータの基準電圧の安定と、コンパレータの精度
が保証されるので、A/Dコンバータの本来の特性が、
ノイズの影響を受けることなく検査される。
流が流れるだけなので、電源電圧の不安定さが格段に減
少することになる。この結果、電源電圧は安定し、A/
Dコンバータの基準電圧の安定と、コンパレータの精度
が保証されるので、A/Dコンバータの本来の特性が、
ノイズの影響を受けることなく検査される。
【0015】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【0016】図1は、本発明の一実施例を示し、半導体
装置であるLSIの検査装置のブロック図である。
装置であるLSIの検査装置のブロック図である。
【0017】この図1において、11はA/Dコンバー
タ、12は該A/Dコンバータ11に接続されたデジタ
ル回路、13は該デジタル回路12に接続されたD/A
コンバータである。また、31はA/Dコンバータ11
にアナログ信号を入力するアナログ入力セル、32はD
/Aコンバータ13にデジタル信号を入力するNb個の
デジタル入力セル、33はD/Aコンバータ13よりア
ナログ信号を取出すアナログ出力セルである。また、3
4,35は検査モードにより信号線を切換える選択回路
である。
タ、12は該A/Dコンバータ11に接続されたデジタ
ル回路、13は該デジタル回路12に接続されたD/A
コンバータである。また、31はA/Dコンバータ11
にアナログ信号を入力するアナログ入力セル、32はD
/Aコンバータ13にデジタル信号を入力するNb個の
デジタル入力セル、33はD/Aコンバータ13よりア
ナログ信号を取出すアナログ出力セルである。また、3
4,35は検査モードにより信号線を切換える選択回路
である。
【0018】更に、Cは、本発明の特徴とするところ
で、デジタル回路12をバイパスしてA/Dコンバータ
11の出力とD/Aコンバータ13の入力とを直接接続
する検査回路であり、36はリセット信号出力回路であ
って、検査モード時にハイのリセット信号をデジタル回
路12に出力して該デジタル回路12の動作を停止する
検査固定手段を構成している。
で、デジタル回路12をバイパスしてA/Dコンバータ
11の出力とD/Aコンバータ13の入力とを直接接続
する検査回路であり、36はリセット信号出力回路であ
って、検査モード時にハイのリセット信号をデジタル回
路12に出力して該デジタル回路12の動作を停止する
検査固定手段を構成している。
【0019】次に、以上のように構成されたLSIの検
査装置について、その動作を説明する。
査装置について、その動作を説明する。
【0020】まず、D/Aコンバータ11の検査は、選
択回路35を切換えて信号線Dが選択されるような検査
モードに設定して、デジタル入力セル32よりデジタル
信号を入力し、アナログ出力セル33より出力されるア
ナログ信号をモニターして行うことになる。この検査モ
ードにおいて、リセット信号出力回路36がハイのリセ
ット信号を出力し、信号線EがHとなり、デジタル回路
12の動作を停止させる。これによりD/Aコンバータ
13にのみ電流が流れ、デジタル回路12の発生するノ
イズの影響を受けずにD/Aコンバータ13の本来の特
性が検査されることになる。
択回路35を切換えて信号線Dが選択されるような検査
モードに設定して、デジタル入力セル32よりデジタル
信号を入力し、アナログ出力セル33より出力されるア
ナログ信号をモニターして行うことになる。この検査モ
ードにおいて、リセット信号出力回路36がハイのリセ
ット信号を出力し、信号線EがHとなり、デジタル回路
12の動作を停止させる。これによりD/Aコンバータ
13にのみ電流が流れ、デジタル回路12の発生するノ
イズの影響を受けずにD/Aコンバータ13の本来の特
性が検査されることになる。
【0021】一方、A/Dコンバータ11の検査は、選
択回路34を切換えて検査回路Cが選択されるような検
査モードに設定して、アナログ入力セル31よりアナロ
グ信号を入力し、A/Dコンバータ11が出力するデジ
タル信号を検査回路Cを介してD/Aコンバータ13に
入力し、アナログ出力セル33より出力されるアナログ
信号をモニターして行うことになる。この検査は、上述
した方法でD/Aコンバータ13の検査済みで、その特
性が保証されているLSIについてのみ行う。又、この
検査モードにおいて、リセット信号出力回路36がハイ
のリセット信号を出力し、信号線EがHとなり、デジタ
ル回路12の動作を停止させる。これによりA/Dコン
バータ11及びD/Aコンバータ13にのみ電流が流
れ、デジタル回路12の発生するノイズの影響を受けず
にA/Dコンバータ11の本来の特性が検査されること
になる。
択回路34を切換えて検査回路Cが選択されるような検
査モードに設定して、アナログ入力セル31よりアナロ
グ信号を入力し、A/Dコンバータ11が出力するデジ
タル信号を検査回路Cを介してD/Aコンバータ13に
入力し、アナログ出力セル33より出力されるアナログ
信号をモニターして行うことになる。この検査は、上述
した方法でD/Aコンバータ13の検査済みで、その特
性が保証されているLSIについてのみ行う。又、この
検査モードにおいて、リセット信号出力回路36がハイ
のリセット信号を出力し、信号線EがHとなり、デジタ
ル回路12の動作を停止させる。これによりA/Dコン
バータ11及びD/Aコンバータ13にのみ電流が流
れ、デジタル回路12の発生するノイズの影響を受けず
にA/Dコンバータ11の本来の特性が検査されること
になる。
【0022】
【発明の効果】以上のように、本発明によれば、A/D
コンバータの出力とD/Aコンバータの入力を直接接続
する検査回路を設け、又、前記A/Dコンバータと前記
D/Aコンバータにのみ電流が流れるように検査固定手
段を設けたために、電源電流を安定させることができの
で、前記A/Dコンバータの基準電圧を安定させること
ができると共に、コンパレータの精度悪化を防止するこ
とができる。この結果、前記A/Dコンバータの特性と
前記D/Aコンバータの特性をデジタル回路の発生する
ノイズの影響を受けずに検査することのできることか
ら、検査精度の向上を図ることができるものである。
コンバータの出力とD/Aコンバータの入力を直接接続
する検査回路を設け、又、前記A/Dコンバータと前記
D/Aコンバータにのみ電流が流れるように検査固定手
段を設けたために、電源電流を安定させることができの
で、前記A/Dコンバータの基準電圧を安定させること
ができると共に、コンパレータの精度悪化を防止するこ
とができる。この結果、前記A/Dコンバータの特性と
前記D/Aコンバータの特性をデジタル回路の発生する
ノイズの影響を受けずに検査することのできることか
ら、検査精度の向上を図ることができるものである。
【図1】本発明の一実施例を示すLSIの検査装置のブ
ロック図である。
ロック図である。
【図2】従来例を示すLSIの検査装置のブロック図で
ある。
ある。
11 A/Dコンバータ 12 デジタル回路 13 D/Aコンバータ 31 アナログ入力セル 32 デジタル入力セル 33 アナログ出力セル 36 リセット信号出力回路(検査固定手段) C 検査回路
Claims (2)
- 【請求項1】 A/Dコンバータと、該A/Dコンバー
タに接続されたデジタル回路と、該デジタル回路に接続
されたD/Aコンバータとを備えた半導体装置におい
て、 前記A/Dコンバータの出力と前記D/Aコンバータの
入力とを直接接続する検査回路を備えたことを特徴とす
る半導体装置の検査装置。 - 【請求項2】 A/Dコンバータと、該A/Dコンバー
タに接続されたデジタル回路と、該デジタル回路に接続
されたD/Aコンバータとを備えた半導体装置におい
て、 前記A/Dコンバータの出力と前記D/Aコンバータの
入力とを直接接続する検査回路と、 前記A/Dコンバータと前記D/Aコンバータとにのみ
電流が流れるように固定する検査固定手段とを備えたこ
とを特徴とする半導体装置の検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3289877A JPH05126904A (ja) | 1991-11-06 | 1991-11-06 | 半導体装置の検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3289877A JPH05126904A (ja) | 1991-11-06 | 1991-11-06 | 半導体装置の検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05126904A true JPH05126904A (ja) | 1993-05-25 |
Family
ID=17748929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3289877A Withdrawn JPH05126904A (ja) | 1991-11-06 | 1991-11-06 | 半導体装置の検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05126904A (ja) |
-
1991
- 1991-11-06 JP JP3289877A patent/JPH05126904A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2827229B2 (ja) | 半導体集積回路 | |
KR960003087B1 (ko) | 반도체집적회로 | |
JPH05126904A (ja) | 半導体装置の検査装置 | |
JPH07174822A (ja) | 半導体集積回路装置 | |
JP2000221242A (ja) | 半導体試験装置 | |
JP2633980B2 (ja) | デジタル・アナログ混在のlsi | |
JPS62150180A (ja) | 集積回路 | |
JPH10239408A (ja) | Lsi試験装置 | |
JPH03115873A (ja) | 半導体集積回路 | |
JPH03279880A (ja) | 検査機能付集積回路素子 | |
JP2996989B2 (ja) | Icテスターのピン電流測定回路及びその基板 | |
JPS60154637A (ja) | 集積回路装置 | |
JPH04206864A (ja) | 半導体検査回路 | |
JPS60196954A (ja) | 集積回路 | |
JPH04346084A (ja) | テスト回路 | |
JPH0378670A (ja) | 検査機能付集積回路 | |
JPS59160776A (ja) | 半導体集積回路 | |
JPH08286942A (ja) | 半導体回路装置 | |
JPH04324510A (ja) | デジタル・アナログ混在半導体装置 | |
JPH0365674A (ja) | 半導体試験方法 | |
JPH0727827A (ja) | モジュールおよびそれを用いた半導体集積回路装置 | |
JPH05126899A (ja) | 半導体論理回路の待機時電流測定装置 | |
JPH06258404A (ja) | ディジタル集積回路 | |
JPH02118475A (ja) | 論理集積回路 | |
JPS6093362A (ja) | 集積回路素子搭載ユニツトの試験方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |