KR970007465B1 - 바운더리 스캔 구조의 테스트 모드 변경 방법 - Google Patents
바운더리 스캔 구조의 테스트 모드 변경 방법 Download PDFInfo
- Publication number
- KR970007465B1 KR970007465B1 KR1019940027807A KR19940027807A KR970007465B1 KR 970007465 B1 KR970007465 B1 KR 970007465B1 KR 1019940027807 A KR1019940027807 A KR 1019940027807A KR 19940027807 A KR19940027807 A KR 19940027807A KR 970007465 B1 KR970007465 B1 KR 970007465B1
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- tms
- test
- high level
- select
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
내용없음.
Description
제 1 도는 종래의 바운더리 스캔 구조의 상태 천이도,
제 2 도는 본 발명에 따른 바운더리 스캔 구조의 테스트 모드 변경 방법을 행하기 위한 바운더리 스캔 구조의 대략 블럭도,
제 3 도는 본 발명에 따른 바운더리 스캔 구조의 테스트 모드 변경 방법에 따른 상태 천이도,
제 4 도는 본 발명에 따른 바운더리 스캔 구조의 테스트 모드 변경 방법을 행하기 위하여 TMS의 상태를 검사하기 위한 장치의 블럭도,
제 5 도는 본 발명에 따른 바운더리 스캔 구조의 테스트 모드 변경 방법을 이용한 바운더리 스캔 입/출력셀의 회로도,
제 6 도는 제 5 도의 바운더리 입/출력 셀에 데이타를 본 발명에 따른 바운더리 스캔 구조의 테스트 모드변경 방법을 이용하여 형성하는 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : TAP 콘트롤서 21-1～21-n : 바운더리 입/출력 셀
31 : 병직렬 시프트 레지스터 41 : 직병렬 시프트 레지스터
본 발명은 IEEE(Institute of Electrical and Electronics Engineers)에서 규정한 바운더리 스캔 구조(Boundary-Scan Architecture)에 관한 것으로서, 바운더리 스캔 구조에서 사용되는 상태를 확장시킬 수 있도록 한 바운더리 스캔 구조의 테스트 모드 변경 방법에 관한 것이다.
IEEE에서는 직접 회로의 구성 요소들이 요구되는 기능을 정확히 수행하는지, 또는 각 구성 요소들이 정확하게 서로 연결되었는지, 또는 각 구성 요소들이 요구되는 기능을 정확하게 수행할 수 있도록 상호작용을 하는지를 감시하는데 필요한 바운더리 스캔 구조를 IEEE 1149.1에 규정하였다.
이 규정에 의하면, 바운더리 스캔 구조에서는 테스트 클럭(Test C1ock:이하, TCK라함), 테스트 데이타입력(Test Data Input:이하, TDI라함), 테스트 데이타 출력(Test Dat Output:이하, TDO라함) 및 테스트모드 선택(Test Mode Select:이하, TMS라 함)신호들을 위한 TAP단자(Test Access port)를 필요로 한다. 여기서, TCK는 IEEE 규정에 의한 집적 회로의 로직용 테스트 클럭이며, TDI는 상술한 규정의 집적 회로의 로직을 테스트하기 위한 테스트 명령 및 데이타를 의미한다.
TDI는 TCK의 상승에지에서 샘플링되어 테스트하기 위한 로직에 인가된다.
또한, TDO는 상술한 규정에 의한 집적 회로로부터 로직을 테스트하기 위하여 직렬로 출력되는 테스트명령 및 데이타로서, TDO는 TCK의 하강 에지에서 상태가 변화되어야 한다. 또한, TMS는 상술한 규정에 의한 집적 회로의 로직을 테스트하기 위한 모드를 설정하는 신호로서, TCK의 상승 에지에서 샘플링되어 출력된다.
이러한 바운더리 스캔 구조에서는 TMS신호에 따라서 내부 TAP 콘트롤러가 바운더리 스캔 구조를 이루는 바운더리 입출력 셀들을 테스트 로직 리세트(Test-Rogic Reset), 런 테스트 아이들(Run-Test Idle), 선택 데이타 레지스터 스캔(Select-Data Register Scan), 시프트 데이타레지스터(Shift-Data Register), 에지트 데이타 레지스터 스캔(Exit-Data Register), 포우즈 데이타 레지스터 스캔(Pause-Data Register), 업데이트레지스터스캔(UpData-Data Register), 셀렉트 인스트럭션 레지스터 스캔(Select-Instrraction Register Scan), 시프트 인스터럭션 레지스터(Shift-Data Register) 에지트 인스트럭션 레지스터 스캔(Exit-Insturaction Register), 포우즈 인스트럭션 레지스터 스캔(Pause-Insturaction Register), 업데이트 인스트럭션 레지스터 스캔(UpData-Insturaction Register)모드 등의 테스트 모드로 구동시킨다.
제 1 도에는 TMS의 로직에 따라 TAP 콘트롤러가 바운더리 스캔 구조의 테스트 모드를 변화시키는 상태도가 도시되어 있다. 여기서, DR은 데어타 레지스터를 의미하며, IR은 인스트럭션 레지스터를 의미한다.
도시된 바와 같이 TMS의 로직 상태에 따라 TAP 콘트롤러는 바운더리 스캔 구조의 테스트 모드를 변화시킨다. 이러한 데스트 모드는 IEEE에서 규정한 것으로서 변화시킬 수는 없다.
그러나, IEEE에서는 바운더리 스캔 구조의 기능의 확대에 대하여는 금지하고 있지 않으므로 사용자의 선택에 따라서는 이러한 테스트 모드의 확장이 가능하다.
본 발명은 이러한 점을 이용하여 안출한 것으로서, 본 발명의 목적은 바운더리 스캔 구조의 테스트 모드를 다양화 시킬 수 있는 바운더리 스캔 구조의 테스트 모드 변경 방법을 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명의 특징은, 런 테스트 아이들 모드, 셀렉트 데이타 레지스터 스캔모드 셀렉트 인스트럭션 레지스터 스캔 모드를 포함하는 다수의 테스트 모드들을 구비하며, TMS의 로직에 따라 상기 테스트 모드들중의 하나를 선택하되, 상기 셀렉트 인스트럭션 레지스터 스캔 모드하에서 상기 하이레벨의 TMS가 인가되면 상기 런 테스트 아이들 모드로 상기 테스트 모드를 변환시키는 바운더리스캔 구조의 테스트 모드 변경 방법에 있어서, 셀렉트 인스트럭션 레지스터 스캔 모드에서 하이레벨의 TMS가 연속하여 소정 개수이상 인가되는가를 판단하는 단계와; 셀렉트 인스트럭션 레지스터 스캔 모드에서 하이레벨의 TMS가 연속하여 소정 개수이상 인가되면, TMS가 로우 레벨로 전이되기까지 하이레벨 상태로 인가된 TMS의 개수에 따라 테스트 모드들중의 하나의 모드를 수행하는 단계와; 셀렉트 인스트럭션 레지스터 스캔 모드에서 소정 개수 이하의 하이레벨 TMS의 인가후 로우 레벨의 TMS가 인가되면 런테스트 아이들 모드로 진행하는 단계를 구비하는데 있다.
이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제 2 도는 본 발명에 따른 바운더리 스캔 구조의 테스트 모드 변경 방법 행하기 위한 바운더리 스캔 구조의 블럭도로서, TAP 콘트롤러(10)는 TCK에 동기되어 TMS를 순차적으로 입력하며, TMS외 로직 변화에 따라 바운더리 스캔 입/출력 셀(21-1～21-n)의 상태를 변화시킨다. 이 때 바운더리 스캔 입/출력 셀(21)은 TCK에 동기되어 TDI를 순차적으로 입력하며, 바운더리 스캔 입/출력 셀(21-n)온 TCK에 동기되어 TDO를 출력한다.
바운더리 스캔 입/출력 셀(21-n)들은 TAP 콘트롤러(10)의 제어에 따라 시프트 데이타 레지스터 모드등으로 작동하여 입력된 TDI를 순차적으로 시프트시키는 등의 다양한 상태로 동작한다.
제 3 도에는 상술한 바운더리 스캔 구조에서 본 발명에 따른 테스트 모드 변경 방법을 행하기 위한 천이도가 도시되어 있다.
제 1 도에서 도시된 바와 같이 TAP 콘트롤러(20)는 런 테스트 아이들 모드에서 TMS가 하이레벨상태로 연속하여 입력되면 종래에는 셀렉트 데이타 레지스터 스캔 모드 및 셀렉트 인스트럭션 레지스터 스캔 모드를 수행한 후에 런 테스트 아이들 모드로 귀환한다. 여기서 런 테스트 아이들 모드 및 데이타 레지스터 선택 모드는 바운더리 스캔 입/출력셀(20-1～20-n)이 어떠한 동작도 행하지 않는 즉, TAP 콘트롤러(10)의초기화 상태와 동일하다. 따라서, 종래는 런 테스트 아이들 모드애서 TMS가 계속적으로 하이레벨 상태로 인가되면, TAP는 셀렉트 데이타 레지스터 스캔 모드 및 런 테스트 아이들 모드를 연속하여 반복한다.
그러나, 본 발명에서 TAP 콘트롤러(10)는 인스럭션 레지스터 선택 모드로부터 TMS가 계속하여 하이레벨 상태로 입력되면, 테스트 모드(S1,S2,S3)를 수행한다. 여기서, 테스트 모드(S1,S2,S3)는 런 테스트 아이들 모드로부터 하이레벨의 TMS가 연속하여 3,4 또는 5개 입력된 후에 로우레벨의 TMS가 입력되었는가를 판단하는 상태이다. 이러한 모드(S1,S2,S3)가 필요한 이유는 후술하는 설명으로부터 알 수 있는 바와 같이 노이즈에 의하여 TMS가 연속하여 하이레벨상태로 되는 경우가 있으므로 이러한 경우에 의하여 TAP콘트롤러(10)가 오동작하는 것을 예방하기 위해서이다.
제 4 도에는 런 테스트 아이들 모드에서 하이레벨의 TMS가 연속하여 3번 입력된 후에 로우레벨상태가 되는가를 판단하기 위한 3입력 판단 회로의 블럭도가 도시되어 있다.
도시된 바와 같이 TCK를 클럭으로 하는 직병렬 시프트 레지스터(31)의 입력단자에 TMS가 인가되도록 구성되어 있으며, 직병렬 시프트 레지스터(31)는 입력된 TMS를 비교기(32)에 인가하도록 구성되어 있다. 이때 직병렬 시프트 레지스터(31)은 비교기(32)의 단자(I10-I14)에 연결되어 있으며, 비교기(32)의 다른 일측 입력단자(I20-I24)는 접지 및 전원(Vcc)에 연결되어 있다. 이때, 비교기(32)는 입력단자(I10-I14)에 인가되는 로직이 입력단자(I20-I24)의 로직과 동일한 0,1,1,1,0, 상태일 때에 하이레벨의 로직을 출력하도록 구성된다. 따라서, 비교기(32)는 TMS가 0,1,1,1,0 상태로 변환할 때에 하이레벨의 로직을 출력하는 것이다. 제 4 도에는 런 테스트 아이들 모드에서 하이레벨의 TMS가 연속하여 3번 입력된 후에 로우레벨상태가 되는가를 판단하기 위한 회로만이 도시되어 있으나, 런 테스트 아이들 모드에서 하이레벨의 TMS가 연속하여 4,5,6...입력된 후에 로우레벨 상태가 되는가를 판단하기 위한 4,5,6... 입력 판단 회로는 비교기의 입력단자의 수만을 변화시키면 제 4 도의 회로와 동일하게 구성할 수 있음은 본 발명의 기술 분야에서 통상의 지식을 가진자는 용이하게 알 수 있을 것이다.
본 실시예에서는 상기 제3,4,5..입력 판단 회로가 런 테스트 아이들 모드에서 하이레벨의 TMS가 연속하여 3,4,5,6...번 입력된 후에 로우레벨상태가 되었다고 판단되었을 때에 출력하는 신호를 제3,4,6,...신호라 칭하였 다.
상술한 상태 변화를 판단하는 TAP 콘트롤러(10)는 런 테스트 아이들 모드에서 하이레벨의 TMS가 연속하여 6,7,8...번 입력된 후에 로우레벨상태가 되는가를 모드(S4,S5,S6)에서 판단하고, 런 테스트 아이들 모드에서 하이레벨의 TMS가 연속하여 6,7,8번 입력된 후에 로우레벨상태가 되면 소정의 기능을 행하게 된다.
이때, 단계(S7,S8,S9)에서 행하는 기능은 종래의 캡쳐 데이타 레지스터 모드, 시프트 데이타 레지스터 모드 등이 될 수 있으며, 바운더리 스캔 구조의 스캐닝을 향상 시킬 수 있는 다른 모드가 될 수도 있다.
제 5 도에는 바운더리 스캔 구조의 스캐닝을 향상 시킬 수 있는 기능의 예를 보이기 위한 스캔 구조의 블럭도이다.
이러한 종래의 바운더리 스캔 입/출력 셀구조는 Lattice사의 1994년도판 "Lattice Data Book)에 잘 소개되어 있으며, 이하의 설명도 이것에 의거하였다.
제 5 도의 블럭도에서는 종래의 바운더리 스캔 입/출력 셀 구조에서 멀티플렉서(M7,M8,M9)들이 더 구성되어 있음을 알 수 있다.
여기서, 멀티플렉서(M7,M8,M9)들은 상술한 제 6 신호에 따라서 입력신호를 선택하도록 구성되어 있다. 따라서 업데이트 데이타 레지스터가 업 데이트하는 데이타는 종래와 같이 시프트 데이타 레지스터의 TDI이거나 새로운 데이타(D0,Dl,D2,D3)가 될 수 있는 것이다.
제 6 도에는 제 5 도의 데이타(D1,D2,D3)들을 상술한 제 7, 8 신호들을 이용하여 형성하는 일 예가 도시되어 있다.
도시된 바와 같이 멀티플렉서(M10)의 입력단자(I1,I2)에는 전원(Vcc) 및 접지가 연결되어 있으며, 제 7 신호가 인가되면 단자(I1)의 로직을 선택하여 출력하고, 제8신호가 인가되면 단자(I2)로 로직을 선택하여 출력하도록 구성되어 있다. 따라서, 이경우에 제 7, 8 신호의 로직상태는 서로 상이하여야 할 것이다.
직병렬 시프트 레지스터(61)는 멀티플렉서(M10)의 출력을 클럭단자의 클럭에 동기되어 입력하며, 입력된 신호를 병렬로 출력하도록 구성되어 있다. 이때, 직병렬 시프트 레지스터(61)의 클럭단자에는 도시된 바와같이 앤드 게이트(Al1)가 연결되어 있으며, 앤드 게이트(A11)는 오아 게이트(O11) 및 인버터(I11)가 연결되어 있다.
여기서 오아 게이트(O11)는 제7,8신호를 논리합하여 출력하고, 인버터(I11)는 TCK를 반전시켜 출력하므로 앤드 게이트(Al1)는 TCK에 동기되어 제7 또는 8신호가 오아 게이트(O1l)에 인가될 때마다 하이레벨의 로직을 출력하게 된다. 따라서, 직병렬 시프트 레지스터(6l)는 TCK에 동기되어 멀티 플렉서(Ml0)로부터 입력되는 로직을 순차적으로 입력하는 것이다.
본 실시예에서는 이러한 직병렬 시프트 레지스터(61)가 출력하는 데이타(Dl,D2,D3)를 제 5 도의 데이타로 사용한 것이다.
상술한 제 5, 6 도는 제 4 도의 단계(S7-S9)에서 행하는 테스트 모드의 기능에 대한 일예를 든 것이며, 이외의 테스트 모드 및 이 테스트 모드의 기능을 수행하기 위하여 바운더리 스캔 구조를 변경시키는 것은 본 발명의 기술분야에서 통상의 지식을 가진자에게는 용이할 것이다.
이와 같이 본 발명은 테스트 로직 아이들 모드에서 TMS의 로직이 하이레벨 상태를 유지하는 횟수에 대응하여 소정의 테스트 모드를 수행하게 하므로써, 바운더리 스캔 구조의 기능을 확장할 수 있는 효과가 있다.
Claims (1)
- 런 테스트 아이들 모드, 셀렉트 데이타 레지스터 스캔 모드, 셀렉트 인스트럭션 레지스터 스캔 모드를 포함하는 다수의 테스트 모드들을 구비하여, TMS의 로직에 따라 상기 테스트 모드들중의 하나를 선택하되, 상기 셀렉트 인스트럭션 레지스터 스캔 모드하에서 상기 하이레벨의 TMS가 인가되면 상기 런 테스트 아이들 모드로 상기 테스트 모드를 변환시키는 바운더리 스캔 구조의 데스트 모드 변경 방법에 있어서, 상기 셀렉트 인스트럭션 레지스터 스캔 모드에서 상기 하이레벨의 TMS가 연속하여 소정 개수이상 인가되는가를 관단하는 단계와; 상기 셀렉트 인스트럭선 례지스터 스캔 모드에서 상기 하이레밸이 TMS가 연속하여 소정 개수이상 인가되면, 상기 TMS가 로우레벨로 전이되기까지 상기 하이레벨 상태로 인가된 상기TMS의 개수에 따라 상기 태스트 모드들 중의 하나의 모드를 수행하는 단계와; 상기 셀렉트 인스트럭션레지스터 스캔 모드에서 상기 소정 개수 이하의 하이레밸 TMS의 인가후 로우레밸의 TMS가 인가되면 상기 런 테스트 아이들 모드로 진행하는 단계를 구비하는 바운더리 스캔 구조의 테스트 모드 변경 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940027807A KR970007465B1 (ko) | 1994-10-28 | 1994-10-28 | 바운더리 스캔 구조의 테스트 모드 변경 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940027807A KR970007465B1 (ko) | 1994-10-28 | 1994-10-28 | 바운더리 스캔 구조의 테스트 모드 변경 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960014958A KR960014958A (ko) | 1996-05-22 |
| KR970007465B1 true KR970007465B1 (ko) | 1997-05-09 |
Family
ID=19396234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940027807A KR970007465B1 (ko) | 1994-10-28 | 1994-10-28 | 바운더리 스캔 구조의 테스트 모드 변경 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970007465B1 (ko) |
-
1994
- 1994-10-28 KR KR1019940027807A patent/KR970007465B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960014958A (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6611934B2 (en) | Boundary scan test cell circuit | |
| US5859860A (en) | Low overhead input and output boundary scan cells | |
| JPH03248067A (ja) | 半導体集積回路 | |
| US11199579B2 (en) | Test access port with address and command capability | |
| US5838693A (en) | Partial scan logic | |
| US20100162060A1 (en) | Dft technique to apply a variable scan clock including a scan clock modifier on an ic | |
| US5471152A (en) | Storage element for delay testing | |
| KR910000608B1 (ko) | 반도체 집적회로장치 | |
| US5043985A (en) | Integrated circuit testing arrangement | |
| US20030188243A1 (en) | Method and apparatus for delay fault testing | |
| US7284174B2 (en) | Enhanced JTAG interface | |
| US6073261A (en) | Circuit for evaluating signal timing | |
| US20240012051A1 (en) | Scan circuit and method | |
| US7032147B2 (en) | Boundary scan circuit | |
| US20020194563A1 (en) | Accelerating scan test by re-using response data as stimulus data | |
| KR970007465B1 (ko) | 바운더리 스캔 구조의 테스트 모드 변경 방법 | |
| US6381720B1 (en) | Test circuit and method for system logic | |
| JP2001004710A (ja) | スキャンテスト回路、自動テストパターン生成装置、スキャンテスト方法、スキャンテスト回路設計方法、自動テストパターン生成方法、スキャンテスト回路設計方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体および自動テストパターン生成方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| CN107729191B (zh) | 测试图形翻译方法及芯核测试壳装置 | |
| JPH11111924A (ja) | マクロテスト回路 | |
| JPH06300821A (ja) | コントローラ内蔵のｌｓｉ | |
| KR970006020B1 (ko) | 바운더리 스캔 구조의 티디오(tdo) 출력 장치 | |
| KR960015560B1 (ko) | 바운더리 스캔 구조의 2tdi(2테스트 데이터 입력)을 집적 회로에 입력하는 장치 | |
| JPH10160807A (ja) | 試験回路を含む論理装置と論理装置の試験方法 | |
| EP0898282A2 (en) | Semiconductor integrated circuit and method for designing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030922 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |