JPH04212524A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH04212524A
JPH04212524A JP2400584A JP40058490A JPH04212524A JP H04212524 A JPH04212524 A JP H04212524A JP 2400584 A JP2400584 A JP 2400584A JP 40058490 A JP40058490 A JP 40058490A JP H04212524 A JPH04212524 A JP H04212524A
Authority
JP
Japan
Prior art keywords
circuit
output
integrated circuit
analog
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2400584A
Other languages
English (en)
Inventor
Kiyoshi Imai
今井　浄
Toshiaki Tsuji
敏昭 辻
Migaku Takada
高田　琢
Seiichi Taguchi
田口　清市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2400584A priority Critical patent/JPH04212524A/ja
Priority to US07/801,359 priority patent/US5225834A/en
Priority to EP91120719A priority patent/EP0489394B1/en
Priority to DE69126848T priority patent/DE69126848T2/de
Priority to MYPI91002252A priority patent/MY115272A/en
Priority to KR1019910022315A priority patent/KR960003087B1/ko
Publication of JPH04212524A publication Critical patent/JPH04212524A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体などを実装した
プリント基板の量産テスト（以下、ボードテストと呼ぶ
）を容易にするためのテスト回路を内蔵した半導体集積
回路に関するもきである。
【０００２】
【従来の技術】近年、半導体技術の進歩により、ボード
に盛り込む事のできる機能の量が飛躍的に増大してきて
いる。そのボードの量産品質を保証するには、ボードに
搭載する半導体集積回路が、あらかじめボードテストを
考慮した設計となっていることが重要である。代表的な
設計手法として、ＩＥＥＥのＰ１１４９．１という標準
に採用されたバウンダリ・スキャン（参考文献：『バウ
ンダリ・スキャンでボードのテストを容易にする』Ｐｅ
ｔｅｒ　　Ｈａｎｓｅｎほか　　日経エレクトロニクス
　　１９９０．１．８．ｎｏ．４９０　　ｐｐ．３０１
−７）がある。
【０００３】以下、図４を参照しながら、上述のバウン
ダリ・スキャン・テスト回路を内蔵した半導体集積回路
の一例について説明する。
【０００４】図４は従来例の半導体集積回路を搭載した
ボードのブロック図である。図４において、４０１はボ
ード、４０２・４０３はボード４０１の上に搭載された
集積回路Ａ・Ｂ、４０４は集積回路Ａ４０２のデジタル
信号入力端子、４０５は集積回路Ａ４０２のデジタル信
号出力端子、４０６は集積回路Ａ４０２のデジタル信号
出力端子４０５に接続された集積回路Ｂ４０３のデジタ
ル信号入力端子、４０７は集積回路Ｂ４０３のデジタル
信号出力端子、４０８は集積回路Ａ４０２のデジタル信
号入力端子４０４に接続されたボード４０１のデジタル
信号入力端子、４０９は集積回路Ｂ４０３のデジタル信
号出力端子４０７に接続されたボード４０１のデジタル
信号出力端子、４１０は集積回路Ａ４０２・Ｂ４０３に
共通に接続されたテスト切り替え端子、４１１はボード
４０１のテスト信号入力端子、４１２はボード４０１の
テスト信号出力端子、４１３はバウンダリ・スキャン入
力回路、４１４はバウンダリ・スキャン出力回路、４１
５は集積回路Ａ４０２のテスト信号出力端子、４１６は
集積回路Ｂ４０３のテスト信号入力端子である。
【０００５】以上のように構成された従来例の半導体集
積回路を搭載したボードについて、以下、その動作を説
明する。
【０００６】まず、テスト切り替え端子４１０を通常の
動作モードに設定した場合、集積回路Ａ４０２のバウン
ダリ・スキャン入力回路４１３は通常のデジタル信号入
力回路として動作し、デジタル信号入力端子４０８から
の信号を集積回路内部に取り込む。また、集積回路Ａ４
０２のバウンダリ・スキャン出力回路４１４は通常のデ
ジタル信号出力回路として動作し、デジタル信号出力端
子４０５から集積回路Ｂ４０３のデジタル信号入力端子
４０６へ信号を出力する。集積回路Ｂ４０３内部も同様
に動作し、結局、ボード全体として見るとデジタル信号
入力端子４０８から入力された信号は、集積回路Ａ４０
２と集積回路Ｂ４０３とで処理されてデジタル信号出力
端子４０９に出力される。この状態でボード４０１の量
産保証、すなわち、集積回路Ａ４０２・Ｂ４０３の全入
出力端子の半田付けが完全についていることを確認する
には、デジタル信号入力端子４０８から複雑なテストデ
ータを入力し、デジタル信号出力端子４０９に出力され
る信号を期待値と比較すれば良い。だが、この方法では
、 （１）集積回路Ａ４０２・Ｂ４０３の通常動作における
入出力応答を把握する必要がある。 （２）期待値と合わない場合、どの端子の接続が不良な
のか特定しずらい。という問題があったため考察された
のがバウンダリ・スキャン・テスト回路である。
【０００７】テスト切り替え回路４１０をテストモード
側にした場合、バウンダリ・スキャン入力回路４１３と
バウンダリ・スキャン出力回路４１４は直列に接続され
たシフトレジスタとして動作する。すなわち、テスト信
号入力端子４１１から入力された信号は、集積回路Ａ４
０２の入出力回路を一周して集積回路Ａ４０２のテスト
信号出力端子４１５に出力される。この端子は、集積回
路Ｂ４０３のテスト信号入力端子４１６に入力され、集
積回路Ｂ４０３の入出力回路を一周してボード４０１の
テスト信号出力端子４１２に出力される。
【０００８】ボードテストの方法としては、（１）テス
ト切り替え端子４１０をテストモードに設定し、所望の
データを集積回路Ａ４０２・Ｂ４０３のデジタル信号出
力端子４０５・４０７に設定すべく、テスト信号入力端
子４１１から信号を入力する。まず、デジタル信号出力
端子４０９の値を検査する。 （２）テスト切り替え端子４１０を通常モードに設定し
、デジタル信号入力端子４０８からの信号を集積回路Ａ
４０２のデジタル信号入力端子４０４から取り込み、デ
ジタル信号出力端子４０５からの信号をテスト信号入力
端子４０６から集積回路Ｂに取り込む。 （３）テスト切り替え端子４１０をテストモードに設定
しテスト信号入力端子４１２から（２）で集積回路Ａ４
０２・Ｂ４０３に取り込んだデータを直列に取り出し、
値を検査する。
【０００９】以上の操作により、集積回路Ａ４０２・Ｂ
４０３内部の通常動作の機能を知らなくともボード４０
１の検査が可能である。
【００１０】集積回路Ａ４０２・Ｂ４０３の中味につい
て、図５を参照してさらに詳細に説明する。図５は従来
例の半導体集積回路の、内部ブロック図を示すものであ
る。図５において５０１は集積回路、５０２〜４はデジ
タル信号入力端子、５０５〜７はデジタル信号出力端子
、５０８はテスト切り替え端子、５０９はテスト信号入
力端子、５１０はテスト信号出力端子である。５１１〜
３はバウンダリ・スキャン入力回路（ＣＩ）、５１５〜
７はバウンダリ・スキャン出力回路（ＣＯ）で、これら
の各端子は、 Ｄ　　：デジタル信号入力端子、 ＣＫ：クロック入力端子、 Ｑ　　：デジタル信号出力端子、 ＴＳ：テスト切り替え端子、 ＴＩ：テスト信号入力端子、 ＴＯ：テスト信号出力端子、 ５１４はこの集積回路の本来の機能処理を行うデジタル
回路である。
【００１１】以上のように構成された半導体集積回路に
ついて、以下その動作を説明する。テスト切り替え端子
５０８が通常モードに設定されている時は、バウンダリ
・スキャン入力回路５１１〜３とバウンダリ・スキャン
出力回路５１５〜５１７は、Ｄ入力をＱとＴＯに出力す
るフリップ・フロップとして動作し、集積回路５０１は
通常機能を果たす。テスト切り替え端子５０８がテスト
・モードに設定されている時は、バウンダリ・スキャン
入力回路５１１〜３はＴＩ入力ＴＯ出力のフリップ・フ
ロップとして、バウンダリ・スキャン出力回路５１５〜
５１７は、ＴＩ入力ＱとＴＯ出力のフリップ・フロップ
として動作する。バウンダリ・スキャン入力回路５１３
のＴＯ出力はバウンダリ・スキャン出力回路５１７のＴ
Ｉ入力に接続されており、結局、集積回路５０１のテス
ト信号入力端子５０９から入力したデジタル信号が６つ
のフリップ・フロップを経てテスト信号出力端子５１０
から出力され、図４で説明した動作を実現する事ができ
る。
【００１２】さらに、図６、図７を参照して、図５のバ
ウンダリ・スキャン入力回路（ＣＩ）５１２〜３、バウ
ンダリ・スキャン出力回路（ＣＯ）５１５〜７の内部回
路の構成例について説明する。
【００１３】図６は図５の従来例の半導体集積回路内の
バウンダリ・スキャン入力回路の内部回路図の例である
。図において、６０１はデジタル信号入力端子（Ｄ）、
６０２はクロック入力端子（ＣＫ）、６０３はデジタル
信号出力端子（Ｑ）、６０４はテスト切り替え端子（Ｔ
Ｓ）、６０５はテスト信号入力端子（ＴＩ）、６０６は
テスト信号出力端子（ＴＯ）、６０７、６０８はフリッ
プ・フロップ、６０９はデジタル信号切り替え器である
。
【００１４】以上のように構成されたバウンダリ・スキ
ャン入力回路の動作について以下説明する。テスト切り
替え端子６０４が通常モードの場合、デジタル信号切り
替え器６０９はデジタル信号入力端子６０１の側に接続
される。フリップ・フロップ６０８のデータ入力はデジ
タル信号切り替え器６０９の出力に接続されており、ク
ロック入力端子６０２にクロックを与えると、デジタル
信号入力端子６０１のデータがデジタル信号出力端子６
０３とテスト信号出力端子６０６に出力される。テスト
切り替え端子６０４がテストモードの場合、デジタル信
号切り替え器６０９はテスト信号入力端子６０５の側に
接続され、デジタル信号入力端子６０１のデータがデジ
タル信号出力端子６０３に出力され、テスト信号入力端
子６０５のデータがテスト信号出力端子６０６に出力さ
れる。
【００１５】図７は図５の従来例の半導体集積回路内の
バウンダリ・スキャン出力回路の内部回路図の例である
。図において、７０１はデジタル信号入力端子（Ｄ）、
７０２はクロック入力端子（ＣＫ）、７０３（Ｑ）はデ
ジタル信号出力端子（Ｑ）、７０４はテスト切り替え端
子（ＴＳ）、７０５はテスト信号入力端子（ＴＩ）、７
０６はテスト信号出力端子（ＴＯ）、７０７、７０８は
フリップ・フロップ、７０９はデジタル信号切り替え器
である。
【００１６】以上のように構成されたバウンダリ・スキ
ャン出力回路の動作について以下説明する。テスト切り
替え端子７０４が通常モードの場合、デジタル信号切り
替え器７０９はデジタル信号入力端子７０１の側に接続
される。フリップ・フロップ７０８、７０７のデータ入
力はともにデジタル信号切り替え器７０９の出力に接続
されており、クロック入力端子７０２にクロックを与え
ると、デジタル信号入力端子７０１のデータがデジタル
信号出力端子７０３とテスト信号出力端子７０６に出力
される。テスト切り替え端子７０４がテストモードの場
合、デジタル信号切り替え器７０９はテスト信号入力端
子７０５の側に接続され、テスト信号入力端子７０５の
データがデジタル信号出力端子７０３とテスト信号出力
端子７０６に出力される。
【００１７】以上のような構成のバウンダリ・スキャン
入出力回路により前述の図５の動作が実現されている。
【００１８】
【発明が解決しようとする課題】上記の従来例では、ボ
ード上の半導体集積回路が全てデジタル回路で構成され
ることを前提としていた。しかし、特に映像信号のデジ
タル信号処理のような場合、アナログ回路とデジタル回
路とが同一ボード上に混在することが多く、このような
ボードの検査には、バウンダリ・スキャンでは対応でき
ないという課題があった。
【００１９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体集積回路は、 （１）デジタル回路とＡ／Ｄ変換器とを組み合わせた半
導体回路に対しては、前記Ａ／Ｄ変換器の出力と前記デ
ジタル回路の出力とを入力するデジタル信号切り替え器
と、前記デジタル信号切り替え器の出力に接続されたバ
ウンダリ・スキャン出力回路とを備えたものである。 （２）アナログ回路とＡ／Ｄ変換器とデジタル回路とを
組み合わせた半導体集積回路に対しては、アナログ信号
入力端子と前記アナログ回路の出力を入力とするアナロ
グ信号切り替え器と、前記アナログ信号切り替え器の出
力に接続された前記Ａ／Ｄ変換器と、前記Ａ／Ｄ変換器
の出力に接続されたデジタル回路と、前記Ａ／Ｄ変換器
の出力と前記デジタル回路の出力を入力とするデジタル
信号切り替え器と、前記デジタル信号切り替え器の出力
に接続されたバウンダリ・スキャン出力回路とを備える
。 （３）アナログ回路だけで構成された半導体集積回路に
対しては、アナログ信号入力端子を入力とするアナログ
信号切り替え器と、前記アナログ信号切り替え器の出力
に接続されたＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力
に接続されたバウンダリ・スキャン出力回路とを備える
。
【００２０】
【作用】本発明は上記した構成によって、（１）デジタ
ル回路とＡ／Ｄ変換器とを組み合わせた半導体集積回路
に対しては、Ａ／Ｄ変換器の出力を、デジタル信号切り
替え器により、直接バウンダリ・スキャン出力回路に設
定できるようにし、半導体集積回路の外に実装されたＡ
／Ｄ変換器周辺のアナログ回路の不良を検出する。 （２）アナログ回路とＡ／Ｄ変換器とデジタル回路とを
組み合わせた半導体集積回路に対しては、アナログ信号
切り替え器をＡ／Ｄ変換器の前に設け、前記アナログ回
路への入力を順次Ａ／Ｄ変換してバウンダリ・スキャン
出力回路に出力する事で、半導体集積回路の外に実装さ
れたアナログ回路の不良を検出する。 （３）アナログ回路だけで構成された半導体集積回路に
対しては、テスト用のＡ／Ｄ変換器とバウンダリ・スキ
ャン出力回路とを付加することで、他のデジタル半導体
集積回路と同様にボードテストが可能なようにする。
【００２１】
【実施例】以下本発明の一実施例の半導体集積回路につ
いて、図面を参照しながら説明する。図１は本発明の第
１の実施例における半導体集積回路を搭載したボードの
ブロック図である。図において、１０１はボード、１０
２は本発明の一実施例における集積回路、１０３は集積
回路１０２のアナログ周辺回路（個別部品で構成）で、
１０４はＡ／Ｄ変換器、１０５はＡ／Ｄ変換入力端子、
１０６、１０７はＡ／Ｄ変換器１０４の基準電圧入力端
子、１０８はＡ／Ｄ変換器１０４の出力に接続されたデ
ジタル回路、１０９はデジタル信号切り替え器でＡ／Ｄ
変換器１０４の出力１１０とデジタル回路１０８の出力
１１１とを選択する。１１２は信号切り替え制御端子で
、デジタル信号切り替え器１０９を制御する。１１３は
デジタル信号切り替え器１０９の出力に接続されたバウ
ンダリ・スキャン出力回路１１４はバウンダリ・スキャ
ン出力回路１１３への他ブロックからのテスト信号入力
端子、１１５はボード１０１のテスト信号出力端子であ
る。
【００２２】以上のように構成された集積回路を搭載し
たボードについて、以下その動作を説明する。従来例と
異なるところは、集積回路１０２にＡ／Ｄ変換器１０４
が内蔵されており、また、Ａ／Ｄ変換器１０４の動作は
、アナログ周辺回路１０３と端子１０６〜７で接続され
る事により実現している所である。もし、アナログ周辺
回路１０３の内部や集積回路１０２との接続において不
良があった場合は、Ａ／Ｄ変換器１０４の出力データの
ずれとして検出する。検出手順としては、まず、信号切
り替え制御端子１１２で、デジタル信号切り替え器１０
９をＡ／Ｄ変換器１０４の出力１１０に接続するよう制
御する。このとき、バウンダリ・スキャン出力回路１１
３は通常モードにしておいて、Ａ／Ｄ変換器１０４の出
力を取り込ませる。次にバウンダリ・スキャン出力回路
１１３をテストモードに設定し、Ａ／Ｄ変換器１０４の
出力データをテスト信号出力端子から直列に取り出す。 このデータを期待値と比較する。アナログ処理なので期
待値に対して誤差が生じるが、期待値に対する誤差が一
定の許容範囲内ならば合格とする。
【００２３】以上のように本実施例によれば、Ａ／Ｄ変
換器を内蔵したデジタル集積回路において、Ａ／Ｄ変換
器周辺のアナログ回路の実装の良否を、バウンダリ・ス
キャン回路を利用して検出できる。
【００２４】図２は本発明の第２の実施例における半導
体集積回路を搭載したボードのブロック図である。図に
おいて、２０１はボード、２０２は本発明の一実施例に
おける集積回路、２０３は集積回路２０２のアナログ周
辺回路、２０４は集積回路２０２に内蔵されたアナログ
回路、２０５はアナログ信号切り替え器、２０６〜７は
集積回路２０２へのアナログ信号入力端子、２０８はア
ナログ信号切り替え器２０５を制御するテスト切り替え
制御端子である。１０４〜１１５は図１の同一番号のも
のと同じ機能をもつ。
【００２５】以上のように構成された集積回路を搭載し
たボードについて、以下その動作を説明する。従来例と
異なるところは、集積回路２０２にアナログ回路２０４
とＡ／Ｄ変換器１０４が内蔵されていることである。テ
スト切り替え端子２０８を通常モードにしたときは、Ａ
／Ｄ変換信号入力端子１０５はアナログ回路２０４の出
力に接続されて、通常の機能を実現する。テスト切り替
え端子２０８のテストのモードは２つあり、Ａ／Ｄ変換
信号入力端子１０５はアナログ信号入力端子２０６また
は２０７に接続される。このときのＡ／Ｄ変換器１０４
の出力を図１と同様の手順で検査すればアナログ信号入
力端子２０６〜７や基準電圧入力端子１０６〜７のアナ
ログ周辺回路２０３との接続の良否や、これらの端子と
接続されたアナログ周辺回路２０３の内部の良否が判定
できる。
【００２６】以上のように本実施例によれば、アナログ
信号入力端子の接続状態やそのアナログ周辺回路を、直
接Ａ／Ｄ変換器に接続されていなくても検査することが
できる。
【００２７】図３は本発明の第３の実施例における半導
体集積回路を搭載したボードのブロック図である。図に
おいて、３０１はボード、３０２はアナログ周辺回路、
３０３はアナログ集積回路、３０４はデジタル集積回路
、３０５、３０６はアナログ信号入力端子、３０７はＡ
／Ｄ変換器、３０８はアナログ信号切り替え器、３１１
はバウンダリ・スキャン出力回路、３１２はアナログ回
路、３１３はアナログ集積回路３０３のテスト信号出力
回路、３１４はデジタル集積回路３０４のテスト信号入
力端子、３１５はデジタル集積回路３０４のテスト信号
出力回路、３１６はボード３０１のテスト信号出力回路
である。
【００２８】以上のように構成された集積回路を搭載し
たボードについて、以下その動作を説明する。従来例と
異なるところは、アナログ集積回路３０３をバウンダリ
・スキャン回路に組み入れている所である。そのために
、アナログ集積回路３０３内部に本来の機能を果たすア
ナログ回路３１２の他に、テスト用に、Ａ／Ｄ変換器３
０７、アナログ信号切り替え器３０８、バウンダリ・ス
キャン出力回路３１１を付加している。テスト切り替え
制御端子３１０により、アナログ周辺回路３０２との接
続端子であるアナログ信号入力端子３０５〜６の状態を
順にＡ／Ｄ変換器３０７に取り込み、バウンダリ・スキ
ャン出力回路３１１により並直列変換してテスト信号出
力端子３１３から取り出し、検査すれば、アナログ信号
入力端子３０５〜６のアナログ周辺回路３０２との接続
の良否や、これらの端子と接続されたアナログ周辺回路
３０２の内部の良否が判定できる。
【００２９】以上のように本実施例によれば、アナログ
集積回路もバウンダリ・スキャンに組み込んでボードテ
ストすることが可能になる。
【００３０】
【発明の効果】以上のように本発明によれば、（１）デ
ジタル回路とＡ／Ｄ変換器とを組み合わせた半導体集積
回路に対しては、前記Ａ／Ｄ変換器の出力と前記デジタ
ル回路の出力とを入力とするデジタル信号切り替え器と
、前記デジタル信号切り替え器の出力に接続されたバウ
ンダリ・スキャン出力回路を設けることにより、半導体
集積回路の外に実装された、Ａ／Ｄ変換器用アナログ周
辺回路との接続の不良や、アナログ周辺回路自体の不良
を検出することができる。 （２）アナログ回路とＡ／Ｄ変換器とデジタル回路とを
組み合わせた半導体集積回路に対しては、アナログ信号
入力端子と前記アナログ回路の出力とを入力とするアナ
ログ信号切り替え器と、前記アナログ信号切り替え器の
出力に接続された前記Ａ／Ｄ変換器と、前記Ａ／Ｄ変換
器の出力に接続されたデジタル回路と、前記Ａ／Ｄ変換
器の出力と前記デジタル回路の出力を入力とするデジタ
ル信号切り替え器と、前記デジタル信号切り替え器の出
力に接続されたバウンダリ・スキャン出力回路とを設け
ることにより、半導体集積回路の外に実装されたアナロ
グ周辺回路との接続の不良や、アナログ周辺回路自体の
不良を検出することができる。 （３）アナログ回路だけで構成された半導体集積回路に
対しては、アナログ信号入力端子の出力に接続されたア
ナログ信号切り替え器と、前記アナログ信号切り替え器
の出力に接続されたＡ／Ｄ変換器と、前記Ａ／Ｄ変換器
の出力に接続されたバウンダリ・スキャン出力回路とを
設けることにより、他のデジタル半導体集積回路と同様
に、端子の周辺回路との接続や周辺回路の良否を、単純
な検査プログラムにより判定することが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施例における半導体集積回路を搭
載したボードのブロック図
【図２】本発明の他の実施例における半導体集積回路を
搭載したボードのブロック図
【図３】本発明のさらに他の実施例における半導体集積
回路を搭載したボードのブロック図
【図４】従来例の半導体集積回路を搭載したボードのブ
ロック図
【図５】従来例の半導体集積回路の内部ブロック図
【図
６】図５に示す従来例における半導体集積回路内のバウ
ンダリ・スキャン入力回路の内部回路図
【図７】図５に
示す従来例の半導体集積回路内のバウンダリ・スキャン
出力回路の内部回路図
【符号の説明】
１０１　　ボード １０２　　集積回路 １０３　　アナログ周辺回路 １０４　　Ａ／Ｄ変換器 １０５　　Ａ／Ｄ変換入力端子 １０６、１０７　　基準電圧入力端子 １０８　　デジタル回路 １０９　　デジタル信号切り替え器 １１３　　バウンダリ・スキャン出力回路２０１　　ボ
ード ２０２　　集積回路 ２０３　　アナログ周辺回路 ２０４　　アナログ回路 ２０５　　アナログ信号切り替え器 ２０６、２０７　　アナログ信号入力端子３０１　　ボ
ード ３０２　　アナログ周辺回路 ３０３　　アナログ集積回路 ３０４　　デジタル集積回路 ３０５、３０６　　アナログ信号入力端子３０７　　Ａ
／Ｄ変換器 ３０８　　アナログ信号切り替え器

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】Ａ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力
    に接続されたデジタル回路と、前記Ａ／Ｄ変換器の出力
    と前記デジタル回路の出力を入力とするデジタル信号切
    り替え器と、前記デジタル信号切り替え器の出力に接続
    されたバウンダリ・スキャン出力回路とを備えたことを
    特徴とする半導体集積回路。
  2. 【請求項２】アナログ信号入力端子と、前記アナログ信
    号入力端子に接続されたアナログ回路と、前記アナログ
    信号入力端子と前記アナログ回路の出力を入力とするア
    ナログ信号切り替え器と、前記アナログ信号切り替え器
    の出力に接続されたＡ／Ｄ変換器と、前記Ａ／Ｄ変換器
    の出力に接続されたデジタル回路と、前記Ａ／Ｄ変換器
    の出力と前記デジタル回路の出力を入力とするデジタル
    信号切り替え器と、前記デジタル信号切り替え器の出力
    に接続されたバウンダリ・スキャン出力回路とを備えた
    ことを特徴とする半導体集積回路。
  3. 【請求項３】アナログ信号入力端子と、前記アナログ信
    号入力端子に接続されたアナログ回路と、前記アナログ
    信号入力端子と前記アナログ回路の出力を入力とするア
    ナログ信号切り替え器と、前記アナログ信号切り替え器
    の出力に接続されたＡ／Ｄ変換器と、前記Ａ／Ｄ変換器
    の出力に接続されたバウンダリ・スキャン出力回路とを
    備えたことを特徴とする半導体集積回路。
JP2400584A 1990-12-06 1990-12-06 半導体集積回路 Pending JPH04212524A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2400584A JPH04212524A (ja) 1990-12-06 1990-12-06 半導体集積回路
US07/801,359 US5225834A (en) 1990-12-06 1991-12-02 Semiconductor integrated circuit boundary scan test with multiplexed node selection
EP91120719A EP0489394B1 (en) 1990-12-06 1991-12-03 Semiconductor integrated circuit
DE69126848T DE69126848T2 (de) 1990-12-06 1991-12-03 Integrierte Halbleiterschaltung
MYPI91002252A MY115272A (en) 1990-12-06 1991-12-05 Semiconductor integrated circuit
KR1019910022315A KR960003087B1 (ko) 1990-12-06 1991-12-06 반도체집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2400584A JPH04212524A (ja) 1990-12-06 1990-12-06 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH04212524A true JPH04212524A (ja) 1992-08-04

Family

ID=18510480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2400584A Pending JPH04212524A (ja) 1990-12-06 1990-12-06 半導体集積回路

Country Status (6)

Country Link
US (1) US5225834A (ja)
EP (1) EP0489394B1 (ja)
JP (1) JPH04212524A (ja)
KR (1) KR960003087B1 (ja)
DE (1) DE69126848T2 (ja)
MY (1) MY115272A (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180421B2 (ja) * 1992-03-30 2001-06-25 日本電気株式会社 テスト回路を内蔵したアナログ・ディジタル混在マスタ
JP3563750B2 (ja) * 1992-10-16 2004-09-08 テキサス インスツルメンツ インコーポレイテツド アナログ回路のための走査に基づく試験
US5404358A (en) * 1993-02-04 1995-04-04 Bull Hn Information Systems Inc. Boundary scan architecture analog extension
GB9303758D0 (en) * 1993-02-25 1993-04-14 Texas Instruments Ltd Improvements in or relating to integrated logic circuits
US5581176A (en) * 1993-05-24 1996-12-03 North American Philips Corporation Analog autonomous test bus framework for testing integrated circuits on a printed circuit board
GB2278689B (en) * 1993-06-02 1997-03-19 Ford Motor Co Method and apparatus for testing integrated circuits
US5744949A (en) * 1993-08-17 1998-04-28 Texas Instruments Incorporated Analog test cell circuit
US5659257A (en) * 1994-07-05 1997-08-19 Ford Motor Company Method and circuit structure for measuring and testing discrete components on mixed-signal circuit boards
JPH08154055A (ja) * 1994-11-25 1996-06-11 Oki Electric Ind Co Ltd アナログ／デジタル変換器
US5659312A (en) * 1996-06-14 1997-08-19 Logicvision, Inc. Method and apparatus for testing digital to analog and analog to digital converters
US5974578A (en) * 1996-08-06 1999-10-26 Matsushita Electronics Corporation Integrated circuit and test method therefor
TW356596B (en) * 1996-10-16 1999-04-21 Koninl Philips Electronics Nv Testing control signals in A/D converters the invention relates to an integrated circuit containing an A/D converter and a test circuit
GB9802091D0 (en) * 1998-01-30 1998-03-25 Sgs Thomson Microelectronics Device scan testing
US6333706B1 (en) 1999-08-02 2001-12-25 International Business Machines Corporation Built-in self-test for analog to digital converter
US7032151B2 (en) * 2001-11-13 2006-04-18 Georgia Tech Research Corporation Systems and methods for testing integrated circuits
AU2003223620A1 (en) * 2002-05-01 2003-11-17 Logicvision (Canada), Inc Circuit and method for adding parametric test capability to digital boundary scan
JP2007527110A (ja) * 2003-07-09 2007-09-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ オンボード特徴化ユニットを有するｉｃ
US7599299B2 (en) * 2004-04-30 2009-10-06 Xilinx, Inc. Dynamic reconfiguration of a system monitor (DRPORT)
US7102555B2 (en) * 2004-04-30 2006-09-05 Xilinx, Inc. Boundary-scan circuit used for analog and digital testing of an integrated circuit
CN101069101A (zh) * 2004-08-26 2007-11-07 特斯检验株式会社 半导体的测试***
WO2009147720A1 (ja) * 2008-06-02 2009-12-10 株式会社アドバンテスト 半導体ウエハ、半導体回路、試験用基板、および、試験システム
US7969171B1 (en) 2010-01-06 2011-06-28 General Electric Company Test circuit and system
US9729163B1 (en) * 2016-08-30 2017-08-08 Qualcomm Incorporated Apparatus and method for in situ analog signal diagnostic and debugging with calibrated analog-to-digital converter
CN111045405A (zh) * 2019-12-16 2020-04-21 上海新华控制技术集团科技有限公司 一种开关量转接输出端子板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205863A (ja) * 1983-04-18 1984-11-21 アルカテル・エヌ・ブイ プログラム可能な符号化および復号化装置
JPS60147659A (ja) * 1984-01-13 1985-08-03 Hitachi Ltd 論理構造

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3305547A1 (de) * 1983-02-18 1984-08-23 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum digitalen umwandeln eines analogen signals
US4872169A (en) * 1987-03-06 1989-10-03 Texas Instruments Incorporated Hierarchical scan selection
JPS63233384A (ja) * 1987-03-20 1988-09-29 Fujitsu Ltd プリント板ユニツトの論理チエツク方法
US4922492A (en) * 1988-05-13 1990-05-01 National Semiconductor Corp. Architecture and device for testable mixed analog and digital VLSI circuits
NL8801362A (nl) * 1988-05-27 1989-12-18 Philips Nv Elektronische module bevattende een eerste substraatelement met een funktioneel deel, alsmede een tweede substraatelement voor het testen van een interkonnektiefunktie, voet bevattende zo een tweede substraatelement, substraatelement te gebruiken als zo een tweede substraatelement en elektronisch apparaat bevattende een plaat met gedrukte bedrading en ten minste twee zulke elektronische modules.
US5132974A (en) * 1989-10-24 1992-07-21 Silc Technologies, Inc. Method and apparatus for designing integrated circuits for testability
DE69124709T2 (de) * 1990-03-15 1997-05-28 At & T Corp Eingebaute Selbstprüfung für Analog-Digitalumsetzer
JP2627464B2 (ja) * 1990-03-29 1997-07-09 三菱電機株式会社 集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205863A (ja) * 1983-04-18 1984-11-21 アルカテル・エヌ・ブイ プログラム可能な符号化および復号化装置
JPS60147659A (ja) * 1984-01-13 1985-08-03 Hitachi Ltd 論理構造

Also Published As

Publication number Publication date
MY115272A (en) 2003-05-31
EP0489394B1 (en) 1997-07-16
KR960003087B1 (ko) 1996-03-04
US5225834A (en) 1993-07-06
EP0489394A3 (en) 1993-06-23
KR920013937A (ko) 1992-07-30
EP0489394A2 (en) 1992-06-10
DE69126848T2 (de) 1997-11-20
DE69126848D1 (de) 1997-08-21

Similar Documents

Publication Publication Date Title
JPH04212524A (ja) 半導体集積回路
US5513186A (en) Method and apparatus for interconnect testing without speed degradation
JP4265934B2 (ja) スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法
JPH07159493A (ja) 半導体デバイスの検査方法
JP2002286806A (ja) 半導体デバイスのスキャンテスト方式
JP3147039B2 (ja) 集積回路
JP3166844B2 (ja) 電子部品実装基板及びその試験方法
JPH09218248A (ja) デジタル回路検査装置および方法
JPH01260375A (ja) モニター機能付ｌｓｉ回路
JP3588052B2 (ja) バウンダリスキャンテスト回路
JP3178190B2 (ja) 半導体集積回路
JP3904737B2 (ja) 半導体装置及びその製造方法
JPH04231885A (ja) デジタル・アナログ混在のｌｓｉ
JP2944325B2 (ja) スキャンパス診断回路
JPH08316273A (ja) 半導体素子
JPH0776781B2 (ja) 回路基板検査装置
JPH11242069A (ja) 回路動作検査装置
JP2003057304A (ja) 実装基板不良検出方法及び実装基板不良検出装置
JPH07151830A (ja) 故障検出回路
JP2001004706A (ja) 半田不良検査方法
JPH03120697A (ja) 集積回路装置
JPS6370175A (ja) 論理回路の検査方法
JPS63233384A (ja) プリント板ユニツトの論理チエツク方法
JPH0949863A (ja) 半導体集積回路装置の故障検査方法
JPH0278980A (ja) 半導体集積回路、塔載基板および検査方法