KR940010546B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR940010546B1
KR940010546B1 KR1019860001007A KR860001007A KR940010546B1 KR 940010546 B1 KR940010546 B1 KR 940010546B1 KR 1019860001007 A KR1019860001007 A KR 1019860001007A KR 860001007 A KR860001007 A KR 860001007A KR 940010546 B1 KR940010546 B1 KR 940010546B1
Authority
KR
South Korea
Prior art keywords
lead
pellet
semiconductor device
insulating sheet
resin
Prior art date
Application number
KR1019860001007A
Other languages
English (en)
Other versions
KR860007735A (ko
Inventor
다기유기 오기다가
히로시 다지
히로시 오자기
간지 오오즈가
미지아기 후루기와
야스유기 야마자기
Original Assignee
가부시기가이샤 히다찌세이사꾸쇼
미쓰다 가쓰시게
히다찌초 Lsi 엔지니어링 가부시기가이샤
오오노 미노루
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 히다찌세이사꾸쇼, 미쓰다 가쓰시게, 히다찌초 Lsi 엔지니어링 가부시기가이샤, 오오노 미노루 filed Critical 가부시기가이샤 히다찌세이사꾸쇼
Publication of KR860007735A publication Critical patent/KR860007735A/ko
Priority to KR1019940021371A priority Critical patent/KR940011379B1/ko
Application granted granted Critical
Publication of KR940010546B1 publication Critical patent/KR940010546B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

내용 없음.

Description

반도체장치
제 1 도는 본 발명에 의한 실시예 1인 반도체장치를 도시한 제 2 도의 I-I선 단면도.
제 2 도는 본 실시예 1인 반도체장치의 펠릿과 리이드와의 관계를 도시한 평면도.
제 3 도는 본 실시예 1인 반도체장치에 적용되는 리이드 프레임의 도금 공정에서의 상태를 도시한 부분 평면도.
제 4 도는 본 발명에 의한 실시예 2인 반도체장치에 있어서의 펠릿과 리이드와의 관계를 도시한 평면도.
제 5 도는 본 실시예 2인 반도체장치의 내부구조를 도시한 제 4 도에 있어서의 V-V선 부분 단면도.
제 6 도는 본 발명에 의한 실시예 3인 반도체장치를 도시한 제 7 도에 있어서의 VI-VI선의 단면도.
제 7 도는 본 실시예 3인 반도체장치의 펠릿과 리이드와의 관계를 도시한 정면도.
제 8 도는 종래의 수지봉지형 반도체장치의 제조에 사용되고 있는 리이드 프레임을 도시한 평면도.
본 발명은 수지봉지형 반도체장치에 있어서의 펠릿의 전기적 접속에 적용하여 유효한 기술에 관한 것이다.
제 8 도는 종래의 리이드 프레임의 평면도이며, 종래의 수지봉지형 반도체장치, 구체적으로는 수지봉지 형상의 64K SRAM LSI의 제조에 사용되고 있는 리이드 프레임이다.
동일 도면에 있어서, (100)은 프레임, (101)은 외부 리이드, (102)는 내부 리이드, (103)은 타이바, (104)는 탭, (105)는 탭 리이드이다.
그러나, 수지봉지형 반도체장치에 있어서는 펠릿의 대형화에 따라서 패키지측 끝과 펠릿 탑재부인 탭과의 사이의 치수가 더욱 좁아지는 경향이 있다. 이것은 펠릿에 대한 패키지의 사이즈가 규격화되어 있으므로, 펠릿의 사이즈가 크게 되는 데에도 불구하고 크게할 수가 없다는데 기인한다.
그 결과, 외부단자인, 리이드중, 패키지를 형성하는 수지에 배치되는 길이가 그 구조상 짧게되는, 소위 짧은 리이드의 접착강도가 한층 낮아지기 때문에, 리이드가 패키지로부터 이탈되어 떨어지기 쉽고, 또 리이드를 절곡 성형할때에 리이드와 수지와의 사이의 박리가 발생하기 쉬워진다고 생각된다.
이로인해, 전기적 도통불량 또는 내습성 저하 등의 반도체장치의 신뢰성의 저하를 초래하기 쉬워진다는 것이 본 발명에 의해 발견되었다.
그리고, 수지봉지형 반도체장치에 대해서는 1980년 1월 15일, 주식회사 공업조사회 발행, 일본 마이크로 일렉트로닉스 협회편의 「IC화 실장기술」, P.149∼P.150에 기재되어 있다.
본 발명의 목적은 수지봉지형 반도체장치, 특히 대형 펠릿이 탑재된 반도체장치에서도 패키지의 수지와 리이드와의 접착강도를 크게 증대할 수 있는 기술을 제공하는데 있다.
본 출원에서 개시되는 발명중 대표적인 것의 개요를 간단하게 설명하면 다음과 같다.
즉, 상술한 본 발명의 목적을 달성하기 위해 본 발명의 반도체장치는 서로 대향하는 제1과 제2의 장방형의 주면을 갖고 제1의 주면에 집적회로가 형성된 장방형의 반도체 펠릿, 반도체 펠릿의 제1의 주면 상이고 또 장방형의 반도체 펠릿의 짧은 변의 근방에 배치된 여러개의 본딩 패드, 외부 리이드부와 선단부를 갖는 내부 리이드부로 이루어지고 내부 리이드부가 장방형의 반도체 펠릿의 긴변과 교차하여 제1의 주면상으로 연장하고 또 내부 리이드의 선단부가 본딩 패드의 근방에 위치하는 여러개의 리이드, 내부 리이드부와 반도체 펠릿과의 사이에 개재하고 여러개의 리이드 선단부를 제1의 주면에 고착하는 절연 시이트, 본딩 패드와 내부 리이드의 선단부를 전기적으로 접속하는 와이어, 반도체 펠릿과 와이어와 내부 리이드부를 봉지하는 수지로 이루어지는 것을 특징으로 한다.
또, 본 발명의 반도체장치는 반도체 펠릿이 리이드의 내부 리이드부에 의해서 지지되어 있는 것을 특징으로 한다.
또, 본 발명의 절연 시이트는 실리콘 고무로 이루어지는 것을 특징으로 한다.
또, 본 발명의 절연 시이트는 폴리이미드 수지로 이루어지는 것을 특징으로 한다.
본 발명의 상기 및 그 외의 목적과 새로운 특징은 본 명세서의 기술과 첨부도면에서 명확하게 될 것이다.
[실시예 1]
제 1 도는 본 발명에 의한 실시예1인 반도체장치를 도시한 것으로, 제 2 도에 있어서의 I-I선 단면도이고, 제 2 도는 본 실시예 1의 반도체장치에 있어서의 펠릿과 리이드와의 관계를 도시한 평면도이다.
본 실시예 1의 반도체장치는 소위 수지봉지형 반도체장치이다. 즉 탑재되는 반도체 펠릿(1)이 외부단자인 리이드(2)의 일부인 내부 리이드와 함께 에폭시 수지 등의 패키지(3)을 형성하는 수지(이하, 패키지용 수지라고 한다)(4)내에 매입되고, 그 리이드(2)의 패키지 외부의 외부 리이드는 패키지(3)의 변 끝 근방에서 아래쪽으로 구부러져서 되는 것이다.
그런데, 종래의 수지봉지형 반도체장치에 있어서, 펠릿은 그 펠릿과 같은 저동의 크기의 탑재 기판인 탭에 부착되고, 그 펠릿의 전극인 본딩 패드는 본딩 와이어인 금속 세선을 거쳐서 그 탭의 주위에 배치된 리이드의 안쪽 끝 부분과 전기적으로 접속되어 있다.
그러나, 본 실시예 1의 반도체장치에서는 장방형상의 펠릿(1)의 제2의 주면인 뒷면(즉, 반도체 집적회로가 형성되어 있지 않고, 집적회로가 형성된 제1의 주면에 대향하는 비회로형성 주면)에 리이드가 연장되어 있다. 그리고, 이들 리이드에 접착된 폴리이미드 수지로 되는 절연 시이트(5)에 접착제(6)을 거쳐서 펠릿이 설치되어 있다. 이 경우, 리이드 프레임에는 펠릿 탑재부인 탭이 존재하지 않는 것이다. 절연 시이트(5)는 각 리이드 사이의 전기적 절연을 도모하기 위한 것이다. 본 실시예에서는 이 절연 시이트가 없으면, 도전성 펠릿(1)에 의해 각 리이드 사이가 전기적 단락상태로 된다. 이 각 리이드 사이의 전기적 단락 상태를 피하기 위하여 펠릿(1)과 각 리이드 사이에 절연물인 절연 시이트(5)를 개재시키는 것이다.
그리고, 상기 펠릿(1)과 리이드(2)의 위치관계는 제 2 도에 도시한 바와 같이 본딩 패드(7)이 배열 형성되어 있지 않은 펠릿(1)의 측면(이하, 반도체 펠릿 비형성변이라고도 한다)에 따라서 외부 리이드가 배치되어 있는 리이드(2a)의 내부 리이드가 펠릿(1)의 뒷면(비회로형성 주면)으로 연장하고, 그 리이드의 선단부(2b)가 본딩 패드(7)이 배열 형성되어 있는 펠릿 변을 초과한 위치까지 연장되도록 되어 있다. 이들의 리이드(2a)의 위에는 절연 시이트(5)가 접착되어 있고, 그 절연 시이트(5)의 위면에 펠릿(1)이 그 비회로형성 주면을 아래쪽으로 해서 부착되어 있다.
그런데, 펠릿(1)의 아래로 연장되어 있는 내부 리이드를 가진 리이드(2a)가 패키지용 수지에 매입되어 있는 장소는 종래의 수지봉지형 반도체장치에 있어서 내부 리이드(리이드중 패키지용 수지에 매입되어 있는 리이드 부분)가 패키지 변 끝에서 탭 근방까지 극히 제한된 짧은 길이 밖에 확보할 수가 없는 패키지용 수지 영역, 소위 짧은 리이드가 마련되어 있는 장소이다.
이 종래의 짧은 리이드는 통상 패키지용 수지와의 접착면적이 적으므로, 그 인장 강도가 약하고, 패키지로부터 이탈되어 떨어지기 쉽다는 문제가 있다.
이것은 짧은 리이드와 패키지용 수지와의 접착 영역이 펠릿 사이즈가 커짐에 따라서 적어지기 때문에, 근래의 펠릿의 대형화에 따라서 이 사태는 더욱 심각하게 된다.
그러나, 본 실시예 1의 반도체장치에서는 상기의 짧은 리이드에 상당하는 장소에 마련되어 있는 리이드(2a)의 내부 리이드가 매우 긴 형상이기 때문에, 패키지용 수지(4)와의 접착면적이 크다.
이로인해, 리이드와 패키지용 수지와의 강도는 크게 향상되는 것이다. 따라서, 대형 펠릿을 사용하고 있는 반도체장치의 경우에 있어서도 외부 리이드의 절곡형성시 발생하는 리이드와 패키지용 수지와의 계면에 있어서의 리이드와 패키지용 수지 사이의 박리를 유효하게 방지할 수 있고, 이 박리 부분에서의 수분이 외부로부터 패키지용 수지내의 펠릿으로 침입하는 일이 없이 반도체장치의 내습성을 향상할 수가 있다. 그외에, 상기 각 리이드(2a)에는 절연 시이트(5)가 견고하게 접착되어 있으므로, 리이드(2a)는 매우 큰 인장강도를 갖게 된다. 또, 접착이 절연 시이트(5)를 거쳐서 이루어지고 있지만, 패키지용 수지보다 열전도성이나 열방산성이 양호한 금속재료로 되는 리이드(2a)가 펠릿(1)의 면의 넓은 범위에 배치되어 있기 때문에, 동작 상태일 때 펠릿에 발생한 열을 그 리이드를 통해서 직접 패키지의 밖으로 방산시킬 수가 있다. 이로인해, 본 발명의 반도체장치는 방열성이 우수한 구조의 반도체장치이다.
또한, 펠릿(1)과 리이드(2a)와의 전기적 접속은 펠릿(1)에 있어서의 본딩 패드(7a)와 이에 가까운 펠릿측 근방으로 연장하는 리이드(2a)의 선단부(2b)를 와이어 본딩하는 것에 의해 달성되기 때문에, 본딩 와이어(8)를 짧게할 수가 있다. 따라서, 서로 인접하고 있는 본딩 와이어 사이의 접촉사고 또는 본딩 와이어와 이에 인접하고 있는 리이드와의 접촉사고 또는 본딩 와이어와 펠릿 사이의 접촉사고가 방지된다. 바꾸어 말하면, 단락사고의 발생을 방지할 수 있다. 또, 짧은 길이의 본딩 와이어에 의해 와이어(8)의 사용량을 저감할 수가 있으므로, 원가의 저감도 달성할 수 있다.
본 실시예 1의 반도체장치는 소정의 리이드 형상의 리이드 프레임을 형성하고, 그 내부 리이드의 소정부에 절연 시이트(5)를 접착하고, 그 절연 시이트(5)에 접착제를 거쳐서 펠릿(1)을 부착하고, 이어서 펠릿(1)의 본딩 패드(7)과리이드의 본딩부와의 와이어 본딩을 실행하고, 그후 종래의 수지봉지형 반도체장치의 마찬가지의 조립공정을 거쳐서 용이하게 완성된다. 이 경우, 절연 시이트(5)는 각각 리이드 사이의 단락사고를 방지하는 절연체로서 작용할 뿐만 아니라, 리이드 프레임의 기계적 강도를 보강하는 역할도 하고 있다. 그런데, 상기 리이드의 와이어 본딩부는 리이드 일부에, 예를 들면 금을 부분 도금법으로 피착하는 것에 의해서 형성할 수가 있다.
제 3 도에는 절연 시이트(5)가 접착된 리이드 프레임을 그 타이바(9) 부근의 안쪽에서의 부분 평면도로써 도시하고 있다. 도시가 생략되어 있는 리이드 프레임 부분, 예를 들면 리이드 프레임 부분과 외부 리이드 부분은 제 8 도에 도시한 리이드 프레임과 유사한 형상을 갖고 있다. 본 실시예 1의 반도체장치의 경우는 절연 시이트(5)자체가 부분 도금용 마스크로서 기능하기 때문에 제 3 도에 2점쇄선으로 표시한 개구부를 갖는 부분 도금용 마스크를 사용하는 것만으로 리이드(2)의 선단부(2b)에만 선택적으로 금 등의 와이어 본딩성이 우수한 재료의 부분 도금을 실행할 수가 있다. 이로인해, 부분 도금을 실행하는 경우, 마스크 작성 프로세서가 간편하게 되고 본딩부를 용이하게 형성할 수가 있다.
그리고, 제 3 도에 있어서는 펠릿의 짧은 변에만 틈을 마련한 디스크를 도시하고 있으나, 타이바(9)와 평행한 측의 펠릿의 긴쪽에도 틈이 있는 개구부의 마스크를 사용하면, 절연 시이트(5)의 모든 주위의 리이드에 용이하게 부분 도금을 할 수가 있다. 이와 같이 하면, 본딩 패드가 그 모든 주위에 형성되어 있는 펠릿을 탑재하는 반도체장치도 용이하게 제조할 수 있다.
[실시예 2]
제 4 도는 본 발명에 의한 다른 실시예인 반도체장치에 있어서의 펠릿과 리이드와의 관계를 도시한 평면도이다.
본 실시예 2의 반도체장치는 상기 실시예 1의 반도체장치와는 절연 시이트(5)가 사용되지 않고 있는 것과 펠릿(1)보다 적은 탭(10)이 존재하는 것이 다르다.
즉, 본 실시예 2의 반도체장치는 탭과 펠릿의 본딩 패드 비형성면의 쪽으로 외부 리이드가 배열되어 있는 리이드(2a)의 내부 리이드 펠릿(1)이 절연재료롤 된 접착제(11)을 거쳐서 배치되어 있는 것이다. 절연재료로 된 접착제로서는 폴리이미드계 수지 실리콘 고무, 세라믹 등을 사용할 수가 있다.
본 실시예 2의 경우는 절연 시이트(5)가 없으므로, 펠릿(1)로부터의 방열이 직접적이며, 상기 실시예 1에 비해서 열저항이 한층 낮고 그만큼 신뢰성이 높은 것이다.
또, 탭(10)이 마련되어 있으므로, 펠릿 설치 강도도 확보되고 있다.
그리고, 제 5 도에 제 4 도의 V-V선의 절단면에 있어서의 펠릿(1)과 리이드(2)의 선단부와의 전기적 접촉의 상태를 도시한 부분 단면도를 도시하였으나, 리이드(2a)의 선단부(2b)에는 오목부(2c)가 형성되어 있다.
즉, 펠릿(1)을 접착제(11)에 의해 부착시킬 때, 그 접착제(11)이 유출하여 본딩부(12)의 표면을 오염시키므로, 펠릿(1)의 본딩 패드(7)과 그 본딩부(12)를 와이어(8)로 본딩할 수가 없을 때가 있다. 상기 오목부(2c)는 이와 같은 사태가 발생하는 것은 미연에 방지하기 위하여 유출하는 접착제(11)이 흘러나오는 것을 방지하는 역할을 하는 탭으로 마련된 것이다.
[실시예 3]
제 6 도는 본 발명에 의한 또 다른 실시예인 반도체장치를 도시한 단면도이다. 제 7 도는 그 반도체장치에 있어서의 펠릿과 리이드와의 관계를 도시한 평면도이다.
본 실시예 3의 반도체장치는 상기 실시예 1 또는 2와 다르며, 내부 리이드가 장방형상의 펠릿의 제1의 주면인 회로형성면에 따라서 연장하도록 되어 있는 것이다.
즉, 제 6 도에 도시한 바와 같이 내부 리이드의 선단면의 뒷면에 접착된 폴리이미드 수지로 된 절연 시이트(5)에 접착제(6)을 거쳐서 펠릿(1)을 그 회로형성면에서 부착(고착)한 것이다.
그리고 이 경우, 절연 시이트(5)는 각 리이드 사이의 단락사고를 방지하는 절연체로서 작용한다. 또한, 이 절연체(5)는 각 리이드의 기계적 강도를 보강하는 역할을 완수하고 있다.
제 7 도에는 펠릿(1)에 본딩 패드가 덮히지 않는 크기의 절연 시이트(5)가 접착되고, 그 절연 시이트의 위면에는 펠릿의 본딩 패드 비형성변(긴변)의 쪽에 외부 리이드를 가진 리이드(2a)의 내부 리이드가 상기 장방형의 반도체 펠릿(1)의 긴변과 교차하여 상기 제1의 주면상으로 연장되어 있다. 이 리이드(2a)의 내부 리이드는 그 선단부를 상기 장방형의 반도체 펠릿(1)의 짧은 변의 근방에 배치된 본딩 패드(7)의 앞쪽으로 위치시켜서 상기 절연 시이트(5)에 접착시키고 있다. 즉, 상기 내부 리이드의 각각의 일부분은 상기 회로형성면의 상기 반도체 펠릿의 대향하는 2변에 평행하게 2열로 배치된 본딩 패드열의 사이의 영역에 상기 절연 시이트를 거쳐서 접착되어 있다.
본 실시예 3의 반도체장치에는 내부 리이드가 펠릿(1)의 회로형성면측으로 접착되어 있기 때문에 실시예 1의 경우에 비해 보다 방열성이 우수하다. 또 이 내부 리이드에 의해서 상기 반도체 펠릿은 지지되어 있다.
또, 절연 시이트(5)가 폴리이미드 수지이고, 반도체소자에 외부에서 α선이 조사되어 반도체소자가 오동작을 하는 것을 방지하는 역할, 즉 절연 시이트(5)가 외부에서 침입한 α선을 저지하여 반도체소자에 α선을 조사시키지 않는 역할을 한다. 이것이 회로형성면을 덮고 있으므로 α선에 대한 신뢰성 향상도 달성되고 있다.
펠릿(1)의 회로형성면에 전기배선과 회로부를 보호하는 안정화막으로서 피복되어 있는 절연막을 갖는 반도체장치에 있어서는 각 리이드 사이의 단락방지용 절연 시이트를 필요치 않거나, 필요에 따라서 펠릿을 탭 및 리이드에 접착하는 접착제로써 절연물 뿐만 아니라 도전성 재료로 된 것이라도 좋다.
그리고, 본 실시예 3의 경우는 리이드(2a)의 선단부가 본딩 패드(7)의 안쪽에 배치되어 있으므로, 상기 실시예 1의 경우와 그 위치관계가 반대로 되고, 본딩 방향도 역으로 되어 있다. 그러나, 본딩 거리는 대략 동일하다.
본 발명의 효과는 다음과 같다.
(1) 수지봉지형 반도체장치에 있어서, 탑재되는 펠릿의 회로형성면 근방 또는 그 위 또는 비회로형성 주면의 근방 또는 그 위로 내부 리이드를 연장시키는 것에 의해서 내부 리이드의 패키지 형성수지와의 접착력을 크게 향상시킬 수가 있으므로, 대형 펠릿을 탑재하는 경우에 있어서도 패키지를 형성하는 수지로부터 리이드 이탈을 방지할 수가 있다.
본 발명에 있어서는 내부 리이드의 적어도 하나가 펠릿 위 또는 펠릿 아래로 연장되어 있는 것이다. 따라서, 본 발명은 그 내부 리이드오 패키지 형성수지와의 접착력을 크게 향상시킬 수 있으므로, 대형 펠릿을 탑재하는 경우에 있어서도 패키지 형성수지로부터의 리이드의 이탈을 방지할 수가 있다.
(2) 상기(1)과 마찬가지의 이유에 의해서, 외부 리이드의 절곡 성형시에 그 리이드와 패키지 형성수지와 그 접착변에 박리가 발생하는 것을 방지할 수가 있다.
(3) 상기(1)과 (2)에 의해서, 소형 패키지에 대형 펠릿을 탑재하여 이루어지는 반도체장치에 있어서도 내습성이 우수한 신뢰성이 높은 반도체장치를 제공할 수가 있다.
(4) 내부 리이드를 펠릿의 비회로형성주면에 설치하는 것에 의해, 그 리이드를 통해서 동작할 때 발생한 열을 효율좋게 밖으로 방산시킬 수가 있다.
(5) 상기(4)에 있어서, 펠릿과 내부 리이드와의 사이에 절연 시이트를 개재시키는 것에 의해, 펠릿의 부착강도를 향상시킬 수가 있다.
(6) 상기(4)의 구조는 소정부에 절연 시이트를 접착한 리이드 프레임을 준비하고, 그 절연 시이트에 펠릿을 부착하는 것에 의해서 용이하게 형성할 수가 있다.
(7) 리이드 프레임의 소정부에 절연 시이트를 접착하는 것에 의해 리이드를 보강할 수 있으므로, 긴 리이드를 많이 갖는 리이드 프레임이라도 용이하게 취급할 수가 있다.
(8) 소정부에 절연 시이트를 접착한 리이드 프레임으로 하는 것에 의해서 그 절연 시이트의 주위의 전체 또는 일부에 틈이 있는 개구부를 갖는 부분 도금용 마스크를 조합하는 것에 의해서, 절연 시이트가 부분 도금용 마스크로서도 가능하기 때문에 상기의 틈에 위치하는 리이드부에 용이하게 부분 도금을 실행할 수가 있다.
(9) 내부 리이드를 펠릿의 회로형성면에 부착하는 것에 의해서, 동작시에 회로에 발생한 열을 그 리이드를 통해서 보다 직접적으로 방산시킬 수가 있다.
(10) 반도체소자에 α선이 조사되는 것을 저지하는 역할을 갖는 절연 시이트를 내부 리이드와 펠릿과의 사이에 개재시키는 것에 의해서 반도체소자와 그것을 포함하는 회로를 α선으로부터 보호할 수가 있으므로, 반도체장치의 α선에 대한 신뢰성도 향상시킬 수가 있다.
(11) 펠릿의 회로형성면 또는 비회로형성면 주면에 부착되어 있는 리이드에 대해서 그 펠릿 탑재부에 접근하는 위치에 오목부 또는 볼록부를 마련하는 것에 의해서, 펠릿 또는 펠릿 탑재용 절연 시이트를 부착하기 위한 접착제가 유출되어 본딩부의 표면을 오염시키는 것을 방지할 수가 있으므로, 와이어 본딩 불량의 발생을 방지할 수가 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라서 구체적으로 설명하였지만, 본 발명을 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위내에서 여러 가지로 변경가능한 것은 물론이다.
예를 들면, 상기 실시예에서는 모든 펠릿 주면에 직접 또는 간접적으로 내부 리이드를 부착한 것을 도시하였지만, 이에 한정되는 것은 아니고 전부 또는 일부의 내부 리이드를 회로형성면 또는 비회로형성면 주면의 근방으로 연장하도록 한 것이라도 좋다.
이 실시예에서는 소위 짧은 리이드의 위치에 상당하는 펠릿쪽의 리이드만이 연장하도록 한 것을 도시하였지만, 이것에 한정되는 것은 아니고, 통상의 반도체장치에 있어서 내부 리이드가 긴 리이드에 대해서도 연장하도록 한 것이라도 좋다. 또, 절연 시이트는 폴리이미드에 한정되지 않고 실리콘 고무라도 좋으며, 방열성을 높이기 위한 절연 접착제 또는 절연 시이트에 실리콘 카바이드(SIC) 분말 등의 열전도성 필러를 함유시킬 수 있는 것은 물론이다.
또, 실시예 1 또는 3에서는 절연 시이트를 반드시 사용하지 않아도 좋고, 또 실시예 2에서는 역으로 사용하여도 좋다.
그리고, 실시예 2에서 도시한 리이드의 접착제 유출방지용 댐은 오목부에 한정되지 않고 볼록부라도 좋다. 또, 이 댐은 다른 실시예 1 또는 2에 대해서도 당연히 적용될 수 있는 것이다.
이상의 설명에서는 주로 본 발명자에 의해서 이루어진 발명을 그 배경으로된 이용분야인 소위 DIP(Dual Inline Plastic)형 반도체장치에 적용한 경우에 대해서 설명하였지만, 이에 한정되는 것은 아니고, 예를 들면 패키지를 수지봉지하여 형성되는 것이라면 평면 패키지등 여러가지 형식의 패키지 구조의 반도체장치에 적용할 수가 있다.

Claims (4)

  1. 서로 대향하는 제1과 제2의 장방형의 주면을 갖고, 제1의 주면에 집적회로가 형성된 장방형의 반도체 펠릿(1), 상기 반도체 펠릿의 제1의 주면 상이고, 또 상기 장방형의 반도체 펠릿의 짧은변의 근방에 배치된 여러개의 본딩 패드(7), 외부 리이드부와 선단부를 갖는 내부 리이드부로 이루어지고, 상기 내부 리이드부가 상기 장방형의 반도체 펠릿의 긴변과 교차하여 상기 제1의 주면 상으로 연장하고, 또 상기 내부 리이드의 선단부는 상기 본딩 패드의 근방에 위치하는 여러개의 리이드(2), 상기 내부 리이드부와 상기 반도체 펠릿과의 사이에 개재하고, 상기 여러개의 리이드의 상기 선단부를 상기 제1의 주면에 고착하는 절연 시이트(5), 상기 본딩 패드와 상기 내부 리이드의 선단부를 전기적으로 접속하는 와이어(8), 상기 반도체 펠릿, 상기 와이어 및 상기 내부 리이드부를 봉지하는 수지(4)로 이루어지는 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서, 상기 반도체 펠릿은 상기 리이드의 내부 리이드부에 의해서 지지되어 있는 것을 특징으로 하는 반도체장치.
  3. 제 1 항에 있어서, 상기 절연 시이트는 실리콘 고무로 이루어지는 것을 특징으로 하는 반도체장치.
  4. 제 1 항에 있어서, 상기 절연 시이트는 폴리이미드 수지로 이루어지는 것을 특징으로 하는 반도체장치.
KR1019860001007A 1985-03-25 1986-02-13 반도체장치 KR940010546B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940021371A KR940011379B1 (ko) 1985-03-25 1994-08-29 반도체장치의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60-58407 1985-03-25
JP5840785A JPH06105721B2 (ja) 1985-03-25 1985-03-25 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021371A Division KR940011379B1 (ko) 1985-03-25 1994-08-29 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR860007735A KR860007735A (ko) 1986-10-17
KR940010546B1 true KR940010546B1 (ko) 1994-10-24

Family

ID=13083507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860001007A KR940010546B1 (ko) 1985-03-25 1986-02-13 반도체장치

Country Status (4)

Country Link
US (2) US4943843A (ko)
JP (1) JPH06105721B2 (ko)
KR (1) KR940010546B1 (ko)
CN (3) CN86101795A (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
JPH0724274B2 (ja) * 1987-04-24 1995-03-15 株式会社日立製作所 半導体装置及びその製造方法
KR880014671A (ko) * 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
US5184208A (en) * 1987-06-30 1993-02-02 Hitachi, Ltd. Semiconductor device
US5365113A (en) * 1987-06-30 1994-11-15 Hitachi, Ltd. Semiconductor device
JPS6433939A (en) * 1987-07-29 1989-02-03 Hitachi Ltd Resin sealed type semiconductor device
US4987474A (en) * 1987-09-18 1991-01-22 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US5287000A (en) * 1987-10-20 1994-02-15 Hitachi, Ltd. Resin-encapsulated semiconductor memory device useful for single in-line packages
JP2763004B2 (ja) * 1987-10-20 1998-06-11 株式会社 日立製作所 半導体装置
JP2682830B2 (ja) * 1987-12-18 1997-11-26 株式会社日立製作所 固体撮像装置
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPH01270338A (ja) * 1988-04-22 1989-10-27 Mitsubishi Electric Corp モールド封止半導体装置
JPH063819B2 (ja) * 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
JP2501953B2 (ja) * 1991-01-18 1996-05-29 株式会社東芝 半導体装置
JP2518569B2 (ja) * 1991-09-19 1996-07-24 三菱電機株式会社 半導体装置
EP0550013B1 (en) * 1991-12-27 2000-07-26 Fujitsu Limited Semiconductor device and method of producing the same
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
MY109101A (en) * 1992-05-25 1996-12-31 Hitachi Ltd Thin type semiconductor device, module structure using the device and method of mounting the device on board
EP0595021A1 (en) * 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
GB2274351A (en) * 1993-01-19 1994-07-20 Digital Equipment Int I.C.Chip carriers
US6046072A (en) * 1993-03-29 2000-04-04 Hitachi Chemical Company, Ltd. Process for fabricating a crack resistant resin encapsulated semiconductor chip package
US6372080B1 (en) 1993-03-29 2002-04-16 Hitachi Chemical Company, Ltd Process for fabricating a crack resistant resin encapsulated semiconductor chip package
US5969414A (en) * 1994-05-25 1999-10-19 Advanced Technology Interconnect Incorporated Semiconductor package with molded plastic body
TW368745B (en) * 1994-08-15 1999-09-01 Citizen Watch Co Ltd Semiconductor device with IC chip highly secured
JP2735509B2 (ja) 1994-08-29 1998-04-02 アナログ デバイセス インコーポレーテッド 改善された熱放散を備えたｉｃパッケージ
US6084299A (en) * 1995-11-09 2000-07-04 International Business Machines Corporation Integrated circuit package including a heat sink and an adhesive
US5796159A (en) * 1995-11-30 1998-08-18 Analog Devices, Inc. Thermally efficient integrated circuit package
JPH09283545A (ja) * 1996-04-10 1997-10-31 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2859223B2 (ja) * 1996-10-29 1999-02-17 日本電気アイシーマイコンシステム株式会社 半導体装置
US5847445A (en) * 1996-11-04 1998-12-08 Micron Technology, Inc. Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
US6068174A (en) 1996-12-13 2000-05-30 Micro)N Technology, Inc. Device and method for clamping and wire-bonding the leads of a lead frame one set at a time
US5907769A (en) 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
JPH10199912A (ja) * 1997-01-16 1998-07-31 Hitachi Ltd 半導体装置
KR100227120B1 (ko) * 1997-02-28 1999-10-15 윤종용 엘오씨(loc)리드와 표준형 리드가 복합된 구조를 갖는 반도체 칩 패키지
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
JP3862411B2 (ja) 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
US6124150A (en) 1998-08-20 2000-09-26 Micron Technology, Inc. Transverse hybrid LOC package
JP3062691B1 (ja) * 1999-02-26 2000-07-12 株式会社三井ハイテック 半導体装置
US6265761B1 (en) 1999-05-07 2001-07-24 Maxim Integrated Products, Inc. Semiconductor devices with improved lead frame structures
JP2003204009A (ja) * 2001-11-01 2003-07-18 Sanyo Electric Co Ltd 半導体装置
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
JP4372022B2 (ja) * 2004-04-27 2009-11-25 株式会社東芝 半導体装置
JP4290134B2 (ja) * 2005-03-14 2009-07-01 パナソニック株式会社 固体撮像装置と固体撮像装置の製造方法
JP2007129182A (ja) * 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
US20060260218A1 (en) * 2005-05-18 2006-11-23 Tanguay Andre P Door jamb adjusting tool
JP2006332274A (ja) * 2005-05-25 2006-12-07 Mitsumi Electric Co Ltd 半導体装置及びその製造方法
US8105880B2 (en) 2007-12-05 2012-01-31 Analog Devices, Inc. Method for attaching a semiconductor die to a leadframe, and a semiconductor device
US7612436B1 (en) 2008-07-31 2009-11-03 Micron Technology, Inc. Packaged microelectronic devices with a lead frame
JP4693909B2 (ja) * 2009-02-05 2011-06-01 パナソニック株式会社 固体撮像装置とその製造方法
US8252634B2 (en) * 2009-06-19 2012-08-28 Stats Chippac Ltd. Integrated circuit packaging system with a leadframe having radial-segments and method of manufacture thereof
KR20120090622A (ko) * 2011-02-08 2012-08-17 삼성전자주식회사 리드 프레임을 갖는 반도체 패키지
TWI447873B (zh) * 2011-12-21 2014-08-01 矽品精密工業股份有限公司 封裝件結構、封裝基板結構及其製法
CN102915988A (zh) * 2012-10-31 2013-02-06 矽力杰半导体技术(杭州)有限公司 一种引线框架以及应用其的倒装封装装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444440A (en) * 1964-11-27 1969-05-13 Motorola Inc Multiple lead semiconductor device with plastic encapsulation supporting such leads and associated elements
DE1907075B2 (de) * 1969-02-13 1974-07-04 Semikron Gesellschaft Fuer Gleichrichterbau Und Elektronik Mbh, 8500 Nuernberg Verfahren zur Herstellung von Halbleiter-Kleingleichrichtern
US4048438A (en) * 1974-10-23 1977-09-13 Amp Incorporated Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips
JPS5240062A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Process for production of semiconductor devices
JPS53105970A (en) * 1977-02-28 1978-09-14 Hitachi Ltd Assembling method for semiconductor device
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS57114261A (en) * 1981-01-07 1982-07-16 Hitachi Ltd Lead frame structure
JPS57201956A (en) * 1981-06-04 1982-12-10 Omron Tateisi Electronics Co Computing device for limited amount of money on loan
JPS58143541A (ja) * 1982-02-22 1983-08-26 Hitachi Ltd 半導体装置
JPS58192354A (ja) * 1982-05-07 1983-11-09 Hitachi Ltd 半導体装置
JPS5992556A (ja) * 1982-11-19 1984-05-28 Hitachi Ltd 半導体装置
JPS59207647A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
JPS60111449A (ja) * 1983-11-22 1985-06-17 Nec Corp 半導体装置
JPS60171733A (ja) * 1984-02-17 1985-09-05 Hitachi Micro Comput Eng Ltd 半導体装置
US4612564A (en) * 1984-06-04 1986-09-16 At&T Bell Laboratories Plastic integrated circuit package
JPS618960A (ja) * 1984-06-25 1986-01-16 Hitachi Hokkai Semiconductor Kk リ−ドフレ−ム
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
JP2706077B2 (ja) * 1988-02-12 1998-01-28 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
JPH01270338A (ja) * 1988-04-22 1989-10-27 Mitsubishi Electric Corp モールド封止半導体装置
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
KR860007735A (ko) 1986-10-17
CN1043828A (zh) 1990-07-11
CN86101795A (zh) 1986-09-24
JPS61218139A (ja) 1986-09-27
JPH06105721B2 (ja) 1994-12-21
US5126821A (en) 1992-06-30
US4943843A (en) 1990-07-24
CN1147151A (zh) 1997-04-09

Similar Documents

Publication Publication Date Title
KR940010546B1 (ko) 반도체장치
US7449774B1 (en) Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same
KR960012449A (ko) 반도체장치
JPH09260550A (ja) 半導体装置
US5234866A (en) Semiconductor device and process for producing the same, and lead frame used in said process
US5442232A (en) Thin semiconductor package having many pins and likely to dissipate heat
JPS60167454A (ja) 半導体装置
US6876067B2 (en) Semiconductor device
KR940011379B1 (ko) 반도체장치의 제조방법
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
JP2756436B2 (ja) 半導体装置およびその製造方法
JPH10256432A (ja) 樹脂封止型半導体パッケージ
JP2577879B2 (ja) 半導体装置
JP2633513B2 (ja) 半導体装置の製造方法
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
KR100373891B1 (ko) 반도체장치
JPS6129162A (ja) 半導体装置
JP2577880B2 (ja) 半導体装置
JP2633514B2 (ja) 半導体装置およびその製造方法
JP2771475B2 (ja) 半導体装置
JP2713141B2 (ja) 半導体装置
JP2928421B2 (ja) リードフレーム及びその製造方法並びに半導体装置
KR100281122B1 (ko) 반도체패키지
JPH0739237Y2 (ja) 半導体装置
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041011

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee