JPS6129162A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6129162A
JPS6129162A JP14956284A JP14956284A JPS6129162A JP S6129162 A JPS6129162 A JP S6129162A JP 14956284 A JP14956284 A JP 14956284A JP 14956284 A JP14956284 A JP 14956284A JP S6129162 A JPS6129162 A JP S6129162A
Authority
JP
Japan
Prior art keywords
pellet
semiconductor device
substrate
cap
silicone gel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14956284A
Other languages
English (en)
Inventor
Minoru Enomoto
榎本 実
Tetsuji Obara
哲治 小原
Toshiaki Keikoin
利映 慶光院
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP14956284A priority Critical patent/JPS6129162A/ja
Publication of JPS6129162A publication Critical patent/JPS6129162A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置の放熱性向上に適用して有効な技
術に関するものである。
〔背景技術〕
半導体装置の多機能化に伴ない、搭載されるペレットも
大を化またはマルチ化の傾向とともに演算の高速化の要
請も加わり、半導体装置の動作時に発生する熱がますま
す増大する傾向にある。
ところで、通常ペレットの取付はペレット裏面部で基板
上面に取り付けることにより行なわれる。
たとえば、ペレットとリードとの電気的接続を金等のワ
イヤを介して行なう半導体装置の場合は、ペレットを基
板のペレット取付面に金−7リコン共晶で接合すること
が考えられ、またペレット裏面のバンプ電極を基板上面
の取付電極に爆着することにより、電気的接続と同時に
ペレットの取付を行なう、いわゆるフェースダウンボン
ディングを行なうことが考えられる。
前記2例においては、動作時に発生する熱を、主にペレ
ット裏面より基板へ伝導することにより放散しなければ
ならない制約があるため、該ペレットを搭載してなる半
導体装置においては、ペレットの加熱による信頼性低下
が問題になり、特に前記フェースダウンボンディングで
取り付けてなる半導体装置においては、バンプ電極から
の熱伝導のみにより放熱を行なうことになるため重大な
問題である。
さらに、半導体装置のコスト低減を図るためにパッケー
ジ基板を樹脂で形成する場合は、該基板自体が熱伝導性
が悪いので、前記ペレットの加熱による信頼性低下は特
に深刻である。
なお、パッケージ基板として樹脂を用いた半導体装置は
、たとえば特願昭57−16230号、同57−206
170号がある。
〔発明の目的〕
本発明の目的は、半導体装置の熱抵抗低減に適用して有
効な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らか圧なるであろう
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単圧説明すれば、次の通りである。
すなわち、パッケージ基板にペレットが取り付けられて
いる半導体装置について、ペレット上面とキャップ裏面
の間またはペレット裏面と基板上面との間の少なくとも
一方に、熱伝導性樹脂を充填せしめることにより、半導
体装置の動作時に発生する熱をペレット上面または裏面
より該熱伝導性樹脂を介してパッケージのキャップまた
は基板部へ伝達することにより、効率良く逃散せしめ得
ることから、半導体装置の演算時における信頼性向上を
達成するものである。
〔実施例1〕 第1図は、本発明による実施例1である半導体装置を、
そのほぼ中心を切る面における断面図で丞したものであ
る。
本実施例10半導体装置は、基板1がエポキシ樹脂等の
樹脂で形成されてなる、いわゆるビングリッドアレイ型
であって、該基板上面周囲にはアルミニウム類の枠体で
あるダム2がシリコーン系接着剤3で取り付けられ、該
ダム2の上面にはアルミニウム類のキャップ4がシリコ
ーン系接着剤3aで取り付けられ、パッケージ内部を封
止してなるものである。
また、前記基板1上面のほぼ中央部にシリコンからなる
ペレット5が銀ペースト6に接合され、該ペレット5は
その電極部と該基板1上面に形成されているメタライズ
7とを金等のワイヤ8で電気的に接続してなるものであ
る。なお、本実施例1つ特徴は、基板1上に取り付けら
れているペレット5の全体を熱伝導性の材料であるシリ
コーンゲル10で覆うと同時に、該ペレット5の上面と
キャップ4裏面との間にシリコーンゲ# 10を充填せ
しめ、該シリコーンゲ/I/10が基板1上面とキャッ
プ4裏面との両者に接触する状態で形成されてなるもの
である。
本実施例1の如くパッケージの基板1が樹脂で形成され
、かつワイヤボンディングされてなる半導体装置におい
ては、基板が極めて熱伝導性が悪いので、通常ペレット
5に発生する熱は主にワイヤ8.メタライズ7およびビ
ン9を通して外部へ逃散せられるものであるが、前記構
造にすることにより、前記熱をシリコーンゲル10を通
してキャップ4へも極めて効率良く逃がすことが可能と
なる。従って、ペレットの過熱を防止でき、演算時にお
ける半導体装置の信頼性を大幅に向上することが可能と
なる。
また、前記シリコーンゲル10に熱伝導率が大きいフィ
ラー、たとえばアルミナを混合せしめることにより、更
に信頼性の向上を達成できる。
なお、本実施例10半導体装置において、シリコーンゲ
ル10の充填方法としては、キャップ4の取付前に、所
定厚さで全体に第1段ボッティングを行ない、次いでペ
レット上方のみにダム2上端をやや出る高さまで第2段
ボッティングを行ない、その後ダム2上端より上に出て
いるシリコーンゲル10をパッケージ内に押し込むよう
にして、キャップ4をダム上端面に接合することにより
、完成されてなるもので、その他は通常の手段を用いて
容易に形成されるものである。
〔実施例2〕 第2図は、本発明による実施例2である半導体装置を、
そのほぼ中心を切る面における断面図で示したものであ
る。
本実施例2の半導体装置は、はぼ前記実施例1の半導体
装置と同様のものであり、主に搭載されているペレット
に違いがあるものである。
本実施例2では、シリコンからなるマザーチップ11が
銀ペースト6で基板上面に取り付けられ、該マザ−チッ
プ11上面には、ペレット5がフェースダウンボンディ
ングされ、かつ該マザ−チップ11上面周囲に形成され
ている電極とメタライズ7とをワイヤ8で電気的に接続
してなるものであり、さらに前記実施例1同様にペレッ
ト5上面とキャップ4裏面との間にシリコーンゲル10
を充填せしめるとともにペレット裏面と取付基板である
マザ−チップ11上面との隙間にもシリコーンゲル10
を充填せしめたものである。
本実施例20半導体装置では、マザ−チップ11上面に
シリコンからなるペレット5が半田等からなるバンプ電
極12で溶着されてなるため、シリコーンゲル10を充
填せしめない場合には、ペレット5で発生した熱はバン
プ電極12のみを経て、マザーチップ11へ伝わり、次
いで主にワイヤ8゜メタライズ7およびビン9を通して
外部へ逃散されるだけであるが、前記の如くシリコーン
ゲルを介在させることにより、ペレット5裏面からマザ
ーチップ11への放熱およびペレット5上面からキャッ
プ4への放熱の2経路が加わることより、熱的信頼性を
大幅に向上させることが可能となる。
本実施例20半導体装置は、ペレット5がフェースダウ
ンボンディングされているマザーチップ11を予め用意
し、前記実施例1の場合と同様に形成することができる
〔効果〕
(1)ペレット上面とパッケージキャップ裏面との間に
熱伝導性材料を介在させることにより、ペレットに発生
した熱をキャップへ逃すことができるので、ペレットの
過熱を有効に防止できる。
(2)  フェースダウンボンディングされているペレ
ット裏面と基板上面との間に熱伝導性材料を介在させる
ことにより、ペレットに発生した熱を基板へ効率良く逃
がすことができるので、ペレットの過熱を防止できる。
(3)前記(1)により、演算時における半導体装置の
信頼性を大幅に向上させることができる。
(4)前記(1)および(2)により、フェースダウン
ボンディングでペレットを取り付けてなる半導体装置の
演算時における信頼性を大幅に向上させることができる
(5)熱伝導性材料としてシリコーンゲルな用いること
により、ペレットから有効に熱の伝導を行なうと同時に
、ペレットの被覆をも行なうことができる。
(6)前記(5)により、半導体装置の耐湿性向上をも
達成できる。
(カ シリコーンゲルが弾性を有するため、温度変化を
受けても、ペレットのクランク等の機械的破壊を防止で
きる。
(8)熱伝導性材料に熱伝導率が大きいアルミナまたは
シリコーンカーバイド等のフィラーを混合することによ
り、更に効率良く熱を逃がすことが可能となる。
(9)前記(1)から(8)により、パッケージ基板が
熱伝導性の悪い樹脂で形成されている半導体装置であっ
ても、キャップを熱伝導率の大きな材料で形成すること
により、演算時圧おける信頼性を大幅に向上できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、熱伝導材料としてシリコーンゲルを用いたが
、これに限るものでなく同様の目的を達成できる材料で
あれば如何なるものであっても良い。
フィラーについても、アルミナ以外のシリコンカーバイ
ドまたはカーボン等も同様に利用することが可能である
また、ペレット上面とキャップ裏面との間にシリコーン
ゲルを介在させる方法として、前記実施例ではシリコー
ンゲルを2重にポツティングする例を示したが、これに
限るものでないことは言うまでもなく、1回のポツティ
ングで形成しても良く、またパッケージを封止した後、
キャップの一部に設けておいたスルーホールから内部へ
注入し、キャビティ全体に充填するものであっても良い
なお、必ずしもパッケージ内部に充填する方法に限るも
のでなく、ペレット上面に所定高さにシリコーンゲルが
ボッティングされているものに、同じく裏面にシリコー
ンゲルが予め所定高さにボッティングされているキャッ
プを用いて封止することにより、両シリコーンゲルを接
触させたものであっても、結果としてシリコ・−ンゲル
を介して熱がキャップへ伝達される構造になっているも
のであれば如何なるものであっても良い。
また、前記実施例では、パッケージのダムおよびキャッ
プがアルミニウムで形成されているものを示したが、熱
伝導性を有するものであれば、他の金属またはセラミッ
ク等の如何なるものであっても良い。さらに、キャップ
上面には放熱性を高めるためヒートシンクを取り付ける
ことも当然に可能である。
〔利用分野〕
以上の説明では主として本発明者圧よってなされた発明
をその背景となった利用分野である基板が樹脂で形成さ
れてなるピングリットアレイ型半導体装置に適用した場
合について説明したが、それに限定されるものではなく
、たとえば、パッケージ自体が熱伝導性の優れたセラミ
ック等の材料で形成されてなる半導体装置であっても当
然に利用することができ、通常ペレット裏面からパッケ
ージ基板への放熱径路が主であったものk、容易にペレ
ット上方への放熱径路を加えることができるものであり
、半導体装置の熱的信頼性向上に適用して有効な技術で
あり、かつ安価に提供できる技術である。
【図面の簡単な説明】
第1図は、本発明による実施例1である半導体装置を示
す断面図、 第2図は、本発明による実施例2である半導体装置を示
す断面図である。 1・・・基板、2・・・ダム、3,3a・・・接着剤、
4・・・キャップ、5・・・ペレット、6・・・銀ペー
スト、7・・・メタライズ、8・・・ワイヤ、9・・・
ピン、10・・・シリコーンゲル、11・・・マザーチ
ップ、12・・・バンプ電極。 第  1  図 Q 第  2  図

Claims (1)

  1. 【特許請求の範囲】 1、ペレット上面とキャップ裏面またはペレット裏面と
    ペレット取付基板上面の少なくとも一方がそれぞれの間
    に介在されている熱伝導性材料と接触されてなる半導体
    装置。 2、熱伝導性材料が、シリコーンゲルであることを特徴
    とする特許請求の範囲第1項記載の半導体装置。 3、熱伝導性材料がフィラーを含有していることを特徴
    とする特許請求の範囲第1項または第2項記載の半導体
    装置。 4、フィラーがアルミナまたはシリコンカーバイトであ
    ることを特徴とする特許請求の範囲第3項記載の半導体
    装置。 5、基板が樹脂で形成されていることを特徴とする特許
    請求の範囲第1項記載の半導体装置。
JP14956284A 1984-07-20 1984-07-20 半導体装置 Pending JPS6129162A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14956284A JPS6129162A (ja) 1984-07-20 1984-07-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14956284A JPS6129162A (ja) 1984-07-20 1984-07-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS6129162A true JPS6129162A (ja) 1986-02-10

Family

ID=15477886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14956284A Pending JPS6129162A (ja) 1984-07-20 1984-07-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS6129162A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4938307A (en) * 1988-03-23 1990-07-03 Toyota Jidosha Kabushiki Kaisha Power transfer device for four-wheel drive
US5946544A (en) * 1995-01-18 1999-08-31 Dell Usa, L.P. Circuit board-mounted IC package cooling and method
US6255376B1 (en) 1997-07-28 2001-07-03 Kyocera Corporation Thermally conductive compound and semiconductor device using the same
US7138456B2 (en) 2002-02-07 2006-11-21 Bening Robert C Block copolymers and method for making same
JP2010270760A (ja) * 2010-07-16 2010-12-02 Mitsubishi Heavy Ind Ltd 車両用電動圧縮機

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4938307A (en) * 1988-03-23 1990-07-03 Toyota Jidosha Kabushiki Kaisha Power transfer device for four-wheel drive
US5946544A (en) * 1995-01-18 1999-08-31 Dell Usa, L.P. Circuit board-mounted IC package cooling and method
US6255376B1 (en) 1997-07-28 2001-07-03 Kyocera Corporation Thermally conductive compound and semiconductor device using the same
US7138456B2 (en) 2002-02-07 2006-11-21 Bening Robert C Block copolymers and method for making same
JP2010270760A (ja) * 2010-07-16 2010-12-02 Mitsubishi Heavy Ind Ltd 車両用電動圧縮機

Similar Documents

Publication Publication Date Title
KR940010546B1 (ko) 반도체장치
WO2014097798A1 (ja) 半導体装置
JP2001156253A (ja) 半導体電力モジュール及びその製造方法
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
JPS61166051A (ja) 樹脂封止型半導体装置
JPS6129162A (ja) 半導体装置
JPS61236130A (ja) 半導体装置
JPS62241355A (ja) 半導体装置
JPH07176664A (ja) 半導体装置およびその製造方法
JP3314574B2 (ja) 半導体装置の製造方法
JPH05326625A (ja) Lsi実装構造
KR100214857B1 (ko) 멀티 칩 패키지
JP2630291B2 (ja) 半導体装置
JPH02240953A (ja) 半導体装置
JPS61125053A (ja) 半導体装置
JPS615530A (ja) 半導体装置
JPH1117082A (ja) 樹脂封止型半導体装置
JPS62183133A (ja) 半導体装置
JPH0778918A (ja) 半導体装置
JPS61140140A (ja) 半導体装置
JPH0637221A (ja) 樹脂封止型半導体装置
KR940011379B1 (ko) 반도체장치의 제조방법
JPH0457104B2 (ja)
JPH03265161A (ja) 樹脂封止型半導体装置
JPH0582567A (ja) 電子部品の実装構造