KR100281122B1 - 반도체패키지 - Google Patents

Abstract

본 발명은 VCA 패키지에 있어서 에폭시 흘러내림을 방지하는 한편, 방열성능이 향상되도록 하며, 칩이 부착되는 면의 사이즈를 증대시킬 수 있도록하여 패키지의 신뢰성을 향상시킬 수 있도록 한 것이다.

이를 위해, 본 발명은 몰드바디(1) 중앙부에 위치하며 상면에 칩(2)이 안착되는 T자 형상의 히트 싱크 부재(3)와; 상기 히트 싱크 부재(3) 주위에 위치하고, 선단부에는 상기 히트 싱크 양측단의 플랜지부(3a) 저면에 결합되는 계단면(4a)이 형성되며, 상기 계단면(4a)이 형성된 부분을 제외한 영역은 상기 히트 싱크 부재(3)의 칩 안착면과 동일평면을 이루는 인너리드(4)와; 상기 인너리드(4)로부터 연장형성되어 소정의 형상으로 포밍되는 아웃터리드(5)와; 상기 히트 싱크 부재(3) 일면에 안착되는 칩(2)의 본딩패드(2a)와 상기 인너리드(4)를 전기적으로 연결하는 와이어(6)와; 상기 히트 싱크 부재(3)의 칩 안착면의 반대편면과 아웃터리드(5)만 외부로 노출되도록 하고 나머지 전체 구조는 감싸게 되는 몰드바디(1);를 구비한 것을 특징으로 하는 반도체 패키지가 제공된다.

Description

반도체 패키지{semiconductor package}

본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 VCA 패키지에 있어서 방열성능을 향상시키고 칩이 본딩되는 면의 사이즈를 증대시키는 한편, 에폭시 흘러내림을 방지할 수 있도록 한 것이다.

일반적으로, 도 1에 나타낸 QFP(Quad Flat Package)의 경우 다음과 같은 과정을 거쳐 패키징된다.

먼저, 웨이퍼에 집적회로를 형성하는 FAB공정(Fabrication Process)을 완료한 후, 웨이퍼 상에 만들어진 각 칩(2)을 서로 분리시키는 다이싱(Dicing), 분리된 각 칩(2)을 리드프레임(Lead Frame)의 다이패드(9)(die pad)에 안착시키는 칩 본딩(Chip Bonding), 칩(2) 위의 본딩 패드(Bonding pad)와 리드프레임의 인너리드(4)(Inner Lead portion)를 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 순차적으로 수행한다.

그 후, 칩(2) 및 본딩된 와이어(6)를 보호하도록 몰딩부재인 에폭시 몰딩 콤파운드로 봉지(encapsulation)하여 몰드바디(1)를 형성하는 몰딩(Molding)을 수행하게 된다.

또한, 몰딩 공정을 수행한 후에는 리드프레임의 타이 바(Tie Bar) 및 댐 바(Dam Bar)를 자르는 트리밍(Triming) 및, 아웃터리드(5)(Outer Lead)를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 된다.

트리밍 및 포밍후에는 최종적으로 솔더링(Soldering)을 실시하므로써 반도체 패키지공정을 완료하게 된다.

한편, 도 2에 나타낸 타입의 VCA(Variable Chip-size Applicable) 패키지는 리드프레임이 다이패드(9) 상에 본딩되는 칩(2)의 사이즈에 구애받지 않고 범용으로 사용할 수 있도록 한 것으로서, 도 1에 나타낸 QFP와는 달리 본딩되는 칩(2)의 크기를 가변시킬 수 있도록 한 점이 다르다.

이는, 리드프레임의 구조적인 차이에서 기인한 것으로서, 도 1의 패키지의 경우에는 리드프레임의 다이패드(9)가 다운셋되어 있으나, 도 2의 패키지의 경우에는 리드프레임의 다이패드(9)와 인너리드(4)가 동일 평면상에 위치하기 때문에 가능한 것이다.

한편, 도 2의 VCA 패키지 또한 상기한 QFP의 패키징 과정과 동일한 과정을 거쳐 패키징된다.

그리고, 도 3에 나타낸 히트 스프레드를 구비한 VCA 패키지는 인너리드(4) 하부에 접착하여 고정시킨 히트 스프레드(10)가 구비된다.

그러나, 이와 같은 종래의 반도체 패키지중 도 1에 나타낸 QFP는 열방출 성능이 약하여 열적 저항에 약하고 다이패드(9)에 안착되는 칩(2) 사이즈가 제한되는 단점이 있었다.

또한, 와이어 본딩시, 인너리드(4)를 고정시키기 위한 클램프가 필요하며 클램핑 미스(clamping miss)에 의한 와이어 본딩 불량이 발생할 우려가 있었다.

한편, 도 2에 나타낸 VCA 패키지 및 도 3에 나타낸 히트 스프레드를 구비한 VCA 패키지는 히트 스프레드(10)가 인너리드(4) 끝단 내측 영역에 위치하므로 히트 스프레드(10)의 사이즈를 늘리기가 힘들다.

이에 따라 히트 스프레드(10)의 사이즈 보다 더 큰 사이즈를 갖는 칩(2)의 경우, 와이어 본딩시 바운싱(bouncing) 현상에 의한 본딩 불량이 발생할 우려가 있었다.

또한, 도 6에 나타낸 종래의 VCA 패키지 및, 도 7에 나타낸 종래의 히트 스프레드를 갖는 VCA 패키지는 모두, 칩 본딩시 다이패드(9) 또는 히트 스프레드(10) 상면에 도포되는 에폭시(11)가 칩 안착면 바깥으로 흘러내려 패키지에 치명적인 결함을 유발하게 되는 등 많은 문제점이 있었다.

본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 반도체 패키지에 있어서 에폭시 흘러내림을 방지하고, 방열성능이 향상되도록 하는 한편, 칩이 부착되는 면의 사이즈를 증대시킬 수 있도록하여 패키지의 신뢰성을 향상시킬 수 있도록 한 반도체 패키지를 제공하는데 그 목적이 있다.

도 1은 종래의 QFP를 나타낸 종단면도

도 2는 종래의 VCA 패키지를 나타낸 종단면도

도 3는 종래의 히트 스프레드를 구비한 VCA 반도체 패키지를 나타낸 종단면도

도 4는 도 2의 다이패드를 나타낸 평면도

도 5는 도 3의 히트 스프레드를 나타낸 평면도

도 6은 종래의 VCA 패키지에서 칩 본딩시 발생하는 에폭시 흘러내림의 문제점을 나타낸 종단면도

도 7은 종래의 히트 스프레드를 구비한 VCA 패키지에서 칩 본딩시 발생하는 에폭시 흘러내림의 문제점을 나타낸 종단면도

도 8a 및 도 8b는 히트 싱크를 갖는 본 발명의 VCA 패키지를 나타낸 것으로서,

도 8a는 라지칩이 적용된 경우의 패키지 종단면도

도 8b는 스몰칩이 적용된 경우의 패키지 종단면도

도 9는 도 8b의 Ⅲ-Ⅲ선을 나타낸 평면도

도 10은 에폭시 흘러내림 방지홈이 형성된 히트 스프레드를 갖는 VCA 패키지를 나타낸 종단면도

도면의 주요부분에 대한 부호의 설명

1:몰드바디 2:칩

2a:본딩패드 3:히트 싱크 부재

3a:플랜지부 3b:에폭시 흘러내림 방지홈

4:인너리드 4a:계단면

5:아웃터리드 6:와이어

7:양면 접착 절연 테이프 8:Ag 도금면

상기한 목적을 달성하기 위해, 본 발명은 몰드바디 중앙부에 위치하며 상면에 칩이 안착되는 T자 형상의 히트 싱크 부재와; 상기 히트 싱크 부재 주위에 위치하고, 선단부에는 상기 히트 싱크 양측단의 플랜지부 저면에 결합되는 계단면이 형성되며, 상기 계단면이 형성된 부분을 제외한 영역은 상기 히트 싱크 부재의 칩 안착면과 동일평면을 이루는 인너리드와; 상기 인너리드로부터 연장형성되어 소정의 형상으로 포밍되는 아웃터리드와; 상기 히트 싱크 부재 일면에 안착되는 칩의 본딩패드와 상기 인너리드를 전기적으로 연결하는 와이어와; 상기 히트 싱크 부재의 칩 안착면의 반대편면과 아웃터리드만 외부로 노출되도록 하고 나머지 전체 구조는 감싸게 되는 몰드바디;를 구비한 것을 특징으로 하는 반도체 패키지가 제공된다.

이하, 본 발명의 실시예들을 첨부도면 도 8a 내지 도 10을 참조하여 상세히 설명하면 다음과 같다.

도 8a 및 도 8b는 히트 싱크를 갖는 본 발명의 VCA 패키지를 나타낸 종단면도이고, 도 9는 도 8b의 Ⅲ-Ⅲ선을 나타낸 평면도로서, 본 발명은 몰드바디(1) 중앙부에 위치하며 상면에 칩(2)이 안착되는 T자 형상의 히트 싱크 부재(3)와; 상기 히트 싱크 부재(3) 주위에 위치하고, 선단부에는 상기 히트 싱크 양측단의 플랜지부(3a) 저면에 결합되는 계단면(4a)이 형성되며, 상기 계단면(4a)이 형성된 부분을 제외한 영역은 상기 히트 싱크 부재(3)의 칩 안착면과 동일평면을 이루는 인너리드(4)와; 상기 인너리드(4)로부터 연장형성되어 포밍공정에서 소정의 형상으로 포밍되는 아웃터리드(5)와; 상기 히트 싱크 부재(3) 일면에 안착되는 칩(2)의 본딩패드(2a)와 상기 인너리드(4)를 전기적으로 연결하는 와이어(6)와; 상기 히트 싱크 부재(3)의 칩 안착면의 반대편면과 아웃터리드(5)만 외부로 노출되도록 하고 나머지 전체 구조는 감싸게 되는 몰드바디(1);를 구비하여 구성된다.

이 때, 상기 히트 싱크 부재(3)의 칩 안착면 가장자리에는 에폭시 흘러내림 방지홈(3b)이 형성된다.

또한, 상기 히트 싱크 부재(3)의 플랜지부(3a)와 상기 플랜지부(3a) 저면에 부착되는 인너리드(4)의 계단면(4a) 사이에는 양면 접착 절연 테이프(7)가 개재되며, 상기 인너리드(4)의 와이어(6)가 본딩되는 영역내에는 Ag가 도금된 도금면(8)이 형성된다.

이와 같이 구성된 본 발명의 작용은 다음과 같다.

본 발명의 패키지는 인너리드(4) 팁 상에 양면 접착 절연 테이프(7)에 의해 히트 싱크 부재(3)가 부착되어 있는 리드프레임을 이용하여 패키징을 행하게 되며, 이는 다음의 순서에 따라 행해진다.

먼저, 히트 싱크 부재(3) 상면에 칩(2)을 에폭시(11)로 본딩하고 나서, 칩(2)의 본딩패드(2a)와 인너리드(4)의 Ag 도금면(8)을 전기적으로 연결하는 와이어 본딩을 하게 된다.

이어서, 상기 히트 싱크의 저면과 아웃터리드(5)를 제외한 전체구조를 몰딩부재인 에폭시 몰딩 콤파운드를 이용하여 봉지하게 된다.

그 후, 트리밍 및 포밍을 행하고, 아웃터리드(5)의 솔더링을 실시하여 패키지 과정을 완료하게 된다.

이와 같이하여 조립이 완료된 본 발명의 패키지는 인너리드(4)에 계단면(4a)이 형성되어 히트 싱크 부재(3)의 양측단이 연장된 플랜지부(3a)가 상기 인너리드(4)의 계단면(4a)까지 연장되므로 인해, 칩 안착면을 크게 넓힐 수 있게 된다.

또한, 에폭시 몰딩 콤파운드에 의해 봉지된 패키지의 하부로 히트 싱크의 일면이 노출되므로 인해 열방출 효과가 증대된다.

뿐만 아니라, 히트 싱크 부재(3)의 플랜지부(3a)와 상기 플랜지부(3a) 저면에 부착되는 인너리드(4)의 계단면(4a) 사이에는 양면 접착 절연 테이프(7)가 개재(介在)되므로 인해, 인너리드(4) 팁이 클램핑되어 와이어 본딩시 본딩 작업이 안정화된다.

그리고, 상기 인너리드(4)의 와이어(6)가 본딩되는 영역에는 Ag 도금면(8)이 형성되어 있어 접속부의 전기적 저항이 감소된다.

한편, 도 10은 에폭시 흘러내림 방지홈이 형성된 다이패드를 갖는 VCA 패키지를 나타낸 종단면도로서, VCA 패키지의 칩(2)이 본딩되는 다이패드(9)면 가장자리에, 에폭시 흘러내림 방지홈(3b)이 형성되어 구성된다.

이 경우 역시, 칩 본딩시 다이패드(9)에 도포된 에폭시(11)가 칩(2) 부착시의 압력에 의해 흘러내려 다이패드(9) 밑면을 오염시키는 현상을 방지할 수 있게 된다.

즉, 에폭시 흘러내림 방지홈(3b)은 굳이 히트 싱크를 갖는 본 발명의 패키지 뿐만 아니라, 종래의 VCA 패키지 및 QFP에도 적용가능하다.

이상에서와 같이, 본 발명은 다이패드(9) 또는 히트싱크를 갖는 리드프레임을 이용한 반도체 패키지에 있어서 에폭시 흘러내림을 방지하는 한편, 방열성능이 향상되도록 하며, 칩(2)이 부착되는 다이패드(9)의 사이즈를 증대시킬 수 있도록하여 패키지의 신뢰성을 향상시킬 수 있도록 하는 효과를 가져오게 된다.

Claims (2)

1. 몰드바디 중앙부에 위치하고, 칩이 안착되는 상면의 칩 안착영역 외측에 에폭시 흘러내림 방지홈이 형성되며 단면상 T자 형상을 이루는 히트싱크 부재와,

   선단부에는 상기 히트싱크 부재 양측단의 플랜지부 저면에 결합되는 계단면이 형성되며, 상기 계단면이 형성된 부분을 제외한 영역이 상기 히트 싱크 부재의 칩 안착면과 동일 평면을 이루도록 상기 히트싱크 부재 주위에 위치하게 되는 인너리드와;

   상기 히트싱크 부재의 플랜지부와 상기 플랜지부 저면에 부착되는 인너리드의 계단면 사이에 개재되는 양면 접착 절연 테이프와;

   상기 인너리드로부터 연장형성되어 소정의 형상으로 포밍되는 아웃터리드와;

   상기 히트싱크 부재 일면에 안착되는 칩의 본딩패드와 상기 인너리드를 전기적으로 연결하는 와이어와;

   상기 히트싱크 부재의 칩 안착면 반대편면과 아웃터리드만 외부로 노출되도 록 하고 나머지 전체 구조는 감싸게 되는 몰드바디와를 구비한 것을 특징으로 하는 반도체 패키지.
2. 제 1 항에 있어서,

   상기 인너리드와 와이어가 본딩되는 영역에 Ag가 도금됨을 특징으로 하는 반도체 패키지.