JP2501953B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2501953B2
JP2501953B2 JP3004632A JP463291A JP2501953B2 JP 2501953 B2 JP2501953 B2 JP 2501953B2 JP 3004632 A JP3004632 A JP 3004632A JP 463291 A JP463291 A JP 463291A JP 2501953 B2 JP2501953 B2 JP 2501953B2
Authority
JP
Japan
Prior art keywords
die pad
semiconductor element
semiconductor device
package
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3004632A
Other languages
English (en)
Other versions
JPH04363031A (ja
Inventor
勉 今村
勲 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP3004632A priority Critical patent/JP2501953B2/ja
Priority to KR1019920000466A priority patent/KR960005039B1/ko
Priority to DE69210423T priority patent/DE69210423T2/de
Priority to EP92100579A priority patent/EP0495474B1/en
Publication of JPH04363031A publication Critical patent/JPH04363031A/ja
Priority to US08/158,358 priority patent/US5389817A/en
Application granted granted Critical
Publication of JP2501953B2 publication Critical patent/JP2501953B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
の実装技術に関し、特に、インナーリードのダイパッド
（ヘッド）部に絶縁性のフィルムをはり付けてダイパッ
ドとダイパッドに密着する半導体素子を電気的に絶縁す
る半導体装置に関する。
【０００３】
【従来の技術】従来の半導体装置におけるリードフレー
ムの平面図を図６に示し、同図のＡ−Ａ’による断面図
を図７に示す。
【０００４】ダイパッド１には、通常、銀メッキが施さ
れ、ダイパッド１に半導体素子３を接着するのに絶縁性
の接着剤１１ｂを使用している。このダイパッド１に半
導体素子３を接着する工程では、接着に使用した絶縁性
接着剤１１ｂにボイド（巣）のような非接着領域が発生
することがある。この様な非接着領域を持つ完成品の半
導体装置を長時間使用していると、ダイパッド１の銀メ
ッキが絶縁性接着剤１１ｂのボイドを通じて、半導体素
子３の裏面（絶縁性接着剤１１ｂと接着している面）へ
成長してしまい、ダイパッド１と半導体素子３の電気的
絶縁を破壊（コロージョン）してしまうという問題があ
った。
【０００５】また、ＳＯＰ(Small Outline Package)、
ＳＯＪ(Small Outline J-leaded Package)等の表面実装
型パッケージ（図８参照）において、ＶＰＳ(Vapor Pha
se Soldering) リフロー、ＩＲ(Infrared Rays) リフロ
ー等によりパッケージクラックが発生する問題がある。
これは、パッケージ内に水分が吸湿され、リフロー時の
熱で水蒸気化するが、この力が原因でパッケージクラッ
クが生じるものである。
【０００６】更に、ＴＳＯＰ（Thin Small Outline Pac
kage）に代表されるように、パッケージの薄型化が進
み、現在、約１．０ｍｍ厚まで薄くなっている。即ち、
図９は薄型パッケージのＴＳＯＰの断面構造図を示す
が、モールド樹脂厚Ａ０．２８ｍｍ、半導体素子厚Ｂ
０．３５ｍｍ、導電性接着剤厚Ｃ０．０５ｍｍ、リード
フレーム厚Ｄ０．１５ｍｍ、モールド樹脂厚Ｅ０．１７
ｍｍであり、その結果、パッケージ厚Ｆ１．０ｍｍとな
る。しかしながら、カード等で用いられているパッケー
ジは、０．８ｍｍ以下を要求しており、従来の構造では
使用できないという問題があった。仮に、樹脂厚を上下
共、各々０．１ｍｍ削ると、下側が０．１５ｍｍ以下に
なり、モールド成形しにくくなり、また、チップ厚を
０．３５ｍｍから０．２ｍｍ削るのは、チップの強度の
低下につながり、更に、リードフレーム厚を薄くするこ
とも、強度、或いは取り扱いの面で不可能である。
【０００７】
【発明が解決しようとする課題】以上の様に、従来の樹
脂封止型半導体装置の実装技術では、製造工程で非接着
領域が発生した場合に、電気的絶縁破壊の可能性がある
という問題、リフローによるパッケージクラックが起こ
る可能性があるという問題、更に、１．０ｍｍ以下の厚
さのパッケージを実現できず使用分野が限定されるとい
う欠点があった。
【０００８】本発明は、上記問題点を解決するもので、
その目的は、ダイパッドの銀メッキと接着剤を絶縁性フ
ィルムで電気的に完全に絶縁することにより、ダイパッ
ドの銀メッキのコロージョンが防止でき、リフローによ
るパッケージクラックが防止でき、更に、超薄型パッケ
ージを実現する半導体装置を提供することである。
【０００９】［発明の構成］
【００１０】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、半導体素子を実装する樹脂封止型半導体
装置において、複数の部分に分割され、少なくとも２つ
の部分はパッケージの長辺方向及び短辺方向、又は一辺
方向のみに設けられたタブリードにより固定され、前記
半導体素子を保持するダイパッドと、前記分割されたダ
イパッドの間に形成され、前記半導体素子上の異なる電
気端子間を接続するフラットタイプのジャンパーリード
と、前記ダイパッド及び前記ジャンパーリード上に下面
が固着され、上面に前記半導体素子を接着剤により接着
し、前記ダイパッド及び前記ジャンパーリードと前記半
導体素子の間を絶縁する絶縁性フィルムとを有すること
を特徴とする。
【００１１】ここで、前記ダイパッドは、例えば図４
(ａ) 〜 (ｄ) に示すダイパッド２のように分割され、
特に、大面積のダイパッドが不要となる点で、 (ｂ) に
示すダイパッドが望ましい。
【００１２】また、前記接着剤は、前記ダイパッド及び
前記ジャンパーリードと前記半導体素子の間を絶縁性を
向上させる点で、絶縁性接着剤であることが望ましい。
【００１３】
【作用】本発明による半導体装置は、リードフレームの
ダイパッド１上に絶縁性フィルム１５をはり付け、半導
体素子３を絶縁性接着剤若しくは導電性接着剤１１ａで
接着する。
【００１４】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。
【００１５】図１は本発明の一実施例に係る半導体装置
におけるリードフレームの平面図である。同図におい
て、１はダイパッド、２はダブリード、３は半導体素
子、５は２ｎｄボンディング部、７ａはジャンパーリー
ド（フラット）、９はボンディングワイヤー、１５は絶
縁性フィルム（ポリイシドテープ）、１９はインナーリ
ードである。
【００１６】また、同図のＢ−Ｂ’による断面図を図２
に、Ｃ−Ｃ’による断面図を図３に示す。両図におい
て、１１ａは絶縁性接着剤若しくは導電性接着剤、１３
はモールド樹脂、１７は接着剤である。 これらの図に
示すように、本発明による半導体装置では、リードフレ
ームのダイパッド１上に絶縁性フィルム１５をはり付
け、半導体素子３を絶縁性接着剤若しくは導電性接着剤
１１ａで接着する。その後、ボンディング工程、モール
ド工程、Ｔ／Ｆ(Triming and Forming) 工程を経て、半
導体装置を完成させる。
【００１７】このように、本発明による半導体装置で
は、リードフレームのダイパッド１の銀メッキと、絶縁
性接着剤若しくは導電性接着剤１１ａで接着された半導
体素子３とが、ダイパッド１上にはり付けられた絶縁性
フィルム１５により、電気的に導通することがないの
で、ダイパッド１の銀メッキのコロージョンを防止でき
る。
【００１８】また、本発明による半導体装置の他の実施
例を図４に示す。図４に示すように、この実施例では、
ダイパッド１を分割しているので、リフロー時における
パッケージ内熱応力を十分に分散し、かつ、タブリード
２を複数設けているので上記リフロー時において発生し
た水蒸気を十分に逃がすことができるので、結果とし
て、リフローによるパッケージクラックを防止すること
ができる。
【００１９】更に、本発明による半導体装置の他の実施
例では、大面積のダイパッド１が不要となり、例えば、
図５に示すような構造であれば、半導体素子厚ａ０．３
５ｍｍ、絶縁性フィルム厚ｂ０．０２ｍｍ、絶縁性／導
電性接着剤厚ｃ０．０３ｍｍ、リードフレーム厚ｄ０．
１５ｍｍ、モールド樹脂厚ｅ０．２ｍｍ、モールド樹脂
厚ｆ０．２ｍｍ、モールド樹脂厚ｆ’０．０５ｍｍとす
ることができ、その結果、パッケージ厚ｇ０．８ｍｍと
なる。従って、カード等の超薄型パッケージを必要とす
る分野にも利用できる。
【００２０】
【発明の効果】以上の様に本発明によれば、ダイパッド
１（銀メッキ）と半導体素子３とが絶縁性フィルム１５
により電気的に完全に絶縁され、ダイパッド１の銀メッ
キによる半導体素子との電気的絶縁の破壊を防止でき、
また、リフローによるパッケージクラックの発生しな
い、超薄型パッケージの半導体装置を実現できる。
【００２１】また、従来、半導体素子３の下のジャンパ
ーリードをディプレス７ｂにより形成していたのを、デ
ィプレスしないフラットなタイプ７ａで形成できるた
め、リードフレームの工程を短縮することができ、また
同時に、コストを下げることもできる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体装置におけるリ
ードフレームの平面図である。
【図２】図１のＢ−Ｂ’による断面図である。
【図３】図１のＣ−Ｃ’による断面図である。
【図４】図１におけるダイパッドの他の実施例の平面図
である。
【図５】パッケージの厚さを説明するための断面構造図
および平面図である。
【図６】従来のリードフレームの平面図である。
【図７】図６のＡ−Ａ’による断面図である。
【図８】ＳＯＰ、ＳＯＪの断面構造図である。
【図９】薄型パッケージのＴＳＯＰの断面構造図であ
る。
【符号の説明】
１ ダイパッド ３ 半導体素子 ５ ２ｎｄボンディング部 ７ａ ジャンパーリード（フラット） ７ｂ ジャンパーリード（ディプレス） ９ ボンディングワイヤー １１ａ 絶縁性接着剤若しくは導電性接着剤 １１ｂ 絶縁性接着剤 １１ｃ 導電性接着剤 １３ モールド樹脂 １５ 絶縁性フィルム（ポリイシドテープ） １７ 接着剤

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子を実装する樹脂封止型半導体
    装置において、 複数の部分に分割され、少なくとも２つの部分はパッケ
    ージの長辺方向及び短辺方向、又は一辺方向のみに設け
    られたタブリードにより固定され、前記半導体素子を保
    持するダイパッドと、 前記分割されたダイパッドの間に形成され、前記半導体
    素子上の異なる電気端子間を接続するフラットタイプの
    ジャンパーリードと、 前記ダイパッド及び前記ジャンパーリード上に下面が固
    着され、上面に前記半導体素子を接着剤により接着し、
    前記ダイパッド及び前記ジャンパーリードと前記半導体
    素子の間を絶縁する絶縁性フィルムとを有することを特
    徴とする半導体装置。
JP3004632A 1991-01-18 1991-01-18 半導体装置 Expired - Lifetime JP2501953B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3004632A JP2501953B2 (ja) 1991-01-18 1991-01-18 半導体装置
KR1019920000466A KR960005039B1 (ko) 1991-01-18 1992-01-15 수지밀봉형 반도체장치
DE69210423T DE69210423T2 (de) 1991-01-18 1992-01-15 Halbleiteranordnung mit Plastikpackung
EP92100579A EP0495474B1 (en) 1991-01-18 1992-01-15 Plastic package type semiconductor device
US08/158,358 US5389817A (en) 1991-01-18 1993-11-29 Semiconductor device having a flat jumper lead

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3004632A JP2501953B2 (ja) 1991-01-18 1991-01-18 半導体装置

Publications (2)

Publication Number Publication Date
JPH04363031A JPH04363031A (ja) 1992-12-15
JP2501953B2 true JP2501953B2 (ja) 1996-05-29

Family

ID=11589391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3004632A Expired - Lifetime JP2501953B2 (ja) 1991-01-18 1991-01-18 半導体装置

Country Status (5)

Country Link
US (1) US5389817A (ja)
EP (1) EP0495474B1 (ja)
JP (1) JP2501953B2 (ja)
KR (1) KR960005039B1 (ja)
DE (1) DE69210423T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW276357B (ja) * 1993-03-22 1996-05-21 Motorola Inc
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
TW299564B (ja) * 1995-10-04 1997-03-01 Ibm
JP3685585B2 (ja) * 1996-08-20 2005-08-17 三星電子株式会社 半導体のパッケージ構造
US5825628A (en) * 1996-10-03 1998-10-20 International Business Machines Corporation Electronic package with enhanced pad design
US6034423A (en) * 1998-04-02 2000-03-07 National Semiconductor Corporation Lead frame design for increased chip pinout
DE10205563B4 (de) * 2002-02-11 2009-06-10 Advanced Micro Devices, Inc., Sunnyvale Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren
US9349628B2 (en) * 2013-02-25 2016-05-24 Advanced Micro Devices, Inc. Method and an alignment plate for engaging a stiffener frame and a circuit board
US10566269B2 (en) * 2017-12-18 2020-02-18 Texas Instruments Incorporated Low stress integrated circuit package
US10361147B1 (en) 2018-06-28 2019-07-23 Ford Global Technologies, Llc Inverter power module lead frame with enhanced common source inductance

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
JPS62136056A (ja) * 1985-12-09 1987-06-19 Nec Corp リ−ドフレ−ム
KR880014671A (ko) * 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
JP2601838B2 (ja) * 1987-09-19 1997-04-16 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
JPH01124244A (ja) * 1987-11-09 1989-05-17 Nec Corp リードフレーム
JP2706077B2 (ja) * 1988-02-12 1998-01-28 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
US5068708A (en) * 1989-10-02 1991-11-26 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
JPH0760837B2 (ja) * 1990-03-13 1995-06-28 株式会社東芝 樹脂封止型半導体装置
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions

Also Published As

Publication number Publication date
DE69210423T2 (de) 1996-10-10
KR920015525A (ko) 1992-08-27
EP0495474B1 (en) 1996-05-08
KR960005039B1 (ko) 1996-04-18
DE69210423D1 (de) 1996-06-13
EP0495474A1 (en) 1992-07-22
JPH04363031A (ja) 1992-12-15
US5389817A (en) 1995-02-14

Similar Documents

Publication Publication Date Title
US6917107B2 (en) Board-on-chip packages
JP3238004B2 (ja) 半導体装置の製造方法
JPH0669275A (ja) 半導体装置
JP2501953B2 (ja) 半導体装置
JPH05326735A (ja) 半導体装置及びその製造方法
JP2895920B2 (ja) 半導体装置及びその製造方法
JPS60167454A (ja) 半導体装置
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JP2905609B2 (ja) 樹脂封止型半導体装置
US6211563B1 (en) Semiconductor package with an improved leadframe
JPH07176664A (ja) 半導体装置およびその製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3314574B2 (ja) 半導体装置の製造方法
JPH0338057A (ja) フラグレス・リードフレーム、それを用いたパッケージおよび製法
JP3295987B2 (ja) 半導体装置の製造方法
JPS63284831A (ja) 混成集積回路の製造方法
JPH06216313A (ja) 樹脂封止半導体装置
JPH032345B2 (ja)
KR100352120B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
JPS63107126A (ja) 半導体装置
JPS60110145A (ja) 樹脂封止型半導体装置
US6057177A (en) Reinforced leadframe to substrate attachment
JPH07263487A (ja) 半導体装置の製造方法
JPH04354342A (ja) 半導体装置
JPH07106495A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110313

Year of fee payment: 15