JPH06151685A - Ｍｃｐ半導体装置 - Google Patents

Ｍｃｐ半導体装置

Info

Publication number
JPH06151685A
JPH06151685A JP4295134A JP29513492A JPH06151685A JP H06151685 A JPH06151685 A JP H06151685A JP 4295134 A JP4295134 A JP 4295134A JP 29513492 A JP29513492 A JP 29513492A JP H06151685 A JPH06151685 A JP H06151685A
Authority
JP
Japan
Prior art keywords
lead
semiconductor element
semiconductor
mcp
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4295134A
Other languages
English (en)
Inventor
Kazunari Michii
一成 道井
Koichi Nakagawa
興一 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4295134A priority Critical patent/JPH06151685A/ja
Priority to US08/003,422 priority patent/US5373188A/en
Priority to DE4301915A priority patent/DE4301915C2/de
Publication of JPH06151685A publication Critical patent/JPH06151685A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/82169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, e.g. nozzle
    • H01L2224/8218—Translational movements
    • H01L2224/82181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 リード引き回し及びピン接続の自由度が増大
し、半導体素子間の相互接続及び信頼性が向上したＭＣ
Ｐ半導体装置を提供することを目的とする。 【構成】 リードの一部が、少なくとも一つの半導体素
子の主面に接触せずに半導体素子の一側縁側から他の側
縁側にまで延ばされて、リードと半導体素子とが立体交
差しており、複数の半導体素子の内部電極をボンディン
グワイヤによって共通のリードに接続されている。隣接
する半導体素子の内部電極間をＴＡＢテープにより互い
に接続する。 【効果】 リード引き回し自由度が高くなる。内部電極
間の接続部及び半導体チップ自体の信頼性が向上し、ま
た半導体素子の隣接してない側縁上の内部電極間を相互
接続することもでき、リードの引き回しの自由度が極め
て高くなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は複数の半導体素子を単一
のパッケージ内に収納したマルチ・チップ・パッケージ
（ＭＣＰ）半導体装置に関するものである。
【０００２】
【従来の技術】電子システムの高密度化や高速化を図る
ためには、半導体装置の１チップ化が望ましいが、新し
いチップを設計開発するためには長い期間が必要である
ので、納品までに長期間が必要であり、また、アナログ
回路やディジタル回路の組み合わせを単一のチップ内で
行うためには、電気的特性及びウエハプロセスに解決し
なければならない問題点が多数ある。このため、システ
ム・オン・チップの代わりに、複数の既存のチップを１
つのパッケージ内に収納するマルチ・チップ・パッケー
ジ（ＭＣＰ）方式の半導体装置が増えてきている。
【０００３】従来のＭＣＰ方式の半導体装置に於いて
は、セラミック基板あるいはプリント基板上に複数のチ
ップを取り付け、それをリードフレームに乗せてトラン
スファモールドする方法があるが、高価なセラミック基
板やプリント基板を用いるために装置のコストが大きく
なるという問題がある。
【０００４】別の従来のＭＣＰ方式の半導体装置に於い
ては、図１４及び図１５に示す如く複数の素子がリード
フレームに直接取り付けられている。即ち、これらの図
に於いて、半導体装置はそれぞれ２本のリード１を有す
る略々矩形の２つのダイパッド２上にそれぞれ設けられ
た半導体素子３を備えている。ダイパッド２は２つの辺
を並べて配置されて、その周囲には多数のリード４が設
けられており、リード４の内端は半導体素子３上の電極
５にボンディング・ワイヤ６により接続されている。図
１６に示す如く、２つの半導体素子３の隣接の辺上の電
極５は互いにボンディングワイヤ７により接続され、も
ってリード４の数を低減し、半導体装置を小型化し、実
装基板を簡素化している。このような構成の全体が、リ
ード４の外側部分を除いて封止樹脂８により封止されて
いる。
【０００５】
【発明が解決しようとする課題】このような従来のＭＣ
Ｐ半導体装置に於いては、リード４の引き回しがダイパ
ッド２の周辺に於いてしかできないので、半導体素子３
上の電極５とリード４との接続が自由には行えずに必要
なリード４の数及び長さが大きくなり、ＭＣＰ半導体装
置全体の大きさも大きくなってしまうと共にリード・イ
ンダクタンスが比較的大きくなってしまう。
【０００６】また、２つの半導体素子３の電極５間は、
図１６に示す如きボンディング・ワイヤ７により接続さ
れているので、ボンディングワイヤ７を切断するステッ
チ・ボンド側９については電極５を介して半導体素子３
が受ける機械的ストレスが大きく、半導体素子３の信頼
性が低下してしまう。また、２つの半導体素子３上の電
極５のうち相互に接続できるものは、半導体素子３の隣
接する辺に沿った電極５だけである。
【０００７】本発明は上述の如き従来のものの課題を解
決するためになされたもので、リードの引き回しの自由
度を向上させてピン接続の自由度を増大させ、また半導
体チップ間の相互接続及び半導体素子の信頼性を向上さ
せたＭＣＰ半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１記載の発明によ
れば、第１及び第２主面を持ち、第１主面上に多数の内
部電極を有する複数の半導体素子と、複数のリードを有
して半導体素子を搭載するリードフレームと、半導体素
子の内部電極をリードフレームの前記リードに電気的に
接続するボンディングワイヤと、半導体素子、リードの
一部及びボンディングワイヤを封止する封止樹脂とを備
えたＭＣＰ半導体装置に於いて、リードの一部が、少な
くとも一つの半導体素子の主面に接触せずに半導体素子
の一側縁側から他の側縁側にまで延びたＭＣＰ半導体装
置が得られる。
【０００９】請求項２記載の発明によれば、リードの一
部が、少なくとも一つの半導体素子の主面に接触せずに
半導体素子の一側縁側から他の側縁側にまで延び，複数
の半導体素子の内部電極のうちのいくつかが、ボンディ
ングワイヤによって共通のリードに接続されたＭＣＰ半
導体装置が得られる。
【００１０】請求項３記載の発明によれば、複数の半導
体素子のうち隣接する半導体素子の内部電極をＴＡＢテ
ープにより互いに接続したＭＣＰ半導体装置が得られ
る。
【００１１】
【作用】請求項１記載の発明によれば、リードの一部
が、少なくとも一つの半導体素子の主面に接触せずに半
導体素子の一側縁側から他の側縁側にまで延びているた
め、リードと半導体素子とが立体交差することになり、
リードの引き回しの自由度が極めて高くなり、ノイズお
よびリード・インダクタンスを低減したＭＣＰ半導体装
置が得られる。
【００１２】請求項２記載の発明によれば、複数の半導
体素子の内部電極のうちのいくつかが、ボンディングワ
イヤによって共通のリードに接続されているので、半導
体素子の内部電極をこのリードを介して互いに接続でき
るので、これら内部電極間の接続部及び半導体素子自体
の信頼性が向上し、また半導体素子の隣接してない側縁
上の内部電極間を相互接続することもでき、リードの引
き回しの自由度が極めて高くなる。
【００１３】請求項３記載の発明によれば、複数の半導
体素子のうち隣接する半導体素子の内部電極間をＴＡＢ
テープにより互いに接続しているので、これら内部電極
間の接続部及び半導体素子自体の信頼性が向上したＭＣ
Ｐ半導体装置が得られる。
【００１４】
【実施例】
実施例１．図１は本発明の第１の実施例のＭＣＰ半導体
装置を平面図で示し、図２は図１のＡ−Ａ線に沿った断
面図であり、本発明のＭＣＰ半導体装置は、第１半導体
素子１１及び第２半導体素子１２を備えている。第１半
導体素子１１は矩形の第１主面１３と第２主面１４（図
２）とを持ち、第１主面１３上にはその側縁に沿って多
数の内部電極１５が配置され、第２半導体素子１２は同
様に矩形の第１主面１６と第２主面１７（図２）とを持
ち、第１主面１６上にはその側縁に沿って多数の内部電
極１８が配置されている。
【００１５】本発明のＭＣＰ半導体装置はまた、多数の
リード１９を有してこれら半導体素子１１及び１２を並
べて搭載するリードフレーム２０を備えている。リード
フレーム２０は、第１半導体素子１１をその上に搭載す
るためのダイパッド２１と、ダイパッド２１から外方向
に延びた第１のリード１９ａと、ダイパッド２１から離
れてはいるがダイパッド２１の側縁近傍から外方向に延
びた第２のリード１９ｂと、第２半導体素子１２を搭載
すべき位置である搭載部を離れて囲み、第２半導体素子
１２の側縁近傍から外方向に延びた第３のリード１９ｃ
と、ダイパッド２１の側縁近傍から第２半導体素子１２
の搭載部の下方を通って外方向に延びた第４のリード１
９ｄとを備えている。第４のリード１９ｄ上には適当な
絶縁層２２が設けられていて、その上に固着された第２
半導体素子１２を第４のリード１９ｄに対して絶縁して
いる。換言すれば、リード１９の一部、即ち第４のリー
ド１９ｄは、第２半導体素子１２の第１主面１６にも第
２主面１７にも接触せずに第２半導体素子１２の一側縁
側（図１で右側）から他側縁側（図１で左側）にまで延
びている。
【００１６】本発明のＭＣＰ半導体装置は更に、第１及
び第２半導体素子１１及び１２の内部電極１５及び１８
をリードフレーム２０のリード１９に電気的に接続する
ボンディングワイヤ２３を備え、更にこれら半導体素子
１１及び１３、リード１９のインナーリード部分に相当
する一部及びボンディングワイヤ２３を封止して樹脂パ
ッケージを形成する封止樹脂２４をも備えている。図１
から明らかな通り、ボンディングワイヤ２３の内の大部
分は、内部電極１５あるいは１８から第２のリード１９
ｂあるいは第３のリード１９ｃの内端にまで延びた第１
のボンディングワイヤ２３ａであるが、その他は、第１
半導体素子１１の図１で左側側縁部の内部電極１５から
第４のリード１９ｄの内端にまで延びた第２のボンディ
ングワイヤ２３ｂと、第２半導体素子１２の右側側縁部
の内部電極１８から同じ第４のリード１９ｄの内端にま
で延びた第３のボンディングワイヤ２３ｃと、第２半導
体素子１２の左側側縁部の内部電極１８から同じ第４の
リード１９ｄにまで延びた第４のボンディングワイヤ２
３ｄとからなっている。このように、半導体素子１１及
び１２の内部電極１５及び１８のうちの第２乃至第４の
ボンディングワイヤ２３ｂ，２３ｃ及び２３ｄは、第４
のリード１９ｄに共通に接続されており、この意味で第
４のリード１９ｄは共通のリードであり、隣接する側縁
部の内部電極１５及び１８は第４のリード１９ｄを介し
て互いに接続されている。このように構成された装置全
体が、リード１９の外端部分を除いて封止樹脂２４によ
り封止されて完成したＭＣＰ半導体装置となっている。
【００１７】この発明のＭＣＰ半導体装置によれば、リ
ードの一部が、少なくとも一つの半導体素子の主面に接
触せずに半導体素子の一側縁側から他の側縁側にまで延
びていて、リードとチップとが立体交差することにな
り、リードの引き回しの自由度が極めて高くなり、ピン
接続の自由度が向上する。また、複数の半導体素子の内
部電極のうちのいくつかが、ボンディングワイヤによっ
て共通のリードに接続されているので、半導体チップの
内部電極をこのリードを介して互いに接続できるので、
これら内部電極間の接続部及び半導体チップ自体の信頼
性が向上し、また半導体チップの隣接してない側縁上の
内部電極間を相互接続することもでき、リードの引き回
しの自由度が極めて高くなる。
【００１８】実施例２．図３に示す本発明のＭＣＰ半導
体装置に於いては、リードフレーム２５にダイパッドが
無く、第１及び第２半導体素子２６及び２７はそれぞれ
半導体装置全体を図で左右方向に貫通して延びた共通の
リード１９ｅ上に絶縁層２８及び２９を介して搭載され
ている。この実施例に於いても第１の実施例と同じ効果
が得られる。
【００１９】実施例３．図４及び図５（図５は図４の線
Ｂ−Ｂに沿った断面図）に示す本発明のＭＣＰ半導体装
置に於いては、リードフレーム３０がダイパッド２１を
１つ備え、第１半導体素子１１がこのダイパッド２１上
に取付られ、第２半導体素子３２がリード１９ｆ及び１
９ｇに対して第２半導体素子３２の内部電極３３を有す
る第１主面１７を対向させて絶縁体３１を介して取付ら
れ、チップ・オン・リード型の装置を構成している。リ
ード１９ｆはその内端が第２半導体素子３２の第１主面
１６に絶縁体３１を介して対向配置され、リード１９ｇ
は第２半導体素子３２の第１主面１６を横切って延びて
いる。第２半導体素子３２の内部電極３３はボンディン
グワイヤ２３ｅ及び２３ｆにより、それぞれリード１９
ｆ及び１９ｇに接続されている。この実施例に於いても
第１の実施例と同じ効果が得られる。
【００２０】実施例４．図６に示すＭＣＰ半導体装置
は、ＭＣＰ半導体装置を１側から他側へと横切る貫通リ
ード１９ｈを有するリードフレーム３５を備え、第１半
導体素子３６及び第２半導体素子３７の両者が、共にそ
れらの第１主面を絶縁体３８及び３９を介して貫通リー
ド１９ｈに対向させて配置されている。この実施例に於
いても、第１の実施例と同様の効果が得られる。
【００２１】実施例５．図７及び図８（図８は図７の線
Ｃ−Ｃに沿った断面図）に示す本発明のＭＣＰ半導体装
置に於いては、リードフレーム４０がダイパッドを持た
ず、第１半導体素子１１の第２主面１４が絶縁体４１を
介してリード１９ｊ上に取付られ、第２半導体素子３２
は図４のものと同様にリード１９ｆ及び１９ｇに対して
チップ・オン・リード型の装置を構成している。リード
９ｆはその内端が第２半導体素子３２の第１主面１６に
絶縁体３１を介して対向配置され、リード１９ｇは第２
半導体素子３２の第１主面１６を横切って延びている。
第２半導体素子３２の内部電極３３はボンディングワイ
ヤ２３ｅ及び２３ｆにより、それぞれリード１９ｆ及び
１９ｇに接続されている。この実施例に於いても第１の
実施例と同じ効果が得られる。
【００２２】実施例６．図９に示す本発明の更に別の実
施例のＭＣＰ半導体装置は、図７及び図８に示す実施例
に更に図１に示す如きダイパッド上に搭載した半導体素
子を付加した構造である。即ち、ＭＣＰ半導体装置のリ
ードフレーム４５がダイパッド２１を備え、第１半導体
素子１１がダイパッド２１上に取付られてダイパッド搭
載方式とされ、第２半導体素子４６がリードフレーム４
５に対して第２主面を対向させて絶縁体４１を介して取
付られてチップ・オン・リード搭載方式とされ、第３半
導体素子３２はリードフレーム４５に対して上記第１主
面を対向させて絶縁体３１を介して取付られてリード・
オン・チップ搭載方式とされている。
【００２３】実施例７．図１０及び図１１（図１０のＤ
−Ｄ線に沿った断面図）に示す本発明のＭＣＰ半導体装
置は、多数のリード１９と２つのダイパッド２１を有す
るリードフレーム５０と、ダイパッド２１上に搭載され
て、それぞれ第１主面５１及び第２主面５２（図１１）
を持ち、第１主面５１上に多数の内部電極５３を有する
略々矩形の第１半導体素子５４及び第２半導体素子５５
とを備えている。第１及び第２半導体素子５４及び５５
の内部電極５３はリードフレーム５０のリード１９にボ
ンディングワイヤ２３により電気的に接続されている。
２つの半導体素子５４及び５５はその側縁を互いに隣接
させて並べて配置されており、隣接の側縁部の内部電極
５３間はＴＡＢテープ５６を介して互いに電気的に接続
されている。即ちポリイミド等の絶縁性テープ５７上に
形成されたＴＡＢリード５８の両端を、２つの半導体素
子５４及び５５の隣接側縁部上の内部電極５３の上に乗
せ、ＴＡＢ接合により直接溶着させたものであり、ワイ
ヤボンディングによる接続に比較して半導体素子に機械
的ストレスが掛からず損傷を受けることがない。ＭＣＰ
半導体装置は更に、半導体素子５４及び５５、リード１
９のインナーリードに相当する部分、ＴＡＢテープ５６
及びボンディングワイヤ２３を封止する封止樹脂２４を
備えている。
【００２４】実施例８．図１２及び図１３（図１２のＥ
−Ｅ線に沿った断面図）に示すＭＣＰ半導体装置は、実
施例６と同様の構成であるが、ＴＡＢテープ６０が両面
メタライズされたものであることだけが相違している。
即ち、ＴＡＢテープ６０は絶縁性テープ６１と、絶縁性
テープ６１の一面だけに形成されたＴＡＢリード６２
と、両端部６３が絶縁性テープ６１の一面に形成されて
いるが、中央部６４は他面に形成され、両端部６３と中
央部６４との間が貫通接続部６５により接続されて、Ｔ
ＡＢリード６２と交差したＴＡＢリード６６とを備えて
いる。この実施例によれば、ＴＡＢテープ６０内部で交
差配線をすることができ、ピン接続の自由度が更に向上
する。
【００２５】
【発明の効果】以上の説明から明らかな如く、本発明の
ＭＣＰ半導体装置によれば、リードの一部が、少なくと
も一つの半導体素子の主面に接触せずに半導体素子の一
側縁側から他の側縁側にまで延びているため、リードと
半導体素子とが立体交差することになり、リードの引き
回しの自由度が極めて高くなる。また、複数の半導体素
子の内部電極のうちのいくつかが、ボンディングワイヤ
によって共通のリードに接続されているので、半導体素
子の内部電極をこのリードを介して互いに接続できるの
で、これら内部電極間の接続部及び半導体チップ自体の
信頼性が向上し、また半導体素子の隣接してない側縁上
の内部電極間を相互接続することもでき、リードの引き
回しの自由度が極めて高くなる。このため、リード・イ
ンダクタンスを低下させることができ、ノイズを減少で
きる。更に、リードを共通に使用できるので、例えば１
５０ピンの半導体素子を２個用いたＭＣＰ半導体装置の
場合には、約１割のピンを省略でき、配置が容易にな
り、小型になり、周辺回路の設計が容易になる。更にま
た、複数の半導体素子のうち隣接する半導体素子の内部
電極間をＴＡＢテープにより互いに接続しているので、
これら内部電極間の接続部及び半導体素子自体の信頼性
が向上する。
【図面の簡単な説明】
【図１】本発明のＭＣＰ半導体装置の平面図である。
【図２】図１のＡ−Ａ線に沿った断面図である。
【図３】本発明の実施例２のＭＣＰ半導体装置の平面図
である。
【図４】本発明の実施例３のＭＣＰ半導体装置の平面図
である。
【図５】図４のＢ−Ｂ線に沿った断面図である。
【図６】本発明の実施例４のＭＣＰ半導体装置の平面図
である。
【図７】本発明の実施例５のＭＣＰ半導体装置の平面図
である。
【図８】図７のＣ−Ｃ線に沿った断面図である。
【図９】本発明の実施例６のＭＣＰ半導体装置の平面図
である。
【図１０】本発明の実施例７のＭＣＰ半導体装置の平面
図である。
【図１１】図１０のＤ−Ｄ線に沿った断面図である。
【図１２】本発明の実施例８のＭＣＰ半導体装置の平面
図である。
【図１３】図１２のＥ−Ｅ線に沿った断面図である。
【図１４】従来のＭＣＰ半導体装置の平面図である。
【図１５】図１４のＸ−Ｘ線に沿った断面図である。
【図１６】図１５の部分拡大図である。
【符号の説明】
１３，１６ 第１主面 １４，１７ 第２主面 １５、１８ 内部電極 １１，１２ 半導体素子 １９ リード ２０ リードフレーム ２３ ボンディングワイヤ ２４ 封止樹脂 ５６ ＴＡＢテープ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/60 ３０１ Ａ 6918−4Ｍ 23/28 Ａ 8617−4Ｍ 23/538

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 第１及び第２主面を持ち、上記第１主面
    上に多数の内部電極を有する複数の半導体素子と、複数
    のリードを有して上記半導体素子を搭載するリードフレ
    ームと、上記半導体素子の内部電極を上記リードフレー
    ムの前記リードに電気的に接続するボンディングワイヤ
    と、上記半導体素子、上記リードの一部及び上記ボンデ
    ィングワイヤを封止する封止樹脂とを備えたＭＣＰ半導
    体装置に於いて、上記リードの一部が、少なくとも一つ
    の上記半導体素子の上記主面に接触せずに上記半導体素
    子の一側縁側から他の側縁側にまで延びたことを特徴と
    するＭＣＰ半導体装置。
  2. 【請求項２】 第１及び第２主面を持ち、上記第１主面
    上に多数の内部電極を有する複数の半導体素子と、複数
    のリードを有して上記半導体素子を搭載するリードフレ
    ームと、上記半導体素子の内部電極を上記リードフレー
    ムの上記リードに電気的に接続するボンディングワイヤ
    と、上記半導体素子、上記リードの一部及び上記ボンデ
    ィングワイヤを封止する封止樹脂とを備えたＭＣＰ半導
    体装置に於いて、上記リードの一部が、少なくとも一つ
    の上記半導体素子の上記主面に接触せずに上記半導体素
    子の一側縁側から他の側縁側にまで延び，上記複数の半
    導体素子の上記内部電極のうちのいくつかが、上記ボン
    ディングワイヤによって共通のリードに接続されたこと
    を特徴とするＭＣＰ半導体装置。
  3. 【請求項３】 多数の内部電極を有する複数の半導体素
    子と、リードを有してこれら半導体素子を搭載するリー
    ドフレームと、上記半導体素子の内部電極を上記リード
    フレームの前記リードに電気的に接続するボンディング
    ワイヤと、上記半導体素子、上記リードの一部及び上記
    ボンディングワイヤを封止する封止樹脂とを備えたＭＣ
    Ｐ半導体装置に於いて、上記複数の半導体素子のうち隣
    接する半導体素子の上記内部電極間をＴＡＢテープによ
    り互いに接続したことを特徴とするＭＣＰ半導体装置。
JP4295134A 1992-11-04 1992-11-04 Ｍｃｐ半導体装置 Pending JPH06151685A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4295134A JPH06151685A (ja) 1992-11-04 1992-11-04 Ｍｃｐ半導体装置
US08/003,422 US5373188A (en) 1992-11-04 1993-01-12 Packaged semiconductor device including multiple semiconductor chips and cross-over lead
DE4301915A DE4301915C2 (de) 1992-11-04 1993-01-25 Mehrfachchip-Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4295134A JPH06151685A (ja) 1992-11-04 1992-11-04 Ｍｃｐ半導体装置

Publications (1)

Publication Number Publication Date
JPH06151685A true JPH06151685A (ja) 1994-05-31

Family

ID=17816725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4295134A Pending JPH06151685A (ja) 1992-11-04 1992-11-04 Ｍｃｐ半導体装置

Country Status (3)

Country Link
US (1) US5373188A (ja)
JP (1) JPH06151685A (ja)
DE (1) DE4301915C2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064176A (ja) * 2000-08-18 2002-02-28 Murata Mfg Co Ltd 電子部品素子搭載基板およびそれを用いた電子部品およびそれを用いた電子装置
KR100336281B1 (ko) * 2000-04-20 2002-05-13 윤종용 수리할 수 있는 멀티 칩 패키지
US6396130B1 (en) * 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
KR100430772B1 (ko) * 2000-07-11 2004-05-10 가부시끼가이샤 도시바 반도체장치
JP2005300485A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置
JP2005311138A (ja) * 2004-04-23 2005-11-04 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US7148567B2 (en) 2001-12-03 2006-12-12 Renesas Technology Corp. Semiconductor integrated circuit device
KR100714562B1 (ko) * 2006-04-21 2007-05-07 삼성전기주식회사 멀티칩 패키지
JP2007129182A (ja) * 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
US7466024B2 (en) 2004-04-16 2008-12-16 Renesas Technology Corp. Multi-chip semiconductor device package
JP2009170785A (ja) * 2008-01-18 2009-07-30 Renesas Technology Corp 半導体装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3185540B2 (ja) * 1994-06-10 2001-07-11 松下電器産業株式会社 半導体集積回路
US5625235A (en) * 1995-06-15 1997-04-29 National Semiconductor Corporation Multichip integrated circuit module with crossed bonding wires
US5608359A (en) * 1995-10-10 1997-03-04 Motorola, Inc. Function-differentiated temperature compensated crystal oscillator and method of producing the same
US5789816A (en) * 1996-10-04 1998-08-04 United Microelectronics Corporation Multiple-chip integrated circuit package including a dummy chip
JPH1117100A (ja) 1997-06-19 1999-01-22 Mitsubishi Electric Corp 半導体装置
JP3938617B2 (ja) * 1997-09-09 2007-06-27 富士通株式会社 半導体装置及び半導体システム
JP3985016B2 (ja) * 1997-10-31 2007-10-03 沖電気工業株式会社 半導体装置
US6159765A (en) * 1998-03-06 2000-12-12 Microchip Technology, Incorporated Integrated circuit package having interchip bonding and method therefor
US6849480B1 (en) 1999-05-07 2005-02-01 Seagate Technology Llc Surface mount IC stacking method and device
DE19927747C1 (de) 1999-06-17 2000-07-06 Siemens Ag Multichipmodul aus einem zusammenhängenden Waferscheibenteil für die LOC-Montage sowie Verfahren zu dessen Herstellung
DE10012883A1 (de) * 2000-03-16 2001-09-27 Infineon Technologies Ag Verfahren zum Herstellen eines Packages mit mindestens zwei Speicherchips
DE10125697B4 (de) * 2001-05-25 2019-01-03 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Herstellen eines Leistungshalbleitermoduls
US7550842B2 (en) * 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
TWI237889B (en) * 2004-01-16 2005-08-11 Optimum Care Int Tech Inc Chip leadframe module
JP2005252099A (ja) * 2004-03-05 2005-09-15 Sharp Corp 高周波用半導体装置
EP1628347A1 (en) * 2004-08-19 2006-02-22 Optimum Care International Tech. Inc. Semiconductor chip leadframe module
TW200631154A (en) * 2004-11-03 2006-09-01 Koninkl Philips Electronics Nv Inner bridges for chip-to-chip interconnections in a multi-chip IC package
US7629675B2 (en) * 2006-05-03 2009-12-08 Marvell International Technology Ltd. System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices
DE102006051199A1 (de) * 2006-10-30 2008-05-08 Robert Bosch Gmbh Elektrisches Bauelement mit äußerer Kontaktierung
US8294248B2 (en) * 2006-11-30 2012-10-23 Marvell World Trade Ltd. Chip on leads
DE102007062787A1 (de) * 2006-12-29 2008-07-17 Qimonda Ag Kupferdrahtbonden auf organischen Lötschutzmaterialien
US8084299B2 (en) * 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
US8269324B2 (en) * 2008-07-11 2012-09-18 Stats Chippac Ltd. Integrated circuit package system with chip on lead
MY169839A (en) * 2011-12-29 2019-05-16 Semiconductor Components Ind Llc Chip-on-lead package and method of forming
US8951847B2 (en) 2012-01-18 2015-02-10 Intersil Americas LLC Package leadframe for dual side assembly
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
JP5854011B2 (ja) * 2013-09-06 2016-02-09 トヨタ自動車株式会社 半導体装置、及び半導体装置の製造方法
KR102201859B1 (ko) * 2014-09-23 2021-01-12 엘지디스플레이 주식회사 발광다이오드 패키지, 이를 포함하는 광원모듈 및 백라이트 유닛
CN109273425B (zh) * 2018-10-26 2020-06-12 星科金朋半导体（江阴）有限公司 一种引线框架封装结构的布线方法
DE102022118576A1 (de) 2022-07-25 2024-01-25 Infineon Technologies Ag Halbleitervorrichtungen und Verfahren für ihre Herstellung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
US4257061A (en) * 1977-10-17 1981-03-17 John Fluke Mfg. Co., Inc. Thermally isolated monolithic semiconductor die
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPS61111561A (ja) * 1984-10-05 1986-05-29 Fujitsu Ltd 半導体装置
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
JPS6290953A (ja) * 1985-10-01 1987-04-25 Fujitsu Ltd 樹脂封止型半導体装置
US4884122A (en) * 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
JPH0754841B2 (ja) * 1987-04-13 1995-06-07 サンケン電気株式会社 絶縁物封止型回路装置
JP2507476B2 (ja) * 1987-09-28 1996-06-12 株式会社東芝 半導体集積回路装置
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5245216A (en) * 1990-09-11 1993-09-14 Kabushiki Kaisha Toshiba Plastic-molded type semiconductor device
JPH04144142A (ja) * 1990-10-04 1992-05-18 Toshiba Corp 半導体装置
JPH0828394B2 (ja) * 1990-11-28 1996-03-21 三菱電機株式会社 半導体装置
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100336281B1 (ko) * 2000-04-20 2002-05-13 윤종용 수리할 수 있는 멀티 칩 패키지
KR100430772B1 (ko) * 2000-07-11 2004-05-10 가부시끼가이샤 도시바 반도체장치
US6885096B2 (en) 2000-07-11 2005-04-26 Kabushiki Kaisha Toshiba Semiconductor device having at least three power terminals superposed on each other
JP2002064176A (ja) * 2000-08-18 2002-02-28 Murata Mfg Co Ltd 電子部品素子搭載基板およびそれを用いた電子部品およびそれを用いた電子装置
US6396130B1 (en) * 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
US7148567B2 (en) 2001-12-03 2006-12-12 Renesas Technology Corp. Semiconductor integrated circuit device
US7998795B2 (en) 2004-04-16 2011-08-16 Renesas Electronics Corporation Method of manufacturing a semiconductor device including plural semiconductor chips
US7772044B2 (en) 2004-04-16 2010-08-10 Renesas Technology Corp. Method of manufacturing a semiconductor device including plural semiconductor chips
US7176487B2 (en) 2004-04-16 2007-02-13 Renesas Technology Corp. Semiconductor integrated circuit
JP2005300485A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置
US7466024B2 (en) 2004-04-16 2008-12-16 Renesas Technology Corp. Multi-chip semiconductor device package
JP2005311138A (ja) * 2004-04-23 2005-11-04 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP4541021B2 (ja) * 2004-04-23 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007129182A (ja) * 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
US8970019B2 (en) 2005-05-11 2015-03-03 Kabushiki Kaisha Toshiba Semiconductor device with sealed semiconductor chip
US10366942B2 (en) 2005-05-11 2019-07-30 Toshiba Memory Corporation Semiconductor device with sealed semiconductor chip
US10872844B2 (en) 2005-05-11 2020-12-22 Toshiba Memory Corporation Semiconductor device with sealed semiconductor chip
US11424176B2 (en) 2005-05-11 2022-08-23 Kioxia Corporation Semiconductor device with sealed semiconductor chip
US11854946B2 (en) 2005-05-11 2023-12-26 Kioxia Corporation Semiconductor device with sealed semiconductor chip
KR100714562B1 (ko) * 2006-04-21 2007-05-07 삼성전기주식회사 멀티칩 패키지
JP2009170785A (ja) * 2008-01-18 2009-07-30 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
US5373188A (en) 1994-12-13
DE4301915C2 (de) 1996-10-10
DE4301915A1 (de) 1994-05-05

Similar Documents

Publication Publication Date Title
JPH06151685A (ja) Ｍｃｐ半導体装置
US5596225A (en) Leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
JP2518569B2 (ja) 半導体装置
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
JP2000232200A (ja) 半導体チップおよびチップ・オン・チップ構造の半導体装置
JPH1056093A (ja) 半導体装置およびその半導体装置を組み込んだ電子装置
JPH06216182A (ja) チップ・オン・ボード組立体およびその製造方法
US20040245651A1 (en) Semiconductor device and method for fabricating the same
JP4031333B2 (ja) 半導体装置
JPS6220707B2 (ja)
JP2982182B2 (ja) 樹脂封止型半導体装置
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JPS593857B2 (ja) 半導体装置
US6534846B1 (en) Lead frame for semiconductor device and semiconductor device using same
JP3016049B2 (ja) 半導体装置
JPH0318344B2 (ja)
KR970000973Y1 (ko) 반도체장치
JPH04124844A (ja) 半導体装置のボンディングパッド電極の構造
JPH11111910A (ja) マルチチップマウント半導体装置及びその製造方法
JP3041849B2 (ja) 半導体装置及びその製造方法
JP2555991B2 (ja) パッケージ
JP2752932B2 (ja) 半導体集積回路パッケージ
JPS5828359Y2 (ja) 半導体集積回路装置
JPH0645514A (ja) 混成集積回路
JPH04350961A (ja) 半導体集積回路装置およびその製造方法