KR100276781B1 - 리드-온-칩 반도체장치 및 그 제조방법 - Google Patents

리드-온-칩 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100276781B1
KR100276781B1 KR1019930000791A KR930000791A KR100276781B1 KR 100276781 B1 KR100276781 B1 KR 100276781B1 KR 1019930000791 A KR1019930000791 A KR 1019930000791A KR 930000791 A KR930000791 A KR 930000791A KR 100276781 B1 KR100276781 B1 KR 100276781B1
Authority
KR
South Korea
Prior art keywords
chip
lead
working surface
leads
bond pads
Prior art date
Application number
KR1019930000791A
Other languages
English (en)
Other versions
KR930018704A (ko
Inventor
지. 비글러 챨스
제이. 카스토 제임스
비. 맥샤인 마이클
디. 아프샤 데이비드
Original Assignee
비센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25255779&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100276781(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 비센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 비센트 비. 인그라시아
Publication of KR930018704A publication Critical patent/KR930018704A/ko
Application granted granted Critical
Publication of KR100276781B1 publication Critical patent/KR100276781B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S228/00—Metal fusion bonding
    • Y10S228/904—Wire bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

본 발명의 반도체 장치(10)는 리드-온-칩(LOC) 형태를 갖는다. 상기 장치의 리드(24)는 전도성 와이어(30)에 의해 주변 본드패드(14)에 전기적으로 연결된 중심부(36)를 갖는다. 리드의 내부부분(38)은 접착력을 개선하고 와이어 본딩중에 리드를 안정시키는 내부 클램핑 영역(41)을 제공하기 위해 중심부로부터 중심선(A-A)을 향해 연장된다. 한 실시예에서, 리드 프레임(16)의 타이 바아(22)는 반도체 칩(12)을 가로질러 전원을 분배시키는데 사용된다. 또한, 상기 리드 프레임은 칩(12)과 절연 테이프(18)를 리드 프레임에 각각 배열시키기 위해 칩 정렬 형상부(50)와 테이프 정렬 형상부(52)를 포함할 수 있다.

Description

리드-온-칩 반도체장치 및 그 제조방법
제1도는 본 발명의 한 실시예에 따른 반도체 장치의 평면도.
제2도는 제1도 영역(34)의 분해도.
제3도는 본 발명의 다른 실시예에 따른 반도체 장치의 평면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 장치 12 : 칩
14 : 본드 패드 16 : 리드 프레임
18 : 절연 테이프 20 : 레일부
22 : 타이 바아 24 : 리드
26 : 지지부재 30 : 전도성 와이어
본 발명은 반도체 장치에 관한 것으로 특히 리드-온-칩(Lead-on-chip) 반도체 장치와 그 제조 방법에 관한 것이다.
리드-온-칩(LOC)은 다수의 반도체 제조업자 특히, DRAM(동적 랜덤 액세스 메모리) 및 SRAM(정적 랜덤 억세스 메모리)을 포함하는 반도체 기억 장치를 제조하는 제조업자들에 의해 사용되는 패키징 기술이다. 종래의 LOC 장치는 반도체 칩의 작용면(active surface)상에 배열되어 부착된 다수의 리드를 가지므로써 리드-온-칩이라 명명되었다. 상기 LOC의 큰 장점은 반도체 칩의 크기와 그 칩을 감싸는 패키지의 크기와의 비가 매우 크다는 것이다. 상기 장점은 상기 칩이 리드에 부착되지 않기 때문에 플러그 또는 다이 패드(die pad)로 공지된 칩 장착 영역이 필요치 않기 때문에 성취된다. 수요자들은 계속해서 좀더 작은 장치를 요구하기 때문에 반도체 제조업자들에게 칩의 크기와 패키지 크기와의 비는 중요한 요소이다.
LOC는 대안적인 여러면에서 흥미로운 패키징 방법이지만, 제안된 많은 LOC설계는 다양한 칩 설계를 수용하기에 충분한 적응성이 없다. 예를들면, 현존하는 대부분의 LOC 기술은 반도체 칩의 본드 패드(bond pads)가 칩의 중앙열에 위치되는 것을 필요로 한다. 그러나, 다수 반도체 제조업자들은 주변 본드패드를 갖는 종래의 칩 설계에 의존한다. 두개의 대향 칩 단부상에 본드패드를 갖는 칩을 위해 다른 LOC 기술들이 개발되어 왔다. 그럼에도 불구하고, 상기 기술들은 칩의 전체 주변에 걸쳐 분포된 본드패드를 갖는 칩에 적용될 수 없다. LOC의 상기 장점으로부터 잇점을 얻기 위해, 반도체 제조업자들은 단부에만 위치된 본드패드나 중앙에 위치한 본드패드를 갖도록 주변 본드패드 칩을 재설계해야 한다. 칩의 재설재는 비용과 시간 소모를 수반한다. 더우기, 칩의 재설계로 인하여 최초 설계된 칩보다 큰 칩을 필요로 한다. 다른 예로써, 몇몇 반도체 제조업자들은 칩이 각각의 패키지 형태를 위한 칩을 재설계하기 보다는 상기 기술들중 하나를 사용하여 패키지되도록 칩을 설계한다. 일반적인 경우는 금속 리드 프레임이나 TAB(테이프 자동 본딩)리드 프레임 중 하나를 사용하여 패키지되도록 칩이 설계된다. 대부분의 종래 LOC 기술은 금속 리드 프레임에만 사용되고 TAB로는 실행되지 않는다.
본 발명은 종래 기술과 관련된 많은 단점들을 극복한다. 한 형태에서, 본 발명에 따른 반도체 장치는 주변과 작용면 및 중심선을 갖는 반도체 칩을 갖는다. 다수의 본드 패드가 상기 주변을 따라 칩의 작용면상에 형성된다. 다수의 리드는 리드가 본드 패드들 사이에 이격되도록 작용면과 칩상에 놓인다. 각각의 리드는 전도성 와이어에 의해 본드 패드들중 하나에 전기적으로 결합되는 중심부를 갖는다. 각 리드는 또한 상기 중심부로부터 칩의 중심선을 향해 연장된 내부 부분을 갖는다.
상기 및 다른 특성과 장점은 첨부된 도면과 관련한 하기의 상세한 설명으로 더욱 분명해질 것이다. 도면은 일정한 비율로 축적될 필요는 없으며, 구체적으로 도시되지 않은 본 발명의 다른 실시예가 있을 수 있다는 것을 이해하는 것이 중요하다.
본 발명은 반도체 제조업자들에게 칩 설계의 적응성을 제공한다. 본 발명의 한 형태로서, 반도체 칩은 주변 본드 패드를 가지며 리드-온-칩(LOC) 개념을 사용한다. 리드는 주변 본드패드를 수용하기 위해 본드패드 사이의 칩의 작용면을 가로질러 연장된다. 더우기, 리드는 리드면 영역을 증가시키기 위해 본드 패드를 초과하여 패키지의 중심선을 향해 연장된다. 리드면 영역의 증가는 적어도 2개의 장점을 갖는다. 그 하나로 보다 큰 표면 영역이 리드와 칩, 리드와 성형된 수지 패키지 몸체 사이의 접착을 개선한다. 다른 장점으로, 보다 큰 리드 영역이 작용 칩면으로부터 열 전도성 리드를 통해 대기로의 열 분산을 개선한다. 본 발명에 따른 반도체 장치의 리드가 본드패드를 초과하여 연장될지라도, 와이어 본드의 길이는 와이어 본드가 리드팁과 마주한채 리드의 중심부에 만들어지기 때문에 짧게 유지된다. 짧은 와이어 본드는 패키지의 성형 공정시에 와이어 스위프(wire sweep)의 가능성을 줄이고 두개의 와이어 또는 와이어와 부적절한 리드사이의 전기적 단락 가능성을 감축시킨다. 본 발명에 따른 상기의 장점들과 다른 특성들은 하기에서 더욱 상세히 설명된다.
제1도는 본 발명에 따른 반도체 장치(10)의 평면도를 나타낸다. 상기 장치(10)는 반도체 칩(12)을 포함한다. 상기 칩의 작용면은 도시된 것과 같이 칩의 주변부를 따라 위치된 다수의 본드 패드(14)를 포함한다. 상기 칩은 4개의 면으로 되어 있으며 그중 2개는 다른 두면보다 길다. 상기 직사각형의 칩 형상은 반도체 기억 장치에서는 일반적이다. 그러나, 본 발명은 게이트 어레이, 마이크로프로세서, 아나로그 장치와 같은 다른 장치 형태로 실행된다는 것을 알아야 한다. 반도체 칩(12)의 작용면은 각 주요면에 접착 코팅이나 접착층을 갖는 절연 테이프(18)에 의해 리드 프레임(16)에 부착된다. 양면 접착 절연 테이프는 본드패드(14)를 칩(12)에 부착하는데 사용된다. 절연 테이프(18)는 종래의 LOC 패키징에 사용된 시판중인 테이프일 수도 있다. 일반적으로 사용되는 절연 테이프는 주로 폴리이미드(polyimide) 물질과 같은 폴리머이다. 또한, 접착 물질은 폴리이미드일 수 있으며 또는 에폭시, 아크릴 및 상기 물질들의 이형체와 같은 것으로 될 수 있다.
제1도에는 리드 프레임(16)의 일부만이 도시되어 있다. 도시된 부분들은 레일부(20), 타이 바아(tie bar)(22), 다수의 리드(24)를 포함한다. 본 발명의 양호한 실시예에서, 리드 프레임(16)은 복수의 반도체 칩이 하나의 리드 프레임에 부착될 수 있도록 스트립 형태이다. 그러나, 본 발명을 이해하기 위해서, 하나의 반도체 칩에 관련된 리드 프레임부만을 도시한다. 리드 프레임(16)은 예를들어 구리, 구리합금, 철-니켈합금 등과 같은 종래의 리드 프레임에 사용된 물질로 형성된다.
제1도에서, 타이 바아(22)는 칩(12)의 중심선(A-A)을 따라 연장되고 리드프레임(16)의 마주하는 레일부(20)에 연결된다. 종래의 리드 프레임의 타이 바아는 플래그 또는 다이 패드로 공지된 칩 장착 영역을 현수시키는데 사용된다. 칩이 리드에 부착되기 때문에, LOC 리드 프레임은 다이패드를 필요로하지 않는다. 그러나, 본 발명의 한 실시예에서, 타이 바아는 두개의 다른 목적에 사용된다. 첫째로, 리드 프레임(16)의 타이 바아(22)는 도시하지 않은 패키지 몸체를 형성하게 될 성형 수지 재료와 칩(12)을 부착시키기 위한 부가의 표면 영역을 제공한다. 필요하다면, 타이 바아(22)는 부가 표면 영역을 위한 지지부재(26)를 포함하도록 수정되고 접착력이 개선될 수 있다. 본 발명에 따른 타이 바아(22)를 갖는 또 다른 목적은 타이 바아를 상기 장치의 전압을 분배하는데 사용할 수 있다는 것이다. 본 발명의 양호한 실시예에서, 타이 바아(22)는 전원 분배를 위해 사용되지만, 어떤 전압도 상기 장치를 통해 분배될 수 있다. 제1도에서, 타이 바아(22)는 전도성 와이어(30)에 의해 본드 패드(28)에 전기적으로 연결된다. 리드(32)는 타이 바아(22)에 일체적이다. 그러므로, 리드(32)에 공급된 전압은 상기 타이 바아에 의해 칩을 가로질러 분배된다. 상기 장치(10)가 타이 바아에 전기적으로 연결되는 칩(12)의 두면 각각에 두개의 본드패드(28)를 갖는다할지라도, 이것은 본 발명의 필수 구성은 아니다. 전압 분배는 본 발명에 따라 타이 바아에 전기적으로 연결된 하나 이상의 리드와 하나 이상의 본드패드를 가지므로써 이루어질 수 있다. 더우기, 하나 이상의 타이 바아는 전압 분배를 위해 사용될 수 있다. 제1도는 비록 칩(12)의 한쪽 단부에서 다른 단부로 전압을 분배시키는 타이 바아(22)만을 나타내지만, 타이 바아는 본 발명에 따른 칩의 모든 부분에서 전압을 분배할 수 있다.
예를들면, 전압 본드패드는 칩의 중심에서부터 상기 장치의 다른 부위로 전압을 분배시키기 위한 와이어 본드에 의해 제1도의 지지부재(26)중 하나에 전기적으로 연결될 수 있다.
리드 프레임(16)의 리드(24) 각각은 본 발명에 따라 세개의 다른 부분을 갖는다. 영역(34)에 의해 강조된 제1도의 리드는 상기 세개의 리드 부분의 각각을 더욱 분명하게 지적하고자 제2도에 분해도로 표시된다. 중심부(36)의 치수는 전도성 와이어의 접착시 적절한 접착 목표 영역을 제공하도록 충분해야 한다.
리드(24)의 내부부분(38)은 제2리드부이며 또한 제2도에 도시되어 있다. 내부부분(38)은 제1도에 도시된 것과 같이 중심부(36)로부터 칩(12)의 중심선(A-A)를 향해 연장된다. 종래의 리드 프레임은 전도성 와이어를 리드의 중심부가 아닌 팁에 부착하고 있다. 칩의 중앙부를 향해 부착부를 초과하여 리드를 연장시킴으로써, 더 많은 리드 표면 영역이 제공되고 절연 테이프(18), 칩(12) 및 도시하지 않은 성형 수지 패키지 몸체에 대한 리드의 접착력을 개선한다. 또한 칩(12)은 상기 칩 주변부가 아닌 칩의 중간 근처에 위치된 본드패드를 포함한다. 상기 경우에서, 전도성 와이어는 제1도의 영역(40)에 도시된 것과 같이 내부 본드패드를 수용하기 위해 내부 부분(38)에 부착될 수 있다. 본 발명의 한 실시예로서, 내부부분(38)은 접착력을 더욱 더 개선하기 위해 리드의 다른 부분들 보다 쉽게 만들어진다.
내부 부분(38)의 또 다른 장점은 리드의 내부부분이 와이어링 본딩중에 고정 영역으로써 사용될 수 있다는 것이다. 리드 프레임의 리드와 반도체 칩의 본드 패드사이에 전도성 와이어를 와이어 본딩함에 있어서, 적합한 본딩을 보장하기 위해 리드가 지지되는 것이 중요하다. 리드 프레임의 일부로써, 리드는 쉽게 구부려질 수 있는 비교적 긴 캔틸레버이다. 본딩시의 리드의 구부려짐과 리드 프레임의 일반적인 이동을 막기 위해, 리드의 외부는 통상적으로 와이어 본딩 장치의 클램핑기구에 의해 아래로 유지된다. 클램핑 기구는 반도체 칩과 리드의 본딩부분 즉, 상기 팁에 접근할 수 있도록 설계된다. 리드 프레임의 클램핑 영역은 반도체 칩에서 이격되어 주로 에워싼다. 예를들면, 패키지의 외곽선(44)을 초과한 영역은 종래의 클램핑 영역을 나타낸다. 그러나, LOC 패키징 기술에 대해, 종래의 클램핑 방법은 충분한 리드의 안정성을 제공하지 못한다. LOC 리드 프레임이 칩을 초과하여 연장된 리드를 갖기 때문에, 주변 클램핑 기구에 의해 클램프되지 않은 리드부는 다른 리드 프레임 설계와 비교하여 보다 길다. 리드의 클램프되지 않은 부분이 길면길수록, 와이어 본딩 조작시 리드가 이동하기가 쉬워진다.
본 발명의 한 실시예에서, 리드의 내부 부분(38)은 클램핑 영역으로써 사용된다. 하나의 가능한 클램핑 영역은 클램핑 영역(41)으로써 제1도에 형성되어 있다. 상기 클램핑 영역(41)은 십자형이지만, 이것은 본 발명의 필수 요건은 아니다. 리드(24) 내부부분(38)의 일정량 또는 부분은 본 발명에 따른 클램핑 영역으로써 사용된다. 와이어 본딩 작업시 클램핑 리드 프레임(16)에서, 접착될 모든 본드 패드와 리드부가 접근가능한 것이 중요하다. 예를들어, 클램핑 영역(41)을 갖는 클램핑 기구를 사용한다면, 제1도에 표시된 영역(40)이 클램프되었기 때문에, 상기 영역의 내부 본드 패드를 포함할 수 없게 된다. 클램핑 영역(41)을 따라 리드 프레임을 클램핑함으로써, 리드(24)의 캔틸레버 단부는 리드의 중심부(36) 근처에서 확실히 배치된다. 작용칩 면에 중첩되는 영역의 리드 프레임을 클램핑함에 있어서, 클램핑 기구에 의해 적용되는 압력이 칩에 손상을 주지않는다는 것이 또한 중요하다.
각각의 리드(24)의 제3부분은 제2도에 도시된 것과 같이 중심부(36)와 칩(12)으로부터 이격 연장된 외부부분(42)이다. 장치(10)를 위해 패키지 몸체를 형성한 후, 외부부분(42)은 또한 패키지 몸체로부터 예정된 리드 형태로 연장될 것이다. 실제 패키지 몸체는 제1도에 도시되어 있지 않지만, 패키지 외곽선(44)은 참고로 도시되어 있다. 리드(24)의 외부부분(42)은 개구(48)를 포함한다. 상기 개구는 리드와 패키지 몸체 재료사이의 접착을 개선하기 위해 제공되지만, 본 발명을 실행하는데 반드시 필요한 것은 아니다.
제1도에 도시된 반도체 장치(10)는 또한 다양한 정렬 형상부(alignment feature)(50)를 포함한다. 특히 다수의 리드는 칩 정렬 형상부(50)를 갖추고 있다. 칩 정렬 형상부(50)는 리드로부터 연장된 돌기부이며 칩(12)의 적합한 위치에 형성된다. 칩(12)을 리드 프레임(16)에 본딩함에 있어서, 자동화된 기구 또는 작업자는 칩을 상기 리드 프레임에 적절히 위치시키기 위해 정렬 형상부를 사용할 수 있다. 상기 장치(10)에서, 8 개의 리드가 칩의 한쪽에 각각 배열되어 있는 정렬 형상부를 갖는다. 8 개의 리드가 적합한 정렬을 보장하기 위해 정렬 형상부를 가질 필요는 없다. 예를들면 칩의 한쪽 또는 모퉁이에 배열된 두개 이상의 형상부는 칩의 위치를 결정하는데 사용될 수 있다.
또한, 테이프 정렬 형상부(52)는 리드프레임(16)의 영역에 포함된다. 테이프 정렬 형상부(52)는 칩 정렬 형상부와 비슷한 방법으로 수행된다. 접착 코팅된 절연테이프는 먼저 리드 프레임에 부착된다. 그런다음, 부착된 테이프를 갖는 리드 프레임은 반도체 칩과 배열되어 결합된다. 제1도에 도시된 테이프 정렬 형상부는 자동화된 제조 장비와 조작자에게 리드 프레임(16)에 대한 절연테이프(18)의 적절한 위치 결정을 돕는다. 테이프 정렬 형상부는 양쪽 리드(24)와 지지부재(26)상에 제공된다. 칩 정렬 형상부에 대해 언급된 바와같이, 사용된 테이프 정렬 형상부의 도면번호는 변경될 수 있으며, 상기 형상부는 절연 테이프(18)의 한쪽면이나 테이프 모퉁이에 배열될 수 있다.
제3도는 본 발명에 따른 반도체 장치(70)의 평면도이다. 장치(10)의 소자들과 비슷한 반도체 장치(70)의 소자들은 제1도와 같은 도면번호로 언급된다.
상기 두 장치(10, 70)간의 몇몇 차이점은 반도체 장치(70)가 타이 바아를 갖지 않고 상기 장치(70)의 본드 패드(14)가 단지 칩(12)의 두 측면을 따라서 주변부를 갖는 것이다. 상술한 바와같이, 타이 바아는 LOC적용에는 필요없다. 그러나 본 발명의 한 실시예에서, 타이 바아는 장치에 전원을 분배시키고 리드 프레임을 다른 장치 소자에 접착시키는데 사용된다. 반도체 기억 장치는 종종 칩의 두면상에서만 본드 패드를 갖는다. 제3도는 본 발명이 상기 기억 장치와 관련하여 사용될 수 있는 한 방법을 나타낸다. 장치(70)의 다른 독특한 특징은 절연 테이프(18)의 한쪽이 아닌 양쪽의 사용과, 십자형 클램핑 영역이 아닌 내부의 직사각형 클램핑 영역(41)을 사용한다는 것이다.
상기 실시예에서, 장치(70)의 리드(24)는 본드 패드(14)사이에서 이격된다.
리드의 내부가 중심선 A-A를 향해 내향 연장되는 반면, 전도성 와이어(30)는 리드의 중심부분을 전기적으로 연결시키는데 사용된다. 상기의 양 측면은 본 발명에 따른 장치가 종래의 LOC 장치를 능가하는 몇몇 장점을 갖게 한다. 예를들면, 본 발명에 따른 장치는 리드 프레임 반도체 칩, 접착 테이프 및 성형 수지 패키징 재료 사이의 접착력을 개선한다. 상기 장점의 주요 이유는 리드 프레임의 표면 영역이 전체적으로 증가한다는 것이다. 리드 프레임의 표면 영역을 증가시키는데 공헌하는 본 발명의 관점은 와이어 접착부분으로부터 칩의 중심을 향한 리드의 확장과 타이 바아의 사용 및 최소 리드폭 보다 넓은 리드의 내부 부분을 만든다는 것이다. 또한 타이 바아를 사용함으로써 상기 장치에 전원을 분배하는 종래의 방법을 만들어낸다. 본 발명의 다른 장점으로는 주변 본드패드를 갖는 칩에 적용가능하다는 것이다. 본 발명에 따라서, 리드에는 주변 본드패드가 삽입되어 있다. 그러므로, LOC 수행에 사용되는 칩은 또한 상기 칩의 재설계나 재배치없이 다른 패키지에 사용될 수 있다. 본 발명의 또 다른 장점으로는 와이어 본드가 리드의 이동을 감소시키는 동안 칩위에 놓이는 리드의 안쪽부분을 고정시켜 접착 정밀도를 개선하는 능력이 있다. 더욱이, 칩 또는 접착 테이프를 본 발명에 따라 리드 프레임에 부착시키는 정밀도는 리드 및 다른 리드 프레임 부재상에 포함된 정렬 형상부를 사용함으로써 개선된다.
그러므로, 본 발명에 따라서 상술한 장점과 그 필요성에 직면한 리드-온-칩(LOC) 반도체 장치 및 그 제조 방법이 제공된다는 것이 분명해진다. 비록 본 발명이 특정한 실시예를 참조하여 설명되고 개시되었지만, 본 발명은 상기 실시예들에 한정되는 것은 아니다. 당업자에 의해 본 발명의 정신 및 범주내에서 다양한 수정과 변화가 가능하다. 예를들면, 본 발명은 듀얼-인-라인(dual-in-line) 또는 SOJ(Small Outline J-lead)리드 형상을 갖는 장치에 한정되지 않는다. 본 발명은 패키지 몸체의 다수측면상에 리드를 갖는 반도체 장치로 실행될 수 있다. 부가적으로, 본 발명에 따른 장치는 특정수의 리드, 본드패드 및 칩등에 제한되지 않는다. 또한 본 발명은 특정 형태의 물질이나 반도체 칩에 한정되지 않는다. 본원에 참조된 주변 본드패드 및 상기 주변을 따른 본드패드는 비주변 본드패드의 사용을 배재하지 않으며, 패드가 주변 전체를 따라 놓여있어야 한다는 것을 의미하지는 않는다는 것에 주의하는 것이 또한 중요하다. 성형수지 패키지가 특별히 언급되었지만, 본 발명은 어떠한 특정 패키지 형태에 한정되지 않는다. 더욱이, 본원에 개시된 바와 같이 칩의 중심선이 칩의 짧은 면을 둘로 양분할 필요는 없다. 반도체 칩의 중심선은 본 발명에 따라 칩의 마주하는 면을 둘로 양분할 수도 있다. 또한, 본 발명에 따라 사용되는 전기적으로 절연된 접착물질은 알파입자 보호를 제공하도록 선택될 수 있다. 그러므로, 본 발명은 첨부된 청구범위의 범주내에서 다양한 변화와 수정이 가능하다.

Claims (3)

  1. 리드-온-칩 반도체 장치(10 또는 70)에 있어서, 주변과 칩의 두 대향면을 교차하는 중심선(A-A)을 갖는 작용면을 구비한 반도체 칩(12)과, 주변을 따라 칩의 작용면상에 형성된 다수의 본드 패드(14) 및, 칩의 작용면에 놓인 부분을 가지며 다수의 본드 패드가 삽입되는 다수의 리드(24)를 포함하며, 상기 각각의 리드는, 상기 칩의 작용면에 놓이며 전도성 와이어(30)에 의해 다수의 본드패드중의 하나에 전기적으로 연결된 중심부(36)와, 상기 칩의 작용면에 놓이며 상기 리드의 중심부로부터 칩의 작용면의 중심선을 향해 연장된 내부부분(38) 및, 칩으로부터 이격되어 칩의 작용면으로부터 떨어지는 리드의 중심부분에서 연장된 외부부분(42)을 포함하는 것을 특징으로 하는 리드-온-칩 반도체 장치.
  2. 리드-온-칩 반도체 장치(10 또는 70)에 있어서, 작용면과 4개의 측면 및 4개의 모퉁이를 갖는 반도체 칩(12)과, 칩의 작용면상에 형성된 다수의 본드패드(14) 및, 칩의 작용면상에 놓이고 다수의 본드패드에 전기적으로 연결된 부분을 갖는 다수의 리드(24)를 구비하며, 상기 다수의 리드중 두개 이상의 리드는 칩의 한쪽면이나 모퉁이에 배열된 칩 정렬 형상부(50)를 갖는 것을 특징으로 하는 리드-온-칩 반도체 장치.
  3. 리드-온-칩 반도체 장치(10 또는 70) 제조 방법에 있어서, 작용면, 중심선(A-A), 주변부 및 상기 주변부를 따라 칩의 작용면상에 형성된 다수의 본드패드(14)를 가지는 반도체 칩(12)을 제공하는 단계와, 각각 내부부분(38)을 갖는 다수의 리드(24)를 구비한 리드 프레임(16)을 제공하는 단계와, 다수의 리드의 내부 부분들이 작용면상에 놓이고 칩의 중심선을 향해 연장되도록 칩을 리드 프레임에 접착하는 단계와, 클램핑 기구를 갖는 와이어 본딩 장치에 부착된 칩을 구비한 리드프레임을 위치시키는 단계와, 상기 리드의 실질적인 이동을 억제하도록 상기 클램핑 기구를 갖는 칩의 작용면에 대해 다수의 리드의 내부 부분을 동시에 플램핑하는 단계 및, 다수 리드의 각각의 클램프되지 않은 부분을 다수의 본드패드중 하나에 와이어 본딩하는 단계를 포함하는 것을 특징으로 하는 리드-온-칩 반도체 제조 방법.
KR1019930000791A 1992-02-03 1993-01-21 리드-온-칩 반도체장치 및 그 제조방법 KR100276781B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82987092A 1992-02-03 1992-02-03
US829,870 1992-02-03

Publications (2)

Publication Number Publication Date
KR930018704A KR930018704A (ko) 1993-09-22
KR100276781B1 true KR100276781B1 (ko) 2001-01-15

Family

ID=25255779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930000791A KR100276781B1 (ko) 1992-02-03 1993-01-21 리드-온-칩 반도체장치 및 그 제조방법

Country Status (6)

Country Link
US (2) US5455200A (ko)
EP (2) EP0554742B1 (ko)
JP (1) JP3161128B2 (ko)
KR (1) KR100276781B1 (ko)
DE (2) DE69332191T2 (ko)
SG (1) SG46298A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900229B1 (ko) 2006-12-01 2009-06-02 주식회사 하이닉스반도체 Ｆｂｇａ 패키지

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950005269B1 (ko) * 1992-07-29 1995-05-22 삼성전자주식회사 반도체 패키지 구조 및 제조방법
JPH07130788A (ja) * 1993-09-09 1995-05-19 Mitsubishi Electric Corp 半導体集積回路装置
JP2735509B2 (ja) * 1994-08-29 1998-04-02 アナログ デバイセス インコーポレーテッド 改善された熱放散を備えたｉｃパッケージ
JP2908255B2 (ja) * 1994-10-07 1999-06-21 日本電気株式会社 半導体装置
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
TW315491B (en) * 1995-07-31 1997-09-11 Micron Technology Inc Apparatus for applying adhesive tape for semiconductor packages
US6281044B1 (en) 1995-07-31 2001-08-28 Micron Technology, Inc. Method and system for fabricating semiconductor components
JP3304720B2 (ja) * 1995-10-31 2002-07-22 日立電線株式会社 リードフレームへの接着剤塗布方法
US5796159A (en) * 1995-11-30 1998-08-18 Analog Devices, Inc. Thermally efficient integrated circuit package
US5843809A (en) * 1996-01-24 1998-12-01 Lsi Logic Corporation Lead frames for trench drams
JP3488570B2 (ja) * 1996-03-29 2004-01-19 ローム株式会社 Ｌｅｄ発光装置およびこれを用いた面発光照明装置
US6384333B1 (en) 1996-05-21 2002-05-07 Micron Technology, Inc. Underfill coating for LOC package
US5733800A (en) * 1996-05-21 1998-03-31 Micron Technology, Inc. Underfill coating for LOC package
TW335545B (en) * 1996-06-12 1998-07-01 Hitachi Cable Lead frame, method of making the same and semiconductor device using the same
US6020748A (en) * 1996-07-03 2000-02-01 Vanguard International Semiconductor Corporation Method and apparatus for conducting failure analysis on IC chip package
DE19629767C2 (de) * 1996-07-23 2003-11-27 Infineon Technologies Ag Anschlußrahmen für Halbleiter-Chips und Halbeiter-Modul
US5736432A (en) * 1996-09-20 1998-04-07 National Semiconductor Corporation Lead frame with lead finger locking feature and method for making same
JPH10242360A (ja) * 1997-02-25 1998-09-11 Oki Electric Ind Co Ltd 半導体装置
KR100227120B1 (ko) * 1997-02-28 1999-10-15 윤종용 엘오씨(loc)리드와 표준형 리드가 복합된 구조를 갖는 반도체 칩 패키지
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
US6008996A (en) * 1997-04-07 1999-12-28 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
JP2891233B2 (ja) * 1997-04-11 1999-05-17 日本電気株式会社 半導体装置
DE19715739A1 (de) * 1997-04-16 1998-10-22 Mci Computer Gmbh Halbleiter-Bauelement
US6144089A (en) 1997-11-26 2000-11-07 Micron Technology, Inc. Inner-digitized bond fingers on bus bars of semiconductor device package
US6268643B1 (en) * 1997-12-22 2001-07-31 Texas Instruments Incorporated Lead frame device for delivering electrical power to a semiconductor die
US6509632B1 (en) * 1998-01-30 2003-01-21 Micron Technology, Inc. Method of fabricating a redundant pinout configuration for signal enhancement in an IC package
US6335225B1 (en) * 1998-02-20 2002-01-01 Micron Technology, Inc. High density direct connect LOC assembly
US6114756A (en) * 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6977214B2 (en) * 1998-12-11 2005-12-20 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
DE19900464A1 (de) * 1999-01-08 2000-04-20 Siemens Ag Bauelement und Verfahren zur Herstellung eines Bauelementes
DE10158770B4 (de) 2001-11-29 2006-08-03 Infineon Technologies Ag Leiterrahmen und Bauelement mit einem Leiterrahmen
US7005729B2 (en) * 2002-04-24 2006-02-28 Intel Corporation Device packaging using tape automated bonding (TAB) strip bonded to strip carrier frame
JP4387654B2 (ja) * 2002-10-10 2009-12-16 パナソニック株式会社 半導体装置およびその製造方法
US7012324B2 (en) * 2003-09-12 2006-03-14 Freescale Semiconductor, Inc. Lead frame with flag support structure
DE102004020172A1 (de) * 2004-04-24 2005-11-24 Robert Bosch Gmbh Monolithischer Regler für die Generatoreinheit eines Kraftfahrzeugs
US7466013B2 (en) * 2005-12-15 2008-12-16 Etron Technology, Inc. Semiconductor die structure featuring a triple pad organization
US7829997B2 (en) * 2007-04-04 2010-11-09 Freescale Semiconductor, Inc. Interconnect for chip level power distribution
CN101675518B (zh) * 2007-05-10 2012-12-05 飞思卡尔半导体公司 芯片上功率引线球栅阵列封装
US8791582B2 (en) 2010-07-28 2014-07-29 Freescale Semiconductor, Inc. Integrated circuit package with voltage distributor
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US8957510B2 (en) 2013-07-03 2015-02-17 Freescale Semiconductor, Inc. Using an integrated circuit die configuration for package height reduction

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0409173A2 (en) * 1989-07-19 1991-01-23 Nec Corporation Semiconductor ic device having an improved interconnection structure

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3685137A (en) * 1971-05-13 1972-08-22 Rca Corp Method for manufacturing wire bonded integrated circuit devices
US4583676A (en) * 1982-05-03 1986-04-22 Motorola, Inc. Method of wire bonding a semiconductor die and apparatus therefor
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
US4612564A (en) * 1984-06-04 1986-09-16 At&T Bell Laboratories Plastic integrated circuit package
US4600138A (en) * 1984-07-25 1986-07-15 Hughes Aircraft Company Bonding tool and clamp assembly and wire handling method
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
US4821945A (en) * 1987-07-01 1989-04-18 International Business Machines Single lead automatic clamping and bonding system
US4987474A (en) * 1987-09-18 1991-01-22 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JP2706077B2 (ja) * 1988-02-12 1998-01-28 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPH02137250A (ja) * 1988-11-17 1990-05-25 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
EP0405871B1 (en) * 1989-06-30 1999-09-08 Texas Instruments Incorporated Balanced capacitance lead frame for integrated circuits
US4965654A (en) * 1989-10-30 1990-10-23 International Business Machines Corporation Semiconductor package with ground plane
JPH04348045A (ja) * 1990-05-20 1992-12-03 Hitachi Ltd 半導体装置及びその製造方法
US5035034A (en) * 1990-07-16 1991-07-30 Motorola, Inc. Hold-down clamp with mult-fingered interchangeable insert for wire bonding semiconductor lead frames
DE4030771B4 (de) * 1990-09-28 2005-09-08 Infineon Technologies Ag Halbleiterbauelement mit einem in einem Kunststoffgehäuse eingebetteten Halbleiterchip
JPH04181749A (ja) * 1990-11-16 1992-06-29 Sumitomo Metal Mining Co Ltd ２層ｔａｂ製造用フォトマスク
KR940002771Y1 (ko) * 1991-05-14 1994-04-23 금성일렉트론 주식회사 리드 프레임의 인너리드 클램프장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0409173A2 (en) * 1989-07-19 1991-01-23 Nec Corporation Semiconductor ic device having an improved interconnection structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900229B1 (ko) 2006-12-01 2009-06-02 주식회사 하이닉스반도체 Ｆｂｇａ 패키지

Also Published As

Publication number Publication date
US5455200A (en) 1995-10-03
EP0554742A2 (en) 1993-08-11
US5381036A (en) 1995-01-10
EP0843356A2 (en) 1998-05-20
KR930018704A (ko) 1993-09-22
EP0554742A3 (en) 1993-09-08
DE69321266T2 (de) 1999-04-29
JPH05275606A (ja) 1993-10-22
DE69332191T2 (de) 2002-12-12
SG46298A1 (en) 1998-02-20
DE69321266D1 (de) 1998-11-05
EP0843356B1 (en) 2002-08-07
EP0843356A3 (en) 1998-10-28
DE69332191D1 (de) 2002-09-12
JP3161128B2 (ja) 2001-04-25
EP0554742B1 (en) 1998-09-30

Similar Documents

Publication Publication Date Title
KR100276781B1 (ko) 리드-온-칩 반도체장치 및 그 제조방법
US6118174A (en) Bottom lead frame and bottom lead semiconductor package using the same
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US4951122A (en) Resin-encapsulated semiconductor device
US6262482B1 (en) Semiconductor device
US6545349B2 (en) Semiconductor device
US20020137261A1 (en) Semiconductor device
US6313519B1 (en) Support for semiconductor bond wires
JPH0774278A (ja) セラミック・パッケージ組立部品
US5982028A (en) Semiconductor device with good thermal behavior
KR100268756B1 (ko) 리드프레임의 분리형 다이패드구조
JP2507855B2 (ja) 半導体装置
KR200169976Y1 (ko) 반도체 패키지
KR100191855B1 (ko) 센터 패드형 반도체 패키지와 그의 리드 프레임 구조
KR100321149B1 (ko) 칩사이즈 패키지
KR100261572B1 (ko) 반도체 칩 사이즈 볼 그리드 어레이 패키지
JPH02202042A (ja) 樹脂封止型半導体装置
JPH04287356A (ja) 半導体集積回路装置
JPH0888310A (ja) 樹脂封止半導体装置
KR20000006787U (ko) 멀티 칩 패키지
JPH04163956A (ja) 半導体装置用リードフレーム
KR970003888A (ko) 반도체 리이드 프레임 및 이를 이용한 반도체 소자의 패키징방법
KR19990001110A (ko) 칩-리드간의 확장 접착부를 갖는 엘오씨 패키지
JPH02234446A (ja) 半導体装置
JP2003100954A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110926

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee