KR20120090622A - 리드 프레임을 갖는 반도체 패키지 - Google Patents

리드 프레임을 갖는 반도체 패키지 Download PDF

Info

Publication number
KR20120090622A
KR20120090622A KR1020110011148A KR20110011148A KR20120090622A KR 20120090622 A KR20120090622 A KR 20120090622A KR 1020110011148 A KR1020110011148 A KR 1020110011148A KR 20110011148 A KR20110011148 A KR 20110011148A KR 20120090622 A KR20120090622 A KR 20120090622A
Authority
KR
South Korea
Prior art keywords
lead frame
lead
semiconductor chip
die pad
semiconductor
Prior art date
Application number
KR1020110011148A
Other languages
English (en)
Inventor
정은희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110011148A priority Critical patent/KR20120090622A/ko
Priority to US13/367,610 priority patent/US20120199961A1/en
Publication of KR20120090622A publication Critical patent/KR20120090622A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 반도체 칩, 상기 반도체 칩이 실장되며 상기 반도체 칩과 전기적으로 연결된 리드 프레임, 및 상기 반도체 칩 및 상기 리드 프레임을 몰딩하는 몰드막을 포함할 수 있다. 상기 리드 프레임은 상기 반도체 칩과는 복수개의 본딩 와이어들에 의해 전기적으로 연결되며 상기 몰드막으로부터 돌출된 아웃터 리드들을 갖는 제1 리드 프레임, 및 상기 제1 리드 프레임과는 절연성 접착막에 의해 결합되며 상기 반도체 칩이 탑재되는 실장면을 제공하는 제2 리드 프레임을 포함하며, 상기 제1 및 제2 프레임들이 상기 반도체 칩을 2중으로 지지할 수 있다.

Description

리드 프레임을 갖는 반도체 패키지{SEMICONDUCTOR PACKAGES HAVING LEAD FRAMES}
본 발명은 반도체 패키지에 관한 것으로, 보다 구체적으로는 리드 프레임을 갖는 반도체 패키지에 관한 것이다.
반도체 산업에서 패키징 기술은 소형화에 대한 요구와 실장신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨대, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속시키고 있고, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장 후의 기계적 및 전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
본 발명은 종래에서 요구되는 필요성에 부응하기 위해 안출된 것으로, 본 발명의 목적은 반도체 칩을 안정적으로 탑재할 수 있는 반도체 패키지를 제공함에 있다. 본 발명의 다른 목적은 반도체 칩이나 반도체 패키지 자체의 휨 현상을 방지할 수 있는 반도체 패키지를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 패키지는 2중 다이 패드 구조의 리드 프레임을 포함하는 것을 특징으로 한다.
상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 반도체 패키지는: 반도체 칩; 상기 반도체 칩이 실장되며, 상기 반도체 칩과 전기적으로 연결된 리드 프레임; 및 상기 반도체 칩 및 상기 리드 프레임을 몰딩하는 몰드막을 포함할 수 있다. 상기 리드 프레임은: 상기 반도체 칩과는 복수개의 본딩 와이어들에 의해 전기적으로 연결되며, 상기 몰드막으로부터 돌출된 아웃터 리드들을 갖는 제1 리드 프레임; 및 상기 제1 리드 프레임과는 절연성 접착막에 의해 결합되며 상기 반도체 칩이 탑재되는 실장면을 제공하는 제2 리드 프레임을 포함하며, 상기 제1 및 제2 프레임들이 상기 반도체 칩을 지지할 수 있다.
본 실시예에 있어서, 상기 제2 리드 프레임은 상기 절연성 접착막의 개재하에 상기 제1 리드 프레임 상에 배치될 수 있다.
본 실시예에 있어서, 상기 제2 리드 프레임은 플레이트 형태의 다이 패드를 포함하고; 상기 제1 리드 프레임은 상기 다이 패드의 아래에서 이격 배치되는 복수개의 라인 형태의 리드들을 포함하며, 상기 리드의 양선단은 상기 다이 패드의 에지들로부터 돌출될 수 있다.
본 실시예에 있어서, 상기 리드는: 제1 방향으로 신장되며, 상기 아웃터 리드를 포함하는 제1 서브 리드와; 그리고 상기 제1 서브 리드로부터 연장되며, 상기 제1 방향과 교차하는 제2 방향으로 신장되어 상기 본딩 와이어가 접속되는 제2 서브 리드를 포함할 수 있다.
본 실시예에 있어서, 상기 반도체 칩은 상기 본딩 와이어들이 접속되는 복수개의 본드 패드들을 포함하고, 상기 본드 패드들은 상기 반도체 칩의 상면의 일측 에지에서 상기 제1 방향으로 배열되거나 혹은 상기 상면의 양측 에지들에서 상기 제1 방향으로 배열되어, 상기 본딩 와이어들을 매개로 상기 제2 서브 리드들과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 리드는 상기 다이 패드의 아래에서 제1 방향으로 연장되어, 상기 리드의 양선단이 상기 다이 패드의 마주보는 양측 에지들로부터 돌출될 수 있다. 상기 리드의 양선단은: 제1 길이로 돌출된 제1 선단과; 그리고 상기 제1 길이에 비해 더 큰 제2 길이로 돌출되고, 상기 아웃터 리드를 갖는 제2 선단을 포함하고, 상기 제1 및 제2 선단들 중 적어도 어느 하나는 상기 본딩 와이어에 접속될 수 있다.
본 실시예에 있어서, 상기 리드들은 상기 다이 패드의 아래에서 상기 제1 방향과 직교하는 제2 방향으로 이격 배향되되, 상기 제1 및 제2 선단들은 상기 다이 패드의 마주보는 에지들로부터 각각 돌출되어 상기 제2 방향으로 교대로 이격 배치될 수 있다.
본 실시예에 있어서, 상기 반도체 칩은 상기 본딩 와이어들이 접속되는 복수개의 본드 패드들을 포함하고, 상기 본드 패드들은 상기 반도체 칩의 상면의 일측 에지에서 상기 제2 방향으로 배열되고, 상기 본딩 와이어들을 매개로 상기 다이 패드의 마주보는 에지들 중 어느 하나로부터 돌출되어 이격 배치되는 제1 및 제2 선단들과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 리드들은 상기 다이 패드의 아래에서 상기 제1 방향과 직교하는 제2 방향으로 이격 배향되되, 상기 제1 선단들은 상기 다이 패드의 일측 에지로부터 돌출되어 상기 제2 방향으로 이격 배치되고 상기 제2 선단들은 상기 다이 패드의 반대측 에지로부터 돌출되어 상기 제2 방향으로 이격 배치될 수 있다.
본 실시예에 있어서, 상기 반도체 칩은 상기 본딩 와이어들이 접속되는 복수개의 본드 패드들을 포함하고, 상기 본드 패드들은 상기 반도체 칩의 상면의 일측 에지에서 상기 제2 방향으로 배열되고, 상기 본딩 와이어들을 매개로 상기 제1 및 제2 선단들 중 상기 본드 패드들과 더 인접한 어느 하나와 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 제1 리드 프레임은 금속으로 구성되고; 상기 제2 리드 프레임은 상기 절연성 접착막과 다른 절연성 물질 혹은 상기 금속 물질로 구성될 수 있다.
본 실시예에 있어서, 상기 반도체 칩은: 상기 제2 리드 프레임 상에 실장되는 제1 반도체 칩과; 그리고 상기 제1 반도체 칩 상에 적층되는 적어도 하나의 제2 반도체 칩을 포함할 수 있다. 상기 제1 및 제2 반도체 칩들 각각은 그 상면 에지에 배열되어 상기 본딩 와이어들과 접속하는 복수개의 본드 패드들을 포함하고, 상기 제2 반도체 칩은 상기 제1 반도체 칩 상에 시프트 적층되어 상기 제1 반도체 칩의 본드 패드들이 노출될 수 있다.
상기 특징을 구현할 수 있는 본 발명의 변형 실시예에 따른 반도체 패키지는: 복수개의 본딩 와이어들과 전기적으로 연결되는 적어도 하나의 반도체 칩과; 상기 적어도 하나의 반도체 칩이 탑재되는 상면과 그 반대면인 하면을 갖는 플레이트형 다이 패드와; 그리고 상기 다이 패드의 하면에 절연성 접착막의 개재하에 부착되며 상기 본딩 와이어들이 접속하는 복수개의 라인형 리드들을 포함할 수 있다. 상기 리드는: 상기 다이 패드의 에지로부터 돌출된 제1 선단과; 상기 다이 패드의 다른 에지로부터 돌출된 제2 선단과; 그리고 상기 양선단들을 이어주며 상기 다이 패드와 상하 중첩된 중첩부를 포함할 수 있다.
본 변형 실시예에 있어서, 상기 중첩부는 제1 방향으로 신장되는 제1 서브 리드와 상기 제1 방향과 교차하는 제2 방향으로 신장되는 제2 서브 리드를 포함하는 굽은 형태이고, 상기 제1 서브 리드는 상기 다이 패드의 에지로부터 돌출되어 상기 제1 선단을 포함하고, 상기 제2 서브 리드는 상기 다이 패드의 다른 에지로부터 돌출되어 상기 제2 선단을 포함할 수 있다.
본 변형 실시예에 있어서, 상기 반도체 칩은 마주보는 상면 에지들 중 적어도 어느 하나 상에 상기 제1 방향으로 배열된 복수개의 본드 패드들을 포함하고, 상기 본드 패드는 상기 본딩 와이어를 매개로 상기 제1 선단과 전기적으로 연결될 수 있다.
본 변형 실시예에 있어서, 상기 중첩부는 제1 방향으로 신장되어 상기 다이 패드의 아래를 가로지르는 곧은 형태이고, 상기 제1 및 제2 선단들은 상기 다이 패드의 마주보는 제1 및 제2 다이 패드 에지들로부터 돌출될 수 있다.
본 변형 실시예에 있어서, 상기 제1 및 제2 선단들은 상기 제1 및 제2 다이 패드 에지들 각각으로부터 돌출되어 상기 제1 방향과 교차하는 제2 방향으로 교대로 이격 배치되고, 상기 제1 및 제2 다이 패드의 에지들 중 어느 하나로부터 돌출된 제1 및 제2 선단들은 상기 반도체 칩과 전기적으로 연결될 수 있다.
본 변형 실시예에 있어서, 상기 제1 선단들은 상기 제1 다이 패드 에지로부터 돌출되어 상기 제1 방향과 교차하는 제2 방향으로 이격 배치되고, 상기 제2 선단들은 상기 제2 다이 패드 에지로부터 돌출되어 상기 제2 방향으로 이격 배치되며, 상기 제1 및 제2 선단들 중 어느 하나가 상기 반도체 칩과 전기적으로 연결될 수 있다.
본 변형 실시예에 있어서, 상기 반도체 칩은 상면의 일측 에지에 상기 제1 방향과 교차하는 제2 방향으로 배열된 복수개의 본드 패드들을 포함하고, 상기 본드 패드는 상기 본딩 와어어를 매개로 상기 제1 및 제1 선단들 중 적어도 어느 하나와 전기적으로 연결될 수 있다.
본 변형 실시예에 있어서, 상기 적어도 하나의 반도체 칩과, 상기 다이 패드와, 그리고 상기 리드들을 몰딩하는 몰드막을 더 포함하고, 상기 제1 및 제2 선단들 중 어느 하나는 상기 몰드막으로부터 돌출되고 상기 적어도 하나의 반도체 칩을 외부 전기적 장치에 연결하는 아웃터 리드를 포함할 수 있다.
본 발명에 의하면, 라인 형상의 하부 리드 프레임과 플레이트 형상의 상부 리드 프레임을 포함하는 2중 다이 패드 구조의 리드 프레임 상에 하나 혹은 그 이상의 반도체 칩들이 실장될 수 있다. 이에 따라 반도체 칩들이 안정적으로 탑재되고 반도체 칩들 및/또는 반도체 패키지 자체의 뒤틀림 현상이 없어져 반도체 패키지의 기계적 및 전기적 특성을 향상시킬 수 있는 효과가 있다.
도 1a 및 1b는 본 발명의 실시예에 따른 반도체 패키지에 있어서 리드 프레임을 도시한 사시도.
도 1c는 본 발명의 실시예에 따른 반도체 패키지를 도시한 사시도.
도 2a 및 2b는 본 발명의 다른 실시예에 따른 반도체 패키지에 있어서 리드 프레임을 도시한 사시도.
도 2c는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 사시도.
도 3a 및 3b는 본 발명의 또 다른 실시예에 따른 반도체 패키지에 있어서 리드 프레임을 도시한 사시도.
도 3c는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 사시도.
도 4a 내지 4c는 본 발명의 또 다른 실시예들에 따른 반도체 패키지들을 도시한 사시도.
도 5a는 본 발명의 실시예에 따른 반도체 패키지를 구비한 메모리 카드를 도시한 블록도.
도 5b는 본 발명의 실시예에 따른 반도체 패키지를 응용한 정보 처리 시스템을 도시한 블록도.
이하, 본 발명에 따른 반도체 패키지를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.
<실시예 1>
도 1a 및 1b는 본 발명의 실시예에 따른 반도체 패키지에 있어서 리드 프레임을 도시한 사시도들이다. 도 1c는 본 발명의 실시예에 따른 반도체 패키지를 도시한 사시도이다.
도 1a 및 1b를 참조하면, 리드 프레임(10)은 하부 리드 프레임(110)과 상부 리드 프레임(130)를 포함할 수 있다. 하부 리드 프레임(110)은 라인 형태이고 상부 리드 프레임(130)은 플레이트 형태일 수 있다. 상부 리드 프레임(130)은 반도체 칩(도 1c의 140)이 실장되는 실장면(130f)을 제공할 수 있다. 하부 리드 프레임(110)은 복수개의 리드들(100)을 포함하는 복수개, 가령 제1 리드 그룹(111)과 제2 리드 그룹(112)을 포함할 수 있다. 제1 및 제2 리드 그룹들(111,112) 각각은 복수개의 리드들(100)을 포함할 수 있다.
제1 리드 그룹(111)에 있어서, 리드(100)는 구부러진 라인 형태, 가령 “L”자 형태일 수 있다. 일례로, 리드(100)는 X 방향으로 신장된 제1 서브 리드(100x)와, 제1 서브 리드(100x)의 일단으로부터 X 방향과 교차하는 Y 방향으로 신장된 제2 서브 리드(100y)로 구분될 수 있다. X 방향과 Y 방향은 대략 90°로 서로 교차할 수 있다. 리드(100)는 도전성 재질, 예를 들어 구리(Cu), 철-니켈(Fe-Ni), 알루미늄(Al) 혹은 스테인레스 스틸과 같은 전기전도성이 비교적 우수한 금속 혹은 이들의 합금으로 구성될 수 있다. 리드들(110)은 서로 다른 크기를 가질 수 있고, 크기가 큰 순으로 혹은 작은 순으로 이격 배열될 수 있다. 예컨대, 가장 큰 L자형 리드(100)는 상부 리드 프레임(130)의 중심부를 차지하고, 상부 리드 프레임(130)의 가장자리부로 갈수록 크기가 작은 크기의 리드들(100)이 순차 배열될 수 있다. 제2 리드 그룹(112)도 이와 마찬가지로 구성될 수 있다. 본 실시예에 의하면, 제1 리드 그룹(111)과 제2 리드 그룹(112)은 상부 리드 프레임(130)의 중심선을 지나는 Y 방향축을 중심으로 선대칭일 수 있다.
하부 리드 프레임(110)은 접착막(120)에 의해 상부 리드 프레임(130)의 아래에 부착될 수 있다. 접착막(120)은 절연성 접착막, 가령 에폭시 수지 혹은 실리콘 수지를 포함할 수 있다. 상부 리드 프레임(130)은 대체로 사각 형태를 가질 수 있다. 상부 리드 프레임(130)의 바깥으로 하부 리드 프레임(110)의 일부가 돌출될 수 있다. 일례로, 상부 리드 프레임(130)의 좌우측 에지(130b,130c) 바깥으로 리드(100)의 제1 서브 리드(110x)가 돌출되고, 상부 리드 프레임(130)의 전방측 에지(130a) 바깥으로 리드(100)의 제2 서브 리드(110y)가 돌출될 수 있다. 제1 서브 리드(100x)는 제2 서브 리드(100y)와 동일한 길이로 돌출되거나 혹은 제2 서브 리드(100y)에 비해 더 돌출될 수 있다. 제1 서브 리드(100x)는 곧은(straight) 형태이거나 혹은 본 실시예와 같이 구부러진(bent) 형태일 수 있다. 상부 리드 프레임(130)은 하부 리드 프레임(110)과 동일 유사하게 도전성 재질(예: 금속) 혹은 비유사하게 절연성 재질(예: 유리, 수지)로 구성될 수 있다.
도 1c를 참조하면, 반도체 패키지(1)는 리드 프레임(10) 상에 하나 혹은 그 이상의 반도체 칩들(140)을 실장하여 패키징한 씬 스몰 아웃라인 패키지(Thin Small Outline Package)일 수 있다. 반도체 칩들(140)은 메모리 혹은 비메모리 소자들이거나, 혹은 일부는 메모리 소자들이고 나머지는 비메모리 소자들일 수 있다. 반도체 칩들(140) 각각은 상면의 일측 에지에 복수개의 본드 패드들(145)이 형성된 1열 본드 패드(1 Row Bond Pad) 구조일 수 있다. 본드 패드들(145)은 제1 서브 리드(100x)가 신장하는 방향(X 방향)으로 배열될 수 있다. 반도체 칩들(140)은 동일 유사한 크기를 가질 수 있고, 상부 리드 프레임(130) 상에 Y 방향으로 시프트 적층되어 본드 패드들(145)을 노출시킬 수 있다. 반도체 칩들(140) 사이에 그리고 최하층의 반도체 칩(140)과 상부 리드 프레임(130) 사이에 절연성 물질(예: 에폭시 수지)의 접착막(142)이 개재될 수 있다. 본딩 와이어들(150)이 본드 패드들(140) 및 제2 서브 리드들(100y)에 접속되어 반도체 칩들(140)을 리드 프레임(10)에 전기적으로 연결할 수 있다. 반도체 패키지(1)는 리드 프레임(10) 및 반도체 칩들(140)을 몰딩하는 몰드막(160)을 더 포함할 수 있다. 제1 서브 리드들(100x) 중에서 몰드막(160)의 양측면 혹은 일측면의 바깥 방향(X 방향)으로 돌출된 부분(100z)은 반도체 패키지(1)를 인쇄회로기판(PCB), 메인 보드 혹은 모듈 기판과 같은 외부 전기적 장치에 전기적으로 연결하는 아웃터 리드(outer lead)로 활용될 수 있다.
본 실시예에 의하면, 리드 프레임(10) 중에서 하부 리드 프레임(110)은 반도체 칩들(140)과 전기적으로 연결되는 본드 패드(bond pad)로서 활용되고, 상부 리드 프레임(130)은 반도체 칩들(140)이 탑재되는 다이 패드(die pad)로서 활용될 수 있다. 도 1b에 도시된 바와 같이, 상부 리드 프레임(130)과 상하 중첩된 리드(100)의 중첩부(103)는 상부 리드 프레임(130)을 지지할 수 있다. 따라서, 하부 리드 프레임(110)은 상부 리드 프레임(130)과 함께 반도체 칩들(140)을 탑재하는 다이 패드로서의 역할도 할 수 있다. 이와 같이, 리드 프레임(10)은 2중 다이 패드 구조를 가지고 있어 반도체 칩들(140)을 안정적으로 탑재할 뿐만 아니라 반도체 칩들(140) 및/또는 반도체 패키지(1)의 뒤틀림 현상(warpage)을 없애거나 최소화할 수 있다.
<실시예 2>
도 2a 및 2b는 본 발명의 다른 실시예에 따른 반도체 패키지에 있어서 리드 프레임을 도시한 사시도들이다. 도 2c는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 사시도이다. 이하에선 실시예 1과 상이한 점에 대해 상설하고 동일한 점에 대해서는 개설하거나 생략하기로 한다.
도 2a 및 2b를 참조하면, 리드 프레임(20)은 반도체 칩(도 2c의 240)이 탑재되는 실장면(230)을 제공하며 대체로 사각 형상의 상부 리드 프레임(230)과, 접착막(220)에 의해 상부 리드 프레임(230)의 아래에 결합되고 복수개의 “L”자형 리드들(200)을 포함하는 하부 리드 프레임(210)을 포함할 수 있다. 하부 리드 프레임(210)은 각각 복수개의 리드들(200)을 가지는 제1 내지 제4 리드 그룹들(211,212,213,214)을 포함할 수 있다. 제1 내지 제4 그룹들(211-214)은, 도 2b에 도시된 바와 같이, 상부 리드 프레임(230)의 아래에서 반시계 방향으로 순차 배치될 수 있다.
제1 내지 제4 리드 그룹들(211-214)은 서로 대칭을 이룰 수 있다. 일례로, 상부 리드 프레임(230)의 중심선을 지나는 Y 방향축을 중심으로 제1 및 제2 리드 그룹들(211,212)은 선대칭을 이루고, 마찬가지로 제3 및 제4 그룹들(213,214)이 선대칭을 이룰 수 있다. 상부 리드 프레임(230)의 중심점을 기준으로 제1 및 제3 그룹들(211,213)은 점대칭을 이루고, 마찬가지로 제2 및 제4 그룹들(212,214)이 점대칭을 이룰 수 있다.
리드(200)는 X 방향으로 신장된 제1 서브 리드(200x)와, 제1 서브 리드(200x)의 일단으로부터 X 방향과 실질적으로 직교하는 Y 방향으로 신장된 제2 서브 리드(200y)로 구분될 수 있다. 제1 서브 리드(200x)와 제2 서브 리드(200y)는 상부 리드 프레임(230)의 에지 바깥으로 돌출될 수 있다. 제1 리드 그룹(211)에 있어서, 리드들(200)은 서로 다른 크기를 가지며 크기가 큰 순으로 혹은 작은 순으로 이격 배치될 수 있다. 제2 내지 제4 그룹들(212-214)도 이와 마찬가지다.
도 2c를 참조하면, 반도체 패키지(2)는 리드 프레임(20) 상에 하나 혹은 그 이상의 반도체 칩들(240)을 실장되고 몰드막(260)에 의해 몰딩된 씬 스몰 아웃라인 패키지(Thin Small Outline Package)일 수 있다. 반도체 칩들(240) 각각은 상면의 양측 에지에 제1 서브 리드들(200x)이 신장하는 방향(X 방향)으로 배열된 복수개의 본드 패드들(245)이 형성된 2열 본드 패드(2 Row Bond Pad) 구조일 수 있다. 반도체 칩들(240)은 크기가 서로 상이할 수 있고, 상부 리드 프레임(230) 상에 계단 혹은 피라미드와 동일 유사한 형태로 적층되어 본드 패드들(245)을 노출시킬 수 있다. 반도체 칩들(240) 사이에 그리고 최하층의 반도체 칩(240)과 상부 리드 프레임(230) 사이에 접착막(242)이 개재될 수 있다. 본딩 와이어들(250)이 본드 패드들(240) 및 제2 리드들(210y)에 접속되어 반도체 칩들(240)을 리드 프레임(20)에 전기적으로 연결할 수 있다. 몰드막(260)의 좌우 양측면의 바깥 방향(X 방향)으로 제1 리드들(210x)의 일부인 아웃터 리드들(200z)이 돌출될 수 있다.
본 실시예에 의하면, 상부 리드 프레임(230)은 반도체 칩들(240)이 탑재되는 다이 패드로서 활용될 수 있다. 하부 리드 프레임(210)은 반도체 칩들(240)과 전기적으로 연결되는 본드 패드로서 활용되고, 도 2b에 도시된 바와 같이, 상부 리드 프레임(230)과 상하 중첩된 리드(200)의 중첩부(203)는 상부 리드 프레임(230)을 지지할 수 있어서 다이 패드 역할도 할 수 있다.
<실시예 3>
도 3a 및 3b는 본 발명의 또 다른 실시예에 따른 반도체 패키지에 있어서 리드 프레임을 도시한 사시도들이다. 도 3c는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 사시도이다. 이하에선 실시예 1과 상이한 점에 대해 상설하고 동일한 점에 대해서는 개설하거나 생략하기로 한다.
도 3a 및 3b를 참조하면, 리드 프레임(30)은 반도체 칩(340)이 탑재되는 실장면(330f)을 제공하는 대체로 사각 형상을 갖는 상부 리드 프레임(330)과, 접착막(320)에 의해 상부 리드 프레임(330)의 아래에 결합되는 하부 리드 프레임(310)을 포함할 수 있다. 상부 리드 프레임(330)은 다이 패드 역할을 할 수 있고, 하부 리드 프레임(310)은 본드 패드 역할을 할 수 있다.
하부 리드 프레임(310)은 X 방향으로 신장하는 복수개의 일자형의 리드들(300)을 포함할 수 있다. 리드(300)의 양선단들(301,302)은 상부 리드 프레임(330)의 에지로부터 바깥 방향(X 방향)으로 돌출될 수 있다. 리드(30)의 양선단들(302,304) 중 제2 선단(302)은 제1 선단(301)과 동일한 길이로 돌출되거나 혹은 제1 선단(301)에 비해 더 돌출될 수 있다. 제2 선단(302)은 곧은 형태 혹은 본 실시예와 같이 구부러진 형태일 수 있다. 또는 리드(300)의 양선단들(301,302)은 다이 패드(330)의 일측 에지에선 돌출되고 반대측 에지에선 돌출되지 않을 수 있다.
리드(300) 중에서 상부 리드 프레임(330)과 상하 중첩된 중첩부(303)는 상부 리드 프레임(330)을 떠받칠 수 있어서, 하부 리드 프레임(310)은 상부 리드 프레임(330)과 마찬가지로 다이 패드 역할을 할 수 있다.
리드들(300)은 복수개(예: 2개)의 제2 선단들(302) 사이에 복수개(예: 4개)의 제1 선단들(301)이 배치되게끔 상부 리드 프레임(330)의 아래에서 Y 방향으로 배향될 수 있다. 이와 다른 모습으로 리드들(300)이 배열될 수 있으며, 이에 대해선 도 4a 내지 4c를 참조하여 후술한다.
도 3c를 참조하면, 반도체 패키지(3)는 접착막(342)의 개재하에 하나 혹은 그 이상의 반도체 칩들(340)이 2중 다이 패드 구조를 갖는 리드 프레임(30) 상에 실장되고 몰드막(360)에 의해 몰딩된 씬 스몰 아웃라인 패키지(Thin Small Outline Package)일 수 있다. 반도체 칩들(340) 각각은 상면의 일측 에지에 복수개의 본드 패드들(345)이 형성된 1열 본드 패드(1 Row Bond Pad) 구조일 수 있다. 본드 패드들(345)은 리드들(200)의 신장하는 방향(X 방향)과 직교하는 방향(Y 방향)으로 배열될 수 있다. 반도체 칩들(340)은 크기가 동일 유사할 수 있고, 상부 리드 프레임(330) 상에 X 방향으로 시프트 적층되어 본드 패드들(345)을 노출시킬 수 있다. 본딩 와이어들(350)이 본드 패드들(340) 및 리드들(300)의 선단들(301,302)에 접속되어 반도체 칩들(340)을 리드 프레임(30)에 전기적으로 연결할 수 있다. 다른 예로, 본딩 와이어들(350)과 접속하지 아니하는 제1 선단들(301)은 상부 리드 프레임(330)으로부터 돌출되지 않을 수 있다. 몰드막(360)의 좌우 양측면의 바깥 방향(X 방향)으로 제2 선단들(302)의 일부들인 아웃터 리드들(300z)이 돌출될 수 있다. 다른 예로, 도 2c에 도시된 바와 같이 반도체 칩들(340) 각각은 상면의 양측 에지에 복수개의 본드 패드들(345)이 형성된 2열 본드 패드(1 Row Bond Pad) 구조일 수 있다. 반도체 칩들(340)은 크기가 서로 다를 수 있고, 상부 리드 프레임(330) 상에 계단 형태 혹은 피라미드 형태로 적층되어 본드 패드들(345)을 노출시킬 수 있다.
<실시예 3의 변형예들>
도 4a 내지 4c는 본 발명의 또 다른 실시예들에 따른 반도체 패키지들을 도시한 사시도들이다. 이하에선 실시예 3과 상이한 점에 대해 상설하고 동일한 점에 대해서는 개설하거나 생략하기로 한다.
도 4a를 참조하면, 반도체 패키지(3a)는 리드 프레임(30a)과, 리드 프레임(30a) 상에 실장되고 와이어 본딩된 하나 혹은 그 이상의 반도체 칩들(340)과, 리드 프레임(30a) 및 반도체 칩들(340)을 몰딩하는 몰드막(360)을 포함할 수 있다. 반도체 칩들(340)은 1열 본드 패드 구조일 수 있다. 리드 프레임(30a)에 있어서, 리드들(300)은 제1 선단들(301) 및 제2 선단들(302)이 교대로 배치되게끔 상부 리드 프레임(330)의 아래에서 Y 방향으로 배향될 수 있다. 제2 선단(302)의 일부(300z)는 몰드막(360)의 좌우 양측면의 바깥 방향(X 방향)으로 돌출되어 아웃터 리드로 활용될 수 있다. 본딩 와이어들(350)과 접속하지 아니하는 제1 선단들(301)은 상부 리드 프레임(330)으로부터 돌출되지 않을 수 있다.
도 4b를 참조하면, 반도체 패키지(3b)는 도 4a의 반도체 패키지(3a)와는 다르게 모든 제1 선단들(301)은 상부 리드 프레임(330)의 일측면에 배치되고 모든 제2 선단들(301)은 그 반대측면에 배치될 수 있다. 본딩 와이어들(350)은 제2 선단들(302)에 접속될 수 있다. 이에 따라 모든 아웃터 리드들(300z)은 몰드막(360)의 일측면으로부터 돌출될 수 있다. 이외는 도 4a의 반도체 패키지(3a)와 동일 유사하게 구성될 수 있다. 본 실시예에 의하면, 본딩 와이어들(350)과 아웃터 리드들(300z)은 반도체 패키지(3b)의 일측에 배치될 수 있다. 본딩 와이어들(350)과 접속하지 아니하는 제1 선단들(301)은 상부 리드 프레임(330)으로부터 돌출되지 않을 수 있다.
도 4c를 참조하면, 반도체 패키지(3c)는 도 4b의 반도체 패키지(3c)와 다르게 제1 선단들(301)과 제2 선단들(302)의 배열 위치가 반대이고, 본딩 와이어들(350)은 제1 선단들(301)에 접속될 수 있다. 이에 따라, 본딩 와이어들(350)은 반도체 패키지(3c)의 일측에 배치되고 아웃터 리들들(300z)은 그 반대측에 배치될 수 있다. 이외는 반도체 패키지(3b)와 동일 유사하게 구성될 수 있다.
<응용예>
도 5a는 본 발명의 실시예에 따른 반도체 패키지를 구비한 메모리 카드를 도시한 블록도이다. 도 5b는 본 발명의 실시예에 따른 반도체 패키지를 응용한 정보 처리 시스템을 도시한 블록도이다.
도 5a를 참조하면, 상술한 본 발명의 실시예들에 따른 반도체 패키지들 중 적어도 어느 하나를 포함하는 반도체 메모리(1210)는 메모리 카드(1200)에 응용될 수 있다. 일례로, 메모리 카드(1200)는 호스트와 메모리(1210) 간의 제반 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함할 수 있다. 에스램(1221)은 중앙처리장치(1222)의 동작 메모리로서 사용될 수 있다. 호스트 인터페이스(1223)는 메모리 카드(1200)와 접속되는 호스트의 데이터 교환 프로토콜을 구비할 수 있다. 오류 수정 코드(1224)는 메모리(1210)로부터 독출된 데이터에 포함되는 오류를 검출 및 정정할 수 있다. 메모리 인터페이스(1225)는 메모리(1210)와 인터페이싱한다. 중앙처리장치(1222)는 메모리 컨트롤러(1220)의 데이터 교환을 위한 제반 제어 동작을 수행할 수 있다.
도 5b를 참조하면, 정보 처리 시스템(1300)은 본 발명의 실시예들에 따른 반도체 패키지들 중 적어도 어느 하나를 구비한 메모리 시스템(1310)을 포함할 수 있다. 정보 처리 시스템(1300)은 모바일 기기나 컴퓨터 등을 포함할 수 있다. 일례로, 정보 처리 시스템(1300)은 시스템 버스(1360)에 전기적으로 연결된 메모리 시스템(1310), 모뎀(1320), 중앙처리장치(1330), 램(1340), 유저인터페이스(1350)를 포함할 수 있다. 메모리 시스템(1310)은 메모리(1311)와 메모리 컨트롤러(1312)를 포함할 수 있고, 도 5a의 메모리 카드(1200)와 실질적으로 동일하게 구성될 수 있다. 이러한 메모리 시스템(1310)에는 중앙처리장치(1330)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장될 수 있다. 정보 처리 시스템(1300)은 메모리 카드, 반도체 디스크 장치(Solid State Disk), 카메라 이미지 프로세서(Camera Image Sensor) 및 그 밖의 응용 칩셋(Application Chipset)으로 제공될 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.
1, 2, 3, 4, 4a, 4b, 4c: 반도체 패키지
10, 20, 30, 30a, 30b, 30c: 패키지 기판
100, 200, 300: 리드
100z, 200z, 300z: 아웃터 리드
110, 210, 310: 하부 리드 프레임
111, 112, 211, 212, 213, 214: 리드 그룹
120, 220, 320: 접착막
130, 230, 330: 상부 리드 프레임
130a, 130b, 130c: 상부 리드 프레임의 에지
140, 240, 340: 반도체 칩
145, 245, 345: 본드 패드
150, 250, 350: 본딩 와이어
160, 260, 360: 몰드막

Claims (10)

  1. 반도체 칩;
    상기 반도체 칩이 실장되며, 상기 반도체 칩과 전기적으로 연결된 리드 프레임; 및
    상기 반도체 칩 및 상기 리드 프레임을 몰딩하는 몰드막을 포함하고,
    상기 리드 프레임은:
    상기 반도체 칩과는 복수개의 본딩 와이어들에 의해 전기적으로 연결되며, 상기 몰드막으로부터 돌출된 아웃터 리드들을 갖는 제1 리드 프레임; 및
    상기 제1 리드 프레임과는 절연성 접착막에 의해 결합되며 상기 반도체 칩이 탑재되는 실장면을 제공하는 제2 리드 프레임을 포함하며,
    상기 제1 및 제2 프레임들이 상기 반도체 칩을 지지하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 제2 리드 프레임은 상기 절연성 접착막의 개재하에 상기 제1 리드 프레임 상에 배치된 반도체 패키지.
  3. 제1항에 있어서,
    상기 제2 리드 프레임은 플레이트 형태의 다이 패드를 포함하고;
    상기 제1 리드 프레임은 상기 다이 패드의 아래에서 이격 배치되는 복수개의 라인 형태의 리드들을 포함하며, 상기 리드의 양선단은 상기 다이 패드의 에지들로부터 돌출된 반도체 패키지.
  4. 제3항에 있어서,
    상기 리드는:
    제1 방향으로 신장되며, 상기 아웃터 리드를 포함하는 제1 서브 리드와; 그리고
    상기 제1 서브 리드로부터 연장되며, 상기 제1 방향과 교차하는 제2 방향으로 신장되어 상기 본딩 와이어가 접속되는 제2 서브 리드를;
    포함하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 반도체 칩은 상기 본딩 와이어들이 접속되는 복수개의 본드 패드들을 포함하고,
    상기 본드 패드들은 상기 반도체 칩의 상면의 일측 에지에서 상기 제1 방향으로 배열되거나 혹은 상기 상면의 양측 에지들에서 상기 제1 방향으로 배열되어, 상기 본딩 와이어들을 매개로 상기 제2 서브 리드들과 전기적으로 연결되는 반도체 패키지.
  6. 제3항에 있어서,
    상기 리드는 상기 다이 패드의 아래에서 제1 방향으로 연장되어, 상기 리드의 양선단이 상기 다이 패드의 마주보는 양측 에지들로부터 돌출되고,
    상기 리드의 양선단은:
    제1 길이로 돌출된 제1 선단과; 그리고
    상기 제1 길이에 비해 더 큰 제2 길이로 돌출되고, 상기 아웃터 리드를 갖는 제2 선단을 포함하고,
    상기 제1 및 제2 선단들 중 적어도 어느 하나는 상기 본딩 와이어에 접속되는 반도체 패키지.
  7. 제6항에 있어서,
    상기 리드들은 상기 다이 패드의 아래에서 상기 제1 방향과 직교하는 제2 방향으로 이격 배향되되, 상기 제1 및 제2 선단들은 상기 다이 패드의 마주보는 에지들로부터 각각 돌출되어 상기 제2 방향으로 교대로 이격 배치되는 반도체 패키지.
  8. 제7항에 있어서,
    상기 반도체 칩은 상기 본딩 와이어들이 접속되는 복수개의 본드 패드들을 포함하고,
    상기 본드 패드들은 상기 반도체 칩의 상면의 일측 에지에서 상기 제2 방향으로 배열되고, 상기 본딩 와이어들을 매개로 상기 다이 패드의 마주보는 에지들 중 어느 하나로부터 돌출되어 이격 배치되는 제1 및 제2 선단들과 전기적으로 연결되는 반도체 패키지.
  9. 제6항에 있어서,
    상기 리드들은 상기 다이 패드의 아래에서 상기 제1 방향과 직교하는 제2 방향으로 이격 배향되되, 상기 제1 선단들은 상기 다이 패드의 일측 에지로부터 돌출되어 상기 제2 방향으로 이격 배치되고 상기 제2 선단들은 상기 다이 패드의 반대측 에지로부터 돌출되어 상기 제2 방향으로 이격 배치되는 반도체 패키지.
  10. 제9항에 있어서,
    상기 반도체 칩은 상기 본딩 와이어들이 접속되는 복수개의 본드 패드들을 포함하고,
    상기 본드 패드들은 상기 반도체 칩의 상면의 일측 에지에서 상기 제2 방향으로 배열되고, 상기 본딩 와이어들을 매개로 상기 제1 및 제2 선단들 중 상기 본드 패드들과 더 인접한 어느 하나와 전기적으로 연결되는 반도체 패키지.
KR1020110011148A 2011-02-08 2011-02-08 리드 프레임을 갖는 반도체 패키지 KR20120090622A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110011148A KR20120090622A (ko) 2011-02-08 2011-02-08 리드 프레임을 갖는 반도체 패키지
US13/367,610 US20120199961A1 (en) 2011-02-08 2012-02-07 Semiconductor packages having lead frames

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110011148A KR20120090622A (ko) 2011-02-08 2011-02-08 리드 프레임을 갖는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20120090622A true KR20120090622A (ko) 2012-08-17

Family

ID=46600097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110011148A KR20120090622A (ko) 2011-02-08 2011-02-08 리드 프레임을 갖는 반도체 패키지

Country Status (2)

Country Link
US (1) US20120199961A1 (ko)
KR (1) KR20120090622A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US8018051B2 (en) * 2009-02-02 2011-09-13 Maxim Integrated Products, Inc. Thermally enhanced semiconductor package

Also Published As

Publication number Publication date
US20120199961A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
KR100753415B1 (ko) 스택 패키지
KR102247916B1 (ko) 계단식 적층 구조를 갖는 반도체 패키지
US8097956B2 (en) Flexible packaging for chip-on-chip and package-on-package technologies
KR101623880B1 (ko) 반도체 패키지
US9554453B2 (en) Printed circuit board structure with heat dissipation function
KR101563630B1 (ko) 반도체 패키지
KR20060120365A (ko) 반도체 칩 적층 패키지
KR20170001238A (ko) 계단형 기판을 포함하는 반도체 패키지
US20130062783A1 (en) Chip packaging structure and manufacturing method for the same
KR102216195B1 (ko) 복수 개의 칩을 적층한 반도체 패키지
US8823185B2 (en) Semiconductor packages
JP5511823B2 (ja) 半導体装置および電子装置
JPH1187574A (ja) 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール
KR20110123505A (ko) 반도체 패키지
CN102332410A (zh) 一种芯片的封装方法及其封装结构
KR20120090622A (ko) 리드 프레임을 갖는 반도체 패키지
KR20080067891A (ko) 멀티 칩 패키지
CN107123633B (zh) 封装结构
CN218827087U (zh) 一种Flash芯片封装结构
CN211150559U (zh) 多芯片封装模组
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지
CN202259245U (zh) 一种芯片的封装结构
CN110943050A (zh) 一种封装结构及堆叠式封装结构
CN111009521A (zh) 多芯片封装模组
KR20140105971A (ko) 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid